DE69022644T2

DE69022644T2 - Steuerschaltung für den Datenausgang für eine Halbleiterspeicheranordnung.

Info

Publication number: DE69022644T2
Application number: DE69022644T
Authority: DE
Inventors: Masami Masuda; Kenichi Nakamura
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1989-07-12
Filing date: 1990-07-12
Publication date: 1996-04-11
Anticipated expiration: 2010-07-13
Also published as: KR910003666A; KR930002255B1; JPH0344890A; US5073872A; DE69022644D1; EP0408032A3; EP0408032A2; EP0408032B1

Description

Fachgebiet der Erfindung

Die vorliegende Erfindung betrifft eine Datenausgabe-Steuerschaltung für eine Halbleiterspeichereinrichtung und insbesondere eine Datenausgabe-Steuerschaltung für eine Halbleitereinrichtung, welche zur Anwendung in einer Einrichtung geeignet ist, die eine sogenannte Datenentzerrung unter Nutzung von Taktimpulsen eines Adressenübergangsdetektors (ATD) ausführt.

Hintergrund der Erfindung

Fig. 1 ist ein Schaltbild einer Datenausgabe-Steuerschaltung für eine Halbleiterspeichereinrichtung. Es wurde hierin aufgenommen, um den Stand der Technik dieser Erfindung darzustellen. Wie aus Fig. 1 ersichtlich ist, werden Daten in einen Ausgabeschaltungsbereich OC über Datenleitungen d und eingegeben. Die Daten werden NOR-Schaltungen G1 und G2 zugeführt. Um einen Zugriff mit hoher Geschwindigkeit zu ermöglichen, ist es erforderlich, die Datenleitungen d und zu entzerren. Diese Entzerrung erfolgt durch Anlegen eines Taktimpulses φ (ATD-Impuls), der ausgegeben wird, wenn der ADT (Adressenübergangsdetektor) eine Adressenänderung feststellt, an das Gate eines Transistors M3, der die Datenleitungen d und koppelt. Der Taktimpuls φ wird auch an die NOR-Schaltungen G1 und G2 angelegt, um eine Änderung der Ausgabe zu verhindern. Die Ausgabeknoten N4 und N5 der NOR-Schaltungen G1 und G2 sind an die Cates von Ausgabetransistoren M1 beziehungsweise M2 angeschlossen. Die Ausgabetransistoren M1 und M2 sind in Reihe geschaltet. Die Ausgabe der Transistoren M1 und M2 wird von deren Ausgabeknoten (Verbindungsknoten) N1 abgenommen. Ein Versorgungspotential VCC und ein Massepotential VSS werden dem Ausgabeschaltungsbereich OC von einer Gleichstromquelle E zugeführt. Ein Kondensator C2 ist in der Ersatzschaltung parallel zur Gleichstromquelle E angeschlossen. Eine Drossel L2 und ein Widerstand R2 sind in der Ersatzschaltung auf der Versorgungspotentialseite VCC der Gleichstromquelle und eine Drossel L3 sowie bin Widerstand R3 sind in der Ersatzschaltung entsprechend auf der Massepotentialseite VSS angeschlossen. Auch im Stromversorgungspfad des Ausgabeschaltungsbereiches sind in der Ersatzschaltung ein Widerstand R4 auf der Versorgungspotentialseite VCC stromab von einem Eingabeknoten N2 sowie ein Widerstand R5 auf der Massepotentialseite VSS stromab von einem Eingabeknoten N3 angeordnet. Auch auf der Ausgabeseite des Ausgabeschaltungsbereiches OC gibt es eine Reihenschaltung eines Widerstandes R1, einer Drossel L1 und eines Kondensators C1.
Die nach dem oben Gesagten aufgebaute Datenausgabe-Steuerschaltung wird unter Bezugnahme auf das in Fig. 2 dargestellte Zeitdiagramm beschrieben. Fig. 2(a) stellt den Zustand des Versorgungspotentials VCC am Eingabeknoten N2 dar, Fig. 2(b) die Änderung einer Adresse, Fig. 2(c) den Taktimpuls φ, Fig. 2(d) den Zustand der Datenleitung , Fig. 2(e) den Zustand der Datenleitung d, Fig. 2(f) den Zustand am Ausgabeknoten N4 der NOR-Schaltung G1, Fig. 2(g) den Zustand am Ausgabeknoten N5 der NOR-Schaltung G2, Fig. 2(h) den Zustand am Ausgabeknoten N1 der Ausgabetransistoren M1 und M2 sowie Fig. 2(i) den Zustand des Massepotentials VSS am Eingabeknoten N3.
Wie in Fig. 2(b) dargestellt, ändert sich zum Zeitpunkt t1 (t6) eine Adresse, so daß dort ein Taktimpuls φ&sub1; erhalten wird, der vom Zeitpunkt t2 bis zum Zeitpunkt t3 einen hohen Pegel einnimmt. Wie aus Fig. 1 ersichtlich, wird dieser Taktimpuls φ&sub1; dem Gate des Transistors M3 zugeführt, um ihn einzuschalten. Dementsprechend nehmen die Potentiale der Datenleitungen d und während des Zeitraumes vom Zeitpunkt t2 bis zum Zeitpunkt t3 mittlere Werte an, wie in den Fig. 2(d) und 2(e) dargestellt. Der Taktimpuls φ wird auch an die NOR-Schaltungen G1 und G2 angelegt, so daß die Potentiale an den Ausgabeknoten N4 und N5 der NOR-Schaltungen G1 und G2 im Zeitraum vom Zeitpunkt t2 bis zum Zeitpunkt t3 einen niedrigen Pegel einnehmen, wie in den Fig. 2(f) und 2(g) dargestellt. Die Ausgaben der NOR-Schaltungen G1 und G2 werden den Gates der Ausgabetransistoren M1 und M2 zugeführt. Am Ausgabeknoten N1 der Ausgabetransistoren M1 und M2 wird ein Datenwert erhalten, der eine Ausgabe- Wellenform, wie in Fig. 2(h) dargestellt, aufweist. Der durch den Taktimpuls entzerrte Pegel hat ein mittleres Potential zwischen dem Versorgungspotential VCC und dem Massepotential VSS. Mit diesem mittleren Potential schalten die Ausgabetransistoren M1 und M2 nicht gleichzeitig ein. Demzufolge wird ein Durchlaßstrom derart gesteuert, daß er nicht vom Versorgungspotential VCC über die Ausgabetransistoren M1 und M2 zum Massepotential VSS fließt.
Um den Durchlaßstrom so zu steuern, daß er wahrend des Entzerrungsvorganges nicht durch die Ausgabetransistoren M1 und M2 fließt, ist auch eine Schaltungsanordnung, wie in Fig. 3 dargestellt, bekannt. Diese Schaltung bildet mit den NOR Schaltungen G1 und G2 eine Halteschaltung, um den vorherigen Datenwert wahrend des Entzerrungsvorganges zu halten. Wenn diese Schaltung verwendet wird, vergroßert sich die Anzahl der Torschaltungen um eine Stufe, wodurch ein Hochgeschwindigkeitszugriff verhindert wird.
Eine herkömmliche Datenausgabe-Steuerschaltung ist, wie oben beschrieben, aufgebaut. Wenn Daten ausgegeben werden, wird demzufolge der an der ausgabenseitigen Belastung vorhandene Kondensator C1 mit hoher Geschwindigkeit geladen und entladen. Schwankungen des Versorgungspotentials VCC und des Massepotentials VSS infolge dieser Ladung Entladung sind nicht zu verhindern. Insbesondere ist, wie in Fig. 1 dargestellt, der Kondensator C2 in der Ersatzschaltung parallel zur Gleichstromquelle E angeschlossen. Weiter sind in der Ersatzschaltung die Drossel L2 und der Widerstand R2 auf der Versorgungspotentialseite VCC der Gleichstromquelle E und die Drossel L3 sowie der Widerstand R3 auf der Massepotentialseite VSS angeschlossen. Auch sind in der Ersatzschaltung des Stromversorgungspfades des Ausgabeschaltungsbere iches OC der Widerstand R4 auf der Versorgungspotentialseite VCC stromab vom Eingabeknoten N2 und der Widerstand R5 auf der Massepotentialseite VSS stromab vom Eingabeknoten N3 angeordnet. Wenn auf der Belastungsseite ein Zugriff mit hoher Geschwindigkeit erfolgt ist es daher unvermeidlich, daß die Pegel der Eingabeknoten N2 und N3 des Versorgungspotentials VCC bzw. des Massepotentials VSS schwanken. Diese Schwankung der Potentiale VCC und VSS führt zu einer Störung im Ausgabesignal, was eine Ursache für eine fehlerhafte Arbeitsweise der Halbleiterschaltung sein kann. Mit anderen Worten: Wenn es, wie in Fig. 4 dargestellt, Schwankungen des Versorgungspotentials VCC und des Massepotentials VSS gibt, dann ist diese Funktionsweise gleichbedeutend mit einer Störung des Eingabesignals, selbst wenn das Eingabesignal tatsächlich keine Störung aufweist. Aus diesen Gründen gibt es ein hohes Risiko fehlerhafter Arbeitsweisen. Beispielsweise kann der ADT fehlerhafte Taktsignale φ auslösen.
Wenn in der in Fig. 1 dargestellten Datenausgabe-Steuerschaltung während des Zeitraumes zwischen dem Zeitpunkt t4 und dem Zeitpunkt t5 auf dem Versorgungspotential VCC und auf dem Massepotential VSS eine Störung auftritt, wie es in den Fig. 2(a) und 2(i) dargestellt ist, dann kann der ADT fehlerhaft arbeiten, indem er einen Taktimpuls mit hohem Pegel während des Zeitraumes zwischen den Zeitpunkten t4 und t5 erzeugt, wie in Fig. 2(c) durch eine unterbrochene Linie dargestellt. In diesem Fall nehmen die Ausgabeimpedanzen der Ausgabetransistoren M1 und M2 infolge des Taktimpulses φ2 im Zeitraum zwischen den Zeitpunkten t4 und t5 hohe Werte an. Demzufölge steigt das Potential am Ausgabeknoten N1 nachdem der Zugriff seinen Anstieg im Zeitraum zwischen den Zeitpunkten t4 und t5 beendet, wie durch die unterbrochene Linie in Fig. 2(h) angedeutet. Wenn der Taktimpuls φ zum Zeitpunkt t5 auf den L-Pegel zurückkehrt, wird der Zustand hoher Ausgabeimpedanz gelost und der Zugriff zur Ausgabe wird wiederhergestellt. Mit anderen Worten: Nach dem Zeitpunkt t5 steigt das Potential des Knotens N1 an, wie in Fig. 2(h) dargestellt. Es ergibt sich eine Verzögerung im Zugriff. Dies ist für eine Schaltung, die einen Hochgeschwindigkeitszugriff erfordert, ein großes Problem.
Eine Einrichtung mit den Merkmalen des Oberbegriffs von Anspruch 1 ist aus dem "Journal of Solid-state Circuits", Vol. 22, Nr. 5, Oktober 87, Seiten 741 - 747 bekannt.

Zusammenfassung der Erfindung

Die vorliegende Erfindung wurde unter Berücksichtigung der oben erwähnten Probleme und Ziele geschaffen, um eine Datenausgabe-Steuerschaltung für eine Halbleiterspeichereinrichtung zu erhalten, die sogar dann frei von Einflüssen auf die Datenausgabe ist, wenn fälschlich ein Impuls zur Entzerrung eines an die Steueranschlüsse der Ausgabepuffer-Schalteinrichtungen angeschlossenen Paares von Datenleitungen ausgegeben wird, wobei die Eignung für eine hohe Zugriffsgeschwindigkeit erhalten bleiben soll.
Erfindungsgemäß ist daher eine Datenausgabe-Steuerschaltung für eine Halbleiterspeichereinrichtung zur Entzerrung komplemenfärer Datenleitungen auf Grund von Taktimpulsen vorgesehen, die durch einen Adressenübergangsdetektor angelegt werden, wobei jene zwischen die komplementären Datenleitungen geschaltete Entzerrungseinrichtungen; Einrichtungen zur Ausgabe in einer Speicherzelle gespeicherter und auf der Grundlage einer neuen Adresse nach dem Übergang ausgewählter Daten über die komplementären Datenleitungen zu Schalteinrichtungen, die mit den Datenleitungen in Reihe geschaltet sind; Einrichtungen zur Ausgabe der Daten an einem Ausgabeanschluß dieser Schalteinrichtungen über Ausgabetransistoren, wobei die Schalteinrichtungen an die Gates der Ausgabetransistoren angeschlossen sind sowie an die Ausgabeanschlüsse der Schalteinrichtungen angeschlossene Halteeinrichtungen zum Halten des jeweiligen Gate-Potentials der Ausgabetransistoren umfaßt, die dadurch gekennzeichnet ist, daß die Schalteinrichtungen ausgeschaltet werden, wenn die Taktimpulse die Entzerrungseinrichtungen einschalten.
Während des Entzerrungsvorganges des Datenleitungspaares durch Entzerrungsimpulse werden die Datenleitungs-Schalteinrichtungen ausgeschaltet. Demzufolge wird ein Durchlaß- oder Kurzschlußstrom daran gehindert durch die Ausgabepuffer- Schalteinrichtungen zu fließen. Die Datenleitungs-Schalteinrichtungen werden danach eingeschaltet, so daß Halteeinrichtungen die Potentiale der Datenleitungen halten. Insbesondere halten die Halteeinrichtungen den Datenwert einer gewahlten Speicherzelle.
Man erhält eine dem gehaltenen Datenwert entsprechende Ausgabe. Angenommen, daß während dieses Ausgabevorganges der Entzerrungsimpuls fälschlich ausgegeben wird, obwohl die Datenleitungs-Schalteinrichtungen durch diesen Impuls ausgeschaltet sind, dann werden die Daten mit Hilfe der Datenhalteeinrichtungen ohne Unterbrechung ausgegeben. Dadurch wird ein Datenlesen mit hoher Geschwindigkeit erreicht.

Kurze Beschreibung der Zeichnungen

Fig. 1 ist ein Schaltbild einer herkömmlichen Datenausgabe-Steuerschaltung.
Fig. 2 ist ein Zeitdiagramm, das zur Erläuterung der Arbeitsweise der in Fig. 1 dargestellten Schaltung dient.
Fig. 3 ist ein Schaltbild, das eine andere herkömmliche Datenausgabe-Steuerschaltung zeigt, die dazu gedacht ist, einen Durchlaß- oder Kurzschlußstrom daran zu hindern, in die Ausgabetransistoren zu fließen.
Fig. 4 zeigt zur Erläuterung der Störungen verwendete Wellenformen.
Fig. 5 zeigt eine Ausführungsform dieser Erfindung.
Fig. 5A zeigt ein Beispiel der Adressenübergangs-Detektorschaltung.
Fig. 5B ist eine Diagramm zur Erläuterung der Arbeitsweise der in Fig. 5A gezeigten Schaltung.
Fig. 5C zeigt eine abgewandelte Ausführungsform von Fig. 5.
Fig. 6 ist ein Zeitdiagramm zur Erläuterung der Arbeitsweise der Schaltung von Fig. 5.
Fig. 7 bis 11 sind Schaltbilder, welche andere Ausführungsformen dieser Erfindung zeigen.
Fig. 12 ist ein Schaltbild einer herkömmlichen Datenausgabe-Steuerschaltung, die der Schaltung von Fig. 11 entspricht.

Beschreibung bevorzugter Ausführungsformen

Die Ausführungsformen dieser Erfindung sollen nun unter Bezugnahme auf die beigefügten Zeichnungen beschrieben werden.
Fig. 5 zeigt eine Ausführungsform dieser Erfindung.
Wie in Fig. 5 dargestellt, sind Datenleitungen d und an eine Vielzahl von Speicherzellen MS, MS ... angeschlossen. Vor den Gates der Ausgabetransistoren M1 und M2 sind jeweils Puffer (Datenleitungs-Schalteinrichtungen) B1 und B2 vorgesehen. Die Datenleitungen d und sind an die Puffer als deren Eingaben angeschlossen. Der Puffer B1 weist Transistoren T11 bis T14 und der Puffer B2 Transistoren T21 bis T24 auf. Diese Puffer B1 und B2 sind als Drei-Zustands-Struktur aufgebaut. Im einzelnen werden die Ausgabeimpedanzen der Puffer bis zum Anliegen eines Taktimpulses φ hohen Pegels auf hohem Niveau gehalten. Die Datenleitungen d und werden durch einen Transistor M3 entzerrt, der durch den Taktimpuls φ eingeschaltet wird. An die Gates der Ausgabetransistoren M1 und M2 sind jeweils Halteschaltungen (Halteeinrichtungen) F1 und F2 angeschlossen, die als eine Kombination von Invertern aufgebaut sind. Wenn die Puffer B1 und B2 einen Ausgabezustand hoher Impedanz einnehmen, halten die Halteschaltungen F1 und F2 die Datenwerte unmittelbar vor dem Zustand hoher Impedanz und legen diese Datenwerte an die Gates der Transistoren (Ausgabepuffer-Schalteinrichtungen) M1 und M2 an.
Eine Adressenübergangs-Detektorschaltung ADT ist beispielsweise, wie Fig. 5A dargestellt, aufgebaut. Die Pegeländerungen entsprechender Bits (A1, A2, ...), die eine Adresse bilden, werden durch entsprechende Pegeländerungs-Detektorschaltungen LD festgestellt. Die invertierten Werte der erhaltenen Ausgaben φ&sub1;, φ&sub2;, ... werden einer UND-Schaltung eingegeben, welche Taktimpulse φ, , ... liefert. Die Signalpegel an den verschiedenen Knoten der Pegeländerungs-Detektorschaltung sind in Fig. 5B dargestellt.
Die Arbeitsweise der entsprechend dem oben Gesagten aufgebauten Datenausgabe- Steuerschaltung wird unter Bezugnahme auf das in Fig. 6 dargestellte Zeitdiagramm beschrieben. Fig, 6(a) zeigt die Änderung des Adressensignals, Fig. 6(b) den Taktimpuls φ, Fig. 6(c) den Zustand der Datenleitungen d und , Fig. 6(d) den Zustand der Ausgabeknoten N4 und N5 an den Puffern B1 und B2, Fig. 6(e) den Zustand des Ausgabeknotens N1 der Ausgahetransistoren M1 und M2, Fig. 6(f) den Zustand des Eingabeknotens N2 eines Versorgungspotentials VCC und Fig. 6(g) den Zustand eines Eingabeknotens N3 eines Massepotentials VSS.
Wie in Fig. 6(a) gezeigt, ändert sich ein Adressensignal zum Zeitpunkt t1 (t6), so daß ein Taktimpuls φ, wie in Fig. 6(b) dargestellt, zu einem Taktimpuls φ&sub1; mit hohem Pegel während des Zeitraumes vom Zeitpunkt t2 bis zum Zeitpunkt t3 wird. Dieser Taktimpuls φ&sub1; wird dem Gate des Transistors M3 zugeführt, um diesen einzuschalten. Demzufolge nehmen die Potentiale der Datenleitungen d und während des Zeitraumes vom Zeitpunkt t2 zum Zeitpunkt t3, wie in Fig. 6(c) dargestellt, mittlere Werte ein. Der Taktimpuls φ&sub1; wird auch an die Puffer B1 und B2 angelegt, so daß die Potentiale an den Ausgabeknoten N4 und N5 der Puffer B1 und B2 im Zeitraum vom Zeitpunkt t2 bis zum Zeitpunkt t3 einen Zustand hoher Impedanz einnehmen. An die Ausgabeknoten N4 und N5 der Puffer B1 und B2 sind Halteschaltungen F1 und F2 angeschlossen. Dementsprechend werden die Potentiale an den Ausgabeknoten N4 und N5 während des Zustandes hoher Impedanz der Puffer B1 und B2 durch die Halteschaltungen F1 und F2, wie in Fig. 6(d) dargestellt, im vorhergehenden Zustand gehalten. Wenn der Taktimpuls φ zum Zeitpunkt t3 einen niedrigen Pegel einnimmt, dann schaltet der Transistor M3 aus. Daher wird der Entzerrungsvorgang für die Datenleitungen d und freigegeben. Folglich werden die Pegel der Datenleitungen d und gesetzt und der Zustand hoher Impedanz der Puffer B1 und B2 gelöst. Dementsprechend nimmt der Zustand an den Ausgabeknoten N4 und N5 der Puffer B1 und B2, wie in Fig. 6(c) dargestellt, die Pegel auf den Datenleitungen d und an, so daß der Datenwert mit einer Ausgabe- Wellenform, wie in Fig. 6(e) dargestellt, am Ausgabeknoten N1 der Ausgabetransistoren M1 und M2 abgenommen werden kann.
Es wird angenommen. daß nach dem oben beschriebenen Vorgang während eines Zeitraumes vom Zeitpunkt t4 bis zum Zeitpunkt t5 auf dem Versorgungspotential VCC und auf dem Massepotential VSS eine Störung auftritt, wie in den Fig. 6(f) und 6(g) dargestellt. In diesem Falle kann der ATD fehlerhaft arbeiten und der Taktimpuls φ wird während des Zeitraumes vom Zeitpunkt t4 bis zum Zeitpunkt t5, wie in Fig. 6(b) dargestellt, zum Taktimpuls φ&sub2; mit einem hohen Pegel . In diesem Falle werden die Ausgabeimpedanzen der Ausgabetransistoren M1 und M2 hoch, weil der Taktimpuls φ&sub2; den hohen Pegel hat. Jedoch halten, wie in Fig. 6(d) dargestellt, die Halteschaltungen F1 und F2 den Zustand an den Ausgabeknoten N4 und N5 unmittelbar vor dem Zustand hoher Impedanz. Dementsprechend andert sich, wie in Fig. 6(e) dargestellt, nicht der Zustand der Gate Eingange der Ausgabetransistoren M1 und M2, so daß das Potential am Ausgabeknoten N1 sogar beim Auftreten eines falschen Taktimpulse φ&sub2; gleichmaßig, ohne Unterbrechung ansteigt. Wenn der Taktimpuls φ&sub2; zum Zeitpunkt t5 auf den niedrigen Pegel zurückkehrt, wird der Ausgabezustand hoher Impedanz der Puffer B1 und B2 aufgehoben. Zu diesem Zeitpunkt werden die Pegel der Datenleitungen d und nach dem Zeitpunkt t5 so gesetzt, wie in Fig. 6(c) dargestellt, wenn der Entzerrungsvorgang beendet ist. Daher kann der Zugriff fortgesetzt werden. Auch in diesem Fall ändern sich die Pegel an den Ausgabeknoten N4 und N5 der Puffer B1 und B2 nicht, wie in Fig. 6(d) dargestellt. Demzufolge ändert sich selbst beim Auftreten eines fälschen Taktimpulses das Potential am Ausgabeknoten N1 der Ausgabetransistoren gleichmäßig und ohne Unterbrechung.
Fig. 5C zeigt eine Abwandlung der in Fig. 5 dargestellten Ausführungsform. Der Unterschied der Fig. 5C gegenüber der Fig. 5 besteht darin, daß Transistoren M3A und M3B zwischen einem Paar komplementärer Datenleitungen d und und dem Versorgungspotential VCC geschaltet sind. Der Taktimpuls φ wird an die Gates der Transistoren M3A und M3B angelegt, so daß während des Entzerrungsvorganges das Paar der Datenleitungen d und auf das Versorgungspotential VCC gelegt wird.
Fig. 7 ist ein Schaltbild einer Datenausgabe-Steuerschaltung nach einer anderen Ausführungsform dieser Erfindung. Diese Ausführungsform zeigt ein Beispiel einer Schaltung, die ein Ausgabe-Freigabesignal verwendet. Dieses dem Taktsignal φ überlagerte Signal wird den Puffern B1 und B2 eingegeben. Zwischen den Ausgabeknoten (N4, N5) der Puffer B1 und B2 und der Masse (Massepotential VSS) sind Transistoren T1 und T2 angeschlossen. Das Freigabesignal wird den Gates der Transistoren T1 und T2 eingegeben.
Wenn bei der in Fig. 7 dargestellten Ausführungsform das Freigabesignal einen niedrigen Pegel einnimmt, arbeiten die in Fig. 7 und 5 dargestellten Schaltungen in genau der gleichen Weise. Wenn dagegen das Freigabesignal einen hohen Pegel einnimmt, schalten die Transistoren T1 und T2 ein, um die Knoten N4 und N5 auf einen niedrigen Pegel zu bringen. Demzufolge nimmt, ungeachtet des Zustandes anderer Signale, der Zustand des Ausgabeknotens N1 der Ausgabetransistoren M1 und M2 einen hohen Pegel ein.
Fig. 8 ist eine Schaltbild der Datenausgabe-Steuerschaltung entsprechend einer weiteren Ausführungsförm dieser Erfindung. Der Unterschied zwischen den in Fig. 8 und 7 dargestellten Schaltungen ist der, daß an den Halteschaltungen F1 und F2 Steuergates CG1 und CG2 vorgesehen sind. Diese Gates schalten ein, wenn der Taktimpuls φ den hohen Pegel einnimmt.
Bei der in Fig. 8 dargestellten Ausführungsform führen die Halteschaltungen F1 und F2 nur dann ihren Haltevorgang aus, wenn der Impuls φ den hohen Pegel einnimmt und die Puffer B1 und B2 sich in ihrem Zustand hoher Impedanz befinden.
Fig. 9 ist ein Schaltbild einer Datenausgabe-Steuerschaltung entsprechend einer weiteren Ausführungsform dieser Erfindung. Der Unterschied zwischen den in Fig. 9 und 7 dargestellten Schaltungen besteht darin, daß das Gate des Ausgabetransistors M1, ähnlich wie in Fig. 1, durch eine NOR-Schaltung G1 gesteuert wird.
Wenn bei der in Fig. 9 gezeigten Ausführungsform während eines Zugriffsvorganges mit einer Datenausgabe d auf niedrigem Pegel eine Störung einen Adresseneingang beeinträchtigt, dann arbeitet der ATD fehlerhaft und der Taktimpuls φ nimmt den hohen Pegel ein, wonach eine Zugriffszeit verzögert wird. Wenn jedoch während eines Zugriffsvorganges die Datenausgabe d einen hohen Pegel hat, dann kann die Datenausgabe ohne jegliche durch Störungen verursachte Verzögerung durchgeführt werden. Folglich ist die in Fig. 9 gezeigte Schaltung in dem Fall wirksam, wenn Störungen während eines Zugriffsvorganges bei einem Datenwert d auf hohem Pegel auftreten.
Für den Fall, wo Störungen während eines Zugriffsvorganges, bei dem der Datenwert d den niedrigen Pegel einnimmt, auftreten, kann die in Fig. 10 dargestellte Schaltung angewandt werden.
Bei den Anordnungen der oben beschriebenen Ausführungsformen ist auf der Eingabeseite des Ausgabetransistors eine Halteschaltung zum Halten der Daten vorgesehen. Demzufolge ändert sich der Zustand auf der Eingabeseite des Ausgabetransistors sogar dann nicht wenn der Puffer in der Eingangsstufe während eines Zugriffsvorganges fälschlicherweise den Zustand hoher Impedanz einnimmt, so daß keine Verzögerung beim Zugriff auf eine Ausgabe auftritt und Hochgeschwindigkeits Zugriff erfolgt.
Nach der bisherigen Beschreibung wurden vom ADT ausgegebene Taktimpulse als Entzerrungsimpulse verwendet. Es können stattdessen aber auch externe Taktimpulse verwendet werden.
Fig. 11 zeigt eine weitere Ausführungsform der vorliegenden Erfindung. Bei dieser Ausführungsform ist die Ausgabestufe vom CMOS-Typ. Das heißt, ein Ausgabepuffer OB ist ein CMOS mit einem p-Kanal-Transistor M1A und einem n-Kanal-Transistor M2A. In Fig. 11 sind Elemente, die denen in den Fig. 5c und 7 gleichen, mit den gleichen Bezugszahlen versehen. In Fig. 11 ist eine der Datenleitungen des Paares d und in eine erste und zweite Verzweigungsleitung d1 bzw. d2 aufgeteilt. Diese Verzweigungsleitungen d1 und d2 sind über Puffer B1 und B2 jeweils an die Steueranschlüsse der Transistoren M1A und M2A angeschlossen. Ein Transistor T1A und eine Halteschaltung F1 sind an die erste Verzweigungsleitung d1 angeschlossen, während ein Transistor T2 und eine Halteschaltung F2 an die zweite Verzweigungsleitung d2 angeschlossen sind.
Fig. 12 zeigt den Stand der Technik zur in Fig. 11 dargestellten Schaltung.
Bezugszeichen in den Ansprüchen sind zum besseren Verständnis gedacht und sollen den Schutzumfang nicht einschränken.

Claims

1. Datenausgabe-Steuerschaltung für eine Halbleiterspeichereinrichtung zur Entzerrung komplementärer Datenleitungen (d, ) auf Grund von Taktimpulsen (φ, ), die durch einen Adressenübergangsdetektor (ATD) angelegt werden, wobei jene zwischen die komplementaren Datenleitungen geschaltete Entzerrungseinrichtungen (M3); Einrichtungen zur Ausgabe in einer Speicherzelle (MS) gespeicherter und auf der Grundlage einer neuen Adresse nach dem Übergang ausgewählter Daten über die komplementären Datenleitungen (d, ) zu Schalteinrichtungen (B1, B2), die mit den Datenleitungen (d, ) in Reihe geschaltet sind; Einrichtungen zur Ausgabe der Daten an einem Ausgabeanschluß (N4, N5) dieser Schalteinrichtungen über Ausgabetransistoren (M1, M2), wobei die Schalteinrichtungen an die Gates der Ausgabetransistoren (M1, M2) angeschlossen sind sowie an die Ausgabeanschlüsse (N4) der Schalteinrichtungen (B1, B2) angeschlossene Halteeinrichtungen (F1, F2) zum Halten des jeweiligen Gate- Potentials der Ausgabetransistoren (M1, M2) umfaßt, dadurch gekennzeichnet, daß die Schalteinrichtungen ausgeschaltet werden, wenn die Taktimpulse (φ, ) die Entzerrungseinrichtungen (M3) einschalten.

2. Datenausgabe-Steuerschaltung für eine Halbleiterspeichereinrichtung nach Anspruch 1, bei der die Schalteinrichtungen (B1, B2) und die Halteeinrichtungen (F1, F2) jeweils für jede der komplementären Datenleitungen (d, ) eines Paares vorgesehen sind.

3. Datenausgabe-Steuerschaltung nach Anspruch 1, bei der die Datenleitungs- Schalteinrichtung (B1, B2) jeweils nur zwischen einer Datenleitung eines Paares (d, ) und einem der entsprechend angeschlossenen Ausgabetransistoren vorgesehen ist.

4. Datenausgabe-Steuerschaltung nach Anspruch 1, bei der die Datenleitungs- Schalteinrichtung (B1, B2) zwischen der einen oder der anderen Datenleitung des Paares (d, ) und dem entsprechenden einen oder anderen Ausgabetransistor vorgesehen ist.

5. Datenausgabe-Steuerschaltung nach Anspruch 1, bei der zwischen jeder mit den Datenleitungs Schalteinrichtungen (B1, B2) verbundenen Datenleitung eines Paares (d, ) und Masse ein Datenleitungsschalter (T1, T2) vorgesehen ist, der ausschaltet, wenn ein Ausgabe-Freigabesignal (OE) einen Freigabezustand ("L") einnimmt und der einschaltet, wenn es einen Unwirksamkeitszustand ("H") einnimmt.

6. Datenausgabe-Steuerschaltung nach Anspruch 1, bei der zwischen den Halteeinrichtungen (F1, F2) und den entsprechenden Datenleitungen (d, ) ein Halteeinrichtungsschalter (CG1, CG2) vorgesehen ist, der nur eingeschaltet wird, wenn der Entzerrungsimpuls (φ) ausgegeben wird.

7. Datenausgabe-Steuerschaltung nach Anspruch 1, bei der die Schalteinrichtung (B1, B2) als eine zwischen dem Stromversorgungsanschluß und Masse angeschlossene Reihenschaltung ausgeführt ist und aus einem ersten p-Kanal-Transistor (T11, T21), einem zweiten p-Kanal-Transistor (T12, T22), einem ersten n-Kanal-Transistor (T13, T23) und einem zweiten n-Kanal-Transistor (T14, T24) besteht, wobei jeweils eine der Datenleitungen des Paares (d, ) mit Gates des zweiten p-Kanal-Transistors und des ersten n-Kanal-Transistors und die Gates (N4, N5) der Ausgabetransistoren (M1, M2) mit dem Verbindungsknoten zwischen dem zweiten p-Kanal-Transistor und dem ersten n- Kanal-Transistor verbunden sind.

8. Datenausgabe-Steuerschaltung nach Anspruch 1, bei die Halteeinrichtung (F1, F2) ein Paar antiparallel geschalteter Inverter aufweist.

9. Datenausgabe-Steuerschaltung nach Anspruch 3, bei der die Datenleitung des Datenleitungspaares (d, ) ohne angeschlossene Datenleitungs-Schalteinrichtung (B1, B2) an den Eingabeanschluß eines logischen Elements (G1) zur Ausführung eines logischen NOR-Vorganges angeschlossen ist, an dessen anderen Eingabeanschluß ein Ausgabe- Freigabesignal (OE) angelegt wird und der Ausgabeanschluß des logischen Elements an einen der Steuerknoten (N4, N5) des Paares von Schalteinrichtungen (M1, M2) angeschlossen ist.

10. Datenausgabe-Steuerschaltung nach Anspruch 1, bei der an das Datenleitungspaar (d, ) und an den Stromversorgungsanschluß erste und zweite Potentialeinstellungs- Schalteinrichtungen (M3A, M3B) angeschlossen sind und die Steueranschlüsse dieser Potentialeinstellungs Schalteinrichtungen mit dem Entzerrungs impuls (φ) versorgt werden.

11. Datenausgabe-Steuerschaltung nach Anspruch 1, bei der die Ausgabetransistoren (M1, M2) n-Kanal-Transistoren sind.

12. Datenausgabe-Steuerschaltung nach Anspruch 1, mit ersten und zweiten Verzweigungsleitungen (d1, d2), die von einer der komplementaren Datenleitungen (d, ) ausgehen, wobei die Schalteinrichtungen in Reihe zu den Verzweigungsleitungen angeschlossen sind.

13. Datenausgabe-Steuerschaltung nach Anspruch 12, bei der die Ausgabetransistoren p- Kanal- und n-Kanal-Transistoren (M1A, M2A) sind.

14. Datenausgabe-Steuerschaltung nach Anspruch 12, bei der die Schalteinrichtung (B1, B2) als eine zwischen dem Stromversorgungsanschluß und Masse angeschlossene Reihenschaltung ausgeführt ist und aus einem ersten p-Kanal-Transistor (T11, T21), einem zweiten p-Kanal-Transistor (T12, T22), einem ersten n-Kanal-Transistor (T13, T23) und einem zweiten n-Kanal-Transistor (T14, T24) besteht, wobei jeweils eine der Verzweigungsleitungen des Paares (d1, d2) mit Gates des zweiten p-Kanal-Transistors und des ersten n-Kanal-Transistors und die Gates (N4, N5) der Ausgabetransistoren (M1, M2) mit dem Verbindungsknoten zwischen dem zweiten p-Kanal-Transistor und dem ersten n-Kanal-Transistor verbunden sind.

15. Datenausgabe-Steuerschaltung nach Anspruch 12, bei der an die erste und zweite Datenleitung (d, ) und an den Stromversorgungsanschluß erste und zweite Potentialeinstellungs-Schalteinrichtungen (M3A, M3B) angeschlossen sind und die Steueranschlüsse dieser Potentialeinstellungs-Schalteinrichtungen mit dem Entzerrungsimpuls (φ) versorgt werden.