DE2553972B2 - Schaltungsanordnung zur Überwachung der Funktion einer dynamischen Decodierschaltung - Google Patents

Description

Die Erfindung bezieht sich auf eine Schaltungsanordnung zur Überwachung der Funktion einer zumindest aus parallelgeschalteten Decodertransistoren, einem Vorladetransistor und einer das Ausgangssignal der Decodertransistoren abtastenden Endstufe enthaltenden dynamischen Decodierschaltung nach dem Oberbegriff des Patentanspruchs 1.

Für die Funktion von integrierten Speicherbausteinen, die z. B. in dynamischer MOS-Technik aufgebaut sind, ist es notwendig, unmittelbar nach der Decodierung der Adressen einen internen Takt zu erzeugen, der die ausgewählten Zeilen und Spalten des Speicherfeldes aktiviert. Wird dieser Auswahltakt vor Ablauf der Decodierzeit ausgelöst, so tritt Mehrfach- und damit Falschauswahl ein. Eine zu späte Takterzeugung führt zwar zur sicheren Funktion des Speicherbausteins, ergibt aber unnötige Zeitverluste im Taktablauf. Dabei muß berücksichtigt werden, daß durch die Streuung der technologischen und elektrischen Parameter die Deco dierzeit gewissen Schwankungen unterliegt, so daß zur Erzielung eines sicheren und schnellen Betriebes des Speicherbausteins kein zeitstarrer Auswahltakt verwendet werden kann. Um den Auswahltakt möglichst zum richtigen Zeitpunkt zu erzeugen, ist es bekannt, für die Decodierschaltung, in denen die Adressensignale decodiert werden, eine Überwachungsschaltung vorzusehen. Solche Überwachungsschaltungen ergeben sich z. B. aus der deutschen Offenlegungsschrift 23 24 769.

Eine bekannte Überwachungsschaltung ist in Fig.2 dargestellt und soll in Verbindung mit einer bekannten Decodierschaltung nach F i g. 1 beschrieben werden.

Die in F i g. 1 dargestellte Decodierschaltung besteht aus parallel angeordneten Decodertransistoren Λ/2, M3, M4, die von Adressensignalen Ai, A2, A3 angesteuert werden. Am gemeinsamen Verbindungspunkt K der Decodertransistoren Λ/2, Λ/3, Λ/4 ist weiterhin ein Vorladetransistor M1 angeschlossen, der von einem Vorladetakt Φ V angesteuert wird und andererseits mit einer Betriebsspannung UDD verbunden ist. An dem Verbindungspunkt, der im folgenden Knoten K genannt werden soll, ist weiterhin eine Endstufe angeschlossen, die aus einer Inverterstufe aus den beiden Transistoren Λ/5 und Λ/6 und einem Koppelkondensator C2 besteht. Der Steuereingang des Invertertransistors M5 ist mit einem Anschluß der gesteuerten Strecke über den Koppelkondensator C2 verbunden. Am Knoten K liegt eine Kapazität Cl, die gestrichelt dargestellt ist. Sie wird maßgeblich gebildet durch die Diffusionskapazität der Decodertransistoren Λ/2, M3, Λ/4, durch die Koppelkapazität C2 und die Eingangskapazität des Invertertransistors Λ/5. Am Transistor Λί 5 liegt außerdem der Auswahltakt ΦA. Die Funktion einer solchen Decodierschaltung ist bekannt und braucht daher nicht erläutert zu werden.

Mit Hilfe der Überwachungsschaltung der Fig.2 kann die Funktion dieser Decodierschaltung überwacht werden. Die Überwachungsschaltung besteht aus zwei parallelgeschalteten Transistoren M12 und M13, denen

so ein Adressensignal in nichtinvertierter und in invertierter Form zugeführt wird. Das_Adressensignal kann z. B. das Adressensignal A 1 und A i sein. Weiterhin ist ein Transistor Λ/10 vorgesehen, der ebenfalls von einem Vorladetakt Φ V angesteuert wird, und der an dem Verbindungspunkt Ki der beiden Transistoren A/12 und Λ/13 angeschlossen ist und außerdem an der Betriebsspannung UDD liegt. An dem Verbindungspunkt, dem Knoten Ki, liegt eine Kapazität ClO (gestrichelt dargestellt), die von der Diffusionskapazität der Transistoren M12 und M13 und der Kapazität der nicht dargestellten Endstufe gebildet wird.

Die Funktion dieser Überwachungsschaltung nach F i g. 2 ist folgende: Mit dem Vorladetakt Φ K wird über den Transistor M10 die am Knoten K1 der Schaltung angeschlossenen Kapazität ClO vorgeladen. Während dieser Vorladephase sind die wahren und invertierten Adressensignale auf das Potential 0 Volt geklemmt. Damit sind die Transistoren Λ/12 und Λ/13 gesperrt.

Mit Beginn des Lese- oder Schreibvorganges steigt entweder das wahre oder das invertierte Adressensignal A 1 bzw. A 1 auf hohes Potential an. Damit wird über einen der Transistoren M12 und M13 die Kapazität ClO entladen. Die Entladezeit hängt von der Kapazität ClO und dem Entladestrom ab, der durch die Transistoren Af 12 und M13 fließt Dabei wird der Entladestrom auch wesentlich von dem Verhältnis der Breite zur Länge des Kanals des die Kapazität ClO entladenden Transistors M12 bzw. M13 mitbestimmt. Ist die die D-iCodierschaltung simulierende Überwachungsschaltung entsprechend der Decodierschaltung aufgebaut, dann entspricht die Entladezeit der Überwachungsschaltung der Entiadezeit der Decodierschaltung. Wird also der Knoten Ki von einer Endstufe abgetastet, dann gibt diese ein Signal ab, wenn der Knoten K1 entladen ist Dies ist aber auch ein Zeichen dafür, daß die Decodierschaltung die Adressensignale decodiert hat.

Um aber die Überwachungsschaltung entsprechend der Decodierschaltung aufzubauen, ist es notwendig, daß die Überwachungsschaltung in ihrer kapazitiven Belastung gleich der Decodierschaltung ausgelegt ist und daß die Transistoren M12 und M13 entsprechend den Decodertransistoren dimensioniert sind. Wird jedoch aus Platzgründen die Kapazität ClO der Überwachungsschaltung kleiner gewählt als die Kapazität Cl in der Decodierschaltung, so sind auch die Transistoren M12 und M13 im gleichen Maße zu verkleinern. Die dann größer werdenden Schwankungen im Entladestrom führen jedoch zu wachsenden. Streuungen der Entladezeit, so daß die Nachbildung der Decodierschaltung immer unsicherer wird. Dabei ist weiter zu berücksichtigen, daß die Überwachungsschaltungen nur aus zwei Transistoren A/12 und Λ/13 besteht, während die Decodierschaltung eine größere Anzahl von Decodertransistoren enthält.

Die bekannte Überwachungsschaltung gemäß F i g. 2 wird nicht nur für die Decodierschaltung nach F i g. 1 benutzt, sondern auch für komplizierter aufgebaute Decodierschaltungen. Bei solchen komplizierter aufgebauten Decodierschaltungen sind zwischen dem Knoten K und der Endstufe weitere Schaltungselemente angeordnet. Diese weiteren Schaltungselemente beeinflussen dann die Kapazität, die am Knoten K lastet, ebenfalls. Zudem wird dann nicht mehr das Potential des Knotens K durch die Endstufe abgetastet, sondern das Potential, das am Eingang des einen Invertertransistors der Endstufe anliegt. Dieses Potential an dem Eingang der Inverterstufe hinkt in seinem zeitlichen Verlauf aber dem Potential am Knoten K hinterher.

Die der Erfindung zugrunde liegende Aufgabe besteht darin, eine Schaltungsanordnung zur Überwachung der Funktion einer Decodierschaltung anzugeben, die eine beliebig aufgebaute Decodierschaltung sicher und genau überwachen kann. Diese Aufgabe wird gemäß den Merkmalen des Kennzeichens des Patentanspruchs 1 gelöst

Die Schaltungsanordnung wird mit auf den Speicherbaustein integriert, sie entspricht in ihrem Verhalten der zu überwachenden Decodierschaltung. Dadurch wirken sich Schwankungen der Decodierzeit aufgrund von Streuungen der technologischen und der elektrischen Parameter in beiden Schaltungen in gleicher Weise aus und der notwendige Mindestabstand zwischen der Decoderentladung und der Auswahl-Takterzeugung bleibt auch unter ungünstigen Betriebsbedingungen erhalten. Folglich lassen sich Fehidecodierungen sicher vermeiden und kürzest mögliche Zugriffszeiten erreichen.

Die Kapazitäten in der Decodierschaltung werden mit Hilfe von Varaktor-Kapazitäten nachgebildet. Diese Varaktcr-Kapazitäten können die in der Decodierschaltung auftretenden Kapazitäten sehr genau simulieren. Somit ist es nicht mehr notwendig, die Entladezeit der Kapazität in der Schaltungsanordnung hauptsächlich durch die Dimensionierung der Transistoren festzulegen. Vielmehr können die Transistoren in der Schaltungsanordnung genauso dimensioniert sein wie die Decodertransistoren in der Decodierschaltung.

Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.

Anhand eines Ausführungsbeispiels, das in den Figuren dargestellt ist, wird die Erfindung weiter erläutert Es zeigt

F i g. 1 die bereits beschriebene, bekannte Decodierschaltung,

Fig.2 die bereits beschriebene, bekannte Überwachungsschaltung,

F i g. 3 eine komplizierter aufgebaute Decodierschaltung,

Fig.4 eine Schaltungsanordnung gemäß der Erfindung, durch die auch komplizierter aufgebaute Decodierschaltungen überwacht werden können,

F i g. 5 einen Signalplan für die Schaltungsanordnung der F i g. 4.

In Fig.3 ist eine Decodierschaltung gezeigt, die bereits in der Patentanmeldung P 24 43 490.0 ausführlich beschrieben ist. Die Decodierschaltung besteht aus Decodertransistoren M 32, Af 33, A/34, einem Vorladetransistor A/31, einem Abtrenntransistor M37. einem weiteren Vorladetransistor M 38 und einer Endstufe aus der Inverterschaltung mit den Transistoren M 35 und M 36 mit der Koppelkapazität C33. Die den Knoten ÄT31 der Decodierschaltung belastende Kapazität (gestrichelt dargestellt) ist mit C31 bezeichnet, die am Eingang der Endstufe bestehende Kapazität (ebenfalls gestrichelt gezeichnet) mit C32 benannt Mit Hilfe des Abtrenntransistors Λ/37 soll die am Eingang der Endstufe liegende Kapazität in zwei Kapazitäten C31 und C32 aufgeteilt werden. Dadurch ist es möglich, daß die Koppelkapazität C33 kleiner ausgeführt wird. Durch den Vorladetransistor M 38 wird die Aufladung der Kapazität C 32 ermöglicht, so daß diese nicht über den Vorladetransistor M 31 aufgeladen werden muß. UG ist eine Spannung, die so gewählt ist, daß der Abtrenntransistor Λ/37 leitend gesteuert wird, wenn die Kapazität C31 entladen wird.

Die Wirkungsweise der Decodierschaltung der F i g. 3 kann der Patentanmeldung P 24 43 490.0 entnommen werden. Die Funktionsweise ist für die Erläuterung der erfindungsgemäßen Schaltungsanordnung aber nicht wichtig. Wesentlich ist nur, daß durch die Endstufe das Potential am Knoten K 32 abgetastet wird, und nicht das Potential am Knoten K 31. Da aber der zeitliche Verlauf des Potentials am Knoten K 32 demjenigen des Knotens KiX nachhinkt, wäre eine Überwachungsschaltung gemäß der F i g. 2 zur Überwachung der Decodierschaltung gemäß F i g. 3 ungünstig.

F i g. 4 zeigt darum eine Schaltungsanordnung, durch die auch komplizierter aufgebaute Decodierschaltungen überwacht werden können, z. B. die Decodierschaltung gemäß F i g. 3. Dabei ist die Schaltungsanordnung der F i g. 4 an die Decodierschaltung der F i g. 3 angepaßt Es können aber auch anders aufgebaute Decodierschaltungen mit einer entsprechend aufgebauten Schaltungs-

anordnung überwacht werden.

Die Schaltungsanordnung besteht nach Fig.4 aus parallelgeschalteten Transistoren A/42 und M 43, die von einem Adressensignal in negierter Form und unnegierter Form angesteuert werden. Das Adressensignal ist mit AX bzw. AX bezeichnet. Die Transistoren A/42 und Af 43 werden im folgenden Entladetransistor genannt. Der Verbindungspunkt der Entladetransistoren bildet den Knoten K 41. An diesem Knoten K 41 ist weiterhin ein Vorladetransistor A/41 angeschlossen. Er wird von einem Vorladetakt Φ V angesteuert und ist außerdem mit einer Betriebsspannung UDD verbunden. An den Knoten K4\ ist weiterhin ein Varaktor C4i angeschlossen, der mit seiner Steuerelektrode (Gate) an der Betriebsspannung UDD liegt. Durch diesen Varaktor C41 wird die am Knoten der Decodertransistoren ζ. B. der Decodertransistoren A/ 33 und A/ 34 der Fig.3 (Knoten K31) lastende Kapazität simuliert. Dabei ersetzt die Varaktor-Kapazität C41 im wesentlichen die Diffusionskapazität der Decodertransistoren. Die Größe ist dabei so bemessen, daß die Belastung des vorzuladenden Knotens K4i gleich der des entsprechenden Decoderknotens K 31 ist.

Die Endstufe der Schaltungsanordnung besteht aus einem statischen Inverter mit den Transistoren A/45 und M 46 und dem Transistor Af 49. Zudem ist eine Rückkopplungskapazität C46 gegeben. Am Steuereingang des Transistors A/ 49 liegt die Betriebsspannung UDD. Einem gesteuerten Eingang des Transistors A/ 49 wird der Takt Φ zugeführt, der dann anliegt, wenn in den Speicher eingeschrieben oder aus dem Speicher gelesen werden soll. Am Ausgang der Endstufe wird der Takt Φ Κ abgenommen, der anzeigt, daß die Decodierung der Adressensignale in den Decodierschaltungen beendet ist.

Die durch die Endstufe der Decodierschaltung gebildete Kapazität wird dabei durch einen weiteren Varaktor C42 simuliert. Dieser Varaktor ist an den Knoten K 42 angeschlossen und liegt mit seiner Steuerelektrode (Gate) an dem Betriebspotential VSS. In seiner Größe wird dieser Varaktor bestimmt durch die Ausführung der Endstufe der zu überwachenden Decodierschaltung. Bei der Decodierschaltung der F i g. 3 z. B. wird die durch den Varaktor gebildete Kapazität festgelegt durch die Kapazität C32 und die Koppelkapazität C33. Die Kapazität C32 wird dabei bestimmt durch die Leitungskapazität und die Transistoreingangskapazität des Transistors A/35. Die Varaktorkapazität C42 muß also so groß sein, daß die Belastung des Knotens K 42 der Belastung des Knotens K 32 in F i g. 3 entspricht.

Die zwischen den Knoten K 31 und K 32 liegenden Schaltungselemente der Decodierschaltung, z. B. die Schaltungselemente M37 und Af 38 der Decodierschaltung der Fig.3, werden in der Schaltungsanordnung identisch realisiert durch die Schaltungselemente M 47 und Af48. Diese Schaltungselemente A/47 und A/48 werden genauso angesteuert wie die Schaltungselemente A/37 und A/38 in der Decodierschaltung der F i g. 3. Ist die Decodierschaltung anders aufgebaut wie diejenige der F i g. 3, dann werden zwischen die Knoten K 41 und K 42 die zwischen den Knoten K 31 und K 32 der anderen Decodierschaltung liegenden Schaltungselemente eingefügt. Das heißt, die zwischen den gestrichelten Linien der Fig.3 und 4 liegenden Schaltungselemente sind in der Decodierschaltung und in der Schaltungsanordnung gleich ausgeführt.

Da die Kapazität C31 immer den Knoten K 31 belastet, muß auch immer die Varaktor-Kapazität C4\ vorliegen. Das wird dadurch erreicht, daß an die Steuerelektrode (Gate) des Varaktors die Betriebsspannung UDD angeschlossen wird. Da diese Betriebsspannung UDD außerdem an dem Vorladetransistor M 41 anliegt, und somit am Knoten K 41 eine um die Schwellspannung des Vorladetransistors A/41 geringere Spannung herrscht, ist der Varaktor C41 immer wirksam.

Anders ist es bei der Varaktorkapazität C42, wenn die Endstufe wie in F i g. 3 aussieht. In diesem Fall isi nämlich die Kopplungskapazität C32 nur wirksam, wenn der Transistor A/35 leitend gesteuert ist Entsprechend darf auch die Varaktor-Kapazität C42 nur in diesem Falle vorhanden sein. Dies wird dadurch erreicht, daß die Steuerelektrode (Gate) des Varaktors mit dem Betriebspotential VSS verbunden ist.

Im folgenden sollen nun die Funktionen der Schaltungsanordnung der Fig.4 in Verbindung mit F i g. 5 beschrieben werden. Dabei ist zu erwähnen, daß die Taktansteuerung der Schaltungsanordnung genauso erfolgt wie die der entsprechenden Decodierschaltung. In F i g. 5 sind dabei die Spannungspegel über der Zeit 1 aufgetragen. In der ersten Zeile ist der Vorladetakt Φ V, in der zweiten Zeile der Takt Φ, in der dritten Zeile die Spannung der Adressensignale AX bzw. AX, in der vierten Zeile die Spannung an den Knoten K 41 bzw. K 42, und in der fünften Zeile das Ausgangssignal Φ Κ dargestellt. UT ist die Schwellspannung der Transistoren.

Mit dem Vorladetakt Φ V wird der Knoten K41 über den Vorladetransistor A/41 und der Knoten K 42 über den Vorladetransistor A/48 vorgeladen. Damit steigt das Potential an den Knoten K 41 und K 42 gemeinsam an. Mit Beginn des Taktes Φ, der dann auftritt, wenn in eine bestimmte Zeile oder Spalte des Speichers eingeschrieben oder eine Information ausgelesen werden soll, wird der Vorladetakt Φ V abgeschaltet und das Adressensignal AX bzw. AX an die Entladetransistoren A/42 bzw. A/43 angelegt. Damit wird einer der Entladetransistoren A/42 bzw. A/43 in den leitenden Zustand gebracht und damit der Knoten K 41 entladen. Da zur gleichen Zeit auch der Abtrenntransistor A/47 leitend gesteuert wird, kann sich auch der Knoten K 42 über einen der Entladetransistoren entladen. Diese Entladung erfolgt aber wie sich aus F i g. 5 ergibt zeitlich verzögert gegenüber der Entladung des Knotens K 41.

Mit der Endstufe wird nun das Potential am Knoten K 42 abgetastet. Solange der Knoten K 42 aufgeladen ist, ist der Transistor A/46 leitend gesteuert und am Ausgang der Endstufe liegt das Potential VSS=O Volt an. Wird der Takt Φ angelegt, dann wird der Transistor A/49 leitend gesteuert, da jedoch der Transistor A/46 ebenfalls im leitenden Zustand ist, kann das Potential am Ausgang der Endstufe noch nicht wesentlich ansteigen. Erst wenn der Knoten K 42 entladen ist, und zwar über einen der Entladetransistoren A/42 bzw. M43, wird der Transistor A/46 der Endstufe gesperrt und damit wird der Transistor A/45 der Endstufe voll leitend. Dann kann aber das Potential am Ausgang der Endstufe auf den Endwert ansteigen. Hat das Signal Φ K am Ausgang der Endstufe ein hohes Potential erreicht, so wird damit angezeigt, daß in die durch die Decodierschaltung ausgewählte Zeile bzw. Spalte eine Information eingeschrieben bzw. Information ausgelesen werden kann.

Zur Ansteuerung der Entladetransistoren M 42, A/43 genügt im allgemeinen ein Adressenpaar, wobei das

cine Adrcssensignal invertiert ist und das andere nicht invertiert ist. Sind verschieden schnelle Adressenpaare im Speicher vorhanden, so muU aus Sicherheitsgründen immer das langsamste Adressenpaar verwendet werden.

Sollen alle Adressen überwacht werden, so muH jedes Adressenpaar in eine .Schaltungsanordnung gcmüli der I" i g. 4 angeschaltet werden. Alle Knoten K 42 dieser Schaltungen werden dann in einer NOR-Kupplung an die gemeinsame F.ndstufe der F i g. 4 angeschlossen.

Die Vorteile der Schaltungsanordnung bestehen darin, daß die zu simulierenden Kapazitäten der Decodierschaltung mit Hilfe von Varaktoren realisiert werden. Dadurch kann die Schaltungsanordnung auch

auf einem kleinen Bereich des Malblciterbausteins integriert werden. Weiterhin wird ein Knoten in der Schaltungsanordnung von der Endstufe abgetastet, der dem Knoten in der Decodierschaltung entspricht, der von der F.ndstufe der Decodierschaltung abgetastet wird. Da Varaktoren zur Simulierung der Kapazitäten verwendet werden, ist es möglich, die Kapazität dieser Varaktoren so einzustellen, daß sie genau den Kapazitäten in der Decodierschaltung entsprechen. Dann aber können die F.ntladetransistorcn genauso dimensioniert sein wie die Decodertransistoren in der Decodierschaltung. Somit ist gewährleistet, daß sich die Fntladetransistoren genauso verhalten wie die Dccodcrtransisloren.

Hierzu 3 Blatt Zeichnungen

Claims (5)

Patentansprüche:

1. Schaltungsanordnung zur Überwachung der Funktion einer zumindest aus parallelgeschalteten Decodertransistoren, einem Vorladetransistor und einer das Ausgangssignal der Decodertransistoren abtastenden Endstufe enthaltenden dynamischen Decodierschaltung für einen Speicherbaustein, bei der zur Nachbildung der Decodierschaltung zwei Entladetransistoren parallel geschaltet sind, deren Steuereingänge Adressensignale invertiert und nicht invertiert zugeführt werden und an deren durch den einen Verbindungspunkt gebildeten Knoten zu dessen Vorladung ein weiterer Transistor angeschlossen ist, dadurch gekennzeichnet, daß an den Knoten (K 4i) zur Simulation der an dem entsprechenden Verbindungspunkt (K 31) der parallelgeschalteten Decodertransistoren der Decodierschaltung bestehenden Kapazität (C3i) ein Varaktor (C4i) angeschlossen ist, daß an dem Knoten (K 41) weiterhin die bei der Decodierschaltung zwischen den Decodiertransistoren und der Endstufe vorhandenen weiteren Schaltungselemente angeschlossen sind und daß zur Simulation der durch die Endstufe der Decodierschaltung gebildeten kapazitiven Belastung (C32) ein weiterer Varaktor (C42) vorgesehen ist, der anschließend an die weiteren Schaltungselemente angeordnet ist.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß an den Steuereingang des ersten Varaktors (C4i) eine solche Spannung angelegt wird, daß der Varaktor immer kapazitiv wirksam ist

3. Schaltungsanordnung nach Anspruch 1 oder 2, bei der die Endstufe aus einem Inverter besteht, bei dem eine kapazitive Kopplung zwischen dem Steuereingang und einem Anschluß der gesteuerten Strecke eines Invertertransistorr. vorgesehen ist, dadurch gekennzeichnet, daß an den weiteren Varaktor (C42) eine solche Spannung angelegt wird, daß er nur dann kapazitiv wirksam ist, wenn auch die Koppelkapazität (C46) wirksam ist

4. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Größe der durch den einen Varaktor (C4\) gebildeten Kapazität der Diffusionskapazität der Decodertransistoren der Decodierschaltung entspricht.

5. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die beiden Entladetransistoren (M 42, A/43) genauso dimensioniert sind wie die Decodertransistoren in der Decodierschaltung.