DE4007187A1 - Integrierte halbleiterschaltungseinrichtung und betriebsverfahren dafuer - Google Patents

Description

Die Erfindung betrifft eine integrierte Halbleiterschaltungseinrichtung nach dem Oberbegriff des Patentanspruchs 1 und ein Betriebsverfahren dafür nach dem Oberbegriff des Patentanspruchs 20. Insbesondere bezieht sich die Erfindung auf das Testen von integrierten Halbleiterschaltungseinrichtungen und dabei auf das Anlegen einer Vorspannung an das Substrat der integrierten Halbleiterschaltungseinrichtung, wobei Substratvorspannungserzeugerschaltungen vorgesehen sind.

Hersteller von Halbleiterspeichereinrichtungen, wie etwa dynamischen RAM (im folgenden als DRAM bezeichnet) führen verschiedene Tests mit einer fertiggestellten Halbleiterspeichereinrichtung zum Aussortieren schadhafter Erzeugnisse durch. Unter den verschiedenen Testarten ist einer der einfachsten, in dem Daten aus allen Speicherzellen gelesen und geprüft werden, nachdem "0" eingeschrieben worden ist, und dann Lesen und Prüfen der Daten von allen Speicherzellen, nachdem "1" eingeschrieben worden ist. Wenn zum Beispiel dieser Test mit einem DRAM von 4 M-Bit durchgeführt wird, wird die Testzeit T 1 durch die folgende Gleichung (1) dargestellt:

T 1 = 4 × 4 × 10⁶ × 10 µsec = 160 sec (1)

wobei die erste 4 für das Schreiben von "0", das Lesen von "0", das Schreiben von "1" und das Lesen von "1" steht. Die 4×10⁶ entspricht der Speicherkapazität. Die letzten 10 µsec entsprechen der Zykluszeit; und ein Zeilenadreßtaktsignal entspricht der maximalen Pulsbreite. Wegen der Einzelheiten der Anordnung und des Betriebes eines herkömmlichen DRAMs wird auf das US-Patent 39 69 706 verwiesen.

Tatsächlich gibt es jedoch Fälle, in denen schadhafte Abschnitte nicht entdeckt werden können, wenn nur der oben beschriebene Test ausgeführt wird. Daher sind andere Tests notwendig, bei denen zum Beispiel der Zeitpunkt eines Eingangssignales, eine Adreßreihenfolge von Adreßsignalen, ein Muster von in eine Speicherzelle zu schreibenden Daten geändert werden. Bei einigen dieser Arten von Tests ist jedoch die Testzeit so lang, daß der Test nicht ausgeführt werden kann. Zum Beispiel bei einem Test, der ein wanderndes Muster benutzt und als Test bekannt ist, der sich dem schlimmsten Fall annähert (beschrieben in Magazine of Articles of Electronic Communication Meeting 1977-12, Band J60-D, Nr. 12, Seiten 1031-1038) ist die Testzeit T 2 extrem lang, wie durch die folgende Gleichung (2) gezeigt ist:

T 2 = 2 × (Speicherkapazität)² × (Zykluszeit)
= 2 × (4 × 10⁶)² × 10 × 10 ×10^-6 sec
= 3,2 × 10⁸ sec = 10,1 Jahr (2)

Daher wird angestrebt, daß schadhafte Erzeugnisse in einer Zeit entdeckt werden, die so kurz wie möglich ist.

Versorgungsspannung und Substratspannung einer Halbleitereinrichtung stehen in einer engen Wechselwirkung, ob die Einrichtung unter bestimmten Bedingungen eine Fehlfunktion aufweist oder nicht.

Fig. 1 zeigt ein Blockschaltbild der allgemeinen Ausbildung einer Substratvorspannungserzeugerschaltung (im folgenden als V _BB -Erzeugerschaltung bezeichnet). Bei einer Halbleiterspeichereinrichtung ist eine derartige V _BB -Erzeugerschaltung zum Erzielen einer hohen Betriebsgeschwindigkeit und zuverlässigen Tätigkeit vorgesehen. Die V _BB -Erzeugerschaltung erhöht eine Rückwärtsvorspannung, die an einen PN-Übergang zwischen einem P-Typ-Halbleitersubstrat oder einem P-Typ- Wannenbereich und einem Bereich entgegengesetzten Leitungstypes (N-Typ) benachbart dazu angelegt ist, indem ein fester Betrag einer negativen Spannung an das P-Typ-Halbleitersubstrat oder den P-Typ-Wannenbereich angelegt wird. Dadurch wird eine Kapazität des PN-Überganges, die parasitär auf dem PN-Übergang der Halbleiterspeichereinrichtung liegt, verringert. Als Resultat davon wird der Betrag von Signalen, die aus der Speicherzelle auf eine interne Signalleitung gelesen werden, vergrößert, wodurch eine höhere Betriebsgeschwindigkeit und ein stabiler Betrieb erzielt werden.

Wie in Fig. 1 gezeigt ist, weist eine V _BB -Erzeugerschaltung eine Ringoszillatorschaltung 1, die aus einer Mehrzahl von Inverterschaltungen gebildet ist, und eine Ladungspumpe 2 zum Aufnehmen eines Ausgangssignales Φ c von der Ringoszillatorschaltung 1 auf. Die Ladungspumpenschaltung 2 weist einen Ladungspumpenkondensator 5 zum Aufnehmen des Ausgangssignales Φ c von der Ringoszillatorschaltung 1 auf einer Elektrode, einen N-Typ-Feldeffekttransistor (im folgenden als n-FET bezeichnet) 3, der zwischen der anderen Elektrode des Ladungspumpenkondensators 5 und der Masse vorgesehen ist, und einen n-FET 4, der zwischen der anderen Elektrode des Ladungspumpenkondensators 5 und einem Ausgangsanschluß 6 vorgesehen ist, auf. Drain und Gate des n-FETs 3 sind mit der anderen Elektrode des Ladungspumpenkondensators 5 verbunden. Drain und Gate des n-FET 4 sind mit dem Ausgangsanschluß 6 verbunden. Die n-FETs 3 und 4 dienen als gleichrichtendes Element, und die Ladungspumpenschaltung 2 kann als Art von Gleichrichterschaltung angesehen werden. In einer solchen V _BB -Erzeugerschaltung wird der Ladungspumpenkondensator geladen/ entladen durch eine Änderung des Potentiales des Ausgangssignales Φ c der Ringoszillatorschaltung 1. Genauer gesagt, die Substratseite, d. h. die Seite des Ausgangsanschlusses 6 wird nur auf ein negatives Potential geladen, wenn ein Potential des Ausgangssignales Φ c sich von positiv zu negativ ändert. Wenn die Potentialänderung anhält, wird die Substratseite auf einen bestimmten Potentialwert geladen. Der Wert wird ungefähr durch die folgende Gleichung (3) gegeben:

V _BB = -(V _c - 2 V _THN ) (3)

In der Gleichung (3) bedeutet Vc die Spannungsamplitude des Ausgangssignales Φ c. V _THN ist die Schwellspannung der n-FETs 3 und 4. Vc wird im allgemeinen auf den gleichen Wert wie die Versorgungsspannung Vcc gesetzt. Daher wird die Versorgungsspannung Vcc an die Ringoszillatorschaltung 1 über einen Vcc-Versorgungsanschluß 7 angelegt. In diesem Fall wird die Gleichung (3) durch die folgende Gleichung (4) ersetzt:

V _BB = -(Vcc - 2 V _THN ) (4)

Eine V _BB darstellende Linie A in Fig. 2 zeigt das Verhältnis, wie es durch die obige Gleichung (4) gegeben ist.

Wie oben beschrieben ist, stehen die Versorgungsspannung Vcc und die durch die V _BB -Erzeugerschaltung angelegte Substratspannung V _BB in einer engen Beziehung miteinander für den Betrieb der Halbleiterspeicherreinrichtung. Wenn zum Beispiel die Versorgungsspannung Vcc groß ist und die Substratspannung V _BB klein ist, wird das Rauschen einer internen Schaltung erhöht, und die Schwellspannung eines Transistors in der Halbleiterspeichereinrichtung, insbesondere eines Transistors, der in einer Speicherzelle benutzt wird, wird verringert, so daß die Halbleiterspeichereinrichtung der Gefahr der Fehlfunktion unterliegt. Wenn dagegen andererseits die Versorgungsspannung Vcc klein ist und die Substratspannung V _BB groß ist, wird der Betrag der in der Speicherzelle gespeicherten Ladung verringert, dieses verursacht ebenfalls eine Fehlfunktion der Halbleiterspeichereinrichtung. Genauer gesagt, bei einem allgemeinen DRAM gibt es Fälle, in denen Bitleitungen und Wortleitungen miteinander aufgrund parasitärer Kapazitäten der Speicherzellen miteinander gekoppelt sind, wodurch die Spannungen (Δ V) auf den Bitleitungen fallen (es wird Bezug genommen auf den zweiten Absatz der dritten Spalte des US-Patentes 45 13 399). Wenn die Schwellspannung eines Transistors in einer Speicherzelle kleiner als die Schwellspannung V _TH von Transistoren in anderen Speicherzellen aufgrund von Defekten (Staub oder ähnliches) bei der Herstellung wird, läuft die Speicherzelle Gefahr, wegen des Einflusses von Δ V eine Fehlfunktion zu haben. Sie läuft häufiger Gefahr, eine Fehlfunktion zu haben, wenn Vcc größer oder |V _BB | kleiner ist, wenn nämlich |Vcc| größer wird, wird Δ V größer, und wenn nämlich |V _BB | kleiner wird, wird V _TH der Speichertransistoren kleiner. Diese Beziehung ist als charakteristische Kurve B in Fig. 2 gezeigt. Die charakteristische Kurve B zeigt ein Resultat der Betriebseigenschaften der Halbleiterspeichereinrichtung, die durch zwangsweises Anlegen der Substratspannung V _BB von außen unabhängig von der Versorgungsspannung Vcc erzielt sind.

Genauer gesagt, das Innere der charakteristischen Kurve B ist ein normaler Betriebsbereich, und das Äußere von der Kurve ist ein Fehlfunktionsbereich. Solange folglich die Substratspannung V _BB innerhalb der charakteristischen Kurve B liegt, funktioniert die Halbleiterspeichereinrichtung normal. Die charakteristische Kurve B weist eine gewisse Breite auf, wie durch die gebrochene Linie gezeigt ist, diese zeigt an, daß die Betriebseigenschaften der Halbleiterspeichereinrichtung sich gemäß den Betriebsbedingungen der Halbleiterspeichereinrichtung ändern (zum Beispiel ein Zeitpunkt eines Eingangssignales, eine Adressierreihenfolge von Adreßsignalen, ein in die Speicherzelle zu schreibendes Datenmuster und ähnliches). Wie oben beschrieben wurde, wird eine Halbleiterspeichereinrichtung unter verschiedenen Bedingungen getestet. Daher werden mit verschiedenen Arten von Tests die Betriebseigenschaften der Halbleiterspeichereinrichtung innerhalb der Breite der charakteristischen Kurve B, wie sie durch die gebrochenen Linien gegeben ist, geändert.

Da bei einer normalen Halbleiterspeichereinrichtung der normale Betriebsbereich groß ist, wie in Fig. 2 gezeigt ist, existiert die Linie A für V _BB immer innerhalb des normalen Betriebsbereiches. Folglich arbeitet die Halbleiterspeichereinrichtung immer normal bei jeder Art von Tests. Wenn dagegen die Schwellspannungen der Transistoren einiger Speicherzellen extrem abfällt aufgrund von Staub, der während des Herstellungsverfahrens produziert ist, und ähnlichem, werden die Betriebseigenschaften der Halbleiterspeichereinrichtung durch die schadhaften Speicherzellen bestimmt, so daß die Konfiguration der charakteristischen Kurve B verändert wird. Genauer gesagt, der normale Betriebsbereich wird verringert. Wenn als Resultat, wie in Fig. 3 gezeigt ist, die Linie A für V _BB vollständig außerhalb der charakteristischen Kurve B liegt, d. h. sie ist in dem Fehlfunktionsbereich, dann führt die Halbleiterspeichereinrichtung Fehlfunktionen bei jeder Art von Tests aus. Folglich werden gute Erzeugnisse leicht gefunden.

Ein Problem tritt jedoch auf, wenn die Linie A für V _BB innerhalb der Breite der charakteristischen Kurve B liegt, wie in Fig. 4 gezeigt ist. Genauer gesagt, in diesem Fall funktioniert die Halbleiterspeichereinrichtung normal, oder sie weist eine Fehlfunktion auf, in Abhängigkeit der Art des Testes. Der Grund dafür ist, daß die Betriebsbedingungen der Halbleiterspeichereinrichtung innerhalb der Breite der charakteristischen Kurve B verändert werden, wenn die Betriebsbedingungen der Halbleiterspeichereinrichtung gemäß der Art des Testes unterschiedlich sind. Wenn zum Beispiel, wie in Fig. 5 gezeigt ist, die Linie A für V _BB näher an dem normalen Betriebsbereich liegt als die charakteristische Kurve B 1, die bei einem einfachen kurzen Zeittest erhalten wird (zum Beispiel ein Test, der durch die oben beschriebene Gleichung (1) dargestellt wird), und wenn sie näher an dem Fehlfunktionsbereich liegt als die charakteristische Kurve B 2, die durch einen komplizierten Test während einer langen Zeitdauer erhalten wird (zum Beispiel ein Test, der durch die oben beschriebene Gleichung (2) dargestellt wird), dann können schadhafte Erzeugnisse nicht mit einem einfachen Kurzzeittest gefunden werden. Damit schadhafte Erzeugnisse ausgesondert werden können, müssen komplizierte Tests für eine lange Zeitdauer durchgeführt werden, wodurch die Testzeit länger wird.

Es ist daher Aufgabe der Erfindung, die obigen Nachteile zu vermeiden und eine integrierte Halbleiterschaltungseinrichtung zu schaffen, bei der schadhafte Erzeugnisse durch einen einfachen Kurzzeittest ausgesondert werden können, ebenfalls soll ein Betriebsverfahren für eine derartige integrierte Halbleiterschaltungseinrichtung zur Verfügung gestellt werden.

Die erfindungsgemäße integrierte Halbleiterschaltungseinrichtung weist eine Substratspannungserzeugungseinrichtung zum Erzeugen einer an ein Halbleitersubstrat anzulegenden Spannung auf, wobei der Wert der erzeugten Spannung als Reaktion auf ein Schalten von einem Normalzustand in einen Testzustand geändert wird.

Gemäß der Erfindung wird daher die V _BB -Linie durch das Schalten der Spannung des Halbleitersubstrates in einen Testmodus verschoben, dadurch wird verursacht, daß eine integrierte Halbleiterschaltungseinrichtung mit schadhaften Eigenschaften selbst bei einem einfachen Kurzzeittest eine Fehlfunktion zeigt, so daß schadhafte Erzeugnisse leicht entdeckt werden.

Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigt

Fig. 1 ein Blockschaltbild der allgemeinen Anordnung einer V _BB -Erzeugerschaltung,

Fig. 2 bis 4 Diagramme der Betriebsbedingungen einer Halbleiterspeichereinrichtung in bezug auf eine Substratspannung V _BB und einer Versorgungsspannung Vcc,

Fig. 5 ein Diagramm der Beziehung zwischen der Substratspannung V _BB und verschiedenen Arten von Tests,

Fig. 6 ein Blockschaltbild der Anordnung einer Substratspannungsschaltung, die in einer Ausführungsform der erfindungsgemäßen Halbleiterspeichereinrichtung enthalten ist,

Fig. 7 ein Blockschaltbild der Anordnung einer Substratspannungsschaltung, die in einer anderen Ausführungsform der erfindungsgemäßen Halbleiterspeichereinrichtung enthalten ist,

Fig. 8 ein Blockschaltbild einer Anordnung einer Substratspannungsschaltung, die in einer weiteren Ausführungsform der erfindungsgemäßen Halbleiterspeichereinrichtung enthalten ist,

Fig. 9 ein Blockschaltbild einer Anordnung einer Substratspannungsschaltung, die in einer noch weiteren Ausführungsform der erfindungsgemäßen Halbleiterspeichereinrichtung enthalten ist,

Fig. 10 ein Blockschaltbild einer Anordnung einer Substratspannungsschaltung, die in einer noch weiteren Ausführungsform der erfindungsgemäßen Halbleiterspeichereinrichtung enthalten ist,

Fig. 11 ein Schaltbild eines Beispieles der Anordnung einer V _BB -Erzeugerschaltung 10 a, wie sie in den Fig. 6 und 7 gezeigt ist,

Fig. 12 ein Schaltbild eines anderen Beispieles einer Anordnung der V _BB -Erzeugerschaltung 10 a, die in den Fig. 6 und 7 gezeigt ist,

Fig. 13 ein Schaltbild eines weiteren Beispieles einer Anordnung der V _BB -Erzeugerschaltung 10 a, die in den Fig. 6 und 7 gezeigt ist,

Fig. 14 ein Schaltbild eines noch weiteren Beispieles einer Anordnung der V _BB -Erzeugerschaltung, die in den Fig. 6 und 7 gezeigt ist,

Fig. 15 ein Schaltbild eines Beispieles einer Anordnung einer V _BB -Erzeugerschaltung 10 b, die in den Fig. 8 bis 10 gezeigt ist,

Fig. 16 ein Schaltbild eines Beispieles einer Anordnung einer Hochspannungserfassungsschaltung 20, die in den Fig. 6, 9 und 10 gezeigt ist,

Fig. 17 ein Schaltbild eines Beispieles einer Anordnung einer Schaltsignalerzeugerschaltung 20 a, die in Fig. 7 gezeigt ist,

Fig. 18 ein Schaltbild eines Beispieles einer Anordnung einer Schaltsignalerzeugerschaltung 20 b, die in den Fig. 8 bis 10 gezeigt ist,

Fig. 19 ein Schaltbild eines Beispieles einer Anordnung einer Zeiterfassungsschaltung 30 a, die in den Fig. 7 und 8 gezeigt ist,

Fig. 20A ein Zeitablaufdiagramm zum Erläutern der Zeiten bei einem Signal bei dem normalen Betrieb,

Fig. 20B ein Zeitablaufdiagramm zum Erläutern der Zeiten eines Signales während eines Testes,

Fig. 21 ein Schaltbild eines Beispieles einer Anordnung einer Testsignalerzeugerschaltung 40, die in der Fig. 9 gezeigt ist, und

Fig. 22 ein Schaltbild eines Beispieles einer Anordnung einer Zeiterfassungsschaltung 30 b, die in Fig. 10 gezeigt ist.

Wie in Fig. 6 gezeigt ist, erfaßt eine Hochspannungserfassungsschaltung 20, die mit einem externen Anschluß 81 zum Empfangen eines Spaltenadreßtaktsignales verbunden ist, wenn eine Hochspannung zum Setzen der Speicherschaltung in einen Testmodus empfangen wird, wobei die Tätigkeit der Erfassungsschaltung 20 im einzelnen unter Bezugnahme auf Fig. 16 weiter unten beschrieben wird. Die Hochspannungserfassungsschaltung 20 bewirkt, daß Steuersignale C 1 und C 2 in einen ersten Zustand gehen (zum Beispiel C 1 = "H" (hoher Pegel), C 2 = "L" (niedriger Pegel)), wenn eine normale Spannung an den externen Anschluß 81 angelegt ist. Zusätzlich bewirkt die Hochspannungserfassungsschaltung 20, daß die Steuersignale C 1 und C 2 in einen zweiten Zustand gehen (zum Beispiel C 1 = "L", C 2 = "H"), wenn eine vorbestimmte hohe Spannung an den externen Anschluß 81 angelegt ist. Eine V _BB -Erzeugerschaltung 10 a erzeugt eine erste Substratspannung V _{BB 1}, wenn die Steuersignale C 1 und C 2 in dem ersten Zustand sind. Zusätzlich erzeugt die V _BB -Erzeugerschaltung 10 a eine zweite Substratspannung V _{BB 2}, wenn die Steuersignale C 1 und C 2 in dem zweiten Zustand sind. Eine ausführliche Beschreibung der Schaltung wird unter Bezugnahme auf die Fig. 11 bis 14 später gegeben.

Es sei angenommen, daß die oben beschriebene erste Substratspannung V _{BB 1} auf der V _BB -Linie A in Fig. 4 und 5 liegt und daß die zweite Substratspannung V _{BB 2} auf der V _BB -Linie A′ in Fig. 4 und 5 liegt. Wenn ein schadhafter Abschnitt in der Halbleiterspeichereinrichtung besteht, weist die Halbleiterspeichereinrichtung eine Fehlfunktion selbst bei einem Test mit einer kurzen Testzeitdauer (charakteristische Kurve B 1) auf.

Folglich kann durch das Anlegen einer Hochspannung an den externen Anschluß 81 während eines Tests leicht festgestellt werden, ob die Halbleiterspeichereinrichtung schadhafte Eigenschaften aufweist oder nicht.

Wie in Fig. 7 gezeigt ist, ist eine Zeiterfassungsschaltung 30 a mit einem externen Anschluß 81, an den ein Spaltenadreßtaktsignal angelegt ist mit einem externen Anschluß 82, an den ein Zeilenadreßtaktsignal angelegt ist, und mit einem externen Anschluß 83, an den ein Schreibsignal angelegt ist, verbunden. Die Zeiterfassungsschaltung 30 a erzeugt ein Testsignal T beim Erfassen des Spaltenadreßtaktsignales , des Zeilenadreßtaktsignales und des Schreibsignales W, die bei einem Testmodus zu einem vorbestimmten Zeitpunkt angelegt sind, der zu dem normalen Zeitpunkt unterschiedlich ist. Eine detaillierte Beschreibung der Schaltung wird weiter unten unter Bezugnahme auf Fig. 19 gegeben. Wenn zum Beispiel das Zeilenadreßtaktsignal und das Schreibsignal auf dem "L"-Pegel sind, wenn das Spaltenadreßtaktsignal auf den "L"-Pegel fällt, wird das Testsignal T erzeugt.

Das Testsignal T von der Zeiterfassungsschaltung 30 a und ein externes Adreßsignal A 0 über einen externen Anschluß p 0 werden an eine Schaltsignalerzeugerschaltung 20 a angelegt. Die Schaltsignalerzeugerschaltung 20 a schaltet die Steuersignale C 1 und C 2 von dem ersten Zustand in den zweiten Zustand als Reaktion auf das Testsignal T, wenn das externe Adreßsignal A 0 auf dem "H"-Pegel liegt. Eine detaillierte Beschreibung der Schaltung wird weiter unten unter Bezugnahme auf Fig. 17 gegeben. Eine V _BB -Erzeugerschaltung 10 a schaltet die Substratspannung V _BB von V _{BB 1} nach V _{BB 2} als Reaktion auf die Steuersignale C 1 und C 2.

Während in der Ausführungsform nach Fig. 6 eine Testtätigkeit ausgeführt wird, wenn die an den externen Anschluß 81 angelegte Spannung höher als eine Spannung während des normalen Betriebes ist, wird nach der Ausführungsform von Fig. 7 eine Testtätigkeit ausgeführt, wenn der Zeitpunkt des Spaltenadreßtaktsignales , des Zeilenadreßtaktsignales und des Schreibsignales , die an die externen Anschlüsse 81 bis 83 angelegt sind, zu den normalen Betriebszeitpunkten unterschiedlich sind.

Bei der in Fig. 8 gezeigten Ausführungsform ist die Zeiterfassungsschaltung 30 a die gleiche wie die der in Fig. 7 gezeigten Ausführungsform. Das Testsignal T wird von der Zeiterfassungsschaltung 30 a, und externe Adreßsignale A 0 und A 1 werden durch externe Anschlüsse p 0 und p 1 an die Schaltsignalerzeugerschaltung 20 b angelegt. Die Schaltsignalerzeugerschaltung 20 b erzeugt als Reaktion auf das Testsignal T Steuersignale C 1, C 2 und D, die den externen Adreßsignalen A 0 und A 1 entsprechen. Eine detaillierte Beschreibung der Schaltung wird weiter unten unter Bezugnahme auf Fig. 18 gegeben. Eine V _BB -Erzeugerschaltung 10 b ändert eine Substratspannung V _BB dreimal entsprechend der Steuersignale C 1, C 2 und D.

Folglich kann mit der in Fig. 8 gezeigten Ausführungsform ein Test mit verschiedenen Substratspannungen durchgeführt werden.

Bei der in Fig. 9 gezeigten Ausführungsform ist die Hochspannungserfassungsschaltung 20 die gleiche wie die Hochspannungserfassungsschaltung 20, die in Fig. 6 gezeigt ist. Wenn folglich eine Hochspannung an den externen Anschluß 81 angelegt ist, wird ein Steuersignal C 2 des "H"-Pegels erzeugt. Eine Testsignalerzeugerschaltung 40 erzeugt ein Testsignal T als Reaktion auf das Steuersignal C 2 von der Hochspannungserfassungsschaltung 20, wenn ein an einen externen Anschluß 82 angelegtes Zeilenadreßtaktsignal auf dem "L"-Pegel liegt. Eine detaillierte Beschreibung der Haltung wird unter Bezugnahme auf Fig. 21 weiter unten gegeben. Eine Schaltsignalerzeugerschaltung 20 b und eine V _BB -Erzeugerschaltung 10 b sind die gleichen wie die Schaltsignalerzeugerschaltung 20 b und die V _BB -Erzeugerschaltung 10 b, die in Fig. 8 gezeigt sind.

Bei der in Fig. 10 gezeigten Ausführungsform ist die Hochspannungserfassungsschaltung 20 die gleiche wie die Hochspannungserfassungsschaltung 20, die in Fig. 6 gezeigt ist. Genauer gesagt, wenn eine Hochspannung an einen externen Anschluß 81 angelegt ist, erzeugt die Hochspannungserfassungsschaltung 20 ein Steuersignal C 2 auf den "H"-Pegel. Eine Zeiterfassungsschaltung 30 b erzeugt ein Testsignal T als Reaktion auf das Steuersignal C 2, wenn der Zeitpunkt eines Spaltenadreßtaktsignales , eines Zeilenadreßtaktsignales und eines Schreibsignales , die an die entsprechenden externen Anschlüsse 81 und 83 angelegt sind, von den Zeitpunkten des Normalbetriebes verschieden sind. Eine Schaltsignalerzeugerschaltung 20 b und eine V _BB -Erzeugerschaltung 20 b sind die gleichen wie die Schaltsignalerzeugerschaltung 20 b und die V _BB -Erzeugerschaltung 10 b, die in Fig. 8 gezeigt sind.

Die in den in den Fig. 6 bis 10 gezeigten Ausführungsformen enthaltenen Signale , und sind bereits in herkömmlichen DRAMs bekannt, es wird auf das US-Patent 39 69 706 verwiesen, wo beschrieben ist, wie die Signale , und in einem konventionellen allgemeinen DRAM benutzt werden.

Im allgemeinen wird ein Test einer Halbleiterspeichereinrichtung im Herstellungswerk durchgeführt. Somit sollte eine Halbleiterspeichereinrichtung so ausgebildet sein, daß sie bei der Benutzung durch einen Benutzer nicht leicht in den Testzustand übergeht.

Auf der anderen Seite soll in einer allgemeinen Halbleiterspeichereinrichtung zum Verringern der Packungsdichte der Elemente die Zahl der externen Anschlüsse minimiert werden. Daher ist es nicht vorteilhaft, wenn ein spezieller externer Anschluß zum Setzen der Halbleiterspeichereinrichtung in einen Testbetriebszustand vorgesehen wird. Folglich wird bei den Ausführungsformen der Erfindung das folgende Verfahren zum Setzen der Halbleiterspeichereinrichtung in einen Testbetriebszustand ohne das Vorsehen von zusätzlichen externen Anschlüssen angewandt.

• (1) Setzen einer an einen externen Anschluß angelegten Spannung auf eine Spannung außerhalb des normalen Betriebsbereiches.
• (2) Wählen des Zeitpunktes eines an einen externen Anschluß angelegten Eingangssignales außerhalb des Bereiches der Zeitpunkte im normalen Betrieb.
• (3) Kombinieren der Verfahren (1) und (2).

Die Ausführungsformen gemäß Fig. 6 und 9 entsprechen dem Verfahren (1), und die Ausführungsformen gemäß Fig. 7 und 8 entsprechen dem Verfahren (2). Zusätzlich entspricht die Ausführungsform gemäß Fig. 10 dem Verfahren (3).

Insbesondere in der Ausführungsform gemäß Fig. 10 wird die Halbleiterspeichereinrichtung in einen Testzustand nur dann gesetzt, wenn die Bedingungen sowohl der Spannung als auch des Zeitpunkes der an einen externen Anschluß angelegten Signale so ist, daß bei normaler Benutzung die Halbleiterspeichereinrichtung nicht leicht aufgrund elektrischen Rauschens oder ähnlichem einen Testzustand erreicht. Daher wird zufälligerweise während des Normalbetriebes keine Testtätigkeit ausgeführt.

Eine Schaltungsanordnung zum Erzeugen eines Steuersignales zum Steuern eines Wertes einer erzeugten Spannung einer V _BB -Erzeugerschaltung ist nicht auf die in den Fig. 6 bis 10 gezeigte Anordnung beschränkt, sie kann andere Anordnungen so lange aufweisen, wie sie Schaltungen zum Erzeugen eines Steuersignales aufweist als Reaktion auf einen Zustand eines an einem externen Anschluß angelegten Signales, das einen vorbestimmten Zustand aufweist, der sich von dem des Normalbetriebes unterscheidet.

Bei dem in Fig. 11 gezeigten Schaltdiagramm weist die V _BB -Erzeugerschaltung 10 a eine Ringoszillatorschaltung 1 und eine Ladungspumpenschaltung 2 auf, wie die in Fig. 1 gezeigte V _BB -Erzeugerschaltung. Weiterhin ist eine Inverterschaltung I 1 zwischen der Ringoszillatorschaltung 1 und der Ladungspumpenschaltung 2 vorgesehen. Die Inverterschaltung I 1 weist einen p-Typ-Feldeffekttransistor (im folgenden als p-FET bezeichnet) Q 1 und einen n-FET Q 2 auf, die in Reihe zwischen einem Vcc-Versorgungsanschluß 7 und einem Knoten N 1 verbunden sind.Ein n-FET Q 3 ist zwischen dem Knoten N 1 undd der Masse vorgesehen. Ein Steuersignal C 1 wird an einem Gate des n-FET Q 3 angelegt. n-FETs Q 4 und Q 5 sind in Reihe zwischen dem Knoten N 1 und der Masse geschaltet. Ein Steuersignal C 2 wird an das Gate des n-FET Q 4 angelegt. Ein Gate des n-FET Q 5 ist mit einem Knoten N 2 verbunden, der einen Verbindungspunkt zwischen dem n-FET Q 4 und dem n-FET Q 5 darstellt.

Im folgenden wird der Betrieb der in Fig. 11 gezeigten V _BB - Erzeugerschaltung beschrieben.

Im Normalbetrieb ist das Steuersignal C 1 auf dem "H"-Pegel, und das Steuersignal C 2 ist auf dem "L"-Pegel. Daher ist der n-FET Q 3 eingeschaltet, und der Knoten N 1 liegt auf Masse. Wenn in diesem Zustand ein Ausgangssignal der Ringoszillatorschaltung 1 auf dem "H"-Pegel ist, d. h. auf Vcc ist, ist der n-FET Q 2 eingeschaltet und nimmt den Massepegel an. Andererseits, wenn das Ausgangssignal auf dem "L"- Pegel liegt, d. h. auf dem Massepegel, is der p-FET Q 1 eingeschaltet und erreicht Vcc. Folglich wird die Amplitude des Ausgangssignales Φ c der Inverterschaltung I 1 zu Vcc als eine Amplitude des Ausgangssignales der Ringoszillatorschaltung 1. Als Resultat wird eine von einem Ausgangsanschluß 6 abgeifbare Substratspannung V _{BB 1} durch einen Wert hergestellt, der durch die obige Gleichung (4) minus (Vcc-2V _THN ) beschrieben ist.

Andererseits ist während eines Testes das Steuersignal C 1 auf dem "L"-Pegel, und das Steuersignal C 2 ist auf dem "H"- Pegel. Daher ist der n-FET Q 3 abgeschaltet, und der n-FET Q 4 ist eingechaltet. Zu diesem Zeitpunkt wird das Potential des Knotens N 1 zu V _THN , da das Potential des Knotens N 2 auf V _THN wegen der Funktion des n-FET Q 5 fixiert ist. Folglich wird der "H"-Pegel des Ausgangssignales Φ c der Inverterschaltung I 1 zu Vcc, und dessen "L"-Pegel wird zu V _THN . Als Resultat wird die Amplitude des Ausgangssignales Φ c als Vcc-V _THN dargestellt, und eine Substratspannung V _{BB 2}, die von dem Ausgangsanschluß 6 abgreifbar ist, nimmt einen durch die folgende Gleichung (5) dargestellten Wert an:

V _{BB 2} = -(Vcc - 3 V _THN ) (5)

Genauer gesagt, während eines Testes wird der Absolutwert der Substratspannung V _{BB 2} um V _THN im Vergleich mit der Substratspannung V _{BB 1} während des Normalbetriebes verringert. Als Resultat wird die V _BB -Linie von A nach A′ verschoben, wie in Fig. 4 oder 5 gezeigt ist. Wenn folglich fehlerhafte Abschnitte in der Halbleiterspeichereinrichtung existieren, weist die Halbleiterspeichereinrichtung selbst bei Kurzzeittests Fehlfunktionen auf (die charakteristische Kurve B 1 in Fig. 5). Daher können schadhafte Erzeugnisse leicht in einem Kurzzeittest erfaßt werden, so daß die Testzeit verringert werden kann.

Oben ist ein Fall beschrieben, bei dem der absolute Wert der Substratspannung V _{BB 2} während eines Testes kleiner als der der Substratspannung V _{BB 1} während des Normalbetriebes ist. In einigen Fällen zeigen sich jedoch Eigenschaften entgegengesetzt zu denen in Fig. 4 und 5, die von der Art der Fehler in den Erzeugnissen abhängen. In diesem Fall sollte der Absolutwert der Substratspannung V _{BB 2} während des Testes größer gemacht werden als die Substratspannung V _{BB 1} während des Normalbetriebes. Eine Ausführungsform für diesen Fall ist in Fig. 12 gezeigt.

Die in Fig. 12 gezeigte V _BB -Erzeugerschaltung 10 a weist eine Ringoszillatorschaltung 1 und eine Ladungspumpenschaltung 2 auf, wie die V _BB -Erzeugerschaltung von Fig. 11. Eine Schaltungseinrichtung ist zwischen der Ringoszillatorschaltung 1 und der Ladungspumpenschaltung 2 zum Schalten einer Amplitude eines Ausgangssignales Φ c der Ringoszillatorschaltung 1 als Reaktion auf ein Steuersignal C 1 vorgesehen. Die Schaltungseinrichtung weist zwei Inverterschaltungen I 2 und I 3, die in Reihe zwischen der Ringoszillatorschaltung 1 und der Ladungspumpenschaltung 2 geschaltet sind, und einen Betriebsversorgungsschaltungskreis 100, der mit der Seite höherer Spannung der Inverterschaltung I 3 über eine Versorgungsleitung l 1 verbunden ist, auf.

Die Inverterschaltung I 2 weist in Reihe geschaltete p-FET Q 10 und n-FET Q 11 auf. Das Ausgangssignal Φ c der Ringoszillatorschaltung 1 ist an die Gates der p-FET Q 10 und n-FET Q 11 angelegt. Die Inverterschaltung I 2 gibt die Inversion des Ausgangssignales Φ c an einen Ausgangsknoten N 3 ab. Weiterhin ist ein n-FET Q 12 zwischen dem p-FET Q 10 und einem Vcc-Versorgungsanschluß 7 vorgesehen. Ein Gate des n-FET Q 12 ist mit dem Vcc-Versorgungsanschluß 7 verbunden. Die Inverterschaltung I 3 weist einen p-FET Q 13 und einen n-FET Q 14 auf, die in Reihe zwischen der Versorgungsleitung l 1 und der Masse geschaltet sind. Die Inverterschaltung I 3 empfängt ein Ausgangssignal der Inverterschaltung 2 an den Gates des p-FET Q 13 und des n-FET Q 14 und gibt das dagegen invertierte Signal Φ c′ an einen Ausgangsknoten N 4 ab. Das Ausgangssignal Φ c′ der Inverterschaltung I 3 wird der Ladungspumpenschaltung 2 zugeführt.

Im folgenden wird der Betrieb der in Fig. 12 gezeigten V _BB - Erzeugerschaltung beschrieben.

Im normalen Betrieb ist das an den Betriebsversorgungsschaltkreis 100 angelegte Steuersignal C 1 auf dem "H"-Pegel. Der Betriebsversorgungsschaltkreis 100 legt als Reaktion auf das Steuersignal C 1 auf dem "H"-Pegel eine Spannung von Vcc an die Versorgungsleitung l 1 an. Folglich führt die Inverterschaltung I 3 eine invertierende Tätigkeit unter Benutzung einer normalen Versorgungsspannung Vcc als Betriebsversorgung durch. In diesem Falle ist das Ausgangssignal Φ c′ der Inverterschaltung I 3 in der gleichen Phase und hat die gleiche Amplitude wie das Ausgangssignal Φ c der Ringoszillatorschaltung 1. Daher ist die von dem Ausgangsanschluß 6 abgreifbare Substratspannung V _{BB 1} als Wert darstellbar, der durch die oben beschriebene Gleichung (4) minus (Vcc-2V _THN ) dargestellt ist.

Andererseits nimmt während eines Testes das Steuersignal C 1 den "L"-Pegel an. Der Betriebsversorgungsschaltkreis 100 legt eine Spannung von Vcc + V _THN an die Versorgungsleitung l 1 als Reaktion auf das Steuersignal C 1 auf dem "L"-Pegel an. Folglich führt die Inverterschaltung I 3 eine invertierende Tätigkeit unter Benutzung einer um die Schwellspannung V _THN des n-FET höheren Spannung als die normale Versorgungsspannung Vcc durch, indem er diese höhere Spannung als Betriebsversorgung benutzt. Wenn das Ausgangssignal Φ c der Ringoszillatorschaltung 1 auf "L" liegt, d. h. auf dem Masse- Pegel, werden der p-FET Q 10 und der n-FET Q 14 eingeschaltet, so daß das Ausgangssignal Φ c′ der Inverterschaltung I 3 den Massepegel annimmt. Wenn umgekehrt das Ausgangssignal Φ c der Ringoszillatorschaltung 1 auf dem "H"-Pegel liegt, d. h. auf Vcc, werden der n-FET Q 11 und der p-FET Q 13 eingeschaltet, so daß das Ausgangssignal Φ c′ der Inverterschaltung I 3 auf die Versorgungsspannung Vcc + V _THN der Versorgungsleitung l 1 steigt. Folglich wird die Amplitude des Ausgangssignales Φ c′ während eines Testes durch Vcc + V _THN dargestellt. Als Resultat wird die an dem Ausgangsanschluß 6 abgreifbare Substratspannung V _{BB 2} durch einen Wert dargestellt, der durch die folgende Gleichung (6) gegeben ist:

V _{BB 2} = -(Vcc - V _THN ) (6)

Genauer gesagt, ein absoluter Wert der Substratspannung während eines Testes kann um V _THN im Vergleich mit der Substratspannung beim Normalbetrieb größer gemacht werden, wodurch Halbleiterspeichereinrichtungen mit schadhaften Eigenschaften leicht erfaßt werden können.

Obwohl die Ausgangsspannung Vcc der Inverterschaltung I 2 an das Gate des p-FET Q 13 der Inverterschaltung I 3 angelegt ist, kann in einem Test, wenn das Ausgangssignal Φ c der Ringoszillatorschaltung 1 auf dem "L"-Pegel ist, der p-FET Q 13 unerwünschterweise eingeschaltet werden, da das Sourcepotential des p-FET Q 13 Vcc + V _THN beträgt (das Potential der Versorgungsleitung l 1). Wenn der p-FET Q 13 eingeschaltet ist, fließt ein großer Durchbruchstrom von dem Betriebsversorgungsschaltkreis 100 zu der Masse, da auch der n-FET Q 14 eingeschaltet ist, wodurch unnötiger Energieverbrauch verursacht wird. Damit dieses verhindert wird, ist ein p-FET Q 15 zwischen dem Ausgangsknoten N 3 der Inverterschaltung I 2 und der Versorgungsleitung l 1 vorgesehen. Das Gate des p-FET Q 15 ist mit dem Ausgangsknoten N 4 der Inverterschaltung I 3 verbunden. Genauer gesagt, wenn das Ausgangssignal Φ c der Ringoszillatorschaltung 1 den "L"-Pegel annimmt, und folglich das Ausgangssignal Φ c′ der Inverterschaltung I 3 ebenfalls den "L"-Pegel annimmt, wird der p-FET Q 15 eingeschaltet, wodurch das Potential des Ausgangsknotens N 3 auf Vcc + V _THN gebracht wird. Als Resultat wird der p-FET Q 13 abgeschaltet, wodurch übermäßiger Strom verhindert wird. Obwohl in diesem Fall bei eingeschaltetem p-FET Q 15 ein Strom umgekehrt von der Versorgungsleitung l 1 durch den p-FET Q 15 und den p-FET Q 10 zu dem Vcc-Versorgungsanschluß 7 fließen kann, wird jedoch dieser Rückwärtsfluß durch den n-FET Q 12 verhindert.

Im folgenden soll die Ausbildung und der Betrieb des Betriebsversorgungsschaltkreises 100 genauer beschrieben werden. Grob gesagt weist der Betriebsversorgungsschaltkreis 100 drei Inverterschaltungen I 4, I 5 und I 6, eine Hochspannungserzeugerschaltung 101, eine Spannungsverriegelungsschaltung 102, eine Spannungsstabilisierungsschaltung 103, Schaltelemente 104 und 105 und ein Spannungsabfallelement 106 auf.

Die Hochspannungserzeugerschaltung 101 weist einen n-FET Q 16 und einen n-FET Q 17 und einen Verstärkerkondensator C 1 auf. Die Hochspannungserzeugerschaltung 101 ist eine Art von Ladungspumpenschaltung. Sie empfängt einen Taktpuls Φ an einer Elektrode des Verstärkerkondensators C 1 zumErzeugen einer Hochspannung V₀. Die durch die Hochspannungserzeugerschaltung 101 erzeugte Spannung V₀ wird durch die folgende Gleichung (7) dargestellt:

V₀ = 2 Vcc - 2 V _THN (7)

wobei V _THN die Schwellspannung der n-FETs Q 16 und Q 17 ist und die Amplitude des Taktpulses Φ Vcc ist. Ein Ausgang der Hochspannungserzeugerschaltung 101 ist an eine Versorgungsleitung l 2 angelegt.

Die Spannungsverriegelungsschaltung 102 wird zum Verriegeln eines Potentiales der Versorgungsleitung l 2 auf einen gewünschten Wert benutzt. Sie weist einen n-FET Q 18 auf, der zwischen der Versorgungsleitung l 2 und einem Vcc-Versorgungsanschluß 7 vorgesehen ist. Das Gate des n-FET Q 18 ist mit der Versorgungsleitung l 2 verbunden. Wenn ein Potential auf der Versorgungsleitung l 2 um die Schwellspannung V _THN des n-FET Q 18 größer als das Sourcepotential (Vcc) des n-FET Q 18 aufgrund einer Funktion der Hochspannungserzeugerschaltung 101 wird, wird der n-FET Q 18 eingeschaltet, so daß elektrische Ladungen von der Versorgungsleitung l 2 zu dem Vcc- Versorgungsanschluß 7 fließen. Als Resultat wird das Potential auf der Versorgungsleitung l 2 auf Vcc + V _THN beschränkt.

Die Spannungsstabilisierungsschaltung 103 weist einen Stabilisierungskondensator C 2 auf, der zwischen der Versorgungsleitung l 2 und der Masse vorgesehen ist. Die Spannungsstabilisierungsschaltung 103 ist zum Minimieren der Abweichung des Potentiales auf der Versorgungsleitung l 2 vorgesehen, die durch das Zuführen von elektrischen Ladungen zu der Ausgangsseite der Inverterschaltung I 2 von der Versorgungsleitung l 2 verursacht wird, wenn die Inverterschaltung I 3 tätig ist.

Das Schaltelement 105 weist einen p-FET Q 19 auf, der zwischen die Versorgungsleitung l 2 und die Versorgungsleitung l 1 eingefügt ist. Ein Ausgangssignal C 1′ der Inverterschaltung I 5 ist an das Gate des p-FET Q 19 angelegt. Das Spannungsabfallelement 106 weist einen n-FET Q 20 auf, dessen Gate und Drain mit der Versorgungsleitung l 2 verbunden sind. Die Source des n-FET Q 20 ist mit dem Schaltelement 104 durch einen Knoten N 5 verbunden. Das Schaltelement 104 weist einen p-FET Q 21 auf, der zwischen dem Knoten N 5 und der Versorgungsleitung l 1 vorgesehen ist. Ein Ausgangssignal der Inverterschaltung I 6 ist an das Gate des p-FET Q 21 angelegt.

Die Inverterschaltungen I 4, I 5 und I 6 sind in dieser Reihenfolge in Reihe geschaltet. Die Inverterschaltung I 4 der ersten Stufe weist in Reihe geschaltete p-FET Q 22 und n-FET Q 23 auf, die in Reihe zwischen einem n-FET Q 24 und der Masse geschaltet sind. Ein Steuersignal C 1 ist an das Gate des p-FET Q 22 und des n-FET Q 23 angelegt. Der n-FET Q 24 ist zum Verhindern des Rückwärtsflusses zwischen dem p-FET Q 22 und einem Vcc-Versorgungsanschluß 7 vorgesehen. Der n-FET Q 24 hat die gleiche Funktion zur Verhinderung des Rückwärtsflusses wie der oben beschriebene n-FET Q 12. Die Inverterschaltung I 5 der mittleren Stufe weist einen n-FET Q 25 und einen n-FET Q 26 auf, die in Reihe zwischen der Versorgungsleitung l 2 und der Masse geschaltet sind. Die Gates des p-FET Q 25 und des n-FET Q 26 sind mit einem Ausgangsknoten N 6 der Inverterschaltung I 4 verbunden. Zusätzlich ist ein p-FET Q 27 zwischen dem Ausgangsknoten N 6 und der Versorgungsleitung l 2 vorgesehen. Das Ausgangssignal C 1′ der Inverterschaltung I 5 ist an das Gate des p-FET Q 27 angelegt. Der p-FET Q 27 hat eine Funktion zum Blockieren eines Durchbruchsstromes der Inverterschaltung I 5, die aufgrund eines Unterschiedes zwischen der Betriebsversorgung (Vcc) der Inverterschaltung I 4 und der Betriebsversorgung (Vcc + V _THN ) der Inverterschaltung I 5 erzeugt wird, wie oben im Hinblick auf den p-FET Q 15 beschrieben ist. Die Inverterschaltung I 6 der letzten Stufe weist einen p-FET Q 28 und einen n-FET Q 29 auf, die in Reihe zwischen der Versorgungsleitung l 2 und der Masse geschaltet sind. Das Ausgangssignal C 1′ der Inverterschaltung I 5 ist an die Gates der p-FET Q 28 und des n-FET Q 29 angelegt. Wie oben beschrieben ist, ist das Ausgangssignal C 1′ der Inverterschaltung I 5 und das Ausgangssignal der Inverterschaltung I 6 an das Schaltelement 105 bzw. 106 als Schaltsteuersignal angelegt.

Da im normalen Betrieb das Steuersignal C 1 auf dem "H"-Pegel liegt, liegt das Ausgangssignal C 1′ der Inverterschaltung I 5 auf dem "H"-Pegel (Vcc + V _THN ), und das Ausgangssignal der Inverterschaltung I 6 nimmt den "L"-Pegel an (Massepegel). Daher ist der p-FET Q 19 abgeschaltet, und der p-FET Q 21 ist eingeschaltet. Dann ist das Potential des Knotens N 5 Vcc, da es um die Schwellspannung V _THN des n-FET Q 20 von dem Potential Vcc + V _THN der Versorgungsleitung l 2 durch den n-FET Q 20 verringert ist. Daher wird eine Spannung von Vcc an die Versorgungsleitung l 1 durch den p-FET Q 21 angelegt.

Da andererseits das Steuersignal C 1 den "L"-Pegel während eines Testes annimmt, nimmt das Ausgangssignal C 1′ der Inverterschaltung I 5 den "L"-Pegel (Massepegel) an, und das Ausgangssignal der Inverterschaltung I 6 nimmt den "H"-Pegel an (Vcc + V _THN ). Daher ist der p-FET Q 19 eingeschaltet, und der p-FET Q 28 ist abgeschaltet. In diesem Fall wird folglich die Spannung Vcc + V _THN der Versorgungsleitung l 2 direkt an die Versorgungsleitung l 1 durch den p-FET Q 19 geführt.

Wie oben beschrieben ist, wird die Betriebsspannung der Inverterschaltung I 3 gemäß des Betriebszustandes der Halbleiterspeichereinrichtung durch den Betriebsversorgungsschaltkreis 100 geschaltet.

Die in Fig. 13 gezeigte Ausführungsform weist für die V _BB - Erzeugerschaltung zwei Paar von Ringoszillatorschaltung und Ladungspumpenschaltung auf. Eine erste Ringoszillatorschaltung 1 a gibt ein Ausgangssignal Φ c₁ mit dem "L"-Pegel eines Massepegels und mit einem "H"-Pegel von Vcc aus. Das Ausgangssignal Φ c₁ ist an eine erste Ladungspumpenschaltung 2 a über ein UND-Gatter 8 a angelegt. Ein Steuersignal C 1 ist an das UND-Gatter 8 a als Schaltsteuersignal angelegt. Eine zweite Ringoszillatorschaltung 1 b gibt ein Ausgangssignal Φ c₂ mit einem "L"-Pegel von V _THN und einem "H"-Pegel von Vcc aus. Das Ausgangssignal Φ c₂ ist an eine zweite Ladungspumpenschaltung 2 b über ein UND-Gatter 8 b angelegt. Ein Steuersignal C 2 ist an das UND-Gatter 8 b als Schaltsteuersignal angelegt. Die erste Ladungspumpenschaltung 2 a und die zweite Ladungspumpenschaltung 2 b weisen entsprechende Ausgangsanschlüsse auf, die mit einer V _BB-Leitung l 3 verbunden sind.

Im folgenden wird der Betrieb der V _BB-Erzeugerschaltung von Fig. 13 beschrieben. Im Normalbetrieb liegt das Steuersignal C 1 auf dem "H"-Pegel, und das Steuersignal C 2 liegt auf dem "L"-Pegel. Daher ist das UND-Gatter 8 a offen, und das UND- Gatter 8 b ist geschlossen. Folglich ist nur die erste Ladungspumpenschaltung 2 a nach Erhalten des Ausgangssignals Φ c₁ von der ersten Ringoszillatorschaltung 1 a tätig. Da die Amplitude des Ausgangssignals Φ c₁ Vcc ist, wie oben beschrieben wurde, kann die Substratspannung V _BB1, die von der ersten Ladungspumpenschaltung 2 a erzeugt ist, durch -(Vcc - 2 V _THN) dargestellt werden.

Andererseits liegt während eines Tests das Steuersignal C 1 auf dem "L"-Pegel, und das Steuersignal C 2 liegt auf dem "H"-Pegel. Daher ist das UND-Gatter 8 a geschlossen, und das UND-Gatter 8 b ist offen. Folglich wird die zweite Ladungspumpenschaltung 2 b nach Empfangen des Ausgangssignals Φ c₂ der zweiten Ringoszillatorschaltung 1 b tätigt. Da die Amplitude des Ausgangssignals Φ c₂ durch Vcc - V _THN dargestellt ist, wie oben beschrieben ist, wird die Substratspannung V _BB2, die durch die zweite Ladungspumpenschaltung 2 b erzeugt ist, durch -(Vcc - 3 V _THN) dargestellt.

Wie ausgeführt ist, durch das Vorsehen je eines Paares von Ringoszillatorschaltungen und eines Paares von Ladungspumpenschaltungen und durch Koppeln entsprechender Ausgangspunkte zum Steuern der Tätigkeit einer Ladungspumpenschaltung in jedem Paar durch ein Steuersignal können zwei Typen von Substratspannungen V _BB erzeugt werden. Obwohl Fig. 13 einen Fall zeigt, bei dem zwei Typen von Substratspannungen V _BB erzeugt werden, ist es ebenfalls möglich, mehr Arten von Substratspannungen V _BB zu erzeugen, indem die Anzahl von Ringoszillatorschaltungen und Ladungspumpen und folglich die Zahl der Steuersignale erhöht wird.

In der in Fig. 14 gezeigten V _BB-Erzeugerschaltung sind zwei jeweils eine Reihenverbindung von Transistoren aufweisende Paare von Schaltungen mit einer Signalleitung l 4 zwischen einem Verstärkerkondensator 5 und einem n-FET 4 einer Ladungspumpenschaltung verbunden. Genauer gesagt, eine der Transistorserienschaltungen weist n-FETs 3 a und Q 30 auf, die in Reihe zwischen der Signalleitung l 4 und der Masse geschaltet sind. Das Gate des n-FET 3 a ist mit der Signalleitung l 4 verbunden. Ein Steuersignal C 1 ist an das Gate des n-FET Q 30 angelegt. Die andere Transistorreihenschaltung weist n-FETs 3 b, 3 c und Q 31 auf, die in Reihe zwischen der Signalleitung l 4 und der Masse geschaltet sind. Das Gate des n-FET 3 b ist mit der Signalleitung l 4 verbunden. Das Gate des n-FET 3 c ist mit einer Verbindung zwischen dem n-FET 3 b und dem n-FET 3 c verbunden. Ein Steuersignal C 2 ist an das Gate des n-FET Q 31 angelegt.

Im folgenden wird der Betrieb der in Fig. 14 gezeigten V _BB- Erzeugerschaltung beschrieben.

Im Normalbetrieb ist das Steuersignal C 1 auf dem "H"-Pegel, und das Steuersignal C 2 ist auf dem "L"-Pegel. Daher ist der n-FET Q 30 eingeschaltet und der n-FET Q 31 abgeschaltet. Als Resultat ist der Betrieb der V _BB-Erzeugerschaltung 10 a der gleiche wie der der in Fig. 1 gezeigten V _BB-Erzeugerschaltung, und eine zu erzeugende Substratspannung V _BB1 wird als -(Vcc - 2 V _THN) dargestellt.

Auf der anderen Seite nimmt während eines Tests das Steuersignal C 1 den "L"-Pegel an, und das Steuersignal C 2 nimmt den "H"-Pegel an. Daher ist dann der n-FET Q 30 abgeschaltet, und der n-FET Q 31 ist eingeschaltet. Als Resultat wird das Potential auf der Signalleitung l 4 um die Schwellspannung V _THN des n-FET 3 c höher als im Normalbetrieb aufgrund des Effekts des n-FET 3 c. Folglich wird die im Testbetrieb erzeugte Substratspannung durch -(Vcc - 3 V _THN) dargestellt.

Obwohl Fig. 14 eine Schaltung zum Erzeugen zweier Arten von Substratspannungen V _BB zeigt, ist es ebenfalls möglich, mehrere Typen von Substratspannungen V _BB zu erzeugen, wenn nämlich die Anzahl von Transistorreihenschaltungen, die zwischen der Signalleitung l 4 und der Masse vorgesehen sind, weiterhin erhöht wird und folglich die Zahl der Steuersignale erhöht wird.

Die in Fig. 15 gezeigte V _BB-Erzeugerschaltung weist eine Anordnung auf, bei der die in Fig. 11 und in Fig. 12 gezeigten V _BB-Erzeugerschaltungen kombiniert sind. Ein Betriebsversorgungsschaltkreis bzw. ein Betriebsspannungsversorgungsschaltungskreis 100 ist als Reaktion auf das Steuersignal D von der in den Fig. 8 bis 10 gezeigten Schaltsignalerzeugerschaltung 20 b tätig. Nach der in Fig. 15 gezeigten V _BB-Erzeugerschaltung können mindestens zwei Arten von Substratspannungen (eine höhere Substratspannung und eine Substratspannung, die niedriger als im Normalbetrieb ist) während eines Tests als Reaktion auf die Steuersignale C 1, C 2 und D erzeugt werden.

Bei der in Fig. 16 gezeigten Hochspannungserzeugerschaltung 20 ist eine Mehrzahl von n-FETs Q 81-Q 8 n in Reihe zwischen einem externen Anschluß 81 zum Empfangen eines Spaltenadreßtaktsignals und einem Knoten N 10 verbunden. Das Gate von jedem der n-FETs Q 81-Q 8 n ist mit seinem Drain verbunden. Der Knoten N 10 ist über ein Widerstandselement R 1 mit einem relativ hohen Widerstandswert auf Masse gelegt. Ein p-FET Q 91 ist zwischen den Knoten N 10 und einen Vcc-Spannungsversorgungsanschluß 7 geschaltet. Der Knoten N 10 ist mit einem Ausgangsanschluß O 2 über Inverterschaltungen 21 und 22 geschaltet.

Die Inverterschaltung 21 weist einen p-FET Q 92, der zwischen dem Vcc-Spannungsversorgungsanschluß 7 und einem Knoten N 11 geschaltet ist, und einen n-FET Q 93, der zwischen den Knoten N 11 und der Masse geschaltet ist, auf. Die Inverterschaltung 22 weist einen p-FET Q 94, der zwischen den Vcc-Versorgungsanschluß 7 und den Ausgangsanschluß O 2 geschaltet ist, und einen n-FET Q 95, der zwischen den Ausgangsanschluß O 2 und der Masse geschaltet ist, auf. Der Knoten N 11 ist mit dem Gate des p-FET Q 91 und einem Ausgangsanschluß O 3 verbunden. Ein Steuersignal C 2 wird von dem Ausgangsanschluß O 2 ausgegeben, und ein Steuersignal C 1 wird von dem Ausgangsanschluß O 3 ausgegeben.

Im folgenden wird der Betrieb der Hochspannungserzeugerschaltung 20 in Fig. 16 beschrieben. Es sei angenommen, daß die Schwellspannung V _THN eines n-FETs 0,5 V betrage, die Zahl der zwischen den externen Anschluß 81 und den Knoten N 10 geschalteten n-FETs Q 81-Q 8 n 13 betrage, dann sollte eine Spannung von mehr als 6,5 V (0,5 V × 13) zwischen den externen Anschluß 81 und den Knoten N 10 angelegt werden, damit die n-FETs Q 81-Q 8 n leitend gemacht werden.

Bei einer Halbleiterspeichereinrichtung ist ein Maximalwert eines Potentials eines Eingangssignals auf dem "H"-Pegel zu 6,5 V definiert. Da zusätzlich der Knoten N 10 über das Widerstandselement R 1 mit der Masse verbunden ist, ist das Potential auf dem Knoten N 10 üblicherweise auf dem "L"-Pegel. Daher ist der p-FET Q 92 eingeschaltet, und das Potential auf dem Ausgangsanschluß O 3 liegt auf dem "H"-Pegel. Zusätzlich ist der n-FET Q 95 eingeschaltet, und das Potential auf dem Ausgangsanschluß O 2 ist auf dem "L"-Pegel. Folglich ist das Steuersignal C 1 auf dem "H"-Pegel, und das Steuersignal C 2 auf dem "L"-Pegel.

Dann wird eine Spannung von mehr als 6,5 V an den externen Anschluß 81 angelegt. Wenn zum Beispiel eine Spannung von 10 V an den externen Anschluß 81 angelegt wird, wird das Potential auf dem Knoten N 10 3,5 V (10 V - 6,5 V), so daß der n-FET Q 93 eingeschaltet wird und das Potential auf dem Knoten N 11 den "L"-Pegel annimmt. Als Resultat wird der p-FET Q 94 eingeschaltet, und das Potential auf dem Ausgangsanschluß O 2 wird auf das Spannungsversorgungspotential Vcc angehoben, folglich nimmt das Steuersignal C 1 den "L"-Pegel an, und das Steuersignal C 2 nimmt den "H"-Pegel an.

Mit dem Steuersignal C 1 auf dem "L"-Pegel wird der p-FET Q 91 eingeschaltet. Wenn daher einmal eine Hochspannung an den externen Anschluß 81 angelegt worden ist, hält der p-FET Q 91 die Zustände der Steuersignale C 1 und C 2, selbst wenn keine zusätzliche Hochspannung mehr angelegt ist. Genauer gesagt, während eines Testes wird das Spaltenadreßtaktsignal auf pulsartige Weise an den externen Anschluß 81 angelegt, und der Testzustand wird gehalten, selbst wenn die Spannung 0 V wird.

Andererseits wird zum Verlassen des Testzustands die Spannungsversorgung, die an die Halbleiterspeichereinrichtung angelegt ist, einmal abgeschaltet, und die an den Vcc-Spannungsversorgungsanschluß 7 angelegte Spannung wird auf 0 V abgesenkt, dadurch wird das Potential auf dem Knotenpunkt N 10 das Massepotential, so daß der normale Betrieb möglich wird.

Obwohl bei der in Fig. 16 gezeigten Schaltung der externe Anschluß 81 zum Aufnehmen des Adreßtaktsignals als externer Anschluß benutzt wird, an den eine Hochspannung angelegt wird, können andere externe Anschlüsse, wie der externe Anschluß 83, zum Empfangen des Schreibsignals benutzt werden.

Die in Fig. 17 gezeigte Schaltsignalerzeugerschaltung 20 a weist einen n-FET Q 96, Inverterschaltungen G 1-G 4 und eine Ein-Schuß-Pulserzeugerschaltung 23 auf. Die Ein-Schuß-Pulserzeugerschaltung 23 erfaßt eine Änderung eines Testsignals T, das an einem Eingangsanschluß 24 zur Verfügung gestellt wird, von dem "L"-Pegel auf den "H"-Pegel, so daß sie einen Ein-Schuß-Puls von positiver Polarität erzeugt. Die Inverterschaltungen G 1 und G 2 stellen eine Verriegelungsschaltung dar.

Im Normalbetrieb liegt das Testsignal T auf dem "L"-Pegel, so daß der Ausgang der Ein-Schuß-Pulserzeugerschaltung 23 auf dem "L"-Pegel liegt, und der n-FET Q 96 ist nicht-leitend. Als Resultat wird ein an einen externen Anschluß p 0 angelegtes Adreßsignal A 0 nicht an eine Verriegelungsschaltung 25 eingegeben. Zusätzlich wird ein Knoten N 12 auf dem "H"-Pegel nach Anlegen der Spannungsversorgung initialisiert. Das Potential auf dem Knoten N 12 ist auf dem "H"-Pegel durch die Verriegelung 25 festgelegt. Daher nimmt ein von der Inverterschaltung G 3 ausgegebenes Steuersignal C 2 den "L"-Pegel an, und ein von der Inverterschaltung G 4 ausgegebenes Steuersignal C 1 nimmt den "H"-Pegel an. Während eines Tests verändert sich das Testsignal T von dem "L"-Pegel auf den "H"-Pegel, wodurch ein Ein-Schuß-Puls von der Ein-Schuß- Pulserzeugerschaltung 23 erzeugt wird, so daß der n-FET Q 96 während einer festen Zeitdauer leitend gemacht wird. Als Ergebnis wird das an den externen Anschluß p 0 angelegte Adreßsignal A 0 in die Verriegelungsschaltung 25 übernommen und verriegelt. Wenn folglich das Adreßsignal A 0 auf dem "H"-Pegel ist, nimmt das Potential auf dem Knoten N 12, das Steuersignal C 2 und das Steuersignal C 1 den "L"-Pegel, den "H"-Pegel bzw. den "L"-Pegel an. Wenn dagegen das Adreßsignal A 0 auf dem "L"-Pegel ("0") liegt, nimmt das Steuersignal C 2 den "L"-Pegel an, und das Steuersignal C 1 nimmt den "H"-Pegel an.

In der in Fig. 18 gezeigten Schaltsignalerzeugerschaltung 20 b sind weiterhin ein n-FET Q 98, eine Verriegelungsschaltung 26 und Inverterschaltungen G 7 und G 8 enthalten. Die Verriegelungsschaltung 26 weist Inverterschaltungen G 5 und G 6 auf. Die anderen Teile der Schaltsignalerzeugerschaltung 20 b sind die gleichen wie die der Schaltsignalerzeugerschaltung 20 a von Fig. 17.

Im Normalbetrieb liegt das Testsignal T auf dem "L"-Pegel, so daß die n-FETs Q 96 und Q 98 abgeschaltet sind. Weiterhin werden die Knoten N 12 und N 13 auf dem "H"-Pegel initialisiert, wenn die Spannungsversorgung angelegt wird. Als Resultat sind die Knoten N 12 und N 13 auf dem "H"-Pegel durch die Verriegelungen 25 und 26 fixiert, so daß die Steuersignale C 1 und D den "H"-Pegel annehmen und das Steuersignal C 2 den "L"-Pegel annimmt. Folglich wird in der in Fig. 5 gezeigten V _BB-Erzeugerschaltung der n-FET Q 3 eingeschaltet und der n-FET Q 4 abgeschaltet, und der Betriebsversorgungsschaltungskreis 100 legt eine normale Spannungsversorgungsspannung Vcc an die Spannungsversorgungsleitung l 1 an. Daher wird die Amplitude des Ausgangssignals Φ c′ der Inverterschaltung I 2 die gleiche wie die des Ausgangssignals Φ c der Ringoszillatorschaltung 1, und die Ladungspumpenschaltung 2 erzeugt die durch -(Vcc - 2 V _THN) dargestellte Substratspannung V _BB1.

Während eines Tests nimmt das Testsignal T den "H"-Pegel an, so daß das an den externen Anschluß p 0 angelegte Adreßsignal A 0 in die Verriegelungsschaltung 25 übernommen wird und das an den externen Anschluß p 1 angelegte Adreßsignal A 1 in die Verriegelungsschaltung 26 übernommen wird; wenn das Adreßsignal A 0 auf dem "H"-Pegel liegt und das Adreßsignal A 1 auf dem "L"-Pegel liegt, nimmt dadurch das Steuersignal C 1 den "L"-Pegel an, und die Steuersignale C 2 und D nehmen den "H"-Pegel an. Folglich wird in der in Fig. 15 gezeigten V _BB-Erzeugerschaltung der n-FET Q 3 abgeschaltet und der n-FET Q 4 eingeschaltet, so daß das Potential des Knotens N 1 V _THN wird. Der Betriebsversorgungsschaltungskreis 100 legt eine normale Spannungsversorgungsspannung Vcc an die Spannungsversorgungsleitung l 1 an, wodurch der "L"-Pegel des Ausgangssignales Φ c′ der Inverterschaltung I 1 V _THN wird und die Ladungspumpenschaltung 2 eine Substratspannung V _BB2 erzeugt, die durch -(Vcc - 3 V _THN) dargestellt wird. Wenn andererseits das Adreßsignal A 0 auf dem "L"-Pegel liegt und das Adreßsignal A 1 auf dem "H"-Pegel liegt, nimmt das Steuersignal C 1 den "H"-Pegel an, und die Steuersignale C 2 und D nehmen den "L"-Pegel an. Daher wird in Fig. 15 der n-FET Q 3 eingeschaltet und der n-FET Q 4 abgeschaltet, so daß das Potential auf dem Knoten N 1 das Massepotential wird. Zusätzlich legt der Betriebsversorgungsschaltungskreis 100 eine Spannung an die Spannungsversorgungsleitung l 1 an, die durch (Vcc + V _THN) dargestellt wird, wodurch der "H"-Pegel des Ausgangssignals Φ c′ der Inverterschaltung I 2 durch Vcc + V _THN dargestellt wird und die Ladungspumpenschaltung 2 eine Substratspannung V _BB3 erzeugt, die durch -(Vcc - V _THN) dargestellt wird.

Gemäß der obigen Beschreibung kann während eines Tests die Substratspannung V _BB von der Substratspannung des Normalbetriebs in zwei verschiedene Spannungen geschaltet werden, indem die Schaltsignalerzeugerschaltung 20 b von Fig. 18 und die V _BB-Erzeugerschaltung 10 b von Fig. 15 benutzt werden.

Die in Fig. 19 gezeigte Zeiterfassungsschaltung 30 a weist n-FETs Q 101-Q 104, Inverterschaltungen G 19-G 14, ein UND- Gatter G 15 und eine Ein-Schuß-Pulserzeugerschaltung 31 auf. Die Inverterschaltungen G 9 und G 10 stellen eine Verriegelungsschaltung 32 dar, und die Inverterschaltungen G 11 und G 12 stellen eine Verriegelungsschaltung 33 dar. Die Verriegelungsschaltung 32 ist mit einem externen Anschluß 81 zum Aufnehmen eines Spaltenadreßtaktsignals über den n-FET Q 101 verbunden. Die Verriegelungsschaltung 33 ist mit einem externen Anschluß 83 zum Aufnehmen eines Schreibsignals über den n-FET Q 102 verbunden. Ein Zeilenadreßtaktsignal wird an die Ein-Schuß-Pulserzeugerschaltung 31 über einen externen Anschluß 82 und die Inverterschaltung G 13 eingegeben.

Im folgenden wird der Betrieb der in Fig. 19 gezeigten Zeiterfassungsschaltung 30 a beschrieben.

Wenn das an den externen Anschluß 82 angelegte Zeilenadreßtaktsignal auf den "L"-Pegel fällt, wird ein Ein-Schuß- Puls OP von der Ein-Schuß-Pulserzeugerschaltung 31 erzeugt, so daß die n-FETs Q 101 und Q 102 eingeschaltet werden. Daher werden das Spaltenadreßtaktsignal und das Schreibsignal , die an den externen Anschluß 81 bzw. 83 angelegt sind, in die Verriegelungsschaltungen 32 und 33 übernommen.

Wie in Fig. 20A gezeigt ist, sind im Normalbetrieb das Spaltenadreßtaktsignal und das Schreibsignal auf dem "H"-Pegel zu dem Zeitpunkt t, wenn das Zeilenadreßtaktsignal auf den "L"-Pegel fällt. Daher nehmen die Potentiale der Knoten N 14 und N 15 den "L"-Pegel an, und ein Testsignal T auf dem "L"-Pegel wird von dem UND-Gatter G 15 ausgegeben.

Wie in Fig. 20B gezeigt ist, ist während eines Tests das Spaltenadreßtaktsignal und das Schreibsignal auf den "L"-Pegel zu einem Zeitpunkt t gesetzt, wenn das Zeilenadreßtaktsignal auf den "L"-Pegel fällt. Wenn daher das Spaltenadreßtaktsignal und das Schreibsignal in die Verriegelungsschaltungen 32 bzw. 33 übernommen sind aufgrund der Erzeugung des Ein-Schuß-Pulses OP, nehmen die Potentiale der Knoten N 14 und N 15 den "H"-Pegel an. Daher wird das Testsignal T auf dem "H"-Pegel von dem UND-Gatter G 15 erzeugt. Das Testsignal T wird an die Schaltsignalerzeugerschaltung 20 a und die Schaltsignalerzeugerschaltung 20 b angelegt.

Bei der in Fig. 21 gezeigten Testsignalerzeugerschaltung 40 ist ein Eingangsanschluß eines UND-Gatters G 16 über eine Inverterschaltung G 17 mit einem externen Anschluß 82 zum Aufnehmen eines Zeilenadreßtaktsignals verbunden. Der andere Eingangsanschluß des UND-Gatters G 16 ist mit dem Ausgangsanschluß O 2 der Hochspannungserfassungsschaltung 20 verbunden, die in Fig. 16 gezeigt ist. Bei der in Fig. 21 gezeigten Testsignalerzeugerschaltung 40 wird ein Testsignal T auf dem "H"-Pegel nur dann erzeugt, wenn das Zeilenadreßtaktsignal den "L"-Pegel annimmt und das von der Hochspannungserfassungsschaltung 20 angelegte Steuersignal C 2 den "H"-Pegel annimmt.

Die in Fig. 22 gezeigte Zeiterfassungsschaltung 30 b ist die gleiche wie die in Fig. 19 gezeigte Zeiterfassungsschaltung 30 a mit der Ausnahme, daß ein UND-Gatter G 17 in der Schaltung 30 b vorgesehen ist. Ein Eingangsanschluß des UND-Gatters G 17 ist mit dem Ausgangsanschluß des UND-Gatters 15 verbunden, und der andere Eingangsanschluß des UND-Gatters G 17 ist mit dem Ausgangsanschluß O 2 der Hochspannungserfassungsschaltung 20 verbunden, die in Fig. 16 gezeigt ist.

In der in Fig. 22 gezeigten Zeiterfassungsschaltung 30 b sind das Spaltenadreßtaktsignal und das Schreibsignal auf dem "L"-Pegel, während das Zeilenadreßtaktsignal fällt, und das Testsignal T wird auf dem "H"-Pegel nur dann erzeugt, wenn das von der Hochspannungserfassungsschaltung 20 angelegte Steuersignal C 2 auf dem "H"-Pegel liegt.

Obwohl in den oben beschriebenen Ausführungsformen ein Eingangsanschluß als externer Anschluß zum Einstellen einer Halbleiterspeichereinrichtung in einen Testzustand benutzt ist, kann ebenfalls ein Eingangs-/Ausgangsanschluß oder ein Ausgangsanschluß benutzt werden.

Obwohl oben die Anwendung des in den Fig. 6 bis 10 gezeigten Substratspannungsschaltungskreises auf die Halbleiterspeichereinrichtung beschrieben ist, ist die vorliegende Erfindung auch auf andere Schaltungen einer integrierten Schaltungseinrichtung, die auf einem Halbleitersubstrat gebildet ist, anwendbar.

Da es nach der obigen Beschreibung erfindungsgemäß möglich ist, daß eine Substratspannung in einem Testmodus in eine Spannung geschaltet werden kann, die sich von der des Normalbetriebs unterscheidet, ist es möglich, daß eine integrierte Halbleitereinrichtung leicht Fehlfunktionen zeigt, wenn sie schadhaft ist. Daher können schadhafte Erzeugnisse in einem Kurzzeittest entdeckt werden, wodurch die Testzeit verringert wird.

In den oben beschriebenen Ausführungsformen ist die Spannung V _BB an das Substrat selbst angelegt, die Spannung V _BB kann jedoch bei der CMOS-Struktur beispielsweise auch an die Wanne angelegt werden.

Claims (20)

1. Integrierte Halbleiterschaltungseinrichtung, die aus verschiedenen auf einem Halbleitersubstrat integrierten Schaltungen gebildet ist, mit einer Substratspannungserzeugereinrichtung (10 a, 10 b) zum Erzeugen einer an das Halbleitersubstrat anzulegenden Spannung (V _BB), dadurch gekennzeichnet, daß sich der Wert der erzeugten Spannung (V _BB) als Reaktion darauf ändert, daß mindestens ein Betriebszustand der integrierten Halbleiterschaltungseinrichtung von einem Normalzustand in einen Testzustand geschaltet wird.

2. Integrierte Halbleiterschaltungseinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Substratspannungserzeugereinrichtung (10 a) im Testzustand eine Spannung höher als die des Normalzustands erzeugt.

3. Integrierte Halbleiterschaltungseinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Substratspannungserzeugereinrichtung (10 a) im Testzustand eine Spannung niedriger als die des Normalzustands erzeugt.

4. Integrierte Halbleiterschaltungseinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Substratspannungserzeugereinrichtung (10 b) im Testzustand Spannungen höher oder niedriger als die des Normalzustands auf schaltbare Weise erzeugt.

5. Integrierte Halbleiterschaltungseinrichtung nach einem der Ansprüche 1 bis 4,
gekennzeichnet durch
externe Anschlüsse (81-83) zum Eingeben eines Signals zum Betreiben der integrierten Halbleiterschaltungseinrichtung in dem Normalzustand und
eine Testsignalerzeugereinrichtung (20, 30 a, 30 b) zum Erzeugen eines Testsignals (T) als Reaktion auf das Anlegen eines Signals in einem Zustand, der sich von dem Normalzustand unterscheidet, an die externen Anschlüsse,
wobei die von der Substratspannungserzeugereinrichtung erzeugte Spannung als Reaktion auf das Testsignal (T) geändert wird.

6. Integrierte Halbleiterschaltungseinrichtung nach Anspruch 5, dadurch gekennzeichnet, daß die Testsignalerzeugereinrichtung (20) das Testsignal (T) erzeugt, wenn die Spannungen der an die externen Anschlüsse angelegten Signale sich von denen des Normalbetriebs unterscheiden.

7. Integrierte Halbleiterschaltungseinrichtung nach Anspruch, 5, dadurch gekennzeichnet, daß die Testsignalerzeugereinrichtung (30 a, 30 b) das Testsignal (T) erzeugt, wenn der Zeitpunkt der an die externen Anschlüsse angelegten Signale sich von dem Zeitpunkt des Normalbetriebs unterscheidet.

8. Integrierte Halbleiterschaltungseinrichtung nach Anspruch 5, dadurch gekennzeichnet, daß die Testsignalerzeugereinrichtung (20, 30 b) das Testsignal (T) erzeugt, wenn die Spannungen der an die externen Anschlüsse angelegten Signale sich von denen des Normalbetriebs unterscheiden und der Zeitpunkt der an die externen Anschlüsse angelegten Signale sich von dem Zeitpunkt des Normalbetriebs unterscheidet.

9. Integrierte Halbleiterschaltungseinrichtung nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß die Testsignalerzeugereinrichtung eine Hochspannungserfassungseinrichtung (20) zum Erzeugen des Testsignals als Reaktion auf das Anlegen von Spannungen höher als die Spannung des normalen logischen Pegels an die externen Anschlüsse aufweist.

10. Integrierte Halbleiterschaltungseinrichtung nach Anspruch 5 oder 7,
dadurch gekennzeichnet,
daß die externen Anschlüsse einen ersten und zweiten externen Anschluß aufweisen,
daß die Testsignalerzeugereinrichtung eine Zeiterfassungseinrichtung (30 a) zum Erzeugen des Testsignals als Reaktion darauf, daß der Zeitpunkt eines an den ersten externen Anschluß angelegten Signals und eines an den zweiten externen Anschluß angelegten Signals sich von dem normalen Zeitpunkt unterscheiden, aufweist.

11. Integrierte Halbleiterschaltungseinrichtung nach Anspruch 5 oder 8,
dadurch gekennzeichnet,
daß die externen Anschlüsse einen ersten und zweiten externen Anschluß aufweisen,
daß die Testsignalerzeugereinrichtung eine Hochspannungserfassungseinrichtung (20) zum Ausgeben eines vorbestimmten Signals als Reaktion auf das Anlegen einer Spannung höher als eine Spannung eines normalen logischen Pegels an den ersten externen Anschluß und
eine Zeiterfassungseinrichtung (30 b) zum Erzeugen des Testsignals als Reaktion darauf, daß der Zeitpunkt der an den ersten und zweiten externen Anschluß angelegten Signale sich von einem normalen Zeitpunkt unterscheidet und daß das vorbestimmte Signal von der Hochspannungserfassungseinrichtung (20) angelegt ist,
aufweist.

12. Integrierte Halbleiterschaltungseinrichtung nach einem der Ansprüche 5 bis 11,
dadurch gekennzeichnet,
daß die externen Anschlüsse einen ersten und zweiten externen Anschluß aufweisen,
daß die Testsignalerzeugereinrichtung eine Hochspannungserfassungseinrichtung zum Ausgeben eines vorbestimmten Signals als Reaktion auf das Anlegen einer Spannung höher als eine Spannung eines normalen logischen Pegels an den ersten externen Anschluß und
eine logische Einrichtung (40) zum Erzeugen des Testsignals als Reaktion darauf, daß ein Signal eines vorbestimmten logischen Pegels an den zweiten externen Anschluß angelegt ist
und daß das vorbestimmte Signal von der Hochspannungserfassungseinrichtung (20) angelegt ist,
aufweist.

13. Integrierte Halbleiterschaltungseinrichtung nach einem der Ansprüche 5 bis 12, gekennzeichnet durch: eine Schaltsignalerzeugereinrichtung (20 a), die auf ein vorbestimmtes Adreßsignal zum Anlegen des Testsignals von der Testsignalerzeugereinrichtung (20, 30 a, 30 b) an die Substratspannungserzeugereinrichtung (10 a, 10 b) reagiert.

14. Integrierte Halbleiterschaltungseinrichtung nach einem der Ansprüche 5 bis 12,
gekennzeichnet durch:
eine Schaltsignalerzeugereinrichtung (20 b), die auf ein vorbestimmtes Adreßsignal und das Testsignal von der Testsignalerzeugereinrichtung (20, 30 a, 30 b) zum Ausgeben einer Mehrzahl von Schaltsignalen reagiert, und
wobei die Substratspannungserzeugereinrichtung (10 b) die erzeugte Spannung in dem Testzustand an einer Mehrzahl von Zeitpunkten in Abhängigkeit der Mehrzahl von Schaltsignalen ändert.

15. Integrierte Halbleiterschaltungseinrichtung nach einem der Ansprüche 1 bis 14,
dadurch gekennzeichnet,
daß die Substratspannungserzeugereinrichtung (10 a) aufweist:
eine Oszillatorschaltung (1), deren Ausgang sich abwechselnd zwischen einem ersten logischen Pegel und einem zweiten logischen Pegel ändert,
eine Pegelwandeleinrichtung (I 1-I 3), die mit einer ersten und einer zweiten Spannung als Referenzspannung tätig ist, zum Wandeln eines Ausgangs auf dem ersten logischen Pegel der Oszillatorschaltung in entweder die erste oder zweite Spannung zum Ausgeben derselben und zum Wandeln des Ausgangs des ersten logischen Pegels der Oszillatorschaltung in entweder die erste oder zweite Spannung zum Ausgeben derselben, eine Ladungspumpenschaltung (2), die mit einem Ausgang der Pegelwandeleinrichtung geladen wird, zum Erzeugen einer festen Spannung, die durch die Amplitude des Ausgangs definiert ist, und
eine Referenzspannungsschaltungseinrichtung (Q 3, Q 4, 100), die auf das Testsignal zum Ändern entweder der ersten oder der zweiten Spannung reagiert.

16. Integrierte Halbleiterschaltungseinrichtung nach einem der Ansprüche 1 bis 14,
dadurch gekennzeichnet,
daß die Substratspannungserzeugerschaltung (10 a) aufweist:
eine erste Substratspannungserzeugerschaltung (1 a, 2 a) zum Erzeugen einer an das Halbleitersubstrat im Normalzustand anzulegenden Spannung,
eine zweite Substratspannungserzeugerschaltung (1 b, 2 b) zum Erzeugen einer an das Halbleitersubstrat in dem Testzustand anzulegenden Spannung, und
eine Freigabe-/Nicht-Freigabe-Schaltungseinrichtung (8 a, 8 b) die auf das Testsignal zum Nicht-Freigeben der ersten Substratspannungserzeugerschaltung (1 a, 2 a) und zum Freigeben der zweiten Substratspannungserzeugerschaltung (1 b, 2 b) reagiert.

17. Integrierte Halbleiterschaltungseinrichtung nach einem der Ansprüche 1 bis 14,
dadurch gekennzeichnet,
daß die Substratspannungserzeugereinrichtung (10 a) aufweist:
eine Oszillatorschaltung (1), deren Ausgang sich abwechselnd zwischen dem ersten logischen Pegel und dem zweiten logischen Pegel ändert,
eine Ladungspumpenschaltung (5, 3 a, 3 c, 4), die durch den Ausgang der Oszillatorschaltung (1) geladen wird, zum Erzeugen einer festen Spannung, die durch eine Amplitude des Ausgangs definiert ist, und
eine Spannungsveränderungseinrichtung, die auf das Testsignal zum Ändern einer erzeugten Spannung in der Ladungspumpenschaltung reagiert.

18. Integrierte Halbleiterschaltungseinrichtung nach einem der Ansprüche 1 bis 14,
dadurch gekennzeichnet,
daß die Substratspannungserzeugereinrichtung (10 b) aufweist:
eine Oszillatorschaltung (1), deren Ausgang sich abwechselnd zwischen dem ersten logischen Pegel und dem zweiten logischen Pegel ändert,
eine Pegelwandeleinrichtung (I 2, I 3), die mit der ersten und zweiten Spannung als Referenzspannung tätig ist, zum Wandel eines Ausgangs des ersten logischen Pegels von der Oszillatorschaltung (1) in eine der ersten oder zweiten Spannungen zum Ausgeben derselben und zum Wandeln des Ausgangs des ersten logischen Pegels der Oszillatorschaltung (1) in die andere der ersten und zweiten Spannungen zum Ausgeben derselben,
eine Ladungspumpenschaltung (2), die mit dem Ausgang der Pegelwandeleinrichtung (I 2, I 3) geladen wird, zum Erzeugen einer festen Spannung, die durch eine Amplitude des Ausgangs definiert ist, und
eine Referenzspannungsschaltungseinrichtung (Q 3, Q 4, 100), die auf das Testsignal zum selektiven Ändern der ersten oder zweiten Spannung reagiert.

19. Integrierte Halbleiterschaltungseinrichtung, die aus verschiedenen auf einem Halbleitersubstrat integrierten Schaltungen gebildet ist,
gekennzeichnet durch:
eine Substratspannungserzeugereinrichtung zum selektiven Erzeugen einer ersten Substratspannung oder einer zweiten Substratspannung und zum Anlegen derselben an das Halbleitersubstrat;
eine Einrichtung zum Erfassen eines normalen Betriebszustandes oder eines Testbetriebszustandes der integrierten Halbleiterschaltung; und
eine Einrichtung, die auf die Erfassungseinrichtung zum selektiven Anlegen der ersten Spannung oder der zweiten Spannung an das Substrat reagiert.

20. Verfahren zum Betreiben einer integrierten Halbleiterschaltungseinrichtung, die aus verschiedenen auf einem Halbleitersubstrat integrierten Schaltungen gebildet ist, mit den Schritten:
selektives Erzeugen einer ersten Substratspannung oder einer zweiten Substratspannung;
Erfassen eines normalen Betriebszustandes oder eines Testbetriebszustands der integrierten Halbleiterschaltungseinrichtung; und
selektives Anlegen entweder der ersten Substratspannung oder der zweiten Substratspannung an das Substrat als Reaktion auf das Erfassen des Betriebszustands.