DE4244555A1 - Integrierte Halbleiterschaltungsvorrichtung - Google Patents
Integrierte HalbleiterschaltungsvorrichtungInfo
- Publication number
- DE4244555A1 DE4244555A1 DE4244555A DE4244555A DE4244555A1 DE 4244555 A1 DE4244555 A1 DE 4244555A1 DE 4244555 A DE4244555 A DE 4244555A DE 4244555 A DE4244555 A DE 4244555A DE 4244555 A1 DE4244555 A1 DE 4244555A1
- Authority
- DE
- Germany
- Prior art keywords
- voltage
- supply voltage
- internal
- level
- external
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 28
- 230000004044 response Effects 0.000 title claims description 30
- 230000032683 aging Effects 0.000 title abstract description 132
- 239000003638 chemical reducing agent Substances 0.000 title abstract 2
- 230000004913 activation Effects 0.000 title description 43
- 230000008859 change Effects 0.000 title description 11
- 238000001514 detection method Methods 0.000 claims description 91
- 239000004065 semiconductor Substances 0.000 claims description 51
- 230000005669 field effect Effects 0.000 claims description 11
- 230000001133 acceleration Effects 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 5
- 230000010355 oscillation Effects 0.000 claims 2
- 230000009467 reduction Effects 0.000 description 28
- 230000001419 dependent effect Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 12
- 230000006870 function Effects 0.000 description 9
- 238000013459 approach Methods 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 238000012216 screening Methods 0.000 description 5
- 230000015654 memory Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 101150087426 Gnal gene Proteins 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/06—Acceleration testing
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
Die vorliegende Erfindung betrifft eine integrierte Halblei
terschaltungsvorrichtung. Insbesondere betrifft die vorliegende
Erfindung eine integrierte Halbleiterschaltungsvorrichtung mit
einem internen Spannungsabsenkungskonverter, der eine extern
angelegte Versorgungsspannung herabstuft, zum Erzeugen einer
internen Versorgungsspannung.
Elemente in integrierten Halbleiterschaltungsvorrichtungen sind
mit der Zunahme des Integrationsgrades der Vorrichtungen in
zunehmenden Maße miniaturisiert worden. Mit dem Abnehmen der
Abmessungen von MOS-Transistoren (Feldeffekttransistoren vom
isolierten Gatetyp) nehmen die Dicken von Gateisolationsfilmen
ab, und die Dicken von Zwischenschichtisolationsfilmen zwischen
Verbindungsschichten nehmen ebenfalls ab. Wenn daher eine
externe Versorgungsspannung eines herkömmlichen Werts von bei
spielsweise fünf Volt als Betriebsversorgungsspannung benötigt
werden würde, käme es zu nachteiligen Wirkungen wie einem
dielektrischen Durchbruch, und daher wäre die Zuverlässigkeit
einer integrierten Schaltungsvorrichtung nachteilig beeinflußt.
Daher werden bei integrierten Halbleiterschaltungsvorrichtun
gen, wie Halbleiterspeichervorrichtungen, die in einem System
benutzt werden, das mit der herkömmlichen Versorgungsspannung
von fünf Volt betrieben wird, die jeweiligen externen Versor
gungsspannungen herabgestuft, oder einer Spannungsumsetzung
unterzogen, zum Erzeugen einer internen Versorgungsspannung,
die wiederum als Operationsversorgungsspannung benutzt wird.
Ein interner Spannungsabsenkungskonverter zum Erzeugen der
internen Versorgungsspannung ist so entworfen, daß die interne
Versorgungsspannung (interne Vcc), die durch die Herabstu
fungsschaltung erzeugt wird, einen Pegel eines vorbestimmten
Konstantwertes (V0) halten kann, selbst wenn die externe Ver
sorgungsspannung (externe Vcc) höher als der Konstantwert (V0)
wird. Der Betrieb zum Aufrechterhalten der internen Versor
gungsspannung (interne Vcc) auf dem konstanten Spannungswert
(V0) wird als "internes Herabstufen" oder "Spannungsabsenkung"
bezeichnet.
Derartige Spannungsabsenkungskonverter sind üblicherweise in
Halbleiterspeichervorrichtungen wie DRAMs (Dynamische Speicher
mit wahlfreiem Zugriff) und SRAMs (Statische Speicher mit
wahlfreiem Zugriff) vorgesehen. Der Grund hierfür liegt darin,
daß logische LSIs (Large Skale Integrated Circuit Devices) wie
Mikroprozessoren, die die Systemspannungsversorgung bestimmen,
nicht hoch miniaturisiert worden sind, verglichen mit den
Halbleiterspeichervorrichtungen, und die Spannung von fünf Volt
wird immer noch als Systemversorgungsspannung benutzt.
Der Zweck des Herabstufens liegt darin, die Zuverlässigkeit der
internen Schaltungen der integrierten Schaltungsvorrichtung zu
erhöhen und den Stromverbrauch zu vermindern. Der Leistungs
verbrauch ist proportional dem Quadrat der Spannung. Daher
führt eine niedrige Operationsversorgungsspannung zu niedrigem
Leistungsverbrauch.
Die Fig. 8 zeigt den Aufbau eines internen Spannungsabsen
kungskonverters, wie er in Nikkei Micro Devices (Nikkei BP
Corp., Februar 1990, Seiten 117-118, Fig. 2 und 8) gezeigt
ist.
In Fig. 8 umfaßt der herkömmliche Spannungsabsenkungskonverter
eine Referenzsspannungserzeugungsschaltung 500 zum Erzeugen
einer Referenzspannung V0 sowie eine interne Spannungs
erzeugungsschaltung 550 zum Erzeugen einer internen Versor
gungsspannung (interne Vcc) entsprechend der Referenzspannung
V0. Die Referenzspannungserzeugungsschaltung 500 umfaßt ein
Widerstandselement 501, das zwischen einem Knoten für eine
externe Versorgungsspannung (externe Vcc) und einem Ausgabe
knoten 504 geschaltet ist und einen relativ großen Wider
standswert aufweist, sowie als Dioden verbundene n-Kanal-MOS-
Transistoren 502, . . . 503, deren Anzahl x beträgt, und die in
Reihe zwischen Knoten 504 und einem Erdpotential Vss geschaltet
sind. Die als Dioden verbundenen MOS-Transistoren 502, . . . 503
weisen jeweils eine Schwellspannung VTH auf. Eine Spannung von
x · VTH wird als Referenzspannung V0 über den Ausgabeknoten 504
erzeugt.
Die interne Spannungserzeugungsschaltung 550 umfaßt einen n-
Kanal-MOS-Transistor 551, der an seinem Gate die Referenz
spannung V0 empfängt, einen n-Kanal-MOS-Transistor 552, der an
seinem Gate die interne Versorgungsspannung (interne Vcc) auf
einem Knoten 559 empfängt, eine Konstantstromquelle 550, die
mit einem Leiteranschluß (Kanalanschluß) von jedem der Tran
sistoren 551 und 552 verbunden ist, einen p-Kanal-MOS-Tran
sistor 553, der mit einem Leiteranschluß zum Empfangen der
externen Versorgungsspannung (externe Vcc) verbunden ist, und
mit dem anderen Leiteranschluß mit einem Knoten 557 verbunden
ist, einen p-Kanal-MOS-Transistor 554, der mit einem Leiter
anschluß zum Empfangen der externen Versorgungsspannung
(externe Vcc) verbunden ist und mit dem anderen Leiteranschluß
mit einem Knoten 556 verbunden ist, sowie einen p-Kanal-MOS-Transistor
558, der auf das Potential auf dem Knoten 557
reagiert, zum Übertragen der externen Versorgungsspannung
(externe Vcc) zum Knoten 559 zum Erzeugen der internen Ver
sorgungsspannung (interne Vcc).
Der Knoten 556 ist mit dem Gate der Transistoren 553 und 554
verbunden. Die interne Spannungserzeugungsschaltung 550 führt
die am Knoten 559 erzeugte interne Versorgungsspannung (interne
Vcc), zurück, zum Vergleichen derselben mit der Referenzspannung
V0, die von der Referenzspannungsversorgungsschaltung 500
angelegt wird und steuert den p-Kanal-MOS-Transistor 558 ent
sprechend dem Ergebnis des Vergleichs zum Steuern des Poten
tialpegels der internen Versorgungsspannung (interne Vcc).
Die Fig. 19 ist ein Signalpulsdiagramm mit einem Betrieb der
internen Spannungsabsenkungsschaltung aus Fig. 18. In Fig. 19
ist auf der Ordinate die interne Versorgungsspannung (interne
Vcc) aufgetragen, und auf der Abszisse ist die externe Versor
gungsspannung (externe Vcc) aufgetragen. Der Betrieb des in
Fig. 18 gezeigten internen Spannungsabsenkungskonverters wird
nachfolgend unter Bezug auf das Signalpulsdiagramm in Fig. 19
beschrieben.
Bevor die externe Versorgungsspannung (externe Vcc) zur vorbe
stimmten Referenzspannung V0 ansteigt, ändert sich die von der
Referenzspannungsgeneratorschaltung 500 erzeugte Referenzspan
nung V0 entsprechend mit der externen Versorgungsspannung
(externe Vcc). Genauer gesagt, durch den Zusammenhang V0 = x · VTH
befindet sich einer der Transistoren 502, . . . 503 im Aus-
Zustand, und der Knoten 504 wird über den Widerstand 501
geladen.
Bei der internen Spannungserzeugungsschaltung 550 werden diese
Referenzspannung V0 und die interne Versorgungsspannung
(interne Vcc) des Knotens 559 miteinander verglichen. Der
Knoten 559 empfängt über den Transistor 558 die externe Ver
sorgungsspannung (externe Vcc), die über einen Versorgungs
spannungsknoten 10 angelegt wird.
Wenn die Spannung des Knotens 559 höher als die Referenzspan
nung V0 ist, ist die Konduktanz des Transistors 552 höher als
die Konduktanz des Transistors 551, und das Potential des
Knotens 556 ist niedriger als das Potential des Knotens 557.
Das Potential am Knoten 556 wird zu den Gates der Transistoren
553 und 554 zurückgeführt. Hierdurch wird weiter das Potential
am Knoten 557 erhöht, und der Transistor 558 wird ausge
schaltet.
Wenn die Referenzspannung V0 niedriger als die Spannung am
Knoten 559 ist, ist der Potentialpegel am Knoten 557 auf dem
niedrigen Pegel, so daß der Transistor 558 sich im Ein-Zustand
befindet, und die zum Versorgungsspannungsknoten 10 übertragene
externe Versorgungsspannung Vcc lädt den Knoten 559.
Daher besitzt die interne Versorgungsspannungserzeugungsschal
tung 550 eine Funktion zum Ausgleichen der Referenzspannung V0
und der internen Versorgungsspannung (interne Vcc), die an den
Knoten 559 angelegt wird.
Wenn die externe Versorgungsspannung (externe Vcc) höher als
die Referenzspannung V0 ist, befindet sich die von der Refe
renzspannungserzeugungsschaltung 500 angelegte Referenzspannung
V0 auf einem konstanten Wert (x · VTH). In diesem Zustand wird
daher die am Knoten 559 erzeugte interne Versorgungsspannung
(interne Vcc) auf der konstanten Referenzspannung V0 gehalten,
unabhängig vom Abstieg des Spannungspegels der externen
Versorgungsspannung (externe Vcc).
Andererseits ist es bei integrierten Halbleiterschaltungsvor
richtungen wie DRAMs notwendig, einen Beschleunigungstest (d. h.
einen Alterungstext) zum Ermitteln eines anfänglichen
Fehlers (Initialfehlers) durchzuführen, der z. B. durch einen
Partikel bewirkt werden kann. Bei dem Beschleunigungstest wird
die integrierte Halbleiterschaltungsvorrichtung unter Hoch
spannungs- und Hochtemperaturbedingungen betrieben, um ein
potentielles Ausfallen zu ermitteln, und um diesen Initial
fehler zu beheben.
Für diesen Beschleunigungstest (Alterungstest) muß eine hohe
Spannung an die internen Schaltungen einer integrierten Schal
tungsvorrichtung angelegt werden. Wenn allerdings der oben be
schriebene interne Spannungsabsenkungskonverter benutzt wird,
kann die interne Versorgungsspannung nicht die vorbestimmte
Spannung V0 übersteigen, so daß der Alterungstest der inte
grierten Schaltungen nicht möglich ist. Aus diesem Grunde sind
eine Reihe von Aufbauten vorgeschlagen worden, zum Durchführen
des Alterungsprozesses der integrierten Halbleiterschaltungs
vorrichtung, die mit einem derartigen internen Spannungsab
senkungskonverter versehen ist.
Die Fig. 20 bis 22 zeigen vorgeschlagene Vorgehensweisen zum
Durchführen des Alterungstest, die beispielsweise in Nikkei
Micro Devices, Oktober 1991, Seiten 48-52 gezeigt sind. In
jeder der Fig. 20 bis 22 ist auf der Ordinate die interne
Versorgungsspannung (interne Vcc) aufgetragen, und die Abszisse
zeigt die externe Versorgungsspannung (externe Vcc) an.
Die Ansätze zum Durchführen des Alterungstests aus den Fig.
20 bis 22 werden nachfolgend beschrieben.
Bei dem in Fig. 20 gezeigten Ansatz, wenn die externe Versor
gungsspannung (externe Vcc) den vorbestimmten Spannungswert von
V0 erreicht, wird die interne Versorgungsspannung (interne Vcc)
auf dem Konstantspannungswert von V0 über die Haltefunktion des
internen Spannungsabsenkungskonverters gehalten. Wenn die
externe Versorgungsspannung (externe Vcc) eine gewisse Spannung
V1 übersteigt, beginnt der Alterungsmodus zum Durchführen des
Alterungstests. Im Alterungsmodus steigt die interne Versor
gungsspannung (interne Vcc) entsprechend mit dem Anstieg der
externen Versorgungsspannung (externe Vcc), wobei ein Span
nungsverhältnis von V0/V1 beibehalten wird.
Bei dem in Fig. 21 gezeigten Ansatz beginnt der Alterungsmodus
zum Durchführen des Alterungstests, wenn die externe Versor
gungsspannung (externe Vcc) die vorbestimmte Spannung V1 er
reicht. Im Alterungsmodus ist die interne Versorgungsspannung
(interne Vcc) gleich der externen Versorgungsspannung (externe
Vcc). Dieser Ansatz wird beispielsweise so realisiert, indem
die externe Versorgungsspannung an die internen Schaltungen im
Alterungsmodus angelegt wird, ohne diese durch den internen
Spannungsablenkungskonverter hindurchlaufen zu lassen.
Bei dem in Fig. 22 gezeigten Ansatz beginnt der Alterungsmo
dus, wenn die externe Versorgungsspannung (externe Vcc) die
vorbestimmte Spannung V1 übersteigt. In dem Alterungsmodus
ändert sich die interne Versorgungsspannung (interne Vcc)
entsprechend der externen Versorgungsspannung (externe Vcc),
während die interne Spannung auf einem Pegel gehalten wird, der
niedriger als die externe Versorgungsspannung (externe Vcc)
ist, um einen Spannungsabstand (V1/V0).
Die Ansätze zum Durchführen der in den Fig. 20 bis 22
gezeigten Alterungstests haben die folgenden gemeinsamen
Eigenschaften. Bevor die externe Versorgungsspannung (externe
Vcc) die Referenzspannung V0 erreicht, steigt die interne Ver
sorgungsspannung (interne Vcc) mit dem Anstieg der externen
Versorgungsspannung (externe Vcc) an. Wenn die externe Ver
sorgungsspannung (externe Vcc) die Referenzspannung V0 er
reicht, wird die konstante interne Versorgungsspannung der
Referenzspannung V0 durch die Haltefunktion des internen Span
nungsabsenkungskonverters erzeugt. Wenn die externe Versor
gungsspannung (externe Vcc) weiter ansteigt, auf oder über die
Spannung V1, beginnt der Alterungsmodus, und die interne Ver
sorgungsspannung (interne Vcc) steigt entsprechend der externen
Versorgungsspannung (externe Vcc) an. Der Alterungstest wird
entsprechend mit der so angestiegenen internen Versorgungs
spannung (interne Vcc) durchgeführt.
Wie oben beschrieben erreichen die integrierten Halbleiter
schaltungsvorrichtungen mit dem herkömmlichen Spannungsabsen
kungskonverter den Alterungsmodus, wenn die externe Versor
gungsspannung (externe Vcc) gleich dem vorbestimmten Wert ist
oder diesen übersteigt.
Ein Aussonderungstest (Screening) wird mit den integrierten
Halbleiterschaltungsvorrichtungen vor dem auf dem Marktbringen
durchgeführt, zum Entfernen der defekten Vorrichtungen, die die
benötigten Spezifikationswerte nicht erfüllen. Eine gewisse
Toleranz von beispielsweise 10% bezüglich der im normalen
Betrieb benutzten Versorgungsspannung ist als Spezifikations
wert für die interne Versorgungsspannung gestattet. Der Aus
sonderungstest benutzt eine Versorgungsspannung höher als den
erlaubten Maximalwert, wobei ein Operationsbereich (Opera
tionsrahmen) berücksichtigt wird.
Wenn daher eine derartig hohe externe Versorgungsspannung bei
dem Aussonderungstest oder dergleichen benutzt werden würde,
würde die integrierte Halbleiterschaltungsvorrichtung automa
tisch in den Alterungsmodus eintreten. In diesem Fall würde
eine unnötig hohe Spannung an die internen Schaltung angelegt
werden, so daß dies zu einer Belastung führen würde und damit
der Aussonderungstest die Zuverlässigkeit der Produkte oder
Vorrichtungen verschlechtern würde.
Aufgabe der vorliegenden Erfindung ist es, eine integrierte
Halbleiterschaltungsvorrichtung zu schaffen, die eine interne
Versorgungsspannung nur dann anheben kann, wenn ein Alterungs
test oder ähnliches notwendig ist, und die nicht bei einem
Aussonderungstest in einen Alterungsmodus eintritt. Dabei soll
zum Aktivieren des Alterungsmodus kein zusätzliches Anschluß
bein notwendig sein oder kein besonderer Zeitablaufzusammenhang
besonderer externer Steuersignale erforderlich sein.
Ferner ist ein Verfahren zum Durchführen eines Beschleuni
gungstests zu schaffen.
Die Aufgabe wird durch die integrierte Halbleiterschaltungs
vorrichtung nach dem Patentanspruch 1 sowie das Verfahren nach
dem Patentanspruch 1 sowie das Verfahren nach dem Patentan
spruch 15 gelöst.
Vorteilhafte Weiterbildungen sind in den Unteransprüchen be
schrieben.
Eine erfindungsgemäße integrierte Halbleiterschaltungsvorrich
tung tritt in einen besonderen Operationsmodus, wie einem
Alterungsmodus, nur dann ein, wenn eine externe Versorgungs
spannung eine vorbestimmte Anzahl von Malen mit einer
vorbestimmten Amplitude oszilliert.
Eine integrierte Halbleiterschaltungsvorrichtung entsprechend
einer bevorzugten Ausführungsform umfaßt einen internen Span
nungsabsenkungskonverter zum Erzeugen einer internen Versor
gungsspannung aus einer ersten Versorgungsspannung, die an
einen Versorgungsknoten angelegt wird, sowie eine Schaltung zum
Erkennen, ob die erste Versorgungsspannung eine vorbestimmte
Anzahl von Malen über einen zweiten Pegel und einen dritten
Pegel hinweg oszilliert. Der interne Spannungsabsenkungskon
verter umfaßt eine Schaltung zum Erzeugen einer Spannung auf
einem vorbestimmten ersten Pegel als interne Versorgungsspan
nung, selbst wenn die erste Versorgungsspannung den ersten
Pegel übersteigt.
Die integrierte Halbleiterschaltungsvorrichtung gemäß der
Ausführungsform umfaßt ferner eine auf ein Erkennungssignal
reagierende Schaltung, das die Anzahl der von der Erkennungs
schaltung angelegten Schwingungen anzeigt, zum Schalten der
internen Versorgungsspannung, die vom internen Spannungsab
senkungskonverter angelegt wird, in eine Schaltung, die sich
entsprechend der ersten Versorgungsspannung ändert.
Bei der erfindungsgemäßen integrierten Halbleiterschaltungs
vorrichtung ist die vorbestimmte Anzahl von Schwingungen der
ersten Versorgungsspannung notwendig, um den besonderen Ope
rationsmodus, wie den Alterungsmodus, zu starten, und die
integrierte Halbleiterschaltungsvorrichtung kann in den
besonderen Operationsmodus wie den Alterungsmodus nur dann ge
setzt werden, wenn dieser Modus speziell benötigt wird, d. h.
für einen Alterungstest, so daß es verhindert werden kann, daß
die integrierte Halbleiterschaltungsvorrichtung irrtümlich in
den Alterungsmodus eintritt, z. B. bei einem gewöhnlichen Aus
sonderungstest.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben
sich aus der Beschreibung von Ausführungsbeispielen anhand der
Figuren.
Von den Figuren zeigen:
Fig. 1 ein Blockschaltbild mit dem schematischen Gesamt
aufbau einer erfindungsgemäßen integrierten Halb
leiterschaltungsvorrichtung;
Fig. 2 ein Blockschaltbild mit dem Aufbau eines Hauptbe
reichs der integrierten Halbleiterschaltungsvor
richtung;
Fig. 3 ein Signalpulsdiagramm mit dem Betrieb einer in
tegrierten Halbleiterschaltungsvorrichtung;
Fig. 4 einen speziellen Aufbau der in Fig. 2 gezeigten
Schaltung;
Fig. 5 einen speziellen Aufbau einer in Fig. 4 gezeigten
Erkennungsschaltung für einen hohen Pegel der ex
ternen Vcc;
Fig. 6 einen speziellen Aufbau der in Fig. 4 gezeigten
Schaltung zum Erkennen eines niedrigen Pegels der
externen Vcc;
Fig. 7 einen speziellen Aufbau der in Fig. 4 gezeigten
Schaltung zum Erkennen eines Resetpegels der ex
ternen Vcc;
Fig. 8 ein Signalpulsdiagramm mit dem Betrieb der in den
Fig. 5, 6 und 7 gezeigten Pegelerkennungs
schaltungen;
Fig. 9 einen spezifischen Aufbau einer in Fig. 4 ge
zeigten Zählerschaltung;
Fig. 10 ein Zeitablaufdiagramm mit dem Betrieb einer in
Fig. 9 gezeigten Zählerschaltung;
Fig. 11 ein Zeitablaufdiagramm mit dem Betrieb einer in
Fig. 4 gezeigten Alterungsmodus-Steuerungs
schaltung;
Fig. 12 einen speziellen Aufbau einer in Fig. 1 gezeigten
internen Spannungsabsenkungsschaltung;
Fig. 13 ein weiteres Beispiel des Aufbaues einer in Fig.
1 gezeigten internen Spannungsabsenkungsschaltung;
Fig. 14 ein weiteres Beispiel des Aufbaues einer internen
Spannungsabsenkungsschaltung;
Fig. 15 eine Modifikation der in Fig. 14 gezeigten Span
nungsabsenkungsschaltung;
Fig. 16 weitere Aufbauten der externen Vcc-Hochpegel-Er
kennungsschaltung, der externe Vcc-Niedrigpegel-
Erkennungsschaltung und der externe Vcc-Resetpe
gel-Erkennungsschaltung aus Fig. 4;
Fig. 17 ein weiteres Beispiel des Aufbaues einer in Fig.
16 gezeigten externen Vcc-Pegelerkennungsschal
tung;
Fig. 18 den Aufbau eines internen Spannungsabsenkungskon
verters herkömmlicher Art;
Fig. 19 ein Signalpulsdiagramm mit einer Eingabe/Ausgabe
charakteristik eines internen Spannungsabsen
kungskonverters nach dem Stand der Technik;
Fig. 20 einen Zusammenhang zwischen einer externen Ver
sorgungsspannung und einer internen Versorgungs
spannung im Alterungsmodus nach dem Stand der
Technik;
Fig. 21 einen weiteren Zusammenhang zwischen einer inter
nen Versorgungsspannung und einer externen Ver
sorgungsspannung bei einem Alterungsmodus nach dem
Stand der Technik; und
Fig. 22 einen weiteren Zusammenhang zwischen einer inter
nen Versorgungsspannung und einer externen Ver
sorgungsspannung bei einem Alterungsmodus nach dem
Stand der Technik.
Die Fig. 1 ist ein Blockschaltbild mit dem schematischen Ge
samtaufbau einer integrierten Halbleiterschaltungsvorrichtung.
In Fig. 1 ist ein dynamischer Speicher mit wahlfreiem Zugriff
(DRAM) stellvertretend für eine integrierte Halbleiterschal
tungsvorrichtung gezeigt.
In Fig. 1 umfaßt eine Halbleiterspeichervorrichtung eine
Alterungsmodus-Steuerschaltung 1, die eine externe Versor
gungsspannung (externe Vcc) überwacht, die an einen Spannungs
versorgungsknoten 10 angeschlossen wird, und die ein Alte
rungsmodus-Aktivierungssignal BE erzeugt, wenn die externe
Versorgungsspannung (externe Vcc) vorgegebene Male oszilliert,
mit einer Amplitude eines vorgegebenen Wertes oder mehr, sowie
eine interne Spannungsverminderungsschaltung 2, zum Empfangen
der externen Versorgungsspannung (externe Vcc) und zum Erzeugen
einer internen Spannung, die sich entsprechend der externen
Versorgungsspannung (externe Vcc) ändert, auf eine interne
Versorgungsspannung 20 gemäß dem Alterungsmodus-Aktivierungs
signal BE.
Die interne Spannungsabsenkungsschaltung 2 umfaßt eine interne
Herabstufungsschaltung, die die interne Versorgungsspannung auf
einem ersten Pegel erzeugt, selbst wenn die externe Versor
gungsspannung Vcc einen Pegel erreicht, der höher als ein
vorbestimmter erster Pegel ist, wenn das Alterungsmodus-Akti
vierungssignal BE inaktiv ist.
Die Halbleiterspeichervorrichtung umfaßt ferner eine interne
Schaltung 3, die unter Benutzung der internen Versorgungsspan
nung (interne Vcc) auf der internen Versorgungsleitung 20 als
Versorgungsspannung arbeitet, sowie eine externe versorgungs
spannungsabhängige Schaltung 4, die unter Benutzung der
externen Versorgungsspannung (externe Vcc) als Operationsver
sorgungsspannung arbeitet. In Fig. 1 wird die externe span
nungsabhängige Schaltung 4 durch eine Eingabe/Ausgabe-Schaltung
beispielhaft dargestellt, die extern Daten DQ bereitstellt und
empfängt, über den Knoten 10. Schaltungen, an welche die
externe Versorgungsspannung (externe Vcc) angelegt wird, können
alle periphere Schaltungen sein, mit Ausnahme eines Speicher
zellenfeldes. Die interne Schaltung 3 umfaßt zumindest das
Speicherzellenfeld. In Fig. 1 ist die interne Schaltung 3
Peripherieschaltungen umfassend gezeigt, wie eine interne
Steuersignalgeneratorschaltung. Diese Peripherieschaltungen
können in der externen spannungsabhängigen Schaltung enthalten
sein, aber nicht in der internen Schaltung 3.
Die in Fig. 1 gezeigte Halbleiterspeichervorrichtung empfängt
extern angelegte Steuersignale, d. h. ein Zeilenadreßpulssignal
/RAS, ein Spaltenadreßpulssignal /CAS sowie ein Schreibakti
vierungssignal /WE, die über Knoten 12, 13 bzw. 14 angelegt
werden, sowie Adreßsignale A0 - An, die über einen Knoten 15
angelegt werden. Die Erdspannung Vss wird über den Knoten 11 an
jeweilige Schaltungen übertragen.
Die Fig. 2 ist ein Blockschaltbild mit dem besonderen Aufbau
der Alterungsmodus-Steuerschaltung und der internen Spannungs
absenkungsschaltung, wie in Fig. 1 gezeigt. In Fig. 2 umfaßt
die Alterungsmodus-Steuerschaltung 1 eine externe Vcc-Um
schalterkennungsschaltung 41, die die Tatsache erkennt, daß die
externe Versorgungsspannung (externe Vcc) mit einer Amplitude
eines vorbestimmten Wertes oder mehr (d. h. über zweite und
dritte Pegel hinaus) umgeschaltet wird, eine Alterungsmodus-
Erkennungsschaltung 42, die die Anzahl von Umschaltungen zählt,
als Reaktion auf Umschalterkennungssignale, die von der
externen Umschalterkennungsschaltung 41 angelegt werden, und
die das Alterungsmodus-Aktivierungssignal BE erzeugt, wenn die
Anzahl von Umschaltvorgängen einen vorbestimmten Wert erreicht,
sowie eine Alterungs-Resetschaltung 43, die ein Resetsignal R
erzeugt, wenn die externe Versorgungsspannung (externe Vcc)
einen Pegel einer vorbestimmten Spannung oder weniger erreicht.
Das von der Alterungs-Resetschaltung 43 bereitgestellte Reset
signal R wird an die Alterungsmodus-Erkennungsschaltung 42 an
gelegt, zum Deaktivieren des Alterungsmodus-Aktivierungssignals
BE.
Die interne Spannungsverminderungsschaltung 2 umfaßt einen
internen Spannungsabsenkungskonverter 22, der eine interne
Spannungsabsenkungsfunktion (Klemmfunktion) zum Erzeugen der
internen Versorgungsspannung (interne Vcc) aus der externen
Versorgungsspannung (externe Vcc) aufweist, sowie eine von der
externen Vcc abhängige Spannungserzeugungsschaltung 21 zum Er
zeugen einer Spannung, die sich in Abhängigkeit von der
externen Versorgungsspannung (externe Vcc) ändert. Die interne
Spannungsverminderungsschaltung reagiert auf das Alterungs
modus-Aktivierungssignal BE mit dem Bereitstellen, als interne
Versogungsspannung (interne Vcc) die unabhängige Spannung über
die von der externen Vcc abhängige Spannungserzeugungsschaltung
21. Das Alterungsmodus-Aktivierungssignal BE in Fig. 2 ist so
gezeigt, daß es nur an die von der externen Vcc abhängige
Spannungsgeneratorschaltung 21 angelegt wird.
Die interne Spannungs-Verminderungsschaltung 2 kann verschie
dene besondere Strukturen aufweisen, die an späterer Stelle" im
Detail beschrieben werden. Kurz kann die Schaltung 2 mit einer
Auswahlschaltung versehen werden sein, die einen Ausgang der
von der externen Vcc abhängigen Spannungs-Generatorschaltung 21
auswählt, entsprechend dem aktiven Alterungsmodus-Aktivie
rungssignals BE, zum Übertragen desselben zur internen Ver
sorgungsleitung 20, und zum Übertragen des Ausgangssignals des
internen Spannungsabsenkungskonverters 22 zur internen Versor
gungsleitung 20, wenn das Alterungsmodus-Aktivierungssignal BE
inaktiv ist. Auch kann die abhängige Spannung, die von der von
der externen Vcc abhängigen Spannungsgeneratorschaltung 21 be
reitgestellt wird, zur internen Versorgungsleitung 20 zusammen
mit einer internen abgesenkten Spannung vom internen Span
nungsabsenkungskonverter 22 übertragen werden, als Reaktion auf
das Alterungsmodus-Aktivierungssignal BE. Ein Betrieb der
Halbleiterspeichervorrichtung aus den Fig. 1 und 2 wird
nachfolgend unter Bezug auf das Betriebspulsdiagramm in Fig. 3
beschrieben.
Die interne Schaltung 3 und die von externer Spannung abhängige
Schaltung 4 aus Fig. 1 arbeiten selbst unabhängig vom Alte
rungsmodusbetrieb. Daher werden nur der Betrieb der Alterungs
modus-Steuerschaltung 1 und der internen Spannungsverminde
rungsschaltung 2 nachfolgend beschrieben.
Wenn die externe Versorgungsspannung (externe Vcc) einen vor
bestimmten Resetpegel VR übersteigt, fällt das Resetsignal R.,
das von der Alterungs-Resetschaltung 43 bereitgestellt wird,
auf "L"-Pegel, und daher wird der Resetzustand der Alterungs
modus-Erkennungsschaltung 42 gelöst. Entsprechend mit diesem
Anstieg des Potentials der externen Versorgungsspannung (ex
terne Vcc) steigt die interne Versorgungsspannung (interne Vcc)
an, die vom internen Spannungsversorgungskonverter 22 an die
interne Versorgungsleitung 20 angelegt wird.
Wenn die externe Versorgungsspannung (externe Vcc) die vorbe
stimmte Referenzspannung V0 übersteigt, wird die interne Ver
sorgungsspannung (interne Vcc) auf der internen Versorgungs
leitung (20), auf diesem Referenzspannungspegel V0 gehal
ten, durch die interne Spannungsabsenkungsumsetzfunktion des
internen Spannungsabsenkungskonverters 22. Jedesmal, wenn die
externe Versorgungsspannung (externe Vcc) sich über den zweiten
Pegel VS und den dritten Pegel VT ändert, erzeugt die externe
Vcc Umschalterkennungsschaltung 41 das Umschalterkennungs
signal. Die externe Vcc-Umschalterkennungsschaltung 41 erkennt
die Tatsache, daß die externe Versorgungsspannung (externe Vcc)
mit einer Amplitude oszilliert, größer als eine Amplitude
zwischen den zweiten und dritten Pegeln VS und VT. Die Alte
rungsmodus-Erkennungsschaltung 42 führt die Befehloperation
entsprechend dem Umschalterkennungssignal durch.
Wenn die externe Versorgungsspannung (externe Vcc) vorbestimmte
Male oszilliert, hebt die Alterungsmodus-Erkennungsschaltung 42
das Alterungsmodus-Aktivierungssignal BE auf "H". Vorzugsweise
wird das Alterungsmodus-Aktivierungssignal BE erzeugt, wenn die
externe Versorgungsspannung (externe Vcc) über den zweiten
Pegel VS herüberreicht. Der Zweck hierin liegt in einer Ver
minderung der Variation, die beim Schalten der internen Ver
sorgungsspannung bewirkt werden kann, durch Erzeugen des Alte
rungsmodus-Aktivierungssignals BE bei einer derartigen Bedin
gung, daß die externe Versorgungsspannung (externe Vcc) sich
auf einem Pegel in der Nähe des vorbestimmten Spannungspegels
(erster Pegel) V0 befindet.
Als Reaktion auf das Alterungsmodus-Aktivierungssignal BE wird
die von der externen Vcc abhängigen Spannungserzeugerschaltung
21 erzeugte Spannung zur internen Versorgungsleitung 20
übertragen. Dadurch ändert sich die interne Versorgungsspannung
(interne Vcc) auf der internen Versorgungsleitung 20
entsprechend mit der externen Versorgungsspannung (externe
Vcc). Wenn die externe Versorgungsspannung (externe Vcc) eine
vorbestimmte Alterungsspannung erreicht, erreicht die interne
Versorgungsspannung ebenfalls eine entsprechende Alterungs
spannung, wodurch die Halbleiterspeichervorrichtung die Alte
rungsoperation durchführt.
Der Alterungsmodus wird beendet, durch Vermindern der externen
Versorgungsspannung (externe Vcc) auf die Resetspannung VR,
oder eine geringere Spannung. Als Reaktion auf die Verminderung
der externen Versorgungsspannung (externe Vcc) auf die Reset
spannung VR oder niedriger, steigt das Resetsignal R, das von
der Alterungs-Resetschaltung 43 angelegt wird, auf "H", wodurch
die Alterungsmodus-Erkennungsschaltung 42 zurückgesetzt wird,
und das Alterungsmodus-Aktivierungssignal BE erreicht den in
aktiven Zustand "L".
Da der Alterungsmodus nur beginnt, wenn die externe Versor
gungsspannung (externe Vcc) vorbestimmte Male mit der vorbe
stimmten Amplitude oder einer höheren Amplitude, wie oben be
schrieben, oszilliert, beginnt der Alterungsmodus nicht während
des Aussonderungstests, bei welchem die externe Versorgungs
spannung (externe Vcc) auf einen höheren Pegel als die normale
Versorgungsspannung gesetzt wird, so daß eine exzessive Bela
stung der interne Schaltung 3 und damit eine Herabsetzung der
Zuverlässigkeit verhindert werden kann.
Da der Alterungsmodus nur durch das Umschalten der externen
Versorgungsspannung (externe Vcc) gestartet wird, werden zu
sätzliche Anschlußbeine zum Setzen des Alterungsmodus nicht
benötigt, und ein besonderer zeitlicher Zusammenhang zwischen
den Signalen /RAS, /CAS sowie /WE ist nicht notwendig, so daß
der Alterungsmodus sicher und einfach nur dann gestartet werden
kann, wenn es notwendig ist. Nachfolgend wird eine besonderer
Aufbau der jeweiligen Schaltungen beschrieben.
Die Fig. 4 ist ein Blockschaltbild mit dem besonderen Aufbau
der in den Fig. 1 und 2 gezeigten Alterungsmodus-Steuer
schaltung. Wie in Fig. 4 gezeigt, enthält die externe Vcc-
Umschalterkennungsschaltung 41 eine externe Vcc-Hochpegel-Er
kennungsschaltung 5, die die externe Versorgungsspannung (ex
terne Vcc) empfängt, zum Erkennen, daß deren Potentialpegel den
dritten Pegel VT übersteigt, eine externe Vcc-Niedrigpegel-
Erkennungsschaltung 6, die erkennt, daß die externe Versor
gungsspannung (externe Vcc) den zweiten Pegel VS übersteigt,
eine Inverterschaltung I1, die ein Erkennungssignal A von der
externen Vcc-Hochpegel-Erkennungsschaltung 5 empfängt, sowie
ein Flip-Flop vom NAND-Typ, das ein Ausgangssignal der Inver
terschaltung I1 sowie ein Erkennungssignal B von der externen
VccNiedrigpegel-Erkennungsschaltung 6 empfängt. Dieses Flip-
Flop umfaßt NAND-Schaltungen N1 und N2. Die NAND-Schaltung N1
umfaßt einen Eingang, der ein Ausgangssignal der Inverter
schaltung I1 empfängt, sowie einen anderen Eingang, der ein
Ausgangssignal der NAND-Schaltung N2 empfängt. Die NAND-Schal
tung N2 weist einen Eingang auf, der das Ausgangssignal B von
der externen Vcc-Niedrigpegel-Erkennungsschaltung 6 empfängt,
sowie einen anderen Eingang, der das Ausgangssignal der NAND-
Schaltung N1 empfängt. Die externe Vcc-Umschalt-Erkennungs
schaltung 41 umfaßt ferner eine Inverterschaltung I2, die das
Ausgangssignal der NAND-Schaltung N2 empfängt. Die Inverter
schaltung I1 erzeugt ein Umschalterkennungssignal C0, das an
zeigt, daß die externe Versorgungsspannung (externe Vcc) über
den zweiten Pegel VS und den dritten Pegel VT oszilliert.
Die Alterungsmodus-Erkennungsschaltung 42 umfaßt n-kaskadierte
Ein-Bit-Binärzähler 8-1, 8-2, . . . 8-n. Das Umschalterkennungs
signal C0 wird an einen Eingang IN der Zählerschaltung 8-1
einer ersten Stufe angelegt. Ein Ausgabesignal Ci, das von
einem Ausgang OUT einer Zählerschaltung bereitgestellt wird,
wird an den Eingang IN der Zählerschaltung der nachfolgenden
Stufe angelegt. Die Zählerschaltung 8-n an der letzten Stufe
erzeugt über seinen Ausgang OUT ein Heraufziehsignal Cn, das
anzeigt, daß die externe Versorgungsspannung (externe Vcc)
vorbestimmte Male über die vorbestimmte Amplitude hinweg umge
schaltet wurde. Die Alterungsmodus-Erkennungsschaltung 42 um
faßt ferner zwei kaskadierte Inverterschaltungen 13 und 14 zum
Empfangen des Signals Cn von der Zählerschaltung 8-n. Die In
verterschaltung I4 erzeugt das Alterungsmodus-Aktivierungssi
gnal BE. Die Zählerschaltungen 8-1, 8-2, . . . 8-n in den n-Stufen
bilden einen asynchronen Zähler und teilen die Eingabesignale,
die von den jeweiligen zuvorliegenden Stufen angelegt werden,
in Hälften.
Die Alterungs-Resetschaltung 43 umfaßt eine externe Vcc-Reset
pegelerkennungsschaltung 7 zum Erkennen, daß die externe Ver
sorgungsspannung (externe Vcc) auf oder unterhalb des Reset
pegels VR absinkt. Das von der externen Vcc-Resetpegelerken
nungsschaltung 7 angelegte Resetsignal R wird an die Resetein
gänge R der Zählerschaltungen 8-1, 8-2, . . . 8-n angelegt, die in
der Alterungsmodus-Erkennungsschaltung 42 enthalten sind. Die
externe Vcc-Hochpegelerkennungsschaltung 5 hebt ihr Ausgangs
signal A auf "H", wenn die externe Versorgungsspannung (externe
Vcc) den dritten Pegel VT übersteigt. Die externe Vcc-Niedrig
pegelerkennungsschaltung 6 hebt ihr Ausgabesignal B auf "H",
wenn die externe Versorgungsspannung (externe Vcc) den zweiten
Pegel VS übersteigt. Die NAND-Schaltungen N1 und N2 und die
Inverterschaltungen I1 und I2 bilden eine Verriegelungsschaltung.
Der Ausgang C0 dieser Verriegelungsschaltung erreicht
"H", wenn das Hochpegel-Erkennungssignal A auf "H" steht (wenn
das Signal A auf "H" steht, ist das Signal B auf "H").
Wenn sich das Niedrigpegel-Erkennungssignal B auf "L" befindet,
befindet sich das Ausgabesignal C0 dieser Verriegelungsschal
tung auf "L". Wenn das Erkennungssignal A auf "L" steht und das
Erkennungssignal B auf "H" steht, ändert sich der Zustand des
Signals C0 nicht und hält den letzten Zustand. Die Zähler
schaltungen 8-1, 8-2, . . . 8-n ändern jeweils den Zustand des
Ausgangs als Reaktion auf das Abfallen des Signals, das an den
Eingang IN angelegt wird. Wenn daher die externe Versorgungs
spannung (externe Vcc) vorbestimmte Male über die zweiten und
dritten Pegel VS und VT oszilliert, wird das Alterungsmodus-
Aktivierungssignal BE erzeugt.
Die Fig. 5 zeigt einen speziellen Aufbau der in Fig. 4 ge
zeigten externen Vcc-Hochpegel-Erkennungsschaltung 5. in Fig.
5 umfaßt die externe Vcc-Hochpegel-Erkennungsschaltung 5 als
Diode verbundene n-Kanal-MOS-Transistoren Q1a, Q2a und Q3a, die
in Reihe zwischen dem Knoten 10, der die externe Versorgungs
spannung (externe Vcc) bereitstellt, und dem Knoten NA verbun
den sind, sowie ein Widerstandselement REa, das einen relativ
großen Widerstand aufweist und zwischen dem Knoten NA und dem
Erdpotential Vss vorgesehen ist. Eine Spannung, die niedriger
als die externe Versorgungsspannung (externe Vcc) um 3 × VTH
ist, erscheint am Knoten NA, wenn alle Transistoren Q1a - Q3a
eingeschaltet sind, unter der Annahme, daß jeder der Transi
storen Q1a - Q3a die Schwellspannung VTH aufweist.
Die externe Vcc-Hochpegel-Erkennungsschaltung 5 umfaßt ferner
eine Inverterschaltung I1a, die die am Knoten NA erscheinende
Spannung A0 empfängt, sowie eine Inverterschaltung I2a, die ein
Ausgangssignal der Inverterschaltung I1a empfängt. Beide In
verterschaltungen I1a und I2a arbeiten unter Benutzung der ex
ternen Versorgungsspannung (externe Vcc) als Betriebsversor
gungsspannung. Die Eingangsschwellspannung der Inverterschal
tung I1a wird so gesetzt, daß sie der Hälfte der externen
Versorgungsspannung (externe Vcc) entspricht. Dies kann er
reicht werden, indem der Hochziehtransistor und der Herab
ziehtransistor mit derselben Größe hergestellt werden. Daher
erreicht das Hochpegel-Erkennungssignal A, das von der Inverterschaltung
I2a bereitgestellt wird, "H" oder "L", abhängig
davon, ob die Spannung A0 des Knotens NA zu dem Zeitpunkt auf
einem Pegel höher oder niedriger als die Hälfte des Pegels der
externen Versorgungsspannung (externe Vcc) steht.
Die Fig. 6 zeigt einen spezifischen Aufbau der externen Vcc-
Niedrigpegel-Erkennungsschaltung 6 aus Fig. 4. In Fig. 6 um
faßt die externe Vcc-Niedrigpegel-Erkennungsschaltung 6 als
Diode verbundene n-Kanal-MOS-Transistoren Q1b und Q2b, die in
Reihe zwischen dem Versorgungsknoten 10 und dem Ausgabeknoten
NB verbunden sind, einen als Diode verbundenen n-Kanal-MOS-
Transistor Q3b, der zwischen dem Knoten NB und dem Erdpotential
vorgesehen ist, ein Widerstandselement REb, das zwischen dem
Knoten NB und dem Erdpotential vorgesehen ist, sowie zwei Inverterschaltungen
I1b und I2b, die die Spannung des Knotens NB
empfangen. Das Widerstandselement REb besitzt einen relativ
großen Widerstand. Daher erscheint eine Spannung, die um 2 x
VTH niedriger als die an den Versorgungsknoten 10 angelegte
externe Versorgungsspannung (externe Vcc) ist, am Knoten NB,
unter der Annahme, daß jeder der Transistoren Q1b und Q2b eine
Schwellspannung VTH aufweist. Die Eingangsschwellspannung der
Inverterschaltung I1b wird auf die Hälfte der externen Versor
gungsspannung (externe Vcc) gesetzt. Daher erreicht das Nie
drigpegel-Erkennungssignal B "H" oder "L", abhängig davon, ob
das Potential B0 des Knotens NB höher oder niedriger als der
Pegel der Hälfte der externen Versorgungsspannung (externe Vcc)
ist.
Die Fig. 7 zeigt den Aufbau der externen Vcc-Resetpegel-Er
kennungsschaltung 7 aus Fig. 4. In Fig. 7 umfaßt die externe
Vcc-Resetpegel-Erkennungsschaltung 7 drei als Diode verbundene
n-Kanal-MOS-Transistoren Q1r, Q2r sowie Q3r und ein Wider
standselement REc, das einen relativ großen Widerstandwert
aufweist. Die Transistoren Q1r-Q3r und das Widerstandselement
REc sind in Reihe zwischen dem Versorgungsknoten 10 und dem
Erdpotential Vss verbunden. Eine Spannung, die niedriger als
die externe Versorgungsspannung (externe Vcc) um die Schwell
spannung VTH des Transistors Q1r ist, erscheint an einem Ver
bindungsknoten NC zwischen den Transistoren Q1r und Q2r. Die
externe Vcc-Resetpegel-Erkennungsschaltung 7 umfaßt ferner eine
Inverterschaltung I1r, die die Spannung dieses Knotens NC in
vertiert und verstärkt. Die Eingangsschwellspannung der Inver
terschaltung I1r wird auf einen Pegel der Hälfte der externen
Versorgungsspannung (externe Vcc) gesetzt.
Die Fig. 8 ist ein Signalpulsdiagramm mit dem Betrieb der Er
kennungsschaltung 5, 6 und 8 aus den Fig. 5 bis 7. Wie in
Fig. 8 gezeigt, erreicht das Resetpegel-Erkennungssignal R
"L", wenn die externe Versorgungsspannung (externe Vcc) einen
Pegel nicht niedriger als den Resetpegel VR erreicht. Das
Niedrigpegel-Erkennungssignal B erreicht "H", wenn die externe
Versorgungsspannung (externe Vcc) einen Pegel nicht niedriger
als den zweiten Pegel VS erreicht. Das Hochpegel-Erkennungs
signal A erreicht "H", wenn die externe Versorgungsspannung
(externe Vcc) einen Pegel nicht niedriger als den dritten Pegel
VC erreicht. Daher erreichen die Erkennungssignale A und B "H",
wenn die Potentiale A0 und B0 der Knoten NA und NB beide einen
Pegel nicht niedriger als die Hälfte der externen Vcc errei
chen. Das Resetpegel-Erkennungssignal R erreicht "L", wenn das
Potential von /R0 (logische Inversion des Signals R) des
Knotens C einen Pegel nicht niedriger als die Hälfte der ex
ternen Vcc erreicht. Daher können der hohe Pegel (dritte
Pegel), niedrige Pegel (zweite Pegel) und der Resetpegel jeder
externen Versorgungsspannung korrekt erkannt werden, und die
Verriegelungsschaltung mit dem Flip-Flop kann das Umschalten
der externen Versorgungsspannung (externe Vcc) erkennen.
Die Fig. 9 zeigt den Aufbau jedem der n-Zählerschaltungen 8-1,
8-2, . . . , und 8-n aus Fig. 4. Die Zählerschaltungen 8-1, 8-2,
. . . und 8-n weisen denselben Aufbau auf.
In Fig. 9 umfaßt der Ein-Bit-Binärzähler 8 einen n-Kanal-MOS-Transistor
Q7c, der das Versorgungspotential Vcc zum Knoten NO1
als Reaktion auf das Resetsignal R überträgt, einen
n-Kanal-MOS-Transistor Q9c, der den Knoten NO3 auf Erdpotential Vss als
Reaktion auf das Resetsignal R entlädt, einen n-Kanal-MOS-Transistor
Q8c, der den Knoten NO2 (Ausgabeknoten) auf das
Erdpotential Vss entlädt, als Reaktion auf das Resetsignal R,
sowie einen n-Kanal-MOS-Transistor Q10c, der den Knoten NO4 auf
das Erdpotential Vss als Reaktion auf das Resetsignal R ent
lädt. Das Versorgungspotential Vcc, das an den Transistor Q7c
angelegt wird, kann die externe Versorgungsspannung (externe
Vcc) oder die interne Versorgungsspannung (interne Vcc) sein.
Da das an den Eingang IN angelegte Signal C0 der Ausgang einer
Schaltung ist, die mit der externen Versorgungsspannung
(externe Vcc) betrieben wird, ist der Zählerbetrieb mit der
externen Versorgungsspannung (externe Vcc) vorzuziehen.
Der Ein-Bit-Binärzähler 8 umfaßt einen n-Kanal-MOS-Transistor
Q1c, der elektrisch die Knoten NO1 und NO2 als Reaktion auf das
an den Eingang IN angelegte Signal verbindet, eine Inverter
schaltung I3c, die das an den Eingang IN angelegte Signal em
pfängt, einen n-Kanal-MOS-Transistor Q5c, der als Reaktion auf
das Potential am Knoten NO3 ein- und ausgeschaltet wird, eine
Kapazität CD1, die zwischen dem Knoten NO3 und dem Erdpotential
Vss angeordnet ist, sowie einen n-Kanal-MOS-Transistor Q2c zum
elektrischen Verbinden des Transistors Q5c mit dem Knoten NO1,
als Reaktion auf das Ausgangssignal der Inverterschaltung I3c.
Der Ein-Bit-Binärzähler 5 umfaßt ferner eine Inverterschaltung
I1c, die das Potential des Knotens NO1 invertiert und ver
stärkt, und dieses zum Knoten NO2 überträgt, wie eine Inver
terschaltung IO2c, die das Signalpotential auf dem Knoten NO2
invertiert und verstärkt und dieses zum Knoten NO1 überträgt.
Die Inverterschaltungen I1c und I2c bilden eine Verriegelungs
schaltung. Der Ein-Bit-Binärzähler 8 umfaßt ferner einen n-Ka
nal-MOS-Transistor Q4c, der elektrisch die Knoten NO2 und NO4
als Reaktion auf das an den Eingang IN angelegte Signal ver
bindet, eine Kapazität CD2, die zwischen dem Knoten NO4 und dem
Erdpotential Vss verbunden ist, einen n-Kanal-MOS-Transistor
Q6c, der ein- und ausgeschaltet wird, als Reaktion auf das Po
tential des Knotens NO4, sowie einen n-Kanal-MOS-Transistor
Q3c, der elektrisch den Knoten NO2 und den Transistor Q6c als
Reaktion auf das Ausgangssignal der Inverterschaltung I3c ver
bindet. Die Transistoren Q5c und Q6c übertragen ein Signal auf
Erdpotentialpegel Vss, wenn die Knoten NO4 und NO3 auf "H"-Pegel
stehen.
Der in Fig. 9 gezeigte Ein-Bit-Binärzähler 8 ist aus den
n-Kanal-MOS-Transistoren Q1c-Q6c, den Inverterschaltungen IC1
und IC2, einem aus den Kapazitäten CD1 und CD2 gebildetem dy
namischen Zähler sowie n-Kanal-MOS-Transistoren Q7c und Q10c
gebildet, zum Zurücksetzen der jeweiligen internen Knoten.
Nachfolgend wird eine Operation der Ein-Bit-Binärzählerschal
tung 8 aus Fig. 9 beschrieben, unter Bezug auf ein Zeitab
laufdiagramm aus Fig. 10, das einen Betrieb der Schaltung
zeigt. Wenn das Resetsignal R sich auf "H" befindet, steht der
Knoten NO1 auf "H", dem Pegel des Versorgungspotentials Vcc,
und die Knoten NO2, NO3 und NO4 werden durch die Transistoren
Q8c, Q9c bzw. Q10c auf das Erdpotential Vss gesetzt. In diesem
Zustand befindet sich der Potentialpegel des Ausgabeknotens OUT
"L".
Zum Zeitpunkt S0 fällt das Resetsignal R auf "L" ab, wodurch
die internen Knoten NO1, NO2, NO3 und NO4 aus dem Resetzustand
gelöst werden. In diesem vom Reset gelösten Zustand befindet
sich der Knoten NO1 auf "H"-Pegel, und die Knoten NO2, NO3 so
wie NO4 befinden sich auf "L"-Pegel.
Zum Zeitpunkt S1 steigt das an den Eingabeknoten IN angelegte
Signal von "L" auf "H". Als Reaktion wird der Transistor Q1c
eingeschaltet, die Kapazität CD1 wird durch die Spannung auf
"H" am Knoten NO1 geladen, und das Potential des Knotens NO3
erreicht "H". Obwohl der Transistor Q4c ebenfalls eingeschaltet
ist, hält der Knoten NO2 den Potentialpegel "L", und der Knoten
NO4 hält den Potentialpegel auf "L". Die Inverterschaltungen
I1c und I2c bilden eine Verriegelungsschaltung, und die Knoten
NO1 und NO2 sind in den Zuständen "H" bzw. "L" verriegelt.
Zu dem Zeitpunkt S2 steigt das an den Eingabeknoten IN ange
legte Signal von "H" auf "L". Daraufals Reaktion werden die
Transistoren Q1c und Q4c ausgeschaltet, und die Transistoren
Q2c und Q3c werden durch den Ausgang der Inverterschaltung I3c
eingeschaltet. Der Knoten NO3 befindet sich auf "H", und der
Transistor Q5c befindet sich im Ein-Zustand. Andererseits be
findet sich der Knoten NO4 auf "L", und der Transistor Q6c
befindet sich im Aus-Zustand. Der Knoten NO1 wird über die
Transistoren Q2c und Q5c auf "L" entladen. Der Knoten NO2 er
reicht "H", durch die Inverterschaltung I1c, und das Ausgangs
potential des Ausgabeknotens OUT erreicht "H".
Zum Zeitpunkt S3 steigt das Signal des Eingabeknotens IN erneut
auf "H". Die Transistoren Q1c und Q4c werden eingeschaltet, und
die Transistoren Q2c und Q3c werden ausgeschaltet. Der Knoten
NO3 ist über den Transistor Q1c mit dem Knoten NO1 verbunden.
Der Knoten NO1 wird auf "L" durch die Inverterschaltung I1c
gehalten. Daher werden die in der Kapazität CD1 gehaltenen La
dungen auf Erdpotential Vss entladen, und der Potentialpegel
des Knotens NO3 fällt auf "L". Währenddessen wird der Knoten
NO2 durch die Inverterschaltung I1c auf "H" gehalten, und der
Knoten NO4 wird über den Transistor Q4C auf "H" geladen.
Zum Zeitpunkt S4 fällt das an den Eingabeknoten IN angelegte
Signal von "H" auf "L". Als Reaktion darauf werden die Tran
sistoren Q1c und Q4c ausgeschaltet und die Transistoren Q2c und
Q3c eingeschaltet. Der Knoten NO3 befindet sich auf "L"-Pegel
und der Knoten NO4 auf "H"-Pegel. Daher wird der Knoten NO2
über die Transistoren Q3c und Q6c entladen, und das Potential
des Knotens NO2 fällt auf "L". Das Potential des Knotens NO2
wird durch die Inverterschaltung I2c invertiert und verstärkt
und zum Knoten NO1 übertragen, so daß das Potential des Knotens
NO1 auf "H" ansteigt. Dadurch fällt das Potential des Ausgabe
knotens OUT von "H" auf "L".
Zum Zeitpunkt S5 steigt das an den Eingabeknoten IN angelegte
Signal erneut von "L" auf "H", so daß die Operation, die zum
Zeitpunkt S1 ausgeführt wurde, entsprechend durchgeführt wird,
und die Potentiale der Knoten NO3 und NO4 ändern sich.
Zum Zeitpunkt S6 fällt das an den Eingabeknoten IN angelegte
Signal von "H" auf "L", so daß die Operation, die zum Zeitpunkt
S2 ausgeführt wurde, entsprechend durchgeführt wird, und das
Potential des Ausgabeknotens OUT steigt auf "H".
Zum Zeitpunkt SR steigt das Resetsignal R auf "H", so daß die
Transistoren Q7c, Q8c, Q9c und Q10c den Knoten NO1 auf den "H"-
Pegel zurücksetzen und die Knoten NO2, NO3 und NO4 auf "L"-
Pegel zurücksetzen, und das Potential des Ausgabeknotens OUT
erreicht ebenfalls "L". Damit tritt die Ein-Bit-Binärzähler
schaltung 8 in den Resetzustand ein.
Wie oben beschrieben ändert sich das Signalpotential des Aus
gabeknotens OUt als Reaktion auf die Änderung von "H" auf "L"
des an den Eingabeknoten IN angelegten Signals.
Nachfolgend wird die gesamte Operation der in Fig. 4 gezeigten
Alterungsmodus-Steuerschaltung unter Bezug auf das Zeitdiagramm
aus Fig. 11 beschrieben. Die Fig. 11 zeigt eine Operation für
den Fall, daß die Anzahl der Zählerschaltungen 8-1, 8-2, . . . 8-n
3 beträgt (n = 3).
Zum Zeitpunkt t0 übersteigt die externe Versorgungsspannung
(externe Vcc) den Resetpegel VR, und das Resetsignal R fällt
auf "L". Zu diesem Zeitpunkt t0 werden die Zählerschaltungen
8-1, 8-2, . . . 8-n, die in der Alterungsmodus-Erkennungsschaltung
42 enthalten sind, aus dem Resetzustand gelöst.
Zum Zeitpunkt t1 übersteigt die externe Versorgungsspannung
(externe Vcc) den zweiten Pegel VS, und das Ausgabesignal B,
das von der externen Vcc-Niedrigpegel-Erkennungsschaltung 6
bereitgestellt wird, steigt von "L" auf "H". Zu diesem Zeit
punkt befindet sich das Hochpegel-Erkennungssignal A immer noch
auf "L". Der Ausgang der in Fig. 4 gezeigten NAND-Schaltung N1
befindet sich auf "L", und damit befindet sich der Ausgang der
NAND-Schaltung N2 auf "H", so daß das Umschalterkennungssignal
C0, das von der Inverterschaltung I2 bereitgestellt wird, immer
noch auf "L" steht. Hier befindet sich der erste Pegel V0 der
internen Versorgungsspannung (interne Vcc), die vom internen
Spannungsabsenkungskonverter 22 erzeugt wird, auf einem Pegel
in der Nähe des zweiten Pegels VS, und, bei dem in Fig. 11
gezeigten Beispiel, ist dieser erste Pegel V0 niedriger als der
zweite Pegel VS. Der erste Pegel V0 kann höher als der zweite
Pegel VS sein. Der erste Pegel V0 muß nur in der Nähe des
zweiten Pegel VS sein.
Zum Zeitpunkt t2 übersteigt die externe Versorgungsspannung
(externe Vcc) den dritten Pegel VT, und das Hochpegel-Erken
nungssignal A, das von der externen Vcc-Hochpegel-Erkennungs
schaltung 5 erzeugt wird, steigt vom "L"-Pegel zum "H"-Pegel.
Als Reaktion darauf erreicht das Ausgabesignal der in Fig. 4
gezeigten NAND-Schaltung N1 "H", der Ausgang der NAND-Schaltung
N2 erreicht "L" und das Ausgangssignal C0 der Inverterschaltung
I2 erreicht "H". Die Zählerschaltungen 8-1, 8-2, . . . 8-n führen
die Hochziehoperation aus, wenn die an ihrer Eingabeknoten IN
angelegten Signale von "H" auf "L" wechseln. Daher bleiben zum
Zeitpunkt t2 die Ausgabesignale C1, C2 und C3 der
Zählerschaltungen 8-1, 8-2, . . . 8-n und das Alterungsmodus-
Aktivierungssignal BE auf "L" (hier wird angenommen, daß die
Anzahl der Zählerschaltungen 3 beträgt).
Zum Zeitpunkt t3 fällt die externe Versorgungsspannung (externe
Vcc) unterhalb des dritten Pegels VT, und das Hochpegel-Erken
nungssignal A fällt von "H" auf "L". Da das Ausgabesignal der
NAND-Schaltung N2 aus Fig. 4 sich in diesem Fall auf "L" be
findet, ändert sich der Zustand des Ausgabesignals C0 der In
verterschaltung I2 nicht.
Zum Zeitpunkt t4 fällt die externe Versorgungsspannung (externe
Vcc) unterhalb des zweiten Pegels VS, und das Niedrigpegel-Er
kennungssignal B ändert sich vom "H"-Pegel zum "L"-Pegel. Zu
diesem Zeitpunkt ändert sich das Ausgabesignal der in Fig. 4
gezeigten NAND-Schaltung N2 von "L" auf "H", und das Signal C0
ändert sich von "H" auf "L".
Als Reaktion auf die Änderung des Signals C0 von "H" auf "L"
ändert sich der Ausgang der Zählerschaltung 8/1 von "L" auf
"H". Zu diesem Zeitpunkt ändern sich die Ausgabesignale C2 und
C3 (BE) der anderen Zählerschaltungen noch nicht.
Wie oben beschrieben, wenn der Spannungspegel der externen
Versorgungsspannung (externe Vcc) sich zwischen einem Span
nungspegel niedriger als dem zweiten Pegel VS und einem Span
nungspegel höher als der dritte Pegel VT ändert, erreicht das
Signal C0 "H", wenn die externe Versorgungsspannung (externe
Vcc) den dritten Pegel VT übersteigt, und es erreicht "L" zu
dem Zeitpunkt, wenn die externe Versorgungsspannung (externe
Vcc) niedriger als der zweite Pegel VS wird. Wenn das Signal C0
sich von "H" auf "L" ändert, führt die erste Zählschaltung 8-1
die Hochziehoperation durch, und ihr Ausgang C1 wechselt.
Die vorhergehende Operation wird wiederholt. Zu Zeitpunkt t5
fällt das Signal CO auf "L", und das Ausgabesignal C1 der
ersten Zählerschaltung 8-1 fällt auf "L", und das Ausgabesignal
C2 der zweiten Zählerschaltung 8-2 steigt auf "H".
Zum Zeitpunkt t6 ändert sich die externe Versorgungsspannung
(externe Vcc) über den zweiten Pegel VS, so daß das Signal C0
auf "L" fällt und das Signal C1 auf "H" steigt.
Zum Zeitpunkt tB ändert sich das Ausgabesignal C1 des Zählers
8-1 von "H" auf "L", und das Ausgabesignal C2 der zweiten Zäh
lerschaltung 8-2 ändert sich von "H" auf "L". Als Reaktion
darauf ändert sich das Ausgabesignal C3 der dritten (letzten
Zählerschaltung 8-3) von "L" auf "H", so daß das Alterungsmo
dus-Aktivierungssignal BE von "L" auf "H" steigt.
In dem Fall, daß die Anzahl der Zählerschaltungen 8-1, . . . 8-n 3
beträgt, beginnt der Alterungsmodus, wenn die externe Versor
gungsspannung (externe Vcc) viermal über den zweiten und
dritten Pegel VS und VT hinweg oszilliert.
In diesem Fall, wie oben beschrieben, durch Erzeugen des Alte
rungsmodus-Aktivierungssignals BE, wenn die externe Versor
gungsspannung (externe Vcc) niedriger als der zweite Pegel VS
wird, kann der Wert der externen Versorgungsspannung (externe
Vcc) so gesetzt werden, daß er im wesentlichen gleich dem Wert
der internen Versorgungsspannung (interne Vcc) ist, die vom
internen Spannungsabsenkungskonverter 22 erzeugt wurde. Dadurch
kann die Variation oder Fluktuation der Operationsbetriebs
spannung, die zu Beginn des Alterungsmodus erzeugt wird, ein
fach unterdrückt werden. Genauer gesagt, wenn der Alterungsmo
dus startet, wenn die externe Versorgungsspannung (externe Vcc)
den niedrigeren Pegel erreicht, gestattet der langsame Anstieg
der externen Versorgungsspannung (externe Vcc), das die interne
Versorgungsspannung (interne Vcc) langsam entsprechend mit der
Änderung der externen Versorgungsspannung (Vcc) ansteigt, so
daß die Schwankung (Variation) der Versorgungsspannung auf der
internen Versorgungsleitung vermindert werden kann und damit
das auf der internen Versorgungsspannung erzeugte Rauschen
verhindert werden kann, womit ein evtl. Fehlfunktion verhindert
wird.
Zum Zeitpunkt tB beginnt der Alterungsmodus, und die interne
Spannungsabsenkungsumsetzfunktion für die interne Versorgungs
spannung (interne Vcc) wird deaktiviert, so daß die interne
Versorgungsspannung (interne Vcc) entsprechend mit der Änderung
der externen Versorgungsspannung (externe Vcc) ansteigt. Die
Fig. 11 zeigt einen Zustand, in welchem die interne Versor
gungsspannung (interne Vcc) der externen Versorgungsspannung
(externe Vcc) entspricht. Bei der in Fig. 11 gezeigten Ope
ration hält die interne Versorgungsspannung (interne Vcc) den
Spannungswert am ersten Pegel V0 zu dem Zeitpunkt, zu dem die
externe Versorgungsspannung (externe Vcc), die von 0 Volt an
gestiegen ist, den ersten Pegel V0 übersteigt. Zum Zeitpunkt tB
wird das Alterungsmodus-Aktivierungssignal BE erzeugt und der
Alterungsmodus beginnt, so daß die interne Versorgungsspannung
(interne Vcc) denselben Spannungswert wie die externe Versor
gungsspannung (externe Vcc) aufweist.
Schließlich, zum Zeitpunkt tR, wird der Spannungspegel der
externen Versorgungsspannung (externe Vcc) niedriger als der
Resetpegel VR, und damit erreicht das Resetsignal R "H", so daß
alle Zählerschaltungen 8-1, . . . 8-n aus Fig. 4 zurückgesetzt
werden. Damit erreicht das Signal C3 und das Alterungsmodus-
Aktivierungssignal BE "L", und die Halbleiterspeichervorrich
tung wird aus dem Alterungsmodus gelöst.
In Fig. 11 ist gezeigt, daß die im Alterungsmodus zur internen
Schaltung übertragene Alterungsspannung niedriger als der
dritte Spannungspegel VT ist. Die Alterungsspannung kann
allerdings auf einen Pegel gesetzt werden, der höher als der
dritte Pegel VT ist, in welchem Fall die Signale A, B und C0
auf "H" ansteigen.
Die Fig. 12 zeigt einen spezifischen Aufbau der internen
Spannungsabsenkungsschaltung. In Fig. 12 umfaßt die von der
externen Vcc abhängige Spannungsgeneratorschaltung 21 eine
Inverterschaltung I5, die das Alterungsmodus-Aktivierungssignal
BE empfängt, sowie einen p-Kanal-MOS-Transistor QP1, der die
externe Versorgungsspannung (externe Vcc) zur internen Versor
gungsleitung 20 als Reaktion auf das Ausgangssignal der In
verterschaltung I5 überträgt. Die herabgestufte Spannung, die
vom internen Spannungsabsenkungskonverter 22 bereitgestellt
wird, wird an die interne Versorgungsleitung 20 angelegt.
Wenn bei dem Aufbau der internen Spannungsabsenkungsschaltung
aus Fig. 12 das Alterungsmodus-Aktivierungssignal BE auf "H"
ansteigt, wird der p-Kanal-MOS-Transistor QP1 eingeschaltet,
und die externe Versorgungsspannung (externe Vcc) wird zur
internen Versorgungsleitung 20 übertragen. Bei dem in Fig. 12
gezeigten Aufbau ist die interne Versorgungsspannung (interne
Vcc), die auf der interne Versorgungsleitung 20 erscheint,
gleich der externen Versorgungsspannung (externe Vcc), im Al
terungsmodus. Wie in Fig. 11 gezeigt, wird das Alterungsmodus-
Aktivierungssignal BE erzeugt, wenn die externe Versor
gungsspannung (externe Vcc) sich über den zweiten Pegel VS
hinweg ändert. Der zweite Pegel VS ist nahe dem ersten Pegel
V0, den der interne Spannungsabsenkungskonverter festhält.
Verglichen mit der in Fig. 21 gezeigten herkömmlichen Methode
kann die Schwankung der Spannung auf der internen Versorgungs
leitung 20 vermindert werden. Daher, durch langsames Anheben
der externen Versorgungsspannung (externe Vcc) vom Pegel nahe
dem ersten Pegels V0 zur beabsichtigten Alterungsspannung
ändert sich die Spannung auf der internen Versorgungsspannung
20 entsprechend mit der Änderung der externen Versorgungs
spannung (externe Vcc), und daher kann die Fehlfunktion, die
durch ein erzeugtes Rauschen bewirkt sein könnte, verhindert
werden.
Die Fig. 13 zeigt einen weiteren Aufbau der internen Span
nungsabsenkungsschaltung. In Fig. 13 umfaßt die von der
externen Vcc abhängige Spannungsgeneratorschaltung 21 einen n-
Kanal-MOS-Transistor Qn1, der die externe Versorgungsspannung
(externe Vcc) zur interne Versorgungsleitung 20 überträgt, als
Reaktion auf das Alterungsmodus-Aktivierungssignal BE. Im Al
terungsmodus befindet sich das Alterungsmodus-Aktivierungs
signal BE auf dem Pegel der externen Versorgungsspannung
(externe Vcc) (die Alterungsmodus-Steuerschaltung arbeitet
unter Benutzung der externen Versorgungsspannung (externe Vcc)
als Betriebsversorgungsspannung). Daher wird eine Spannung, die
um die Schwellspannung des Transistors Qn1 niedriger als die
externe Versorgungsspannung (externe Vcc) ist, zur internen
Versorgungsleitung 20 übertragen. Auch erscheint in diesem Fall
die Spannung, die sich mit der Änderung des Alterungsmodus
ändert, auf der internen Versorgungsleitung 20, und die beab
sichtigte Alterungsspannung kann auf die interne Versorgungs
leitung 20 übertragen werden.
Die Fig. 13B zeigt einen weiteren Aufbau der internen Span
nungsabsenkungsschaltung. Bei den in den Fig. 12 und 13A
gezeigten Aufbauten werden die von dem internen Spannungsab
senkungskonverter 22 bereitgestellte abgestufte Spannung und
die von der externen Versorgungsspannung (externe Vcc) abhän
gige Spannung in einer überlagerten Weise an die interne Ver
sorgungsleitung 20 im Alterungsmodus angelegt. In Fig. 13B
wird nur eine der externen Versorgungsspannung (externe Vcc)
und der vom internen Spannungsabsenkungskonverter 22 erzeugte
abgestufte Spannung zur internen Versorgungsleitung 20 über
tragen, entsprechend dem Alterungsmodus-Aktivierungssignal BE.
Genauer gesagt, es ist die von der externen Vcc abhängige
Spannungsgeneratorschaltung 21 vorgesehen, die die Funktion
eines Schalters hat, zum Schalten seiner Eingänge als Reaktion
auf das Alterungsmodus-Aktivierungssignal BE. Als besonderer
Aufbau der Schaltung 21 kann der z. B. in Fig. 12 gezeigte
Aufbau an einem Ausgang des internen Spannungsabsenkungskon
verters 22 vorgesehen sein, mit einem weiteren p-Kanal-MOS-
Transistor, der an seinem Gate das Alterungsmodus-Aktivie
rungssignal empfängt, zum Durchlassen der internen Vcc. Eine
Multiplexschaltung mit zwei Eingängen und einem Ausgang kann
eingesetzt werden.
Die Fig. 14 zeigt einen weiteren Aufbau der internen Span
nungsabsenkungsschaltung 2. In Fig. 14 umfaßt die interne
Spannungsverminderungsschaltung 2 eine Zwischenspannungs
generatorschaltung 210, die eine Zwischenspannung erzeugt, die
wiederum sich gemäß der externen Versorgungsspannung (externe
Vcc) ändert und niedriger als die externe Versorgungsspannung
(externe Vcc) ist, den interne Spannungsabsenkungskonverter 22
sowie eine Auswahlschaltung 212, die eine aus der von der Zwi
schenspannungsgeneratorschaltung 210 angelegte Zwischenspannung
oder die vom internen Spannungsabsenkungskonverter 22
angelegte herabgestufte Spannung auswählt und diese auf die
interne Versorgungsleitung 20 gemäß dem Alterungsmodus-Akti
vierungssignals BE überträgt. Die Zwischenspannungserzeuger
schaltung 210 und die Auswahlschaltung 212 entsprechen der in
Fig. 2 gezeigten von der externen Vcc abhängigen Spannungs
generatorschaltung 21.
Die Zwischenspannungsgeneratorschaltung 210 umfaßt eine
Schaltung, die eine erste Referenzspannung Vr1 erzeugt, sowie
eine Schaltung, die eine zweite Referenzspannung Vr2 erzeugt.
Die die erste Referenzspannung Vr1 erzeugende Schaltung umfaßt
einen Widerstand R1, der zwischen dem externen Versorgungs
spannungsknoten (externe Vcc) und dem Knoten NO6 vorgesehen
ist, einen als Diode verbundenen n-Kanal-NOS-Transistor Qn2,
der zwischen den Knoten NO6 und NO5 vorgesehen ist, einen n-
Kanal-MOS-Transistor Qn3, der mit einem Gate und einem Kanal
anschluß mit dem Knoten NO5 verbunden ist, sowie einen Wider
stand R2, der zwischen dem anderen Kanalanschluß des
Transistors Qn3 und dem Erdpotential Vss verbunden ist. Die
Transistoren Qn2 und Qn3 wirken jeweils als Diode und bewirken
den Spannungsabfall um die Schwellspannung VTHN, wenn sie
leiten. Die Widerstände R1 und R2 weisen hinreichend große
Widerstandswerte auf. Das Widerstandselement R1 und die Tran
sistor Qn2 sind in Reihe zwischen dem Knoten NO5 und dem Knoten
der externen Versorgungsspannung (externe Vcc) verbunden. Der
Transistor Qn3 und der Widerstand R2 sind in Reihe zwischen dem
Knoten NO5 und dem Erdpotential Vss verbunden. Daher wird eine
Spannung (R2/(R1 + R2)) × Vcc am Knoten NO5 erzeugt, wobei Vcc
die externe Versorgungsspannung (externe Vcc) darstellt. Daher
wird die erste Referenzspannung Vr1, die vom Knoten NO6 be
reitgestellt wird, zu:
Vr1 = R2 × Vcc / (R1 + R2) + VTHN.
Die die zweite Referenzspannung Vr2 erzeugende Schaltung umfaßt
den Widerstand R1 und einen als Diode verbundenen p-Kanal-MOS-
Transistor QP2, die in Reihe zwischen einem Knoten NO7 und dem
Knoten der externen Versorgungsspannung (externe Vcc)
verbunden sind, wie auch einen als Diode verbundenen p-Kanal-
MOS-Transistor QP3 und den Widerstand R2, die in Reihe zwischen
dem Knoten NO7 und dem Erdpotential Vss verbunden sind. Die
Transistoren QP2 und QP3 bewirken jeweils den Spannungsabfall
um die Schwellspannung |VTHP|. In diesem Fall entspricht die
Spannung des Knotens NO7 0 R2 × Vcc /(R1 + R2). Daher wird
eine Spannung Vr2 eines Knotens NO2 zu:
Vr2 = R2 × Vcc /(R1 + R2) - |VTHP|.
Die Zwischenspannungserzeugungsschaltung 210 umfaßt ferner
einen n-Kanal-MOS-Transistor Qn4, der zwischen dem Knoten der
externen Versorgungsspannung (externe Vcc) und einem Knoten NO9
angeordnet ist und an seinem Gate die erste Referenzspannung
Vr1 empfängt, sowie einen p-Kanal-MOS-Transistor OP4, der
zwischen dem Knoten NO9 und dem Erdpotential Vss verbunden ist
und an seinem Gate die zweite Referenzspannung Vr2 empfängt.
Der MOS-Transistor wird leitend und bewirkt einen Stromfluß,
wenn eine Potentialdifferenz der Schwellspannung oder größer
zwischen seinem Source und Gate erzeugt wird. Daher wird der
Transistor Qn4 ausgeschaltet, wenn das Potential des Knotens
NO9 R2 × Vcc /(R1 + R2) übersteigt. Der Transistor QP4 wird
ausgeschaltet, wenn das Potential des Knotens NO9 niedriger als
R2 × Vcc /(R1 + R2) wird. Durch die Funktion der Transistoren
Qn4 und Qp4 wird die Zwischenspannung R2 × Vcc /(R1 + R2)
stabil am Knoten NO9 erzeugt.
Die Auswahlschaltung 212 umfaßt eine Inverterschaltung I6, die
das Alterungsmodus-Aktivierungssignal BE empfängt, n-Kanal-MOS-
Transistoren Qn6 und QP6, die ein CMOS-Übertragungsgatter
bilden, das die durch den internen Spannungsabsenkungskonverter
22 herabkonvertierte Spannung zur internen Versorgungsleitung
20 überträgt, als Reaktion auf das Alterungsmodus-Aktivierungssignal
BE, und das Ausgangssignal der Inverterschaltung
I6, sowie p-Kanal-MOS-Transistoren QP5 und Qn5, die ein CMOS-
Übertragungsgatter bilden, das die von der Zwischenspannung-
Erzeugungsschaltung 210 erzeugte Zwischenspannung zur internen
Versorgungsleitung 20 überträgt, als Reaktion auf das Alte
rungsmodus-Aktivierungssignal BE und das Ausgangssignal der
Inverterschaltung I6. Das Alterungsmodus-Aktivierungssignal BE
wird an die Gates der Transistoren Qn5 und QP6 angelegt, und
der Ausgang der Inverterschaltung I6 wird an die Gates der
Transistoren QP5 und Qn6 angelegt. Der "H" -Pegel des Ausgangs
der Inverterschaltung I6 ist der Pegel der externen Versor
gungsspannung (externe Vcc) .
Bei einem normalen Betrieb (einschließlich des Auswahltests)
befindet sich das Alterungsmodus-Aktivierungssignal BE auf "L".
In diesem Zustand befinden sich die Transistoren Qn5 und QP5 im
Aus-Zustand, und die Transistoren QP6 und Qn6 im Ein-Zustand.
Daher empfängt die interne Versorgungsleitung 20 die herabkon
vertierte Spannung des internen Spannungsabsenkungskonverters
22.
Im Alterungsbetriebsmodus befindet sich das Alterungsmodus-Ak
tivierungssignal BE auf "H", so daß die Transistoren Qn5 und
QP5 sich im Ein-Zustand und die Transistoren QP6 und Qn6 im
Aus-Zustand befinden. Daher empfängt die interne Versorgungs
leitung 20 die Zwischenspannung R2 × Vcc /(R1 + R2), die am
Knoten NO9 erscheint und von der Zwischenspannungsgenerator
schaltung 210 angelegt wird. Bei diesem Alterungsmodus ändert
sich die auf der internen Versorgungsleitung 20 erscheinende
Spannung entsprechend mit der externen Versorgungsspannung
(externe Vcc).
Die Fig. 15 zeigt einen weiteren Aufbau der internen Span
nungsverminderungsschaltung. In Fig. 15 umfaßt die interne
Spannungsverminderungsschaltung 2 den internen Spannungsab
senkungskonverter 22, einen Zwischenspannungsgeneratorkreis 214
sowie eine Selektorschaltung (Auswahlschaltung) 216.
Die Zwischenspannungserzeugungsschaltung 214 umfaßt die Wider
standselemente R1 und R2 zum Erzeugen der ersten Referenzspan
nung Vr1, die als Diode verbundenen n-Kanal-MOS-Transistoren
Qn2 und Qn3, weitere Widerstandselemente R1 und R2 zum Erzeugen
der zweiten Referenzspannung Vr2, die als Diode verbundenen p-
Kanal-MOS-Transistoren QP2 und QP3, den n-Kanal-MOS-Transistor
Qn4 zum Empfangen der ersten Referenzspannung Vr1 an seinem
Gate, den p-Kanal-MOS-Transistor QP4 zum Empfangen der zweiten
Referenzspannung Vr2 an seinem Gate, einen p-Kanal-MOS-Transi
stor QP50, der an seinem Gate das Alterungsmodus-Aktivierungs
signal BE über die Inverterschaltung I6 empfängt und die
externe Versorgungsspannung (externe Vcc) zum Transistor Qn4
überträgt, sowie einen n-Kanal-MOS-Transistor Qn50, der an
seinem Gate das Alterungsmodus-Aktivierungssignal BE empfängt
und das Erdpotential Vss zum Transistor QP4 überträgt. Die
Zwischenspannungsgeneratorschaltung 214 umfaßt eine getaktete
CMOS-Struktur, deren Ausgabezustand durch das Alterungsmodus-
Aktivierungssignal BE gesteuert wird.
Die Auswahlschaltung 216 umfaßt den p-Kanal-MOS-Transistor QP6
und den n-Kanal-MOS-Transistor Qn6, die ein CMOS-Übertragungs
gatter bilden, das das Ausgangssignal des internen Spannungs
absenkungskonverters 22 zur internen Versorgungsleitung 20
überträgt, als Reaktion auf das Alterungsmodus-Aktivierungs
signal BE. Das Alterungsmodus-Aktivierungssignal BE wird an das
Gate des Transistors QP6 angelegt, und das Ausgangssignal der
Inverterschaltung I6 wird an das Gate des Transistors Qn6 an
gelegt.
Wenn das Alterungsmodus-Aktivierungssignal BE sich im "L"-
Zustand befindet, sind beide Transistoren QP50 und Qn50 im Aus-
Zustand, und die Zwischenspannungsgeneratorschaltung 214 wird
daran gehindert, die Zwischenspannung zu erzeugen. In der Aus
wahlschaltung 216 befinden sich beide Transistoren QP6 und Qn6
im Ein-Zustand. Daher wird die herabkonvertierte Spannung vom
internen Spannungsabsenkungskonverter 22 zur internen Versor
gungsleitung 20 übertragen.
Im Alterungsmodus, wenn sich das Alterungsmodus-Aktivierungs
signal BE im "H"-Zustand befindet, sind die Transistoren QP50
und Qn50 im Ein-Zustand, und die Transistoren QP6 und Qn6 sind
im Aus-Zustand. Daher erzeugt die Zwischenspannungserzeugungs
schaltung 214 die vorbestimmte Zwischenspannung und legt diese
an die interne Versorgungsleitung 20 an. Da beide Transistoren
QP6 und Qn6 im Aus-Zustand sind, wird das Ausgangssignal des
internen Spannungsabsenkungskonverters 22 nicht zur internen
Versorgungsleitung 20 übertragen.
Es wurde beschrieben, daß die in Fig. 4 gezeigte Schaltung
unabhängige Schaltungen zum Erkennen des hohen Pegels, des
niedrigen Pegels und des Resetpegels der externen Vcc aufweist,
wie in den Fig. 5, 6 bzw. 7 gezeigt. Allerdings können diese
drei Pegelerkennungsschaltungen in einer Schaltung kombiniert
werden.
Die Fig. 16 zeigt einen weiteren Aufbau der externen Vcc-
Pegelerkennungsschaltung. In Fig. 16 umfaßt die externe Vcc-
Pegelerkennungsschaltung drei als Diode verbundene n-Kanal-MOS-
Transistoren Qn7, Qn8 und Qn9 sowie ein Widerstandselement RE
mit einem großen Widerstand, die in Reihe zwischen dem Knoten
der internen Versorgungsspanung (externe Vcc) 10 und dem Erd
potential Vss verbunden sind. Da das Widerstandselement RE
einen hinreichend großen Widerstand aufweist, bewirken die
Transistoren Qn7, Qn8 und Qn9 jeweils einen Spannungsabfall mit
der Schwellspannung VTH.
Die externe Vcc-Pegelerkennungsschaltung umfaßt ferner eine
Inverterschaltung I7, die ein Signal auf einem Knoten A0
empfängt (Verbindungspunkt zwischen den Transistoren Qn7 und
Qn8), eine Inverterschaltung I8, die das Ausgangssignal der
Inverterschaltung I7 und das externe Vcc-Hochpegel-Erkennungs
signal A erzeugt, eine Inverterschaltung I9, die ein Signal auf
einem Knoten B0 (Verbindungspunkt zwischen Transistoren Qn8 und
Qn9) empfängt, eine Inverterschaltung I10, die ein Ausgangs
signal der Inverterschaltung I9 empfängt und ein externes Vcc-
Niedrigpegel-Erkennungssignal B erzeugt, sowie eine Inverter
schaltung I11, die ein Signal auf einem Knoten /N0 (Verbin
dungspunkt zwischen dem Widerstandselement RE und dem Tran
sistor Qn9) empfängt. Jede der Inverterschaltungen I7, I9 und
I11 weist die logische Eingabeschwellspannung auf, die auf, die
Hälfte der externen Versorgungsspannung (externe Vcc) bestimmt
wird. Bei dem in Fig. 16 gezeigten Aufbau sind der hohe Pegel,
der niedrige Pegel und der Resetpegel in dieser Reihenfolge von
der externen Versorgungsspannung (externe Vcc) um die Schwell
spannung VTH vermindert.
Die externe Vcc-Pegelerkennungsschaltung kann eine beliebige
Anzahl von als Diode verbundenen n-Kanal-MOS-Transistoren an
stelle der drei n-Kanal-MOS-Transistoren aufweisen. In diesem
Fall können die Referenzspannungen A0, B0 und /R0 durch ge
eignete Knoten bereitgestellt werden. Der in Fig. 16 gezeigte
Aufbau der externen Vcc-Pegelerkennungsschaltung kann sicher
die Male des Umschalten der externen Versorgungsspannung (ex
terne Vcc) erkennen.
Die Fig. 17 zeigt einen weiteren Aufbau der externen Vcc-Pe
gelerkennungsschaltung. Die externe Vcc-Pegelerkennungsschal
tung aus Fig. 17 umfaßt drei als Diode verbundene p-Kanal-MOS-
Transistoren QP7, QP8 und QP9 zum Erzeugen der Referenzsignale
A0, B0 und /R0 anstelle der Transistoren Qn7 bis Qn9. Der
andere Aufbau entspricht dem aus Fig. 16. Da jeder der Tran
sistoren QP7, QP8 und QP9 den Spannungsabfall des Absolutwertes
|VTHP| der Schwellspannung bewirkt, können der hohe Pegel, der
niedrige Pegel und der Resetpegel der externen Versor
gungsspannung (externe Vcc) auch in diesem Fall sicher erkannt
werden. Bei dem in Fig. 17 gezeigten Aufbau ist die Anzahl von
als Diode verbundenen P-Kanal-MOS-Transistoren nicht be
schränkt, und auch die Anzahl der Verbindungsknoten zum Be
reitstellen der Referenzsignale A0, B0 und /R0 ist nicht be
schränkt.
Der DRAM (Dynamischer Speicher für wahlfreiem Zugriff) zum Em
pfangen der Signale /RAS, /CAS und /WE wurde in der obigen
Beschreibung der Ausführungsformen beschrieben. Allerdings kann
die Erfindung auf andere Halbleiterspeichervorrichtungen wie
einen SRAM (Statischen RAM) angewendet werden. Die Erfindung
kann auch auf integrierte Halbleiterschaltungsvorrichtungen
angewendet werden, die keine Halbleiterspeichervorrichtungen
sind, soweit diese den internen Spannungsabsenkungskonverter
zum Erhalten der internen Versorgungsspannung aus der externen
Versorgungsspannung (externen Vcc) enthalten.
Bei der obigen Beschreibung wurde der Aufbau diskutiert, bei
welchem die interne Betriebsversorgungsspannung zum Durchführen
des Alterungstests geschaltet wird. Entsprechende Wirkungen wie
bei den obigen Ausführungsformen können nicht nur beim Be
schleunigungstest (Alterungstest) erhalten werden, sondern auch
bei dem Operationsmodus, bei welchem das Anheben (Boosting) der
internen Versorgungsspannung benötigt wird.
Wie oben beschrieben wird bei der Erfindung die interne Be
triebsversorgungsspannung entsprechend mit der externen Ver
sorgungsspannung (externe Vcc) geändert, durch eine vorbe
stimmte Anzahl von Umschaltvorgängen der externen Versorgungs
spannung (externe Vcc) mit der Amplitude des vorbestimmten
Wertes oder höher. Daher kann die interne Operationsversor
gungsspannung sicher nur dann angehoben werden, wenn dies be
nötigt ist, d. h. beim beabsichtigten Alterungsmodus, so daß
eine exzessive Belastung nicht auf die internen Schaltungen
ausgeübt wird, und damit eine Verschlechterung der Zuverläs
sigkeit der integrierten Halbleiterschaltungsvorrichtung ver
hindert werden kann. Da die interne Versorgungsspannung ent
sprechend mit der externen Versorgungsspannung nur durch das
Umschalten der externen Versorgungsspannung angehoben wird, ist
es nicht nötig, ein zusätzliches Anschlußbein für einen beson
deren Operationsmodus, wie den Alterungsmodus, vorzusehen, und
auch eine besondere zeitliche Ablaufbedingung von extern ange
legten Steuersignalen ist nicht benötigt, so daß es nicht not
wendig ist, unnötige Zeitablaufbedingungen für die integrierte
Halbleiterschaltungsvorrichtung zu schaffen.
Claims (15)
1. Integrierte Halbleiterschaltungsvorrichtung mit einer
Schaltung, die eine an eine interne Versorgungsleitung (20)
angelegte Spannung als Betriebsversorgungsspannung benutzt, mit
einer internen Herabkonvertierungsvorrichtung (22) zum Erzeugen
einer internen Versorgungsspannung aus einer ersten Versor
gungsspannung, die an einen Versorgungsknoten (10) angelegt
wird, wobei die interne Herabkonvertierungsvorrichtung eine
Vorrichtung zum Erzeugen einer Spannung auf einem vorbestimmten
ersten Pegel als interne Versorgungsspannung aufweist, wenn die
erste Versorgungsspannung nicht niedriger als der erste Pegel
ist,
einer Spannungserzeugungsvorrichtung (10; 21; 210; 214) zum Erzeugen einer Spannung, die sich mit der ersten Versorgungs spannung ändert;
einer Bestimmungsvorrichtung (40, 41) zum Bestimmen, ob die erste Versorgungsspannung vorbestimmte Male über einen zweiten Pegel und einen dritten Pegel hinweg oszilliert, und
einer internen Versorgungsspannungs-Änderungsvorrichtung (QP1; Qn1; 21; Qn5, Qp5, Qp6, Qn6; Qp6, Qn6, Qp50, Qn50) zum Ändern der Spannung auf der internen Versorgungsleitung (20) auf die von der Spannungserzeugungsvorrichtung empfangene Spannung, als Reaktion auf ein Erkennungssignal, das die vorbestimmten Male des Oszillierens anzeigt und von der Bestimmungsvorrichtung (40, 41) bereitgestellt wird.
einer Spannungserzeugungsvorrichtung (10; 21; 210; 214) zum Erzeugen einer Spannung, die sich mit der ersten Versorgungs spannung ändert;
einer Bestimmungsvorrichtung (40, 41) zum Bestimmen, ob die erste Versorgungsspannung vorbestimmte Male über einen zweiten Pegel und einen dritten Pegel hinweg oszilliert, und
einer internen Versorgungsspannungs-Änderungsvorrichtung (QP1; Qn1; 21; Qn5, Qp5, Qp6, Qn6; Qp6, Qn6, Qp50, Qn50) zum Ändern der Spannung auf der internen Versorgungsleitung (20) auf die von der Spannungserzeugungsvorrichtung empfangene Spannung, als Reaktion auf ein Erkennungssignal, das die vorbestimmten Male des Oszillierens anzeigt und von der Bestimmungsvorrichtung (40, 41) bereitgestellt wird.
2. Integrierte Halbleiterschaltungsvorrichtung nach Anspruch 1,
dadurch gekennzeichnet, daß
die interne Versorgungsspannungs-Änderungsvorrichtung eine
Vorrichtung (Qp1, Qn1; 21; Qp5, Qn5, Qp5, Qn6; Qp6, Qn6, Qp50,
Qn50) aufweist′ zum Übertragen der internen Versorgungsspannung,
die von der internen Herabkonvertierungsvorrichtung angelegt
wurde, zusammen mit der von der Spannungserzeugungsvorrichtung
bereitgestellten Spannung, in einer überlagerten Weise auf die
interne Versorgungsleitung.
3. Integrierte Halbleiterschaltungsvorrichtung nach Anspruch 1,
dadurch gekennzeichnet, daß
die interne Versorgungsspannungs-Änderungsvorrichtung eine
Vorrichtung (21; Qn5, Qp5, Qp6, Qn6; Qp6, Qn6, Qp50, Qp50)
umfaßt, zum Übertragen der von der Spannungserzeugungsvorrich
tung bereitgestellten Spannung, anstelle der von der internen
Herabkonvertierungsvorrichtung (22) bereitgestellten internen
Versorgungsspannung, auf die interne Versorgungsleitung (20).
4. Integrierte Halbleiterschaltungsvorrichtung nach einem der
Ansprüche 1 bis 3, dadurch gekennzeichnet, daß
der zweite Pegel ein Pegel in der Nähe des ersten Pegels ist und
die Bestimmungsvorrichtung (40, 41) eine Vorrichtung (6, N1, N2, I2, 8/1 bis 8/n, I1, I4) aufweist, zum Erzeugen des Er kennungssignals, das die vorbestimmten Male des Oszillierens anzeigt, wenn die erste Versorgungsspannung sich über den zweiten Pegel ändert.
der zweite Pegel ein Pegel in der Nähe des ersten Pegels ist und
die Bestimmungsvorrichtung (40, 41) eine Vorrichtung (6, N1, N2, I2, 8/1 bis 8/n, I1, I4) aufweist, zum Erzeugen des Er kennungssignals, das die vorbestimmten Male des Oszillierens anzeigt, wenn die erste Versorgungsspannung sich über den zweiten Pegel ändert.
5. Integrierte Halbleiterschaltungsvorrichtung nach einem der
Ansprüche 1 bis 4, dadurch gekennzeichnet, daß
die Spannungserzeugungsvorrichtung (21; 210; 214)
eine Zwischenspannungs-Erzeugungsvorrichtung umfaßt, zum Er
zeugen einer Zwischenspannung, die sich mit der ersten Versor
gungsspannung ändert und sich auf einem Pegel befindet, der
niedriger als der der ersten Versorgungsspannung ist.
6. Integrierte Halbleiterschaltungsvorrichtung nach einem der
Ansprüche 1 bis 5, dadurch gekennzeichnet, daß
die Spannungserzeugungsvorrichtung (10, 21; 210; 214) eine Vorrichtung (10) aufweist, zum Empfangen und Übertragen der ersten Versorgungsspannung, und
die interne Versorgungsspannungs-Änderungsvorrichtung (Qp1; Qn1; 21; Qn5, Qp5, Qp6, Qn6; Qp6, Qn6) eine Vorrichtung (Qp1) aufweist, die auf das Erkennungssignal reagiert, zum Über tragen der ersten von der Spannungserzeugungsvorrichtung er zeugten Versorgungsspannung auf die interne Versorgungsleitung (20).
die Spannungserzeugungsvorrichtung (10, 21; 210; 214) eine Vorrichtung (10) aufweist, zum Empfangen und Übertragen der ersten Versorgungsspannung, und
die interne Versorgungsspannungs-Änderungsvorrichtung (Qp1; Qn1; 21; Qn5, Qp5, Qp6, Qn6; Qp6, Qn6) eine Vorrichtung (Qp1) aufweist, die auf das Erkennungssignal reagiert, zum Über tragen der ersten von der Spannungserzeugungsvorrichtung er zeugten Versorgungsspannung auf die interne Versorgungsleitung (20).
7. Integrierte Halbleiterschaltungsvorrichtung nach Anspruch 1,
dadurch gekennzeichnet, daß
die Spannungserzeugungsvorrichtung (10; 21; 210; 214) eine Vorrichtung (10) aufweist, zum Empfangen und Übertragen der ersten Versorgungsspannung, und
die interne Versorgungsspannungs-Änderungsvorrichtung (Qp1, Qn1; 21; QN5, Qp5, QP6, Qn6; Qp6, Qn6) eine Vorrichtung (Qn1) aufweist, die auf das Erkennungssignal reagiert, zum Übertragen der ersten Versorgungsspannung der Spannungserzeu gungsvorrichtung abzüglich eines vorbestimmten Konstantspan nungswerts auf die interne Versorgungsleitung (20).
die Spannungserzeugungsvorrichtung (10; 21; 210; 214) eine Vorrichtung (10) aufweist, zum Empfangen und Übertragen der ersten Versorgungsspannung, und
die interne Versorgungsspannungs-Änderungsvorrichtung (Qp1, Qn1; 21; QN5, Qp5, QP6, Qn6; Qp6, Qn6) eine Vorrichtung (Qn1) aufweist, die auf das Erkennungssignal reagiert, zum Übertragen der ersten Versorgungsspannung der Spannungserzeu gungsvorrichtung abzüglich eines vorbestimmten Konstantspan nungswerts auf die interne Versorgungsleitung (20).
8. Integrierte Halbleiterschaltungsvorrichtung nach Anspruch 7,
dadurch gekennzeichnet, daß
die Bestimmungsvorrichtung (40, 41) unter Benutzung der ersten Versorgungsspannung als Betriebsversorgungsspannung arbeitet und das Erkennungssignal sich im aktivierten Zustand auf dem Pegel der ersten Versorgungsspannung befindet, und
die interne Versorgungsspannungs-Änderungsvorrichtung (Qp1, Qn1; 21; Qn5, Qp5, Qp6, Qn6; Qp6, Qn6) einen Feldeffekttran sistor (Qn1) aufweist, der an seinem Gate das Erkennungssignal empfängt, dessen einer Kanalanschluß mit der Spannungserzeu gungsvorrichtung verbunden ist und dessen anderer Kanalanschluß mit der internen Versorgungsleitung verbunden ist.
die Bestimmungsvorrichtung (40, 41) unter Benutzung der ersten Versorgungsspannung als Betriebsversorgungsspannung arbeitet und das Erkennungssignal sich im aktivierten Zustand auf dem Pegel der ersten Versorgungsspannung befindet, und
die interne Versorgungsspannungs-Änderungsvorrichtung (Qp1, Qn1; 21; Qn5, Qp5, Qp6, Qn6; Qp6, Qn6) einen Feldeffekttran sistor (Qn1) aufweist, der an seinem Gate das Erkennungssignal empfängt, dessen einer Kanalanschluß mit der Spannungserzeu gungsvorrichtung verbunden ist und dessen anderer Kanalanschluß mit der internen Versorgungsleitung verbunden ist.
9. Integrierte Halbleiterschaltungsvorrichtung nach einem der
Ansprüche 1 bis 8, dadurch gekennzeichnet, daß
die Bestimmungsvorrichtung (40, 41) eine erste Erkennungsvor richtung (5; Qn7, Qn8, Qn9, RE, I7, I8; Qp7, Qp8, Qp9, I7, I8, RE) aufweist, zum Erkennen, daß die erste Versorgungsspannung den dritten Pegel übersteigt,
eine zweite Erkennungsvorrichtung (6; QN7, Qn8, QN9, RE, I9, RE, I9, I10; Qp7, Qp8, QP9, I9, I10, RE) aufweist, zum Erken nen, daß die erste Versorgungsspannung den zweiten Pegel übersteigt,
eine dritte Erkennungsvorrichtung (I1, N1, N2, I2) aufweist, die auf die ersten und zweiten Erkennungsvorrichtungen rea giert, zum Erkennen, wenn sich die erste Versorgungsspannung von einem Spannungspegel höher als der dritte Pegel auf einen Spannungspegel niedriger als der zweite Pegel ändert, und
eine Zählvorrichtung (8-1 bis 8-n, I3, I4) aufweist, zum Zählen eines Signals, das das Erkennen der dritten Erkennungs vorrichtung anzeigt, und zum Erzeugen des Erkennungssignals, wenn der Zählwert einen Wert gleich der vorbestimmten Anzahl erreicht.
die Bestimmungsvorrichtung (40, 41) eine erste Erkennungsvor richtung (5; Qn7, Qn8, Qn9, RE, I7, I8; Qp7, Qp8, Qp9, I7, I8, RE) aufweist, zum Erkennen, daß die erste Versorgungsspannung den dritten Pegel übersteigt,
eine zweite Erkennungsvorrichtung (6; QN7, Qn8, QN9, RE, I9, RE, I9, I10; Qp7, Qp8, QP9, I9, I10, RE) aufweist, zum Erken nen, daß die erste Versorgungsspannung den zweiten Pegel übersteigt,
eine dritte Erkennungsvorrichtung (I1, N1, N2, I2) aufweist, die auf die ersten und zweiten Erkennungsvorrichtungen rea giert, zum Erkennen, wenn sich die erste Versorgungsspannung von einem Spannungspegel höher als der dritte Pegel auf einen Spannungspegel niedriger als der zweite Pegel ändert, und
eine Zählvorrichtung (8-1 bis 8-n, I3, I4) aufweist, zum Zählen eines Signals, das das Erkennen der dritten Erkennungs vorrichtung anzeigt, und zum Erzeugen des Erkennungssignals, wenn der Zählwert einen Wert gleich der vorbestimmten Anzahl erreicht.
10. Integrierte Halbleiterschaltungsvorrichtung nach Anspruch
5, dadurch gekennzeichnet, daß
die Zwischenspannungserzeugungsvorrichtung einen ersten Pfad (R1, Qn2, Qn3, R2) aufweist, der zwischen der ersten Versorgungsspannung und einer weiteren Versorgungsspan nung verbunden ist, zum Erzeugen einer ersten Referenzspannung auf dem Pegel der Zwischenspannung zuzüglich einer ersten Schwellspannung,
einen zweiten Pfad (R1, Qp2, Qp3, R2) aufweist, der zwischen der ersten Versorgungsspannung und einer weiteren Versorgungs spannung verbunden ist, zum Erzeugen einer zweiten Referenz spannung auf einem Pegel der Zwischenspannung abzüglich einer zweiten Schwellspannung,
einen Ausgabeknoten (N09) aufweist, der mit der internen Ver sorgungsspannungs-Änderungsvorrichtung (Qn5 , Qp5) verbunden ist,
einen ersten Feldeffekttransistor (Qn4) aufweist, der mit einem Kanalanschluß zum Empfangen der ersten Versorgungsspannung verbunden ist, mit seinem Gate zum Empfangen der ersten Refe renzspannung verbunden ist und mit seinem weiteren Kanalan schluß mit dem Ausgabeknoten verbunden ist, und
einen zweiten Feldeffekttransistor (Qp4) aufweist, der mit einem Kanalanschluß zum Empfangen der weiteren Versorgungs spannung verbunden ist, an seinem Gate die zweite Referenz spannung empfängt und mit seinem weiterem Kanalanschluß mit dem Ausgabeknoten verbunden ist,
wobei die erste Schwellspannung einer Schwellspannung des ersten Feldeffekttransistors entspricht und die zweite Schwellspannung einer Schwellspannung des zweiten Feldeffekt transistors entspricht.
die Zwischenspannungserzeugungsvorrichtung einen ersten Pfad (R1, Qn2, Qn3, R2) aufweist, der zwischen der ersten Versorgungsspannung und einer weiteren Versorgungsspan nung verbunden ist, zum Erzeugen einer ersten Referenzspannung auf dem Pegel der Zwischenspannung zuzüglich einer ersten Schwellspannung,
einen zweiten Pfad (R1, Qp2, Qp3, R2) aufweist, der zwischen der ersten Versorgungsspannung und einer weiteren Versorgungs spannung verbunden ist, zum Erzeugen einer zweiten Referenz spannung auf einem Pegel der Zwischenspannung abzüglich einer zweiten Schwellspannung,
einen Ausgabeknoten (N09) aufweist, der mit der internen Ver sorgungsspannungs-Änderungsvorrichtung (Qn5 , Qp5) verbunden ist,
einen ersten Feldeffekttransistor (Qn4) aufweist, der mit einem Kanalanschluß zum Empfangen der ersten Versorgungsspannung verbunden ist, mit seinem Gate zum Empfangen der ersten Refe renzspannung verbunden ist und mit seinem weiteren Kanalan schluß mit dem Ausgabeknoten verbunden ist, und
einen zweiten Feldeffekttransistor (Qp4) aufweist, der mit einem Kanalanschluß zum Empfangen der weiteren Versorgungs spannung verbunden ist, an seinem Gate die zweite Referenz spannung empfängt und mit seinem weiterem Kanalanschluß mit dem Ausgabeknoten verbunden ist,
wobei die erste Schwellspannung einer Schwellspannung des ersten Feldeffekttransistors entspricht und die zweite Schwellspannung einer Schwellspannung des zweiten Feldeffekt transistors entspricht.
11. Integrierte Halbleiterschaltungsvorrichtung nach Anspruch
10, dadurch gekennzeichnet, daß
der erste Feldeffekttransistor einen n-Kanal-MOS-Feldeffekt transistor aufweist, mit einer Schwellspannung gleich der ersten Schwellspannung, und
der zweite Feldeffekttransistor einen p-Kanal-Feldeffekttran sistor aufweist, mit einer Schwellspannung gleich dem Absolut wert der zweiten Schwellspannung.
der erste Feldeffekttransistor einen n-Kanal-MOS-Feldeffekt transistor aufweist, mit einer Schwellspannung gleich der ersten Schwellspannung, und
der zweite Feldeffekttransistor einen p-Kanal-Feldeffekttran sistor aufweist, mit einer Schwellspannung gleich dem Absolut wert der zweiten Schwellspannung.
12. Integrierte Halbleiterschaltungsvorrichtung nach Anspruch
10 oder 11, dadurch gekennzeichnet, daß
die interne Versorgungsspannungs-Änderungsvorrichtung (Qp6, Qn6, Qp50, Q50)
eine Vorrichtung (Qp50, Qp60) aufweist, die auf die Erken nungsvorrichtung reagiert, zum Verbinden von jedem der Kanal anschlüsse des ersten und zweiten Feldeffekttransistors (Qn4, Qp4) mit der ersten Versorgungsspannung und der weiteren Ver sorgungsspannung, und
eine Vorrichtung (Qp6, Qn6) aufweist, die auf das Erkennungs signal reagiert, zum Isolieren der internen Herabkonvertie rungsvorrichtung von der internen Versorgungsleitung (20).
die interne Versorgungsspannungs-Änderungsvorrichtung (Qp6, Qn6, Qp50, Q50)
eine Vorrichtung (Qp50, Qp60) aufweist, die auf die Erken nungsvorrichtung reagiert, zum Verbinden von jedem der Kanal anschlüsse des ersten und zweiten Feldeffekttransistors (Qn4, Qp4) mit der ersten Versorgungsspannung und der weiteren Ver sorgungsspannung, und
eine Vorrichtung (Qp6, Qn6) aufweist, die auf das Erkennungs signal reagiert, zum Isolieren der internen Herabkonvertie rungsvorrichtung von der internen Versorgungsleitung (20).
13. Integrierte Halbleiterschaltungsvorrichtung nach einem der
Ansprüche 1 bis 12, gekennzeichnet durch
eine Resetvorrichtung (43) zum Erkennen, daß sich die erste
Versorgungsspannung auf einen Pegel unterhalb einer vorbe
stimmten Resetspannung befindet, zum Zurücksetzen der Bestim
mungsvorrichtung (40, 41) und der internen Versorgungsspan
nungs-Änderungsvorrichtung (Qp1, Qn1, 21, Qn5, Qp5, Qp6, Qn6;
Qp6, Qn6, Qp50, Qn50).
14. Integrierte Halbleiterschaltungsvorrichtung nach Anspruch
9, dadurch gekennzeichnet, daß
die Zählvorrichtung (8-1 bis 8-n) n-kaskadierte Binärzähler (8) umfaßt, wobei n eine ganze Zahl ist, und wobei jeder Binärzäh ler (8)
einen ersten Inverter (I1C) aufweist, zum Invertieren und Übertragen eines Signals auf einem ersten Knoten (NO1) zu einen Ausgabeknoten (NO2),
einen zweiten Inverter (I2C) aufweist, zum Invertieren und Übertragen eines Signals auf dem Ausgabeknoten zum ersten Knoten,
eine erste Kapazität (CD1) aufweist, die mit einer Elektrode mit einem zweiten Knoten (NO3) verbunden ist,
einen ersten Schalttransistor (Q1C) aufweist, der auf ein an einem Eingabeknoten empfangenes Eingabesignal reagiert, zum Verbinden des ersten Knotens mit dem zweiten Knoten,
einen zweiten Schalttransistor (Q5c) aufweist, der auf ein Potentialsignal auf dem zweiten Knoten reagiert, zum Übertragen eines anderen Betriebsversorgungspotentials, das in seinem Logikpegel bezüglich der ersten Versorgungsspannung invertiert ist,
einen dritten Schalttransistor (Q2c) aufweist, der auf das Eingabesignal reagiert, zum Verbinden des ersten Knotens zum Empfangen des anderen Betriebsversorgungspotentials vom zweiten Schalttransistor, wobei der erste und der dritte Schalt transistor komplementär zueinander arbeiten,
eine zweite Kapazität (CD2) aufweist, die mit einer Elektrode mit einem dritten Knoten (NO4) verbunden ist,
einen vierten Schalttransistor (Q4c) aufweist, der auf das Eingabesignal reagiert, zum Verbinden des Ausgabeknotens mit den dritten Knoten,
einen fünften Schalttransistor (Q6c) aufweist, der auf ein Potentialsignal auf dem dritten Knoten reagiert, zum Übertragen des anderen Betriebsversorgungspotentials, und
einen sechsten Schalttransistor (Q3c) aufweist, der auf das Eingabesignal reagiert, zum Übertragen des anderen Betriebs versorgungspotentials, das vom fünften Schalttransistor em pfangen wurde, zum Ausgabeknoten, wobei der sechste Schalt transistor komplementär zum ersten und vierten Schalttransistor arbeitet.
die Zählvorrichtung (8-1 bis 8-n) n-kaskadierte Binärzähler (8) umfaßt, wobei n eine ganze Zahl ist, und wobei jeder Binärzäh ler (8)
einen ersten Inverter (I1C) aufweist, zum Invertieren und Übertragen eines Signals auf einem ersten Knoten (NO1) zu einen Ausgabeknoten (NO2),
einen zweiten Inverter (I2C) aufweist, zum Invertieren und Übertragen eines Signals auf dem Ausgabeknoten zum ersten Knoten,
eine erste Kapazität (CD1) aufweist, die mit einer Elektrode mit einem zweiten Knoten (NO3) verbunden ist,
einen ersten Schalttransistor (Q1C) aufweist, der auf ein an einem Eingabeknoten empfangenes Eingabesignal reagiert, zum Verbinden des ersten Knotens mit dem zweiten Knoten,
einen zweiten Schalttransistor (Q5c) aufweist, der auf ein Potentialsignal auf dem zweiten Knoten reagiert, zum Übertragen eines anderen Betriebsversorgungspotentials, das in seinem Logikpegel bezüglich der ersten Versorgungsspannung invertiert ist,
einen dritten Schalttransistor (Q2c) aufweist, der auf das Eingabesignal reagiert, zum Verbinden des ersten Knotens zum Empfangen des anderen Betriebsversorgungspotentials vom zweiten Schalttransistor, wobei der erste und der dritte Schalt transistor komplementär zueinander arbeiten,
eine zweite Kapazität (CD2) aufweist, die mit einer Elektrode mit einem dritten Knoten (NO4) verbunden ist,
einen vierten Schalttransistor (Q4c) aufweist, der auf das Eingabesignal reagiert, zum Verbinden des Ausgabeknotens mit den dritten Knoten,
einen fünften Schalttransistor (Q6c) aufweist, der auf ein Potentialsignal auf dem dritten Knoten reagiert, zum Übertragen des anderen Betriebsversorgungspotentials, und
einen sechsten Schalttransistor (Q3c) aufweist, der auf das Eingabesignal reagiert, zum Übertragen des anderen Betriebs versorgungspotentials, das vom fünften Schalttransistor em pfangen wurde, zum Ausgabeknoten, wobei der sechste Schalt transistor komplementär zum ersten und vierten Schalttransistor arbeitet.
15. Verfahren zum Durchführen eines Beschleunigungstests mit
einer integrierten Halbleiterschaltungsvorrichtung, die einen
internen Spannungsherabsenkungskonverter zum Herabkonvertieren
einer externen Versorgungsspannung in eine interne Versor
gungsspannung aufweist, mit den Schritten:
Oszillieren der externen Versorgungsspannung mit einer Amplitude, die größer als eine vorbestimmte Amplitude ist,
Erkennen daß die externe Versorgungsspannung eine vorbestimmte Anzahl von Malen mit einer Amplitude größer als die vorbe stimmte Anzahl von Malen oszilliert wird,
übertragen einer Spannung, die sich mit der externen Versor gungsspannung ändert, auf eine interne Versorgungsleitung, die sonst die interne Versorgungsspannung empfängt, und
Anheben der Spannung auf der internen Versorgungsleitung auf eine vorbestimmte Spannung, die höher als die interne Span nungsversorgung ist.
Oszillieren der externen Versorgungsspannung mit einer Amplitude, die größer als eine vorbestimmte Amplitude ist,
Erkennen daß die externe Versorgungsspannung eine vorbestimmte Anzahl von Malen mit einer Amplitude größer als die vorbe stimmte Anzahl von Malen oszilliert wird,
übertragen einer Spannung, die sich mit der externen Versor gungsspannung ändert, auf eine interne Versorgungsleitung, die sonst die interne Versorgungsspannung empfängt, und
Anheben der Spannung auf der internen Versorgungsleitung auf eine vorbestimmte Spannung, die höher als die interne Span nungsversorgung ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4120455A JPH05314769A (ja) | 1992-05-13 | 1992-05-13 | 半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4244555A1 true DE4244555A1 (de) | 1993-11-18 |
DE4244555C2 DE4244555C2 (de) | 1997-05-28 |
Family
ID=14786607
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4244555A Expired - Fee Related DE4244555C2 (de) | 1992-05-13 | 1992-12-31 | Integrierte Halbleiterschaltungsvorrichtung und Verfahren zum Durchführen eines Beschleunigungstests ("burn-in") |
Country Status (5)
Country | Link |
---|---|
US (1) | US5451896A (de) |
JP (1) | JPH05314769A (de) |
KR (1) | KR960009400B1 (de) |
DE (1) | DE4244555C2 (de) |
IT (1) | IT1272161B (de) |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08101260A (ja) * | 1994-09-30 | 1996-04-16 | Mitsubishi Electric Corp | 半導体装置 |
US5541551A (en) * | 1994-12-23 | 1996-07-30 | Advinced Micro Devices, Inc. | Analog voltage reference generator system |
KR0165386B1 (ko) * | 1995-04-24 | 1999-02-01 | 김광호 | 반도체장치의 내부 승압회로 |
US6416714B1 (en) | 1995-04-25 | 2002-07-09 | Discovery Partners International, Inc. | Remotely programmable matrices with memories |
US6329139B1 (en) | 1995-04-25 | 2001-12-11 | Discovery Partners International | Automated sorting system for matrices with memory |
US6017496A (en) | 1995-06-07 | 2000-01-25 | Irori | Matrices with memories and uses thereof |
US5751629A (en) | 1995-04-25 | 1998-05-12 | Irori | Remotely programmable matrices with memories |
US6331273B1 (en) | 1995-04-25 | 2001-12-18 | Discovery Partners International | Remotely programmable matrices with memories |
US5874214A (en) | 1995-04-25 | 1999-02-23 | Irori | Remotely programmable matrices with memories |
US5719524A (en) * | 1995-10-11 | 1998-02-17 | Telcom Semiconductor, Inc. | Circuit having an input terminal for controlling two functions |
KR0167261B1 (ko) * | 1995-10-19 | 1999-04-15 | 문정환 | 전원공급 제어회로 |
JP2885187B2 (ja) * | 1996-05-17 | 1999-04-19 | 日本電気株式会社 | 半導体記憶装置 |
US6198339B1 (en) * | 1996-09-17 | 2001-03-06 | International Business Machines Corporation | CVF current reference with standby mode |
KR100197998B1 (ko) * | 1996-10-22 | 1999-06-15 | 김영환 | 반도체 장치의 저소비 전력 입력 버퍼 |
JP3963990B2 (ja) * | 1997-01-07 | 2007-08-22 | 株式会社ルネサステクノロジ | 内部電源電圧発生回路 |
JP3022815B2 (ja) * | 1997-07-24 | 2000-03-21 | 日本電気アイシーマイコンシステム株式会社 | 中間電位生成回路 |
US6023176A (en) * | 1998-03-27 | 2000-02-08 | Cypress Semiconductor Corp. | Input buffer |
JP2001035199A (ja) * | 1999-07-26 | 2001-02-09 | Mitsubishi Electric Corp | 半導体装置 |
US6515934B2 (en) | 1999-07-26 | 2003-02-04 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device including internal potential generating circuit allowing tuning in short period of time and reduction of chip area |
JP2003022697A (ja) | 2001-07-06 | 2003-01-24 | Mitsubishi Electric Corp | 半導体集積回路装置 |
JP3927788B2 (ja) * | 2001-11-01 | 2007-06-13 | 株式会社ルネサステクノロジ | 半導体装置 |
US7075284B2 (en) * | 2002-07-08 | 2006-07-11 | Kabushiki Kaisha Toshiba | Time limit function utilization |
CN1723601A (zh) * | 2002-12-10 | 2006-01-18 | 皇家飞利浦电子股份有限公司 | 集成的半桥功率电路 |
JP4287678B2 (ja) | 2003-03-14 | 2009-07-01 | Okiセミコンダクタ株式会社 | 内部電源回路 |
JP2007095075A (ja) * | 2005-09-29 | 2007-04-12 | Hynix Semiconductor Inc | 内部電圧生成装置 |
NL1032063C2 (nl) * | 2006-06-27 | 2008-01-02 | Maasland Nv | Combinatie van een melkbeker en een flexibele melkslang, koppelstuk, alsmede werkwijze voor het bewaken van integriteit van flexibele melkslang. |
KR100784908B1 (ko) | 2006-08-11 | 2007-12-11 | 주식회사 하이닉스반도체 | 전압 조절 장치 |
US7793119B2 (en) * | 2006-12-21 | 2010-09-07 | Texas Instruments Incorporated | Adaptive voltage scaling with age compensation |
KR100863015B1 (ko) * | 2007-05-11 | 2008-10-13 | 주식회사 하이닉스반도체 | 전압 안정화 회로 및 이를 이용한 반도체 메모리 장치 |
US8446187B1 (en) * | 2007-11-16 | 2013-05-21 | National Semiconductor Corporation | Apparatus and method for power-on reset circuit with current comparison |
US8736314B2 (en) * | 2011-03-22 | 2014-05-27 | Wisconsin Alumni Research Foundation | Leakage power management using programmable power gating transistors and on-chip aging and temperature tracking circuit |
US10371745B2 (en) * | 2014-01-23 | 2019-08-06 | Micron Technology, Inc. | Overheat protection circuit and method in an accelerated aging test of an integrated circuit |
WO2020078265A1 (en) * | 2018-10-16 | 2020-04-23 | Changxin Memory Technologies, Inc. | Data channel aging circuit, memory and aging method |
CN109087684B (zh) * | 2018-10-16 | 2023-09-12 | 长鑫存储技术有限公司 | 数据通道老化电路、存储器及其老化方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3722421C2 (de) * | 1986-09-11 | 1990-03-22 | Mitsubishi Denki K.K., Tokio/Tokyo, Jp | |
DE4007187A1 (de) * | 1989-03-08 | 1990-09-20 | Mitsubishi Electric Corp | Integrierte halbleiterschaltungseinrichtung und betriebsverfahren dafuer |
DE4226048A1 (de) * | 1991-08-19 | 1993-02-25 | Samsung Electronics Co Ltd | Elektrisch programmierbarer zur internen stromversorgungserzeugung geeigneter schaltkreis |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4428020A (en) * | 1981-10-14 | 1984-01-24 | Scm Corporation | Power supply sensing circuitry |
JPS60176121A (ja) * | 1984-02-22 | 1985-09-10 | Toshiba Corp | 電圧降下回路 |
JPS61163655A (ja) * | 1985-01-14 | 1986-07-24 | Toshiba Corp | 相補型半導体集積回路 |
JPH07113863B2 (ja) * | 1985-06-29 | 1995-12-06 | 株式会社東芝 | 半導体集積回路装置 |
JP2721151B2 (ja) * | 1986-04-01 | 1998-03-04 | 株式会社東芝 | 半導体集積回路装置 |
JPS6455857A (en) * | 1987-08-26 | 1989-03-02 | Nec Corp | Semiconductor integrated device |
US5184031A (en) * | 1990-02-08 | 1993-02-02 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit |
JP2888898B2 (ja) * | 1990-02-23 | 1999-05-10 | 株式会社日立製作所 | 半導体集積回路 |
JPH0447591A (ja) * | 1990-06-14 | 1992-02-17 | Mitsubishi Electric Corp | 半導体集積回路装置 |
US5187396A (en) * | 1991-05-22 | 1993-02-16 | Benchmarq Microelectronics, Inc. | Differential comparator powered from signal input terminals for use in power switching applications |
JP2945508B2 (ja) * | 1991-06-20 | 1999-09-06 | 三菱電機株式会社 | 半導体装置 |
-
1992
- 1992-05-13 JP JP4120455A patent/JPH05314769A/ja not_active Withdrawn
- 1992-11-20 US US07/980,414 patent/US5451896A/en not_active Expired - Fee Related
- 1992-12-31 DE DE4244555A patent/DE4244555C2/de not_active Expired - Fee Related
-
1993
- 1993-03-26 IT ITMI930595A patent/IT1272161B/it active IP Right Grant
- 1993-05-11 KR KR93008065A patent/KR960009400B1/ko not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3722421C2 (de) * | 1986-09-11 | 1990-03-22 | Mitsubishi Denki K.K., Tokio/Tokyo, Jp | |
DE4007187A1 (de) * | 1989-03-08 | 1990-09-20 | Mitsubishi Electric Corp | Integrierte halbleiterschaltungseinrichtung und betriebsverfahren dafuer |
DE4226048A1 (de) * | 1991-08-19 | 1993-02-25 | Samsung Electronics Co Ltd | Elektrisch programmierbarer zur internen stromversorgungserzeugung geeigneter schaltkreis |
Also Published As
Publication number | Publication date |
---|---|
IT1272161B (it) | 1997-06-11 |
ITMI930595A0 (it) | 1993-03-26 |
KR960009400B1 (en) | 1996-07-18 |
KR940006342A (ko) | 1994-03-23 |
JPH05314769A (ja) | 1993-11-26 |
ITMI930595A1 (it) | 1994-09-26 |
DE4244555C2 (de) | 1997-05-28 |
US5451896A (en) | 1995-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4244555C2 (de) | Integrierte Halbleiterschaltungsvorrichtung und Verfahren zum Durchführen eines Beschleunigungstests ("burn-in") | |
DE4115082C2 (de) | Halbleitereinrichtung mit einer Spannungswandlerschaltung zum Umwandeln einer extern angelegten Betriebsspannung in eine vorbestimmte Spannung, insb. einer Speichereinrichtung sowie entsprechendes Betriebsverfahren für diese Halbleitereinrichtung | |
DE4205040C2 (de) | Halbleitervorrichtung und Verfahren zum Überwachen eines Potentials auf einer internen Versorgungsspannungsleitung derselben | |
DE4332452C2 (de) | Halbleitervorrichtung mit einem Boostmittel und Verfahren zum Festklemmen einer Spannung | |
DE3710865C2 (de) | ||
DE60206299T2 (de) | Eingangspuffer und spannungspegel-detektionsverfahren | |
DE3787945T2 (de) | Chip-Ausgangsschnittstellenschaltung. | |
DE4334263B4 (de) | Generatorschaltung für eine negative Vorspannung für ein Halbleiterspeicherbauelement | |
DE4226070C2 (de) | Halbleiterspeichereinrichtung und Verfahren zum Bestimmen der Benutzung eines Ersatzspeicherzellenfeldes | |
DE10237995A1 (de) | Interne Spannungserzeugungsschaltung, zugehöriges Halbleiterspeicherbauelement und Leistungszufuhrverfahren | |
DE19749602C2 (de) | Substratspannungs-Generatorschaltung | |
DE68920946T2 (de) | Halbleiter-Speichereinrichtung. | |
DE3347306A1 (de) | Speichereinrichtung | |
DE4243592A1 (de) | Paralleltestschaltung für Halbleiter-Speichervorrichtung | |
DE3826745C2 (de) | ||
DE69725829T2 (de) | Halbleiterausgangpufferschaltung | |
DE19937829A1 (de) | Schaltung, Verfahren und Vorrichtung zum Ausgeben, Eingeben bzw. Empfangen von Daten | |
DE10044453A1 (de) | Aktiver, gegen Unterschwingen gehärteter FET-Schalter | |
DE10338273A1 (de) | Halbleiterspeicherbauelement und Zugriffsverfahren hierfür | |
DE68922766T2 (de) | Speisespannungspotentialanstiegsdetektorschaltung. | |
DE19630913B4 (de) | Schaltung zur Erfassung sowohl eines Normalbetriebs als auch eines Einbrennbetriebs einer Halbleitervorrichtung | |
DE60221625T2 (de) | Integrierte Halbleiterschaltung | |
DE4041408C2 (de) | ||
DE19813707A1 (de) | Spannungspegelumformschaltung | |
DE10134019A1 (de) | Integrierte Halbleiterschaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |