DE3722421C2 - - Google Patents

Description

Die Erfindung betrifft eine integrierte Halbleiterschaltung, nach dem Oberbegriff des Patentanspruches 1.

Wenn eine integrierte Schaltung mit höherer Integrationsdichte eingesetzt wird, müssen Transistoren, wie etwa isolierte Gate- Feldeffekttransistoren (IGFET), in der Abmessung reduziert werden. Andererseits ist es nötig, die externe Versorgungsspannung bei 5 V zu belassen im Hinblick auf die Kompatibilität mit TTL-(Transistor- Transistor-Logik-)Schaltungen, die außerhalb der integrierten Schaltung vorgesehen sind.

Wenn jedoch ein IGFET in der integrierten Schaltung in seiner Gatelänge reduziert wird, während die Versorgungsspannung bei 5 V aufrechterhalten wird, wird das elektrische Feld zwischen Drain und Source des IGFET derartig erhöht, daß die erlaubte Durchbruchsspannung zwischen Drain und Source überschritten wird. Damit dies vermieden wird, ist eine konventionelle integrierte Schaltung mit einem Spannungswandler versehen der eine Spannung erzeugt, die niedriger als die angelegte externe Versorgungsspannung ist, zum Verwenden dieser niedrigeren Spannung als Betriebsspannung.

Ein IGFET ist ein Element, das durch die an die Gateelektrode angelegte Spannung gesteuert wird.

Isolierfilme für die Gateelektrode können nicht immer gleichmäßig erzeugt werden. Inhomogenitäten wie verdünnte Abschnitte führen im Betrieb zu Defekten, wodurch eine Fehlfunktion des Elementes verursacht wird. Damit solche Elemente, die einen derartigen Defekt aufweisen, entfernt werden, übt der Hersteller der Elemente im Test eine Beanspruchung aus, die dynamisches Einbrennen genannt wird, damit gewaltsam die schadhaften Isolierfilme zerstört werden, wodurch Einrichtungen, die zerstörte IGFETs aufweisen, in einer anderen Prüfphase ausgesondert werden können.

Es ist für die Hersteller vorteilhaft, derartiges dynamisches Einbrennen im Hinblick auf die Produktivität so schnell wie möglich durchzuführen. Daher ist die Belastungsbeanspruchung im Hinblick auf die normalen Bedingungen verstärkt, damit die Einbrennzeit verkürzt wird. Zum Beispiel wird die Umgebungstemperatur auf 125°C erhöht, und die externe Versorgungsspannung V _cc wird auf 7 bis 8 V erhöht.

Wenn jedoch ein interner Betriebsspannungswandler in der oben erwähnten Weise vorgesehen ist, kann die Beanspruchungsbeschleunigung nicht durch Heraufsetzen der externen Versorgungsspannung V _cc durchgeführt werden, da die interne Betriebsspannung, die an die Hauptschaltung abgegeben wird, unabhängig von der externen Versorgungsspannung konstant bleibt.

Eine integrierte Halbleiterschaltung mit einem internen Betriebsspannungswandler auf dem Chip ist in "An Experimental 4Mb CMOS DRAM" von Tohru Furuyama u. a., 1986, IEEE ISSCC, Digest of Technical Papers, Seite 272 bis 273 beschrieben.

Diese Einrichtung weist jedoch keine Schaltung zum Beschleunigen der Belastung für den Fall des dynamischen Einbrennens oder ähnliches auf.

Es ist daher Aufgabe der Erfindung, eine integrierte Halbleiterschaltung der eingangs genannten Art vorzusehen, bei der die Einbrenngeschwindigkeit erhöht werden kann.

Die erfindungsgemäße integrierte Halbleiterschaltung ist gekennzeichnet durch die Merkmale des Patentanspruches 1.

Die die erfindungsgemäße Halbleiterschaltung kennzeichnende Steuerschaltung wird bei speziellen Tätigkeiten wie Einbrennen aktiviert, so daß der interne Betriebsspannungswandler eine erste Spannung als Antwort erzeugt, die höher ist als die interne Betriebsspannung, und diese der Hauptschaltung als Betriebsquellenspannung zuführt. Jedoch wird die Betriebsquellenspannung für die Hauptschaltung während des Einbrennens erhöht, damit die Einbrenngeschwindigkeit erhöht wird. Dadurch wird die benötigte Zeit für das Einbrennen verringert.

Im Weiteren folgt die Beschreibung von einem herkömmlichen Betriebsspannungswandler und Ausführungsbeispielen der Erfindung anhand der Figuren.

Es zeigt

Fig. 1 Die Anordnung eines internen Betriebs­ spannungswandlers einer konventionell integrierten Halbleiterschaltung,

Fig. 2-Fig. 5 Ausführungsbeispiele der Erfindung.

Fig. 1 zeigt den Aufbau einer konventionellen Spannungswandlerschaltung zum Erzeugen einer niedrigen internen Betriebsspannung.

Die Spannungswandlerschaltung wird durch einen hochohmigen Widerstand 7, dessen eines Ende mit einem Spannungsanschluß 4 zum Anlegen einer externen Versorgungsspannung V _cc und dessen anderes Ende mit einem Knotenpunkt 8 verbunden ist, durch m (m: positive, ganze Zahl) als Dioden geschaltete n-Kanal-IGFETs M₁ bis M _m, die in Serie zwischen dem Knotenpunkt 8 und einem Masseanschluß 3 geschaltet sind, und durch einen n-Kanal-IGFET 6 von hoher Stromfähigkeit, dessen einer leitende Anschluß mit dem Spannungsanschluß 4 und dessen anderer leitender Anschluß mit einem Spannungsanschluß 2 einer Hauptschaltung 1 durch einen internen Ausgangsanschluß 5 und dessen Gate mit dem Verbindungspunkt 8 verbunden ist, gebildet.

Die Hauptschaltung 1 weist den Spannungsanschluß 2, einen Masseanschluß 3 a, einen Dateneingangsanschluß 9 zum Aufnehmen von Daten von außerhalb und einen Datenausgangsanschluß 10 zum Ausgeben von Daten an die Außenseite auf. Obwohl es nicht deutlich in der Figur gezeigt ist, ist die Anordnung der Hauptschaltung 1 im wesentlichen gleich einer allgemeinen integrierten Halbleiterschaltung, die direkt durch eine extern angelegte Versorgungsspannung V _cc betrieben wird, mit der Ausnahme, daß die IGFETs, die hierin benutzt sind, in ihrer Gatelänge reduziert sind. Es wird jetzt der Betrieb der konventionellen Schaltung beschrieben.

Unter der Annahme, daß der Widerstandswert des hochohmigen Widerstandes 7 auf einen Wert ungefähr hundertmal dem Widerstand von jeder der m IGFETs M₁ bis M _m im eingeschalteten Zustand gesetzt wird, kann die Spannung V 8 an dem Knotenpunkt 8 wie folgt ausgedrückt werden:

V 8 = m · V _TH , (1)

wobei V _TH die Schwellwertspannung von jedem der IGFETs M₁ bis M _m darstellt. Wenn z. B. V _TH = 0,5 V und m = 8 ist, dann ist

V 8 = 8 · 0,5 = 4,0 V. (2)

Der Verbindungspunkt 8 ist mit dem Gate des IGFET 6 verbunden. Da der IGFET 6 als ein sogenannter Source-Folger dient, ist die Quellenspannung des IGFET 6, d. h. die Spannung an dem internen Ausgangsanschluß 5, auf einem um die Schwellwertspannung V _TH niedrigeren Pegel als die Gatespannung V 8.

Somit ist die Spannung V 5 an dem internen Eingangsanschluß 5 wie folgt:

V 5 = V 8 - V _TH = 4,0 - 0,5 = 3,5 V (3)

Diese Spannung V 5 wird der Hauptschaltung 1 durch den Spannungsanschluß 2 als Betriebsspannung zugeführt. Wie es von dem Ausdruck (1) ersichtlich ist, ist diese Spannung V 5 unabhängig von der extern angelegten Versorgungsspannung V _cc . Da eine Abweichung von ±10% für die externe Versorgungsspannung V _cc erlaubt ist, wird diese Handlung gleichzeitig mit der Spannungswandlung durchgeführt, damit die Hauptschaltung 1 gegen den schlechten Einfluß dieser Variation geschützt wird. Die konventionelle Spannungswandlerschaltung ist nämlich sowohl dafür ausgelegt, die extern angelegte Quellenspannung zu senken, als auch eine Spannung zu erzeugen, die unabhängig von der externen Quellenspannung ist.

Fig. 2 stellte die Anordnung einer Ausführungsform einer integrierten Halbleiterschaltung dar. In Fig. 2 sind die Teile, die denen in Fig. 1 entsprechen, durch die gleichen Bezugszeichen dargestellt.

In Fig. 2 ist gezeigt, daß die Ausführungsform der integrierten Halbleiterschaltung eine Hauptschaltung 1, die im wesentlichen identisch ist zu der Anordnung einer allgemeinen integrierten Schaltung, die direkt durch eine externe Versorgungsspannung V _cc getrieben ist, eine Spannungswandlerschaltung 30 zum Wandeln der externen Quellenspannung V _cc zum Erzeugen einer internen Betriebsspannung für die Hauptschaltung 1 und eine Steuerschaltung 40 zum Steuern des Pegels der internen Betriebsspannung, die durch die Spannungswandlerschaltung 30 als Antwort auf ein extern angelegtes Steuersignal erzeugt wird, aufweist. Die Hauptschaltung 1 weist einen Signaleingangsteil 1 a, eine interne Schaltung 1 b zum Durchführen einer vorgeschriebenen funktionalen Tätigkeit und einen Signalausgangsteil 1 c auf. Der Signaleingangsteil 1 a enthält eine Schutzschaltung (nicht abgebildet), damit keine Spannung höher als etliche Male der externen Versorgungsspannung V _cc übertragen wird, selbst wenn eine Hochspannung wie ein Spannungsstoß an den externen Eingangsanschluß 9 angelegt wird. Der Signalausgangsteil 1 c ist zum Wandeln von Signalpegeln in der Lage und wird direkt mit der externen Versorgungsspannung V _cc betrieben. Daher sind die Eingangs- und Ausgangsschaltungsteile 1 a und 1 c von IGFETs (A) einer langen Gatelänge gebildet, deren Spezifikation zu jenen identisch ist, die in einer konventionellen integrierten Schaltung verwandt werden, die direkt durch eine externe Versorgungsspannung V _cc betrieben wird. Die interne Schaltung 1 b ist jedoch aus IGFETs (B) von geringer Größe gebildet, d. h. einer kurzen Gatelänge zum Verbessern der Dichte der Integration. Die Hauptschaltung 1 weist weiterhin einen Betriebsspannungsanschluß 2, einen Masseanschluß 3 a und Dateneingangs- und -ausgangsanschlüsse 9 und 10 auf.

Die Spannungswandlerschaltung 30 weist einen hochohmigen Widerstand 7, dessen eines Ende mit einem externen Spannungsanschluß 4 und dessen anderes Ende mit einem Knotenpunkt 8 verbunden ist, m als Dioden geschaltete IGFETs M₁ bis M _m, die in Serie zwischen dem Knotenpunkt 8 und einem Knotenpunkt 16 geschaltet sind, einen IGFET 15 mit einem kleinen Widerstand im eingeschalteten Zustand, der zwischen dem Knotenpunkt 16 und einem externen Masseanschluß 3 geschaltet ist und der ein Gate mit einem Knotenpunkt 12 verbunden hat, und einen IGFET 6 mit der Fähigkeit, hohen Strom zu treiben, der einen leitenden Anschluß (Drain) mit dem externen Spannungsanschluß 4, einen anderen leitenden Anschluß (Source) mit einem Spannungsanschluß 2 der Hauptschaltung 1 durch einen internen Ausgangsanschluß 5 und ein Gate mit einem Knotenpunkt 8 verbunden hat, auf.

Die IGFETs 6, 15 und M₁ bis M _m sind als IGFETs (A) einer großen Gatelänge gebildet.

Die Steuerschaltung 40 weist n als Dioden geschaltete n-Kanal-IGFETs N₁ bis N _n, die in Serie zwischen dem Dateneingangsanschluß 9 und einem Knotenpunkt 20 geschaltet sind, einen hochohmigen Widerstand 11, der zwischen dem Knotenpunkt 20 und einem externen Masseanschluß 3 geschaltet ist, einen hochohmigen Widerstand 13, dessen eines Ende mit dem externen Spannungsanschluß 4 und dessen anderes Ende mit dem Knotenpunkt 12 verbunden ist, einen n-Kanal-IGFET 14, dessen einer leitender Anschluß mit dem Verbindungspunkt 12, dessen anderer leitender Anschluß mit dem externen Masseanschluß 3 und dessen Gate mit dem Knotenpunkt 20 verbunden ist, und l als Dioden geschaltete n-Kanal-IGFETs L₁ bis L _l, die in Serie zwischen dem Knotenpunkt 12 und dem Dateneingangsanschluß 9 geschaltet sind, auf.

Im folgenden wird der Betrieb dieser Ausführungsform beschrieben.

Ein externes, an den Dateneingangsanschluß 9 angelegtes Eingangssignal D _IN weist die logischen Zustände "0" und "1" auf, und derartige logische Werte werden durch Schalten der Spannungspegel des Signales auf "H" und "L" realisiert. Im allgemeinen wird der "L"-Pegel innerhalb des Bereiches von -1 V bis 0,8 V und der "H"-Pegel innerhalb eines Bereiches von 2,4 V bis 6,5 V eingestellt. Unter der Annahme, daß n den Wert 15 und l den Wert 5 darstellt, während die Schwellwertspannung von jedem IGFET 0,5 V ist, liegt der "H"-Pegel des externen Eingangssignales D _IN bei 6,5 V und der "L"-Pegel liegt bei -1 V, der Spannungspegel des Knotenpunktes 20 liegt auf dem Pegel eines Massepotentiales GND und der Spannungspegel des Knotenpunktes 12 liegt auf der externen Quellenspannung V _cc. Folglich geht der IGFET 15 über in den EIN-Zustand. Da der Widerstand des IGFET 15 im eingeschalteten Zustand auf einen ausreichend geringen Wert gesetzt ist, liegt der Spannungspegel des Knotenpunktes 16 auf dem Pegel des Massepotentiales GND.

Dieser Zustand ist identisch mit dem oben unter Bezugnahme auf Fig. 1 beschriebenen, und unter der Annahme, daß m den Wert 8 darstellt, wird an einem Ausgangspunkt 5 ein Potential von 3,5 V erzeugt, das dem Spannungsanschluß 2 der Hauptschaltung 1 zugeführt wird. Der Spannungspegel des Knotenpunktes 20 liegt auf dem Massepotentialpegel GND, da ein IGFET mit einer Äquivalent- Schwellenwertspannung von 7,5 (= 15 × 0,5) V zwischen den Knotenpunkten 9 und 20 durch die 15 IGFETs zwischen den Knotenpunkten 9 und 20 vorgesehen ist, und die Spannung des externen Eingangssignales D _IN, das auf dem Pegel von 6,5 V oder -1 V liegt, nicht auf den Knotenpunkt 20 wirkt, wodurch der Knotenpunkt 20 durch den Widerstand 11 geerdet ist. Ähnlich wirkt die Spannung des externen Eingangssignales D _IN nicht auf den Knotenpunkt 12, da ein IGFET mit der Äquivalent-Schwellwertspannung von 2,5 (= 5 × 0,5) V zwischen dem Knotenpunkt 12 und dem Eingangsanschluß 9 durch die IGFETs zwischen dem Knotenpunkt 12 und dem Eingangsanschluß 9 vorgesehen ist, und daher wird die Spannung von 6,5 V bzw. -1 V, die an den Eingangsanschluß 9 angelegt ist, nicht auf den Knotenpunkt 12 wirken. Selbst wenn alle 5 IGFETs L₁ bis L _l (l = 5) in den EIN-Zustand gehen, wenn die Spannung des externen Eingangssignales D _IN bei -1 V liegt, wird die Spannung an dem Knotenpunkt 12 nicht niedriger als 1,5 V durch die Schwellwertspannung davon sein. Der Wert von 1,5 V ist ausreichend, so daß der IGFET 15 in den EIN-Zustand geht.

Die oben aufgeführte Tätigkeit ist die des Falles des Anlegens einer Spannung in einem normalen Bereich an den Eingangsanschluß 9, und die an den Spannungsanschluß 2 der Hauptschaltung 1 angelegte interne Betriebsspannung ist auf einem normalen Pegel von 3,5 V zu dieser Zeit.

Wenn der Spannungspegel des externen Eingangssignales D _IN auf ein Potential außerhalb des normalen Bereiches gesetzt wird, z. B. wenn der "H"-Pegel auf 8,5 V gesetzt wird, gehen alle 15 IGFETs N₁ bis N _n (n = 15) in den EIN-Zustand und der Spannungspegel des Knotenpunktes 20 liegt bei 8,5-7,5 = 1,0 V. Dieser Spannungspegel von 1,0 V ist ausreichend, damit der IGFET 14 in einen EIN-Zustand geht, und der Spannungspegel des Knotenpunktes 12 geht auf den Massepotentialpegel GND durch den IGFET 14. Als Resultat davon geht der IGFET 15 in einen AUS-Zustand, und der Spannungszustand des Knotenpunktes 8 wird auf den Pegel der externen Versorgungsspannung V _cc erhöht, und der Pegel des internen Ausgangspunktes 5 wird V _cc-V _TH = 5,0-0,5 = 4,5 V als Antwort darauf.

Wenn andererseits der "L"-Pegel des externen Eingangssignales D _IN, das an dem Eingangsanschluß 9 anliegt, auf -2,5 V gesetzt wird, gehen die IGFETs L₁ bis L _l in den EIN-Zustand, wodurch der Spannungspegel des Knotenpunktes 12 -2,5+2,5 (= 0,5 × 5) = 0 V wird, was im wesentlichen identisch zu dem Massepotential-Pegel GND ist. Als Resultat wird der Spannungspegel des internen Ausgangspunktes 5 auf 4,5 V erhöht, ähnlich dem Fall des "H" = 8,5 V.

Die in Fig. 2 gezeigten Widerstände 11 und 13 weisen einen Widerstandswert ausreichend höher als der Widerstandswert von jedem eingeschalteten IGFET L₁ bis L _l auf, und damit kann der Einfluß der Widerstände 11 und 13 auf die Spannungspegel an den Knotenpunkten 20 und 12 vernachlässigt werden, wenn die IGFETs N₁ bis N _n und L₁ bis L _l in den EIN-Zuständen sind.

Wie hier oben beschrieben wurde, kann eine interne Betriebsspannung an den Spannungsanschluß 2 der Hauptschaltung 1 durch die Steuerschaltung 40 angelegt werden, wenn das externe Eingangssignal D _IN innerhalb des Bereiches für die normale Tätigkeit liegt, während eine erste Spannung, die höher als die normale, interne Betriebsspannung ist, an den Spannungsanschluß 2 der Hauptschaltung 1 angelegt werden kann, wenn das externe Eingangssignal D _IN innerhalb eines vorgeschriebenen Bereiches außerhalb des normalen Betriebsbereiches liegt. Der vorbeschriebene Bereich ist höher als 8,5 V oder niedriger als -2,5 V in der oben aufgeführten Ausführungsform.

Obwohl die vorgeschriebenen Bereiche des externen Eingangssignales zum Aktivieren der Steuerschaltung 40 höher als 8,5 V und niedriger als -2,5 V gesetzt sind, braucht nur einer der Bereiche eingesetzt zu werden. Die IGFETs L₁ bis L _l werden nicht benötigt, wenn der vorgeschriebene Bereich nur in dem höher als 8,5 V in der Steuerschaltung 40 von Fig. 2 gesetzt ist, während die IGFETs N₁ bis N _n und der Widerstand 11 nicht benötigt werden, wenn der vorgeschriebene Bereich nur in dem niedriger als -2,5 V gesetzt wird.

Während der Pegel der internen Betriebsspannung durch den Pegel des Signales gesteuert wird, das nur an einen einzigen externen Signaleingangsanschluß angelegt wird in der oben erwähnten Ausführungsform, können zwei externe Signaleingangsanschlüsse zum Steuern des Pegels der internen Betriebsspannung verwandt werden.

Fig. 3 zeigt die Anordnung einer anderen Ausführungsform der integrierten Halbleiterschaltung. In Fig. 3 sind die Teile, die denen der Fig. 2 entsprechen, durch die gleichen Bezugszeichen bezeichnet.

Wie in Fig. 3 gezeigt ist, weist eine Steuerschaltung 40 n als Dioden geschaltete n-Kanal-IGFETs N₁ bis N _n, die in Serie zwischen einem ersten externen Signaleingangsanschluß 9 a und einem Knotenpunkt 20 geschaltet sind, einen hochohmigen Widerstand 11 a, der zwischen dem Knotenpunkt 20 und einem externen Masseanschluß 3 geschaltet ist, n als Dioden geschaltete n-Kanal-IGFETs N′₁ bis N′ _n , die in Serie zwischen einem zweiten externen Eingangsanschluß und einem Knotenpunkt 20′ geschaltet sind, einen hochohmigen Widerstand 11 b, der zwischen dem Knotenpunkt 20′ und dem externen Masseanschluß geschaltet ist, einen hochohmigen Widerstand 13, der zwischen einem externen Spannungsanschluß 4 und einem Knotenpunkt 12 geschaltet ist, und zwei n-Kanal-IGFETs 14 a und 14 b, die in Serie zwischen dem Knotenpunkt 12 und dem externen Masseanschluß 3 geschaltet sind, auf. Das Gate des IGFET 15 a ist mit dem Knotenpunkt 20 und das Gate des IGFET 14 b ist mit dem Knotenpunkt 20′ verbunden. Die IGFETs 14 a und 14 b weisen eine identische Schwellwertspannung und einen identischen Widerstand im eingeschalteten Zustand auf, wie der IGFET 14 in Fig. 2.

In dieser Anordnung gehen die IGFETs 14 a und 14 b nur dann gleichzeitig in die EIN-Zustände, wenn an die zwei Eingangsanschlüsse 9 a und 9 b gleichzeitig eine Spannung eines vorgeschriebenen Bereiches (höher als 8,5 V bei beiden Anschlüssen) angelegt wird, so daß eine Spannungswandlerschaltung 30 eine erste Spannung erzeugen kann. Nach dieser Anordnung kann die Wahrscheinlichkeit der Fehlfunktion der Steuerschaltung 40, die durch einen Spannungsstoß oder ähnliches bei der normalen Tätigkeit erzeugt werden kann, reduziert werden, da eine Hochspannung wie ein Spannungsstoß kaum gleichzeitig an die zwei Eingangsanschlüsse 9 a und 9 b im Normalbetrieb angelegt sein wird.

Während an die zwei externen Eingangsanschlüsse gleichzeitig zwei Steuersignale in dem gleichen vorgeschriebenen Bereich zum Erzeugen der ersten Spannung in der in Fig. 3 gezeigten Ausführungsform angelegt werden, kann die erste Spannung durch Anlegen von Steuersignalen von unterschiedlicher Polarität in einem vorgeschriebenen Bereich an die zwei externen Eingangsanschlüsse erzeugt werden.

Fig. 4 stellt die Anordnung einer anderen erfindungsgemäßen Ausführungsform einer integrierten Halbleiterschaltung dar.

Wie in Fig. 4 gezeigt ist, weist eine Steuerschaltung 40 n als Dioden geschaltete n-Kanal-IGFETs N₁ bis N _n, die in Serie zwischen einem ersten externen Eingangsanschluß 9 a und einem Knotenpunkt 20 a geschaltet sind, einen hochohmigen Widerstand 11, der zwischen dem Knotenpunkt 20 und einem externen Masseanschluß 3 geschaltet ist, einen hochohmigen Widerstand 13, dessen eines Ende mit einem externen Spannungsanschluß 4 und dessen anderes Ende mit einem Knotenpunkt 12 verbunden ist, einen n-Kanal-IGFET 14, der einen leitenden Anschluß mit dem Knotenpunkt 12, einen anderen leitenden Anschluß mit dem externen Masseanschluß 3 und ein Gate mit dem Knotenpunkt 20 verbunden hat, einen hochohmigen Widerstand 13′, dessen eines Ende mit dem externen Spannungsanschluß 4 und dessen anderes Ende mit einem Knotenpunkt 12 verbunden ist, und l als Dioden geschaltete n-Kanal-IGFETs L₁ bis L _l, die in Serie zwischen dem Knotenpunkt 12′ und einem externen Eingangssignalanschluß 9 b geschaltet sind, auf.

Eine Spannungswandlerschaltung 30 weist einen hochohmigen Widerstand 7, dessen eines Ende mit einem externen Spannungsanschluß 4 und dessen anderes Ende mit einem Knotenpunkt 8 verbunden ist, m als Dioden geschaltete n-Kanal-IGFETs M₁ bis M _m, die in Serie zwischen dem Knotenpunkt 8 und einem Knotenpunkt 16 geschaltet sind, einen n-Kanal-IGFET 15 a mit einem kleinen Widerstand im eingeschalteten Zustand, der einen leitenden Anschluß mit dem Knotenpunkt 16 verbunden hat, ein Gate mit dem Knotenpunkt 12′ verbunden hat und den anderen leitenden Anschluß mit einem Knotenpunkt 16′ verbunden hat, einen n-Kanal-IGFET 15 b eines kleinen Widerstandes im eingeschalteten Zustand, der einen leitenden Anschluß mit dem Knotenpunkt 16′ verbunden hat, ein Gate mit dem Knotenpunkt 12′ verbunden hat und den anderen leitenden Anschluß mit dem externen Masseanschluß 3 verbunden hat, und einen n-Kanal- IGFET 6, der einen leitenden Anschluß mit dem externen Spannungsanschluß 4 verbunden hat, den anderen leitenden Anschluß mit einem Spannungsanschluß 2 der Hauptschaltung 1 verbunden hat und ein Gate mit dem Knotenpunkt 8 verbunden hat, auf. Die IGFETs 15 a und 15 b sind in der Schwellwertspannung identisch dem IGFET 15 in Fig. 2.

In der oben aufgeführten Anordnung wird an den externen Signaleingangsanschluß 9 a eine Spannung eines höheren vorgeschriebenen Bereiches (höher als 8,5 V) angelegt, und an den externen Signaleingangsanschluß 9 b wird eine Spannung eines niedrigeren vorgeschriebenen Bereiches (niedriger als -2,5 V) angelegt. Wenn an die Eingangsanschlüsse 9 a und 9 b Signale in dem normalen Betriebsbereich angelegt werden, gehen beide IGFETs 15 a und 15 b in EIN-Zustände, so daß die normale interne Betriebsspannung an die Hauptschaltung 1 durch den IGFET 6 angelegt wird. Wenn an die Eingangsanschlüsse 9 a und 9 b Spannung in einem vorgeschriebenen Bereich außerhalb des normalen Betriebsbereiches angelegt wird, geht mindestens einer der IGFETs 15 a und 15 b in einen AUS- Zustand, wodurch eine erste Spannung höher als die normale interne Betriebsspannung an den Spannungsanschluß 2 der Hauptschaltung 1 durch den IGFET 6 angelegt wird.

Wenn daher die Pegel der an die zwei externen Eingangsanschlüsse 9 a und 9 b angelegten Spannung in die vorgeschriebenen Bereiche höher als 8,5 V bzw. niedriger als -2,5 V gesetzt werden, kann eine derartige Wahrscheinlichkeit, daß die Steuerschaltung 40 zu einer Fehlfunktion durch Spannungsstöße oder ähnliches in dem normalen Betrieb zum Erzeugen der ersten Spannung angeregt wird, weiter reduziert werden, da an die Eingangsanschlüsse 9 a und 9 b kaum gleichzeitig Spannungsstöße mit derartig entgegengesetzten Polaritäten angelegt werden.

Die vorgeschriebenen Bereiche (höher als 8,5 V und niedriger als -2,5 V) in der obigen Beschreibung sind bevorzugte Werte, die mit Reserve zum Vermeiden von Fehlfunktionen eingesetzt sind. Daher können die vorgeschriebenen Bereiche prinzipiell so nahe wie möglich an dem normalen Betriebsbereich liegen, während der normale Betriebsbereich mit den Spezifikationen verändert werden kann.

Obwohl die erste Spannung einen Schwellwertspannungsabfall in dem IGFET 6 in jeder der vorerwähnten Ausführungsformen ausweist, braucht die erste Spannung keinen derartigen Schwellwertspannungsabfall aufzuweisen.

Fig. 5 stellt eine Modifikation der Spannungswandlerschaltung 30 der integrierten Halbleiterschaltung dar. Nur die modifizierten Teile der Spannungswandlerschaltung 30 sind in Fig. 5 gezeigt. Die verbleibenden Teile dieser Schaltung, die nicht in dieser Figur gezeigt sind, sind von der gleichen Anordnung der in Fig. 2 oder 4 gezeigten Ausführungsform.

Wie in Fig. 5 gezeigt ist, sind als Dioden geschaltete n-Kanal-IGFETs 19 und 21 in Serie zwischen einem externen Spannungsanschluß 4 und einem Widerstand 7 geschaltet. Das Gate des IGFETs 21 ist mit einem Wechselstromsignaleingangsanschluß 17 durch eine Bootstrap-Kapazität 18 verbunden.

Im folgenden wird die Tätigkeit dieser Schaltung beschrieben.

Zuerst wird ein Knotenpunkt 51 zwischen dem IGFET 21 und dem Widerstand 7 auf V _cc-2V _TH durch eine an einen externen Spannungsanschluß 4 angelegte Spannung durch die IGFETs 19 und 21 aufgeladen. Das Symbol V _TH stellt die entsprechenden Schwellwertspannungen der IGFETs 19 und 21 dar. Wenn dann ein Wechselstromsignal Φ ansteigt, wird der Knotenpunkt 50 durch die Kapazität 18 aufgeladen, wodurch der Spannungspegel an dem Knotenpunkt 50 erhöht wird. Gleichzeitig hiermit geht der IGFET 21 in einen EIN-Zustand über, wodurch die Ladung zu dem Knotenpunkt 51 übertragen wird, wodurch der Spannungspegel an dem Knotenpunkt 51 erhöht wird. Wenn das Wechselstromsignal Φ fällt, wird die Ladung dem Knotenpunkt 50 durch die Kapazität 18 entzogen, wodurch der Spannungspegel an dem Knotenpunkt 50 gesenkt wird. Der IGFET 19 ist jedoch zu dieser Zeit in einem EIN-Zustand, wodurch er durch die Spannung V _cc des externen Spannungsanschlusses 4 geladen wird, wodurch der Spannungspegel an dem Knotenpunkt 50 wieder auf V _cc-V _TH gesetzt wird. Beim Fallen des Wechselstromsignals Φ wird der Spannungspegel an dem Knotenpunkt 51 durch den zweiten gleichrichtenden IGFET 21 gehalten. Der Spannungspegel an dem Knotenpunkt 51 wird schrittweise durch wiederholtes Anlegen des Wechselstromsignals Φ erhöht, bis er 2(V _cc-V _TH) erreicht, unter der Annahme, daß V _cc die Amplitude des Wechselstromsignales darstellt.

Wenn ein externes Eingangssignal D _IN außerhalb eines normalen Betriebsbereiches ist, d. h. wenn das Eingangssignal D _IN innerhalb eines vorgeschriebenen Bereiches ist, wird der Spannungspegel direkt zu einem Knotenpunkt 8 geführt, so daß der IGFET in einen EIN-Zustand in einen tripolaren Bereich geht, und Spannung mit dem externen Versorgungsspannungspegel V _cc wird von dem IGFET 6 zu einem internen Ausgangspunkt 5 übertragen. In anderen Worten, die Spannung des internen Ausgangspunktes 5 enthält keinen Schwellwertspannungsabfall des IGFET 6.

Obwohl n-Kanal-IGFETs in den oben ausgeführten Ausführungsformen benutzt sind, kann die Erfindung auch durch Anwendung von p-Kanal- IGFETs ausgeführt werden.

Weiterhin können die Widerstände 7, 11 und 13 durch IGFETs gebildet werden.

Obwohl die Dateneingangsanschlüsse als externe Eingangsanschlüsse in den aufgeführten Ausführungsformen eingesetzt sind, kann ein externer Adreßeingangsanschluß, ein Chipfreigabeeingangsanschluß oder ein Schreibfreigabeeingangsanschluß eingesetzt werden, wenn die Hauptschaltung durch eine Speichereinrichtung gebildet ist, damit ein Effekt ähnlich der oben beschriebenen Ausführungsform erzielt wird. Die Erfindung kann leicht ausgeführt werden, indem insbesondere ein Eingangsanschluß für ein Signal, wie ein Chipfreigabesignal (Chipauswahlsignal) eingesetzt wird, welches auf einem "L"- oder "H"-Pegel während des dynamischen Einbrennens fixiert werden kann.

Gemäß der hierin beschriebenen Erfindung wird der Pegel eines Signales, das an mindestens einen Eingangsanschluß angelegt wird, in einen vorgeschriebenen Bereich außerhalb dessen gesetzt, der für die normale Tätigkeit benutzt wird, damit die von einem internen Betriebsspannungswandler erzeugte Spannung erhöht wird, ohne daß die Anzahl der Anschlüsse erhöht wird, und damit das dynamische Einbrennen einer integrierten Halbleiterschaltung mit einem internen Quellspannungsgenerator beschleunigt wird, wodurch die benötigte Zeit zum dynamischen Einbrennen reduziert wird.

Claims (6)

1. Integrierte Halbleiterschaltung mit einer internen Hauptschaltung (1), mit einem Anschluß (4) für eine externe Versorgungsspannung (V _cc ), mit einem internen Spannungswandler (30), der aus der externen Versorgungsspannung eine Betriebsspannung für die interne Hauptschaltung (1) erzeugt, die niedriger ist als die externe Versorgungsspannung (V _cc ), weiterhin mit einem Anschluß (9, 9 a, 9 b) für ein extern angelegtes Signal (D _IN ), gekennzeichnet durch eine Steuerschaltung (40), welche aktiviert wird, wenn an den Anschluß (9, 9 a, 9 b) für das extern angelegte Signal (D _IN ) statt des normalen zu verarbeitenden Betriebssignals ein Signal mit einem anderen Pegel angelegt wird und welche eine gegenüber der Betriebsspannung der internen Hauptschaltung (1) erhöhte, einer Einbrennspannung entsprechende erste Spannung an die Hauptschaltung (1) anlegt.

2. Integrierte Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß eine Mehrzahl von Anschlüssen (9 a, 9 b) für eine Mehrzahl von extern angelegten Signalen vorgesehen ist und daß die Steuerschaltung (40) nur aktiviert wird, wenn die Pegel der an die Mehrzahl von Anschlüssen (9 a, 9 b) angelegten Signale simultan nicht die Pegel der normal zu verarbeitenden Betriebssignale sind.

3. Integrierte Halbleiterschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Pegel der Signale, die nicht die normal zu verarbeitenden Betriebssignale sind, in zwei nicht überlappende Bereiche aufgeteilt sind.

4. Integrierte Halbleiterschaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der interne Spannungswandler (30) einen isolierten Gate-Feldeffekttransistor (6) aufweist, der zwischen dem externen Spannungsanschluß (4) und einem Betriebsspannungsanschluß (2) der Hauptschaltung (1) vorgesehen ist und eine Gate- und eine Schwellspannung (V _TH ) aufweist, wobei die Betriebsspannung durch Subtrahieren der Schwellspannung von der an das Gate des isolierten Gate-Feldeffekttransistors (6) angelegten Spannung erzeugt wird und daß die integrierte Halbleiterschaltung eine mit dem Gate des isolierten Gate-Feldeffekttransistors (6) gekoppelte Verstärkungseinrichtung (18, 19, 21) zum erstmaligen Vorspannen der Gatespannung des isolierten Gate-Feldeffekttransistors (6) aufweist zum Treiben des isolierten Gate-Feldeffekttransistors (6) als Schalter so, daß die Quellenspannung nicht auf die Betriebsspannung abfällt.

5. Integrierte Halbleiterschaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Steuerschaltung (40) eine Mehrzahl von isolierten, als Dioden geschaltete Gate-Feldeffekttransistoren (N₁-N _n ) aufweist, die in Serie zwischen dem externen Signaleingangsanschluß (9) und einem Massepotential (3) geschaltet sind und daß zwischen dem in Serie geschalteten Feldeffekttransistoren (N₁-N _n ) und dem Masseanschluß (GND) ein hochohmiger Widerstand (11, 11 a, 11 b) geschaltet ist.

6. Integrierte Halbleiterschaltung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Steuerschaltung (40) eine Mehrzahl von isolierten, als Dioden geschaltete Gate-Feldeffekttransistoren (L₁-L₂) aufweist, die in Serie zwischen dem externen Eingangsanschluß (9) und dem externen Leistungsanschluß (4) geschaltet sind und daß zwischen dem in Serie geschalteten Feldeffekttransistoren (L₁-L₂) und dem externen Versorgungsspannungsanschluß (4) ein hochohmiger Widerstand (13, 13′) geschaltet ist.