DE4037206A1 - Quellspannungssteuerschaltkreis - Google Patents

Description

Die vorliegende Erfindung bezieht sich auf einen Quellspannungssteuerschaltkreis zur Verwendung in Halbleiterspeicherbausteinen und bezieht sich insbesondere auf einen Schaltkreis, der eine stabile interne Quellspannung hält unabhängig von einer Änderung der externen Quellspannung und der die interne Quellspannung linear erhöht, wenn die externe Quellspannung gleich oder größer als ein bestimmter Wert ist.

In letzter Zeit nimmt die Integrationsdichte bei Halbleiterbausteinen immer mehr zu, so daß bei einem Halbleiterbaustein mit einer Integrationsdichte im Nanometerbereich die Reduzierung der Bauteilfläche mit einer Zunahme der zugeführten Spannung einhergeht und damit die Zuverlässigkeit des Bauteils beträchtlich beeinflußt wird.

Beispielsweise wird in einem MOS-Transistor (Metal Oxide Semiconductor), wie er häufig für hochintegrierte Halbleiterspeicher verwendet wird, die Kanallänge auf Größen kleiner als 11m verkürzt, obwohl die externe Versorgungsspannung konstant auf einem Wert von 5 Volt gehalten wird, so daß die Drain-Spannung erhöht wird. Demzufolge tritt das Durchbruchphänomen (punch-through-phenomenon) auf, bei dem die Verarmungsschicht nahe des Drain-Anschlusses sich bis zum Source-Bereich ausdehnt. Dieses Phänomen erhöht die Leckströme zwischen Source und Drain und beeinflußt damit in ungünstiger Weise den Betrieb eines Kleinstruktur-MOS-Transistors im Nanometerbereich.

Zusätzlich tritt eine entsprechend dem Ansteigen der Drain-Spannung erhöhte interne Feldintensität in einer Verarmungsschicht nahe des Drain-Bereiches auf, so daß einige der Ladungsträger eine zusätzliche Energie aufnehmen und dies zum Effekt der heißen Ladungsträger (hot carrier effect) führt, der zu einer Veränderung der Durchbruchspannung durch die in die Gate-Oxid-Schicht eintretenden Ladungsträger, zu einem Ansteigen des Substratstroms durch Stoßionisation, einer Verschlechterung des Bauteils usw. führt.

Um eine Verringerung der Zuverlässigkeit des Halbleiterbauteils durch den "punch-through"- und "hot-carrier"-Effekt zu verhindern, muß die Quellspannung von 5 Volt, wie sie zur Zeit als Standardquellspannung oder externe Quellspannung verwendet wird, notwendigerweise auf 3,3 Volt reduziert werden.

Da jedoch der Wechsel der Quellspannungshöhe eines Systems mit einer Verzögerung von 2 bis 3 Jahren gegenüber dem Wechsel der Chip-Fläche vonstatten geht, ist es während des Übergangsstadiums notwendig, einen Quellspannungssteuerschaltkreis zum Erniedrigen der externen Quellspannung zu haben, um damit die interne Quellspannung zu erhalten.

In Fig. 1, die zur Erläuterung eines herkömmlichen Quellspannungssteuerschaltkreises verwendet wird, ist ein Schaltkreis zu sehen, der einen ersten und zweiten unsymmetrischen N-Kanal-Differenzvorverstärker 20 und 30 mit den entsprechenden externen Eingangsspannungen V1 und V2, eine Rückkopplungsschaltung 40 mit Eingängen zum Empfangen der Ausgänge des ersten und zweiten Differenzialverstärkers 20 und 30 und mit einem ersten Ausgang, der den anderen Eingangsanschlüssen des ersten und zweiten Differenzverstärkers 20 und 30 zugeführt wird und einen dritten Differenzialverstärker 50, mit einem positiven Eingangsanschluß, der an einen ersten Ausgangsknoten 47 des Rückkopplungsschaltkreises 40 angeschlossen ist und einen negativen Eingangsanschluß, der mit dem Ausgang 51 davon verbunden ist, aufweist.

Der erste und zweite Differenzverstärker 20, 30 beinhalten jeweils erste N-MOS-Transistoren 23, 34, deren Gate-Anschlüsse mit den entsprechenden Eingangsspannungen V1 und V2 verbunden sind, zweite N-MOS-Transistoren 24, 33, deren Gate-Anschlüsse gemeinsam mit dem zweiten Ausgangsknoten 48 des Rückkopplungsschaltkreises 40 verbunden sind, getrennte Stromquellen 25, 35, die jeweils zwischen die Source-Anschlüsse der ersten und zweiten N-MOS-Transistoren 23 und 24 bzw. 33 und 34 und dem Erdanschluß verschaltet sind, erste und zweite P-MOS-Transistoren 21 und 22, 31 und 32, welche mit Anschlüssen für die externe Quellspannung verbunden sind, und Ausgangsknoten 26, 36, die zwischen den ersten P-MOS-Transistoren 21, 32, und den ersten N-MOS-Transistoren 23, 34 verschaltet sind.

Der Rückkopplungsschaltkreis 40 beinhaltet einen dritten und vierten P-MOS-Transistor 41 und 42, deren Kanäle zwischen dem Anschluß für die externe Quellspannung und einem ersten Ausgangsknoten 47 verschaltet sind, und deren Gate-Anschlüsse mit den entsprechenden Ausgängen des ersten und zweiten Differenzverstärkers 20 und 30 verbunden sind, einen ersten Widerstand 45, der zwischen den ersten Ausgangsknoten 47 und einen zweiten Ausgangsknoten 48 verschaltet ist, wobei der zweite Ausgangsknoten gemeinsam mit den Gate-Anschlüssen der zweiten N-MOS-Transistoren 24, 33 des ersten und zweiten Differenzverstärkers 20 und 30 verbunden ist und einen zweiten Widerstand 46, welcher zwischen dem zweiten Ausgangsknoten 48 und dem Erdanschluß verschaltet ist. Der Rückkopplungsschaltkreis 40 erzeugt eine Referenzspannung Vref am ersten Ausgangsknoten 47 zwischen den zweiten P-MOS-Transistoren 41, 42 und dem ersten Widerstand 45, und führt die von dem ersten und zweiten Widerstand 45 und 46 geteilte Spannung an die anderen Eingänge des ersten und zweiten Differenzverstärkers 20 und 30 zurück.

Der dritte Differenzverstärker 50 empfängt über den positiven Eingang vom Rückkopplungsschaltkreis 40 die Referenzspannung Vref, und erzeugt damit eine interne Quellenspannung, die gleich der Referenzspannung Vref ist.

Fig. 2 zeigt einen Graphen, der das Verhältnis zwischen interner Quellenspannung und externer Quellenspannung bei herkömmlichen Quellspannungssteuerschaltkreisen zeigt.

Die horizontale Achse repräsentiert dabei die externe Quellspannung, und die vertikale Achse die interne Quellspannung. Gezeigt ist die interne Quellspannung "c" entsprechend den Veränderungen der zwei Eingangsspannungen a und b. Zur besseren Anschaulichkeit ist die externe Quellenspannung in drei Intervalle geteilt und weist dabei das erste Intervall 60 unter 3,3 Volt, das zweite Intervall 61 von 3,3 Volt bis 6,6 Volt und das dritte Intervall 62 mit mehr als 6,6 Volt auf.

Die Betriebsweise des herkömmlichen Quellspannungssteuerschaltkreises wird im folgenden anhand der Fig. 1 und 2 erklärt.

Der erste und zweite Differenzverstärker 20 und 30 empfangen jeweils die extern zugeführten Spannungen V1 und V2 über die Gate-Anschlüsse der entsprechenden N-MOS-Transistoren 23 und 34, und empfangen die von dem ersten und zweiten Widerstand 45 und 46 geteilte Spannung

an den entsprechenden Gate-Anschlüssen der zweiten N-MOS-Transistoren 24 und 33. Damit wird derjenige N-MOS-Transistor, der eine höhere Spannung erhält, stärker angeschaltet und erzeugt einen Ausgang im "low" oder "high"-Zustand an den Ausgangsknoten 26, 36.

Die Ausgänge der Ausgangsknoten 26, 36 steuern die Größe des Durchlaßstromes durch die dritten P-MOS-Transistoren 41 und 42, um damit eine gewünschte Referenzspannung Vref am ersten Ausgangsknoten 47 zu erzeugen.

Befindet sich die externe Quellspannung in dem ersten Intervall 60 unterhalb 3,3 Volt, so ist eine Eingangsspannung V1 des ersten Differenzverstärkers 20 größer als eine Eingangsspannung V2 des zweiten Differenzverstärkers 30, wie in Fig. 2 gezeigt. Entsprechend wird, bis die andere Eingangsspannung

gleich der Eingangsspannung V1 ist, der erste N-MOS-Transistor 23 des ersten Diffrerenzverstärkers 20 angeschaltet, um damit den dritten P-MOS-Transistor 41 des Rückkopplungsschaltkreises 40 anzuschalten. Damit wird die Referenzspannung Vref des ersten Ausgangsknotens 47 im Verhältnis zu der extern angelegten Quellspannung erhöht.

Befindet sich die externe Quellenspannung in dem zweiten Intervall 61 zwischen 3,3 und 6,6 Volt, so ist die eine Eingangsspannung V1 des ersten Differenzverstärkers 30 größer als die eine Eingangsspannung V2 des zweiten Differenzverstärkers 30. Entsprechend wird, bis die andere Eingangsspannung

des ersten und zweiten Differenzverstärkers 20 und 30 gleich der einen Eingangsspannung V1 des ersten Differenzverstärkers 20 wird, der erste Differenzverstärker 20 weiterhin in Betrieb sein. Daher wird die Referenzspannung Vref gleich ((R1 + R2)/R2)×V1. In diesem Falle wird die Referenzspannung Vref, da die Spannung V1 konstant ist, einen konstanten Wert einnehmen, unabhängig von einem Ansteigen der externen Quellspannung. Daher hat die interne Quellenspannung Int Vcc einen konstanten Wert von 3,3 Volt. Liegt die externe Quellenspannung in dem dritten Intervall 62 oberhalb von 6,6 Volt, so wird die eine Eingangsspannung V2 des zweiten Differenzverstärkers 30 größer als die eine Eingangsspannung V1 des ersten Differenzverstärkers 20 sein. Entsprechend wird, bis die andere Eingangsspannung

des ersten und zweiten Differenzverstärkers 20 und 30 gleich der einen Eingangsspannung V2 des zweiten Differenzverstärkers 30 wird, der zweite Differenzverstärker 30 weiterhin als Hauptdifferenzverstärker im Betrieb sein. In diesem Fall ist die Referenzspannung Vref proportional zu V2, um so mit einem konstanten Anstieg entsprechend dem Anstieg von V2 erhöht zu werden.

Wie oben beschrieben, ist es von großer Bedeutung, die interne Quellenspannung für die Verläßlichkeit des Halbleiterbauelements zu erhöhen, wenn die externe Spannung über einen bestimmten Wert (6,6 Volt) ansteigt, und die Grenze der internen Quellenspannung hängt von der gesamten Charakteristik des Halbleiterspeicherbausteins ab. Daher sollte der Anstieg der internen Quellenspannung leicht einstellbar sein, wenn die externe Quellspannung einen bestimmten Wert übersteigt.

Um jedoch den Anstieg der internen Quellenspannung entsprechend einem herkömmlichen Quellspannungssteuerschaltkreis einzustellen, ist es notwendig, beide der Eingangsspannungen V1 und V2 des ersten und zweiten Differenzverstärkers 20 und 30 und den ersten und zweiten Widerstand 45 und 46 des Rückkopplungsschaltkreises 40 zu ändern, was zu Schwierigkeiten führt.

Weiterhin entspricht der Strom, der in der Referenzspannungserzeugungsschaltung 10 des herkömmlichen Quellspannungssteuerschaltkreises während des Stand-by-Betriebs fließt, der Summe der Ströme aus dem Strom durch den ersten und zweiten Widerstand 45 und 46 der Rückkopplungsschaltung 40 und des Stromes, der sich aufgrund der Eingangsspannung V1 und V2 des ersten und zweiten Differenzverstärkers 20 und 30 ergibt. Es wird daher, obwohl der von dem Halbleiterbaustein während des Stand-by-Betriebs verbrauchte Strom kleingehalten werden soll, ein sehr großer Strom verbraucht, da die herkömmliche Referenzspannungserzeugungsschaltung selbst einen Differenzverstärker beinhaltet.

Aufgabe der vorliegenden Erfindung ist es, einen Quellspannungssteuerschaltkreis zum leichten Einstellen des Anstiegs der internen Quellenspannung für den Fall, daß die externe Quellenspannung einen bestimmten Wert überschreitet, zu schaffen.

Eine weitere Aufgabe der vorliegenden Erfindung ist es, einen Quellspannungssteuerschaltkreis zum Minimieren des während des Stand-by-Betriebs verbrauchten Stromes zu schaffen.

Gemäß der vorliegenden Erfindung weist ein Quellspannungssteuerschaltkreis auf:
eine Referenzspannungserzeugungsschaltung mit einem negativen Rückkopplungsschaltkreis, der an einen Anschluß für eine externe Quellspannung angeschlossen ist;
einen Schaltkreis zum Feststellen der Höhe der Quellspannung, welcher mit dem Anschluß für die externe Quellspannung verbunden ist und zum Erhöhen der internen Spannung dient, wenn die externe Quellspannung gleich oder größer als eine gegebene Spannung ist;
einen ersten Differenzverstärkerschaltkreis mit zwei Eingängen, die aus dem Ausgang des Referenzspannungserzeugungsschaltkreises und der internen Quellspannung die von einem ersten Steuersignal und dem Schaltkreis zum Feststellen der Höhe der Quellspannung gesteuert wird, bestehen und wobei der Ausgang der ersten Differenzverstärkerschaltung mit einem Anschluß für die interne Quellspannung verbunden ist; und
einem zweiten Differenzverstärkungsschaltkreis mit zwei Eingängen, die aus dem Ausgang des Referenzspannungserzeugungsschaltkreises und der von einem zweiten Steuersignal gesteuerten internen Quellenspannung bestehen, wobei der Ausgang des zweiten Differenzverstärkerschaltkreises mit dem Anschluß für die interne Quellspannung verbunden ist.

Die vorliegende Erfindung wird im folgenden anhand von Beispielen und mit Hilfe der beiliegenden Zeichnungen genauer beschrieben.

Zum besseren Verständnis der Erfindung und zum Verständnis, wie die Erfindung ausgeführt sein kann, wird im folgenden anhand von Beispielen auf die beiliegenden schematischen Zeichnungen eingegangen.

Dabei zeigt:

Fig. 1 ein Schaltbild einer herkömmlichen Schaltung;

Fig. 2 einen Graphen zur Erläuterung des Verhältnisses zwischen einer Referenzspannung und einer externen Quellspannung gemäß Fig. 1;

Fig. 3 die erfinderische Schaltung;

Fig. 4 einen Graphen zur Veranschaulichung der Beziehung zwischen einer internen Quellspannung und einer externen Quellspannung entsprechend der vorliegenden Erfindung;

Fig. 5 ein Zeitdiagramm gemäß der vorliegenden Erfindung; und

Fig. 6 eine Ausführungsform der vorliegenden Erfindung.

In Fig. 3 ist ein Quellspannungssteuerschaltkreis nach der vorliegenden Erfindung gezeigt, bei dem ein Referenzspannungserzeugungsschaltkreis 70, ein Schaltkreis zum Feststellen der Höhe der Quellspannung 90, eine erste Differenzverstärkerschaltung 110 und eine zweite Differenzverstärkerschaltung 130 gezeigt ist. Die erste Differenzverstärkerschaltung 110 empfängt zwei Eingänge, die von der Ausgangsspannung Vref des Referenzspannungserzeugungsschaltkreises 70 und von der internen Quellenspannung Int Vcc stammen, und wird von einem ersten Steuersignal 125 und der die Höhe der Quellspannung feststellenden Schaltung 90 gesteuert. Der Ausgang der ersten Differenzverstärkerschaltung 110 ist mit einem Anschluß für die interne Quellspannung 122 verbunden. Der zweite Differenzverstärkerschaltkreis 130 empfängt zwei Eingänge, welche von der Ausgangsspannung des Referenzspannungserzeugungsschaltkreises 70 und der internen Quellenspannung stammen, und wird durch ein zweites Steuersignal 145 gesteuert. Der Ausgang des zweiten Differenzverstärkerschaltkreises ist mit dem internen Quellspannungsanschluß 122 verbunden.

Der Referenzspannungserzeugungsschaltkreis 70 beinhaltet eine Vielzahl von Transistoren. Die Kanäle eines ersten N-MOS-Transistors 73 und eines ersten P-MOS-Transistors 74 sind in Serie zwischen dem Anschluß für die externe Quellspannung und einem Steuerknoten 71 verschaltet. Zwischen dem Steuerknoten 71 und dem Erdanschluß sind parallel ein Widerstand 80 und ein als Diode verschalteter P-MOS-Transistor 81 verschaltet. Weiter ist ein zum Treiben verwendeter P-MOS-Transistor 75 vorgesehen, dessen Kanal zwischen den externen Quellspannungsanschluß und den Ausgangsknoten 72 verschaltet ist und dessen Gate mit dem Steuerknoten 71 verbunden ist. Weiterhin ist eine Anzahl von drei bis sechs als Dioden verschalteter P-MOS-Transistoren 76 bis 79 miteinander seriell zwischen dem Ausgangsknoten 72 und dem Erdanschluß verbunden. Der Gate-Anschluß des ersten N-MOS-Transistors 73 ist mit dem Ausgangsknoten 72 und der Gate-Anschluß des ersten P-MOS-Transistors 74 mit dem Steuerknoten 71 verbunden.

Der Referenzspannungserzeugungsschaltkreis 70 erzeugt stets eine konstante Referenzspannung Vref, indem er die Gate-Spannung des treibenden P-MOS-Transistors 75 entsprechend der Spannung am Steuerknoten 71 steuert. Der Ausgangsknoten 72 ist mit dem Gate-Anschluß des ersten N-MOS-Transistors 73 verbunden, um die Referenzspannung Vref zurückzuführen. Damit wird die Spannung des Steuerknotens 71 entsprechend der Änderung der Referenzspannung gesteuert, welche durch Änderung von Parametern wie Temperatur usw. verursacht wird, so daß der Stromfluß durch den treibenden P-MOS-Transistor 75 fest eingestellt ist.

Der treibende P-MOS-Transistor 75 dient zum Laden des Ausgangsknotens 72. Der zweite P-MOS-Transistor 81 dient als "pull-down"-Transistor, wobei ein Gate-Anschluß mit dem Erdanschluß verbunden ist. Damit wird im Falle, daß die externe Quellenspannung die Durchbruchspannung des ersten N-MOS-Transistors 73 und des ersten und zweiten P-MOS-Transistors 74 und 81 übersteigt, der zweite P-MOS-Transistor 81 angeschaltet, damit er die Charakteristik eines Widerstands aufweist. Der die Höhe der Quellspannung anzeigende Schaltkreis 90 weist eine erste Gruppe von als Dioden verschaltete N-MOS-Transistoren 92 bis 96 auf, die in Serie zwischen dem Anschluß für die externe Quellspannung und einem Fühlerknoten 91 verschaltet sind. Ein Widerstand 102 ist zwischen dem Fühlerknoten 91 und dem Erdspannungsanschluß verschaltet. Weiterhin ist eine zweite Gruppe von als Dioden verschalteter N-MOS-Transistoren 97, 98 vorhanden, die seriell zum Fühlerknoten 91 verschaltet sind. Weiterhin ist ein zweiter N-MOS-Transistor 99 vorhanden, dessen Kanal zwischen den N-MOS-Transistor 98 und den Erdspannungsanschluß verschaltet ist und dessen Gate mit dem ersten Steuersignal 125 verbunden ist.

Die erste Gruppe der zu Dioden verschalteten N-MOS-Transistoren 92 bis 96 dient zum Detektieren der Höhe der externen Quellspannung, indem die externe Quellspannung durch die Durchbruchspannung, welche proportional der Anzahl der N-MOS-Transistoren ist, erniedrigt wird. Die erniedrigte externe Quellenspannung wird dem Fühlerknoten 91 zugeführt.

Der erste Differenzverstärkungsschaltkreis 110 beinhaltet einen ersten unsymmetrischen N-Kanal-Differenzeingangsverstärker 105, bestehend aus einem siebten und achten P-MOS-Transistor 113 und 114 und fünften bis siebten N-MOS-Transistoren 115, 116 und 117. Weiterhin ist ein neunter P-MOS-Transistor 120 vorgesehen, dessen Kanal zwischen den Ausgangsknoten 111 des ersten Differenzverstärkers 105 und dem Anschluß für die externe Quellspannung verschaltet ist und dessen Gate-Anschluß mit dem ersten Steuersignal 125 verbunden ist. Ein achter und ein neunter N-MOS-Transistor 118, 119 sind in Serie zwischen den Ausgangsknoten 111 und den Erdspannungsanschluß verschaltet, wobei deren Gate-Anschlüsse entsprechend mit dem Fühlerknoten 91 der die Höhe der Quellspannung feststellenden Schaltung 90 und dem ersten Steuersignal 125 verbunden sind. Ein zehnter P-MOS-Transistor 121 ist mit dem Gate-Anschluß an den Ausgangsknoten 111 angeschlossen und mit seinem Kanal zwischen dem Anschluß für die externe Quellenspannung und dem Anschluß für die interne Quellenspannung 122 verbunden.

Dem Gate-Anschluß des siebten N-MOS-Transistors 117 wird das erste Steuersignal 125 zugeführt. Die zwei Eingänge des ersten Differenzverstärkers 105 entsprechen dem Gate-Anschluß des fünften N-MOS-Transistors 115, welcher mit dem Ausgangsknoten 72 der Referenzspannungserzeugungsschaltung 70 verbunden ist und dem Gate-Anschluß des sechsten N-MOS-Transistors 116, welcher mit dem Anschluß für die interne Quellenspannung 122 verbunden ist.

Der zweite Differenzverstärkerschaltkreis 130 umfaßt einen zweiten unsymmetrischen N-Kanal-Differenzeingangsverstärker 138, der aus einem elften und zwölften P-MOS-Transistor 132, 133 und zehnten bis zwölften N-MOS-Transistor 135, 136 und 137 besteht. Weiterhin ist ein dreizehnter N-MOS-Transistor 139 vorgesehen, dessen Kanal zwischen dem Anschluß für die externe Quellenspannung und dem Ausgangsknoten 131 des zweiten Differenzverstärkers 138 verschaltet ist und dessen Gate-Anschluß mit dem zweiten Steuersignal 145 verbunden ist. Weiter ist ein dreizehnter P-MOS-Transistor 140 vorgesehen, dessen Kanal zwischen den Anschluß der externen Quellenspannung und den Anschluß 122 der internen Quellenspannung verschaltet ist und dessen Gate-Anschluß mit dem Ausgangsknoten 131 verbunden ist.

Der zweite Differenzverstärker 138 weist zwei Eingänge auf, die zum einen aus dem Gate-Anschluß des zehnten N-MOS-Transistors 135, welcher mit dem Ausgangsknoten 72 des die Referenzspannung erzeugenden Schaltkreises 70 und dem Gate-Anschluß des elften N-MOS-Transistors 136, welcher mit dem Anschluß für die interne Quellenspannung 122 verbunden ist, gebildet werden. Der Gate-Anschluß des zwölften N-MOS-Transistors 137 und der Gate-Anschluß des zehnten N-MOS-Transistors 135 sind gemeinsam mit dem Ausgangsknoten 72 der Referenzspannungserzeugungsschaltung 70 verbunden.

In Fig. 4 ist ein Graph gezeigt, der den Zusammenhang zwischen der Referenzspannung und der Änderung der extern zugeführten Quellspannung zeigt. Die horizontale Achse repräsentiert die externe Quellspannung und die vertikale Achse die interne Quellspannung. Die Bezugsbuchstaben a, b, c zeigen interne Quellspannungen mit unterschiedlichen Anstiegen, während mit d die interne Quellspannung während des Stand-by-Betriebs bezeichnet ist, die zur gleichen Zeit die Referenzspannung der Referenzspannungserzeugungsschaltung ist.

Unter Beachtung des gewünschten Wertes von 3,3 V und eines bestimmten Wertes von 7 V für die interne Spannung ist die externe Quellenspannung in drei Intervalle zerlegt, von denen das erste Intervall 150 unter 3,3 V liegt, das zweite Intervall 151 zwischen 3,3 V und 7 V liegt, und das dritte Intervall 152 über 7 V liegt.

In Fig. 5 zeigt A ein Zeitdiagramm des externen Chip-Auswahlsignals, B ein Zeitdiagramm für das erste Steuersignal, wie es dem ersten Differenzverstärkerschaltkreis zugeführt wird und C ein Zeitdiagramm des zweiten Steuersignals, wie es dem zweiten Differenzverstärkungsschaltkreis zugeführt wird.

Befindet sich das externe Chip-Auswahl-Signal A in einem "low"-Zustand, so wird das erste Steuersignal B einen "high"-Zustand einnehmen, um damit den ersten Differenzverstärkerschaltkreis 110 einzuschalten, damit die Quellschaltungssteuerschaltung in eine aktive Periode 155 kommt. Zum anderen wird, falls das externe Chip-Auswahlsignal A einen "high"-Zustand einnimmt, das zweite Steuersignal C einen "low"-Zustand einnehmen, so daß der zweite Differenzverstärkungsschaltkreis 130 eingeschaltet wird und damit die Quellspannungssteuerschaltung in eine Stand-by-Periode 156 kommt.

Die Arbeitsweise der erfindungsgemäßen Schaltung wird im folgenden detailliert unter Bezugnahme auf die Fig. 3, 4 und 5 beschrieben.

Befindet sich die externe Quellspannung in dem ersten Intervall 150, d. h. nimmt sie einen Wert kleiner als der gewünschte Wert von 3,3 V ein, so macht der Gate-Anschluß des treibenden P-MOS-Transistors 75 eine vollständige Verbindung über den Widerstand 80 der Referenzspannungserzeugungsschaltung 70 zur Erde. Entsprechend wird der treibende P-MOS-Transistor 75 vollständig angeschaltet, so daß die Referenzspannung Vref des Ausgangsknotens 72 von der externen Quellspannung Vcc abhängt.

Wird die externe Quellspannung allmählich erhöht und tritt in das zweite Intervall 151 über, so erhöht sich die Gate-Spannung des treibenden P-MOS-Transistors 75 durch den Strom, welcher durch den Widerstand 80 und den zweiten P-MOS-Transistor 81 fließt. Entsprechend verringert sich der durch den treibenden P-MOS-Transistor 75 fließende Strom, so daß die Referenzspannung Vref des Ausgangsknotens 72 auf einem konstanten Wert von 3,3 V gehalten wird, unabhängig von einem Ansteigen der externen Spannung.

Erhöht sich also die externe Quellenspannung auf über 3,3 V, nimmt die Fähigkeit des treibenden P-MOS-Transistors 75, Strom durchzulassen, entsprechend ab, so daß die Referenzspannung Vref am Ausgangsknoten 72 auf einem konstanten Wert von 3,3 V, wie in Fig. 4(d) gezeigt, bleibt.

Andererseits wird im Falle, daß die Referenzspannung Vref eine Veränderung aufgrund von Temperatur oder anderen Parametern erfährt, die Änderung vom Ausgangsknoten 72 zum Gate-Anschluß des ersten N-MOS-Transistors 73 zurückgeführt und erneut negativ über den ersten P-MOS-Transistor 74 zum treibenden P-MOS-Transistor 75 zurückgekoppelt, so daß die Veränderung der Referenzspannung Vref minimiert wird.

Wird die Referenzspannung über einen gewünschten Wert erhöht, so bewirkt die hohe an den Gate-Anschluß des ersten N-MOS-Transistors 73 angelegte Spannung, daß der erste N-MOS-Transistor 73 stärker angeschaltet wird. Entsprechend wird die an dem Steuerknoten 71 angelegte Spannung erhöht, so daß die Fähigkeit des treibenden P-MOS-Transistors 75, Strom durchzulassen, erniedrigt wird, und damit die Referenzspannung an dem Ausgangsknoten 72 auf einem konstanten Wert gehalten wird.

Entsprechend wird das gleiche Arbeitsprinzip in dem Fall angewandt, bei dem die Referenzspannung unter den gewünschten Wert erniedrigt wird. Die konstante Referenzspannung an dem Ausgangsknoten 72 dient als erster Eingang für den ersten und zweiten Differenzverstärkungsschaltkreis 110 und 130, und im aktiven Betrieb veranlaßt das erste Steuersignal 125 im "high"-Zustand den ersten Differenzverstärkungsschaltkreis 110 zu arbeiten. Im Stand-by-Betrieb befindet sich das zweite Steuersignal 145 in einem "low"-Zustand und veranlaßt den zweiten Differenzverstärkungsschaltkreis 130, in Betrieb zu sein.

Im aktiven Betrieb, wenn das erste Steuersignal 125 in den "high"-Zustand geht, wird der siebte N-MOS-Transistor 117 des ersten Differenzverstärkers 105 angeschaltet, um dadurch den ersten Differenzverstärker 105 anzuschalten. Andererseits wird der neunte P-MOS-Transistor 120 durch das erste Steuersignal 125 welches im "high"-Zustand ist, abgeschaltet, um damit den ersten Differenzverstärkerschaltkreis 110 abzuschalten.

Befindet sich die externe Quellspannung in dem ersten Intervall 150 aus Fig. 4, so wird der fünfte N-MOS-Transistor 115 des ersten Differenzverstärkers 105 im Verhältnis zum Anstieg der Referenzspannung des Ausgangsknotens 72 immer mehr angeschaltet. Entsprechend wird die Höhe der Spannung am Ausgangsknoten 111 des ersten Differenzverstärkers 105 allmählich erniedrigt, so daß sich die Fähigkeit des zehnten P-MOS-Transistors 121, Strom durchzulassen, erhöht, und damit die interne Spannung im Verhältnis zur externen Quellenspannung, die dem Source-Anschluß des zehnten P-MOS-Transistors 121 zugeführt wird, zu erhalten.

Weiter wird, wenn die externe Quellspannung sich im zweiten Bereich 151 von Fig. 4 befindet, eine konstante Referenzspannung an den Gate-Anschluß des fünften N-MOS-Transistors 115 des ersten Differenzverstärkers 105 gelegt, so daß der durch den fünften und sechsten N-MOS-Transistor 115 und 116 fließende Strom konstant gehalten wird. Damit wird eine konstante Spannung an den Gate-Anschluß des zehnten P-MOS-Transistors 121 gelegt, so daß selbst wenn die externe Quellenspannung angehoben wird, durch den konstanten Durchlaßstrom eine stabile, konstante Spannung erreicht wird.

Obwohl der Halbleiterspeicherbaustein im normalen Betrieb eine stabile, interne Quellenspannung halten sollte, unabhängig von einer Änderung der externen Quellenspannung, ist es trotzdem notwendig, die interne Quellenspannung anzuheben, um die Verläßlichkeit des Halbleiterbausteins oberhalb eines bestimmten Wertes der externen Quellspannung zu testen.

Bei der vorliegenden Ausführungsform wird, wenn die externe Quellenspannung 7 V überschreitet, die interne Quellenspannung erhöht. Befindet sich die externe Quellenspannung in dem dritten Bereich 152 der Fig. 4, in dem 7 V überschritten werden, so weist der Fühlerknoten 91 des Schaltkreises zur Feststellung der Höhe der Quellspannung 90 einen Wert auf, der groß genug ist, um den achten N-MOS-Transistor 118, welcher mit dem Fühlerknoten 91 verbunden ist, anzuschalten.

Daher fließt der Strom an dem Ausgangsknoten 111 des ersten Differenzverstärkers 105 sowohl in den fünften N-MOS-Transistor 115 als auch in den achten und neunten N-MOS-Transistor 118, 119, so daß der zehnte P-MOS-Transistor 121 dessen Gate-Anschluß mit dem Ausgangsknoten 111 verbunden ist, mehr und mehr angeschaltet wird. Damit weist der Anschluß für die interne Spannung 122 die linear ansteigende Quellspannung auf.

Falls der Anstieg der internen Spannung über einem bestimmten Wert der externen Spannung eingestellt werden soll, entsprechend der Charakteristik eines jeden Halbleiterspeicherchips 50, muß lediglich die Größe des achten N-MOS-Transistors 118, dessen Fähigkeit, Strom durchzulassen, von der Spannung des Fühlerknotens 91 abhängt, geändert werden, was zu einer sehr viel leichteren Einstellung führt, verglichen mit der bei herkömmlichen Quellspannungssteuerschaltkreisen.

In dem zweiten Differenzverstärkerschaltkreis 130 bewirkt das zweite Steuersignal 145 im "high"-Zustand, daß der dreizehnte N-MOS-Transistor 139 angeschaltet wird. Daraufhin wird der Ausgangsknoten 131 des zweiten Differenzverstärkers 138 frei mit Vcc-V_TN (V_TN steht für die Durchbruchspannung des N-MOS-Transistors) geladen, so daß der dreizehnte P-MOS-Transistor 140 im ausgeschalteten Zustand gehalten wird. Damit wird verhindert, daß die durch den Betrieb des ersten Differenzverstärkerschaltkreises 110 erzeugte interne Quellenspannung über den dreizehnten P-MOS-Transistor 140 zu dem zweiten Differenzverstärkerschaltkreis 130 zurückgeführt wird. Hierbei hat der zweite Differenzverstärkerschalter 130, verglichen mit dem ersten Verstärkerschaltkreis 110, eine sehr geringe Größe, um den während des "Stand-by"-Betriebs verbrauchten Strom zu minimieren und weist damit eine sehr geringe Antwortgeschwindigkeit von einigen usec auf.

Wird die interne Quellenspannung um einen bestimmten Faktor erhöht, wird der sechste N-MOS-Transistor 116 des ersten Differenzverstärkerschalters 110 angeschaltet, so daß der Ausgang des Ausgangknotens 111 "high" wird. Dementsprechend wird der zehnte P-MOS-Transistor 121 ausgeschaltet und es wird damit verhindert, daß die interne Quellspannung weiter ansteigt.

Gleichzeitig benötigt der zweite Differenzverstärkerschaltkreis 130 eine gewisse Verzögerungszeit, um vollständig angeschaltet zu sein, da die Antwortgeschwindigkeit des elften N-MOS-Transistors 136 gering ist. Zu dieser Zeit wird, falls kein dreizehnter N-MOS-Transistor 139 vorhanden ist, der Ausgang des Ausgangsknoten 131 während der Verzögerungszeit im "low"-Zustand gehalten, um den dreizehnten P-MOS-Transistor 140 anzuschalten. Es kann daher das Phänomen auftreten, daß die interne Quellenspannung entsprechend dem Anstieg der externen Quellenspannung ansteigt.

Jedoch wird bei dem erfindungsgemäßen Schaltkreis der dreizehnte N-MOS-Transistor 139 mit eingeführt, um im aktiven Betrieb eingeschaltet zu sein und damit den dreizehnten P-MOS-Transistor 140 auszuschalten. Damit befindet sich nur der erste Differenzverstärkerschaltkreis 110 im aktiven Betriebszustand.

Als nächstes wird im "Stand-by"-Betrieb des Quellspannungssteuerschaltkreises das zweite Steuersignal 145 des Chip-Auswahl-Buffers vom "high"-Zustand in den "low"-Zustand verändert, so daß der dreizehnte N-MOS-Transistor 139 des zweiten Differenzverstärkerschaltkreises 130 ausgeschaltet wird. Entsprechend wird, wenn die externe Quellspannung sich im aktiven Betrieb in dem zweiten Bereich befindet, der zweite Differenzverstärkerschaltkreis dieselbe Struktur einnehmen wie der erste Verstärkerschaltkreis 110 und damit eine stabile interne Spannung aufgrund desselben Arbeitsprinzips halten. Weiterhin wird, selbst wenn die externe Quellspannung einen vorgegebenen Wert von 7 V überschreitet, der Durchlaßstrom des dreizehnten P-MOS-Transistors 140 immer konstant gehalten werden, da kein anderer Stromdurchlaßschaltkreis so wie der achte N-MOS-Transistor 118 des ersten Differenzverstärkerschaltkreises 110 vorhanden ist. Daher wird, selbst wenn die externe Quellspannung weiterhin über einen vorgegebenen Wert (7 V) ansteigt, die interne Spannung auf einer stabilen Spannung von 3,3 V gehalten.

Währenddessen wird in dem ersten Differenzverstärkerschaltkreis 110 wenn das erste Steuersignal 125 des Chip-Auswahl-Buffers in den "low"-Zustand gebracht wird, der neunte P-MOS-Transistor 120 angeschaltet. Damit wird die externe Quellspannung Vcc direkt dem Gate-Anschluß des zehnte P-MOS-Transistors 121 zugeführt und dabei wird der erste Differenzverstärkerschaltkreis 110 ausgeschaltet.

Darüberhinaus wird, wie in Fig. 5 gezeigt, wenn von der aktiven Periode 155 zur "Stand-by"-Periode 156 übergegangen wird, das erste Steuersignal A direkt vom "low"-Zustand in den "high"-Zustand verändert, jedoch das zweite Steuersignal B vom "high"-Zustand mit einer gegebenen Verzögerungszeit Td in den "low"-Zustand. Damit wird, selbst während alle Signale des Halbleiterspeicherbausteins inaktiv sind, der erste Differenzverstärkerschaltkreis 110 während der Verzögerungszeit Td stärker betrieben, um das Abfallen der internen Spannung aufgrund des verbrauchten Stromes zu verhindern. Daher wird ein stabiler Betrieb sowohl im "Stand-by-Betrieb" als auch während des aktiven Betriebs erreicht.

In Fig. 6 ist ein Blockschaltbild zum Verdeutlichen des Referenzspannungserzeugungsschaltkreises und des ersten und zweiten Differenzverstärkerschaltkreises entsprechend der vorliegenden Erfindung gezeigt. Für gleiche Teile werden die gleichen Bezugszeichen wie in Fig. 3 benützt. Der erste und zweite Differenzverstärkerschaltkreis werden entsprechend für den aktiven und den "Stand-by"-Betrieb verwendet.

Es sind erste, zweite und dritte Differenzverstärkerschaltkreise 110, 150, 160 für den aktiven Betrieb und ein Differenzverstärkerschaltkreis 130 für den "Stand-by"-Betrieb vorgesehen, wobei jeder zwischen dem Ausgangsknoten 72 des Referenzspannungserzeugungsschaltkreises 70 und den entsprechenden Anschlüssen für die interne Quellenspannung 122, 231 und 241 verschaltet ist. Es ist ein erster P-MOS-Transistor 251 vorgesehen, dessen Kanal zwischen den Anschlüssen für die interne Quellenspannung 122 und 231 verschaltet ist und dessen Gate-Anschluß mit dem ersten Steuersignal 125 verbunden ist. Ein zweiter P-MOS-Transistor 252 ist mit dem Kanal zwischen den Anschlüssen für die interne Quellenspannung 231 und 241 und mit dem Gate-Anschluß mit dem ersten Steuersignal 125 verbunden.

Der Ausgangsanschluß des Differenzverstärkerschaltkreises 130 für den "Stand-by"-Betrieb ist mit dem Anschluß für die interne Quellenspannung 122 des ersten Differenzverstärkerschaltkreises 110 für den aktiven Betrieb, verbunden.

In einem herkömmlichen Speicherbaustein ist, um Rauschen zu vermeiden, und die Zuverlässigkeit zu erhöhen, ein Quellspannungssteuerschaltkreis vorgesehen, bei dem die Differenzverstärker voneinander getrennt sind entsprechend jeder der internen Quellinien (source lines). Jedoch weist dieser Schaltkreis das Problem auf, daß ein großer "Stand-by"-Strom entsprechend der Anzahl der "Stand-by"-Differenzverstärker verursacht wird.

In der vorliegenden Erfindung werden der erste und zweite P-MOS-Transistor 251 und 252, deren Gate-Anschlüsse mit dem ersten Steuersignal 125 des Chip-Auswahl-Buffers verbunden sind, eingesetzt, um jede der internen Quellinien zu verbinden und damit Rauschen zu verhindern und die Verläßlichkeit zu erhöhen.

Damit wird während des aktiven Betriebs der erste und zweite P-MOS-Transistor 251 und 252 durch das erste Steuersignal 125, welches sich im "high"-Zustand befindet, ausgeschaltet, so daß die internen Quellinien voneinander getrennt sind. Während des "Stand-by"-Betriebs werden, wenn das erste Steuersignal 125 in den "low"-Zustand geschaltet wird, um den ersten und zweiten P-MOS-Transistor 251 und 252 anzuschalten, die internen Quellinien miteinander verbunden. Daher sind während des aktiven Betriebs die internen Quellinien voneinander getrennt, um damit Rauschen zu unterdrücken und die Zuverlässigkeit zu erhöhen, dagegen sind im "Stand-by"-Betrieb die internen Quellinien miteinander verbunden, um dadurch den "Stand-by"-Strom zu minimieren.

Wie oben beschrieben, ist entsprechend dem erfindungsgemäßen Quellspannungssteuerschaltkreis ein N-MOS-Transistor 118, dessen Gate-Anschluß mit dem Fühlerknoten 91 des Schaltkreises zum Erkennen der Höhe des Stromes 90 verbunden ist, mit dem Ausgangsknoten 111 des ersten Differenzverstärkers 110, der an seinem Eingang die Referenzspannung Vref empfängt, verbunden, so daß, falls eine externe Quellenspannung über einem bestimmten Wert angelegt wird, der Durchlaßstrom des N-MOS-Transistors erhöht wird, um damit linear die interne Quellspannung zu erhöhen.

Bei einem herkömmlichen Schaltkreis ist es daher nötig, um den Anstieg der internen Quellspannung oberhalb einer bestimmten externen Quellspannung einzustellen, eine der Eingangsspannung der zwei Differenzverstärker und den ersten und zweiten Widerstand zu verändern. In dem erfindungsgemäßen Schaltkreis ist es lediglich notwendig, die Größe des N-MOS-Transistors einzustellen. Damit kann der Anstieg der internen Spannung sehr leicht eingestellt werden.

Weiterhin benötigt die herkömmliche Quellspannungssteuerschaltung einen Referenzspannungserzeugungsschaltkreis, der einen Differenzverstärker enthält, welcher einen großen Strom verbraucht, dagegen ist der Referenzspannungserzeugungsschaltkreis bei dem erfindungsgemäßen Schaltkreis kein Differenzverstärker und immer so eingestellt, daß er eine konstante Spannung aufweist und damit beträchtlich den während des "Stand-by"-Betriebs verbrauchten Strom reduziert.

Zusätzlich führt der erfindungsgemäße Schaltkreis die Referenzspannung dem Referenzspannungerzeugungsschaltkreis zurück, wodurch die Änderung der Referenzspannung aufgrund von Temperatur oder anderer Parameter minimiert wird.

Weiterhin werden gemäß der vorliegenden Erfindung die internen Quellinien (source lines) durch P-MOS-Transistoren verbunden, so daß die internen Quellinien im aktiven Betrieb voneinander getrennt werden können und während des "Stand-by"-Betriebs alle miteinander verbunden sind. Entsprechend wird Rauschen des Halbleiters verhindert, die Zuverlässigkeit erhöht und der "Stand-by"-Strom minimiert.

Die vorangegangene Beschreibung zeigt lediglich ein bevorzugtes Ausführungsbeispiel der vorliegenden Erfindung. Für den Fachmann werden sich vielerlei Modifikationen ergeben, ohne dabei den Schutzumfang der vorliegenden Erfindung, welcher lediglich durch die Ansprüche beschränkt sein soll, zu verlassen. Daher ist das gezeigte Ausführungsbeispiel nur als nicht beschränkende Beschreibung anzusehen.

Claims (25)

1. Quellspannungssteuerschaltkreis mit:
einer mit einem Anschluß für die externe Quellspannung verbundenen Referenzspannungserzeugungseinrichtung zum Erzeugen einer konstanten Referenzspannung;
einer mit dem Anschluß für die externe Quellspannung verbundenen Einrichtung zum Feststellen der Quellspannungshöhe (90) zum linearen Erhöhen der internen Spannung, wenn die externe Quellspannung gleich oder größer als eine gegebene Spannung ist;
einer ersten Differenzverstärkereinrichtung (110) mit zwei Eingängen, die entsprechend die Ausgänge der Referenzspannungserzeugungseinrichtung (70) und der internen Quellspannung (122) empfangen, und die durch ein erstes Steuersignal (125) und den Ausgang der Einrichtung zum Feststellen der Quellspannungshöhe (90) gesteuert wird; und
einer zweiten Differenzverstärkereinrichtung (130) mit zwei Eingängen, die jeweils die Ausgänge der Referenzspannungserzeugungseinrichtung (70) und der internen Quellspannung (122) empfangen, die von einem zweiten Steuersignal (145) gesteuert wird.

2. Quellspannungssteuerschaltkreis nach Anspruch 1, dadurch gekennzeichnet, daß die Referenzspannungserzeugungseinrichtung (70) enthält:
einen ersten N-MOS-Transistor (73) und einen als Diode verschalteten P-MOS-Transistor (74), welche in Serie zwischen der externen Quellspannung und einem Steuerknoten (71) verschaltet sind;
einen Widerstand (80) und einen "Pull-down"-P-MOS-Transistor (81), welche parallel zwischen dem Steuerknoten (71) und dem Erdanschluß verschaltet sind;
einen Ausgangsknoten (72), der mit dem Gate-Anschluß des ersten N-MOS-Transistors (73) verbunden ist; und
einen treibenden P-MOS-Transistor (75), dessen Kanal zwischen dem Anschluß für die externe Quellspannung und dem Ausgangsknoten (72) verschaltet ist und dessen Gate-Anschluß mit dem Steuerknoten (71) verbunden ist.

3. Quellspannungssteuerschaltkreis nach Anspruch 2, dadurch gekennzeichnet, daß die Referenzspannungserzeugungseinrichtung (70) zusätzlich eine Strompfadeinrichtung umfaßt, die eine Mehrzahl von als Dioden verschalteter P-MOS-Transistoren (76-79), welche zwischen dem Ausgangsknoten (72) und dem Erdanschluß verschaltet sind, enthält.

4. Quellspannungssteuerschaltkreis nach mindestens einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Einrichtung zum Feststellen der Quellspannungshöhe (90) enthält:
eine Spannungsabfalleinrichtung (92-96), die in Serie zwischen dem Anschluß für die externe Quellspannung und einem Fühlerknoten (91) verschaltet ist;
einen Widerstand (102) , der zwischen dem Fühlerknoten (91) und dem Erdanschluß verschaltet ist;
als Dioden verschaltete N-MOS-Transistoren (97, 98), die in Serie zu dem Fühlerknoten (91) verschaltet sind;
einen zweiten N-MOS-Transistor (99), dessen Kanal zwischen den Transistor (98) und dem Erdanschluß verschaltet ist, und dessen Gate-Anschluß mit dem ersten Steuersignal (125) verbunden ist;
einen dritten, als Diode verschalteten N-MOS-Transistor (100), welcher mit dem Fühlerknoten (91) verbunden ist; und
einen vierten N-MOS-Transistor (101), dessen Kanal zwischen dem Source-Anschluß des dritten N-MOS-Transistors (100) und dem Erdanschluß verschaltet ist, und dessen Gate-Anschluß mit dem ersten Steuersignal (125) verbunden ist.

5. Quellspannungssteuerschaltkreis nach mindestens einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die erste Differenzverstärkereinrichtung (110) enthält:
einen ersten unsymmetrischen N-Kanaldifferenzeingangsverstärker (105) mit zwei Eingängen, die die Spannungen des ersten Ausgangsknotens (72) der Referenzspannungserzeugungseinrichtung (70) und die interne Quellspannung empfangen;
einen fünften P-MOS-Transistor (120), dessen Kanal zwischen dem Anschluß für die externe Spannung und dem Ausgangsknoten (111) des ersten Differenzverstärkers (105) verschaltet ist und dessen Gate-Anschluß mit dem ersten Steuersignal (125) verbunden ist;
einen achten und neunten N-MOS-Transistor (118, 119), deren Kanäle in Serie zwischen dem Ausgangsknoten (111) und dem Erdanschluß verschaltet sind und deren Gate-Anschlüsse entsprechend mit dem Fühlerknoten (91) und dem ersten Steuersignal (125) verbunden sind; und
einen sechsten P-MOS-Transistor (121), dessen Kanal zwischen dem Anschluß für die externe Quellspannung und dem Anschluß für die interne Quellspannung (122) verbunden ist und dessen Gate-Anschluß mit dem Ausgangsknoten (111) verbunden ist.

6. Quellspannungssteuerschaltkreis nach Anspruch 5, dadurch gekennzeichnet, daß der erste Differenzverstärker (105) von dem ersten Steuersignal gesteuert wird.

7. Quellspannungssteuerschaltkreis nach mindestens einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die zweite Differenzverstärkereinrichtung (130) enthält:
einen zweiten unsymmetrischen N-Kanaldifferenzeingangsverstärker (138) mit zwei Eingängen, die die Spannungen des Ausgangsknotens (72) der Referenzspannungserzeugungseinrichtung (70) und die interene Quellspannung empfangen;
einen dreizehnten N-MOS-Transistor (139), dessen Kanal zwischen dem Anschluß für die externe Quellspannung und dem Ausgangsknoten (131) des zweiten Differenzverstärkers (138) verschaltet ist und dessen Gate-Anschluß mit dem zweiten Steuersignal verbunden ist; und
einen neunten P-MOS-Transistor (140), dessen Gate-Anschluß mit dem Ausgangsknoten (131) verbunden ist und dessen Kanal zwischen dem Anschluß für die externe Quellspannung und dem Anschluß für die interne Quellspannung (122) verschaltet ist.

8. Quellspannungssteuerschaltkreis nach Anspruch 7, dadurch gekennzeichnet, daß der zweite Differenzverstärker (138) von dem Ausgang der Referenzspannungserzeugungseinrichtung (70) gesteuert wird.

9. Quellspannungserzeugungseinrichtung nach mindestens einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die erste Differenzverstärkungseinrichtung (110) durch das erste Steuersignal (125) im "High"-Zustand aktiviert wird, um damit den aktiven Betrieb auszuführen, während die zweite Differenzverstärkereinrichtung (138) durch das zweite Steuersignal (125) im "Low"-Zustand aktiviert wird, um den "Stand-By"-Betrieb auszuführen.

10. Quellspannungssteuerschaltkreis nach Anspruch 9, dadurch gekennzeichnet, daß der Quellspannungssteuerschaltkreis vom aktiven Mode in den "Stand-by"-Mode nach einer gegebenen Verzögerungszeit des ersten Steuersignals umgeschaltet wird.

11. Quellspannungssteuerschaltkreis mit:
einer Referenzspannungserzeugungseinrichtung (70) mit;
einem ersten N-MOS-Transistor (73) und einem als Diode verschalteten P-MOS-Transistor (74), deren Kanäle in Serie zwischen den Anschluß für die externe Quellspannung und den Erdanschluß verschaltet sind;
einem Ausgangsknoten (72), der mit dem Gate-Anschluß des ersten N-MOS-Transistors (73) verschaltet ist und
einem treibenden P-MOS-Transistor (75), dessen Kanal zwischen dem Anschluß für die externe Quellspannung und dem Ausgangsknoten (72) verschaltet ist und dessen Gate-Anschluß mit dem Gate-Anschluß des P-MOS-Transistors (74) verbunden ist;
einer ersten Differenzverstärkereinrichtung (110) mit;
einem ersten unsymmetrischen N-Kanaldifferenzeingangsverstärker (105) mit zwei Eingängen, die die Referenzspannung des Ausgangsknotens (72) und die interne Quellspannung empfangen,
einem P-MOS-Transistor (120), dessen Kanal zwischen den Anschluß für die externe Quellspannung und dem Ausgangsknoten (111) des ersten Differenzverstärkers (105) verschaltet ist und dessen Gate mit dem ersten Steuersignal verbunden ist,
einem ersten und zweiten Stromdurchlaßtransistor (118, 119), deren Kanäle in Serie zwischen den Ausgangsknoten (111) und den Erdanschluß verschaltet sind, und deren Gate-Anschlüsse entsprechend mit der externen Quellspannung, die um einen gegebenen Wert erniedrigt ist, und dem ersten Steuersignal verbunden sind, und
einem treibenden Transistor (121), dessen Kanal zwischen den Anschluß für die externe Quellspannung und dem Anschluß für die interne Quellspannung (122) verschaltet ist und dessen Gate-Anschluß mit dem Ausgangsknoten (111) verbunden ist; und
einer zweiten Differenzverstärkereinrichtung (130) mit;
einem zweiten unsymmetrischen N-Kanaldifferenzeingangsverstärker (138) mit zwei Eingängen, die die Referenzspannung und die interne Quellspannung empfangen,
einem N-MOS-Transistor (139), dessen Kanal zwischen dem Anschluß für die externe Quellspannung und dem Ausgangsknoten (131) des zweiten Differenzverstärkers verschaltet sind und dessen Gate-Anschluß mit dem zweiten Steuersignal verbunden ist; und
einem treibenden Transistor (140), dessen Gate mit dem Ausgangsknoten (131) verbunden ist und dessen Kanal zwischen dem Anschluß für die externe Quellspannung und dem Anschluß für die interne Quellspannung (122) verschaltet ist.

12. Quellspannungssteuerschaltkreis nach Anspruch 11, dadurch gekennzeichnet, daß die Referenzspannungserzeugungseinrichtung (70) zusätzlich ausgestattet ist mit:
einem Widerstand (80) und einem Pull-down-P-MOS-Transistor (81), die parallel zwischen dem Drain-Anschluß des P-MOS-Transistors (74) und dem Erdanschluß verschaltet sind; und
einer Strompfadeinrichtung, die zwischen dem Ausgangsknoten (72) und dem Erdanschluß verschaltet ist.

13. Quellspannungssteuerschaltkreis nach Anspruch 12, dadurch gekennzeichnet, daß die Strompfadeinrichtung eine Mehrzahl als Dioden verschalteter P-MOS-Transistoren (76-79) enthält.

14. Quellspannungssteuerschaltkreis nach mindestens einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, daß weiterhin eine Einrichtung zum Feststellen der Quellspannungshöhe (90) vorhanden ist, die zwischen den Gate-Anschluß des ersten Strompfadtransistors (118) und dem Anschluß für die externe Quellspannung verschaltet ist.

15. Quellspannungssteuerschaltkreis nach Anspruch 14, dadurch gekennzeichnet, daß die Einrichtung zum Feststellen der Quellspannungshöhe (90) ausgestattet ist mit:
einer Mehrzahl von als Dioden verschalteter N-MOS-Transistoren (92-96), die in Serie zwischen dem Anschluß für die externe Quellspannung und einem Fühlerknoten (91) verschaltet sind;
einem Widerstand (102), der zwischen dem Fühlerknoten (91) und dem Erdanschluß verschaltet ist;
als Dioden verschaltete N-MOS-Transistoren (97, 98), die in Serie zu dem Fühlerknoten (91) verschaltet sind;
einen N-MOS-Transistor (99), dessen Kanal zwischen dem Transistor (98) und dem Erdanschluß verschaltet ist und dessen Gate mit dem ersten Steuersignal (125) verbunden ist;
einem als Diode verschaltetem N-MOS-Transistor (100), der in Serie zwischen dem Fühlerknoten (91) und dem Erdanschluß verschaltet ist; und
einem N-MOS-Transistor (101), dessen Gate mit dem ersten Steuersignal (125) verbunden ist.

16. Quellspannungssteuerschaltkreis nach mindestens einem der Ansprüche 11 bis 15, dadurch gekennzeichnet, daß der erste und zweite Strompfadtransistor (118, 119) N-MOS-Typen sind.

17. Quellspannungssteuerschaltkreis nach mindestens einem der Ansprüche 11 bis 16, dadurch gekennzeichnet, daß die treibenden Transistoren (121, 140) der ersten und zweiten Differenzverstärkereinrichtung (110, 130) P-MOS-Transistoren sind.

18. Quellspannungssteuerschaltkreis nach mindestens einem der Ansprüche 11 bis 17, dadurch gekennzeichnet, daß der Anstieg der internen Spannung an dem Anschluß für die interne Quellspannung (122) durch Einstellen der Größe des ersten Stromdurchlaßtransistors (118) für den Fall, daß die externe Quellspannung gleich oder größer als ein bestimmter Wert ist, gesteuert wird.

19. Quellspannungssteuerschaltkreis nach mindestens einem der Ansprüche 11 bis 18, dadurch gekennzeichnet, daß die erste Differenzverstärkereinrichtung (110) von dem ersten Steuersignal (125) im "High"-Zustand aktiviert wird, um so den aktiven Betrieb auszuführen, während der zweite Differenzverstärker (138) von dem zweiten Steuersignal (145) im "Low"-Zustand aktiviert wird, um den "Stand-by"-Betrieb auszuführen.

20. Quellspannungssteuerschaltkreis nach Anspruch 19, dadurch gekennzeichnet, daß der Quellspannungssteuerschaltkreis nach einer gegebenen Verzögerungszeit des ersten Steuersignals (125) von dem aktiven Mode in den "Stand-by"-Mode übergeht.

21. Quellspannungssteuerschaltkreis nach Anspruch 20, dadurch gekennzeichnet, daß die erste Differenzverstärkereinrichtung (110) abgeschaltet wird, wenn der treibende Transistor (121) den "Stand-by"-Betrieb ausführt.

22. Quellspannungssteuerschaltkreis nach Anspruch 20 oder 21, dadurch gekennzeichnet, daß die zweite Differenzverstärkereinrichtung (130) ausgeschaltet wird, wenn der treibende Transistor (140) den aktiven Betrieb ausführt.

23. Quellspannungssteuerschaltkreis mit:
einer Referenzspannungserzeugungseinrichtung (70);
einer Mehrzahl von Differenzverstärkereinrichtung (110, 150, 160) für den aktiven Betrieb und einer Differenzverstärkereinrichtung (130) für den "Stand-by"-Betrieb, die zwischen den Ausgangsknoten (72) der Referenzspannungserzeugungseinrichtung (70) und dem Anschluß für die interne Quellspannung (122, 231, 241) entsprechend verschaltet sind; und
Toreinrichtungen (251, 252), deren Kanäle entsprechend zwischen die benachbarten Anschlüsse für die interne Spannung (122, 231, 241) verschaltet sind und deren Gate-Anschlüsse mit dem ersten Steuersignal (125) verschaltet sind.

24. Quellspannungssteuerschaltkreis nach Anspruch 23, dadurch gekennzeichnet, daß die Toreinrichtungen (251, 252) P-MOS-Transistoren sind.

25. Quellspannungssteuerschaltkreis nach mindestens einem der Ansprüche 23 bis 24, dadurch gekennzeichnet, daß die Toreinrichtungen (251, 252) im aktiven Mode ausgeschaltet werden und im "Stand-by"-Mode angeschaltet werden.