DE4323010C2 - Spannungserzeugungsschaltung zum Erzeugen einer Spannung mit vorbestimmter Polarität an einem Ausgangsknoten, wobei Schwellenspannungsverluste vermieden werden - Google Patents

Spannungserzeugungsschaltung zum Erzeugen einer Spannung mit vorbestimmter Polarität an einem Ausgangsknoten, wobei Schwellenspannungsverluste vermieden werden

Info

Publication number
DE4323010C2
DE4323010C2 DE4323010A DE4323010A DE4323010C2 DE 4323010 C2 DE4323010 C2 DE 4323010C2 DE 4323010 A DE4323010 A DE 4323010A DE 4323010 A DE4323010 A DE 4323010A DE 4323010 C2 DE4323010 C2 DE 4323010C2
Authority
DE
Germany
Prior art keywords
voltage
electrode
generating circuit
field effect
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE4323010A
Other languages
English (en)
Other versions
DE4323010A1 (de
Inventor
Toshihiro Kitano
Takeshi Kajimoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE4323010A1 publication Critical patent/DE4323010A1/de
Application granted granted Critical
Publication of DE4323010C2 publication Critical patent/DE4323010C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G11C5/146—Substrate bias generators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

Die Erfindung betrifft eine Spannungserzeugungsschaltung zum Erzeugen einer Spannung mit vorbestimmter Polarität an einem Ausgangsknoten nach dem Oberbegriff des Anspruches 1.
In letzter Zeit ist die Versorgungsspannung von Halbleitereinrichtungen entsprechend der Forderung nach einer hohen Integration und verminderter Leistungsaufnahme von Halbleitereinrichtungen gesenkt worden. Die Zuführung einer geringeren Versorgungsspannung an eine Halbleitereinrichtung ermöglicht dünnere Isolierfilme für MOS- Transistoren, MOS-Kondensatoren und ähnliche Elemente. Das führt zu einer Verbesserung von deren Integration und Leistungsaufnahme.
Die Zuführung einer geringeren Versorgungsspannung an eine Halbleitereinrichtung bringt aber Probleme bei mehreren Spannungserzeugungsschaltungen, die in der Halbleitereinrichtung gebildet sind. Eine Halbleitereinrichtung im allgemeinen weist eine Erzeugungsschaltung für eine sog. Substrat-Bias-Spannung auf, um das Halbleitersubstrat mit einer Spannung vorbestimmter Polarität vorzuspannen. Weil die Erzeugungsschaltung der Substrat-Bias-Spannung aus einer Ladungspumpschaltung besteht, kann ein Abfall des relativ niedrigen Bias-Spannungspegels nicht ignoriert werden, wenn die Versorgungsspannung vermindert wird. In ähnlicher Weise kann ein Abfall höherer Spannungspegel nicht ignoriert werden, wenn die Versorgungsspannung vermindert wird, weil auch die Erzeugungsschaltung für höhere Spannungen, die in der Halbleitereinrichtung gebildet ist, aus einer Ladungspumpschaltung besteht.
Obwohl die vorliegende Erfindung allgemein eine Spannungserzeugungsschaltung betrifft, die in einer Halbleitereinrichtung gebildet ist, wird im folgenden ein Fall beschrieben, bei dem sie bei einem dynamischen Direktzugriffsspeicher (im weiteren als DRAM bezeichnet) angewandt ist.
Fig. 8 zeigt das Blockdiagramm eines DRAM, auf das die vorliegende Erfindung angewandt werden kann. Wie in Fig. 8 dargestellt ist, weist das DRAM 100 ein Speicherzellenfeld 85 mit einer Mehrzahl von Speicherzellen, einen Adreßpuffer 81, der extern angelegte Adreßsignale A0 bis An empfängt, einen Zeilendekoder 82 und einen Spaltendekoder 83 zum jeweiligen Auswählen einer Zeile und einer Spalte des Speicherzellenfeldes 85 in Abhängigkeit vom empfangenen Adreßsignal, und einen Leseverstärker 84 zum Verstärken eines Datensignals, das aus der Speicherzelle ausgelesen wird, auf. Eingabedaten Di werden über einen Dateneingabepuffer 86 angelegt. Ausgabedaten Do werden über einen Datenausgabepuffer 87 ausgegeben. Das DRAM 100 weist einen Taktsignalgenerator 88 auf, der ein Taktsignal zum Steuern verschiedener im DRAM gebildeter Schaltungen erzeugt.
Das DRAM 100 weist ferner eine Substratvorspannung- Erzeugungsschaltung (als "VBB-Erzeugungsschaltung" in der Figur dargestellt) 89 zum Erzeugen der oben genannten Substratvorspannung VBB auf. Die Substratvorspannung- Erzeugungsschaltung 89 empfängt ein Taktsignal, das von einem nicht gezeigten Ringoszillator erzeugt wird, und nachdem die Versorgungsspannung Vcc zugeführt wird, wird sie kontinuierlich vom angelegten Taktsignal aufrechterhalten.
Eine Erzeugungsschaltung für eine höhere Spannung 93 wird von einem extern angelegten Zeilenadreß-Abtastsignal /RAS getrieben. Genauer gesagt empfängt ein RAS-Eingabepuffer 92 das extern angelegte Signal /RAS, um das empfangene Signal an den Taktsignalgenerator 88 und die Hochspannungserzeugungsschaltung 93 anzulegen. Die Schaltung 93 wird vom angelegten Signal getrieben und erzeugt eine hochgesetzte Spannung Vpp.
Das DRAM 100 weist ferner eine Spannungserzeugungsschaltung 96 auf, die eine hochgesetzte Spannung Vpp über den Zeilendekoder 82 einer (nicht gezeigten) Wortleitung zuführt. Diese Spannungserzeugungsschaltung 96 empfängt ferner ein Taktsignal vom nicht dargestellten Ringoszillator, um die hochgesetzte Spannung Vpp zu erzeugen. Die hochgesetzte Spannung Vpp wird über den Zeilendekoder 82 einer ausgewählten Wortleitung zugeführt.
Jeder der Substratvorspannung-Erzeugungsschaltungen 89 sowie die Hochspannungserzeugungsschaltungen 93 und 96, die in Fig. 8 dargestellt sind, weist eine Ladungspumpschaltung auf und erzeugt eine gewünschte Spannung in Abhängigkeit von einem angelegten Taktsignal. Die Substratvorspannung-Erzeugungsschaltung weist z. B. die folgende Schaltungsstruktur auf.
Fig. 6 zeigt ein schematisches Schaltbild einer bekannten Substratvorspannung- Erzeugungsschaltung. Wie in Fig. 6 dargestellt ist, weist eine Substratvorspannung-Erzeugungsschaltung 24 Inverter 1 und 2, PMOS- Kondensatoren 3 und 4 sowie PMOS-Transistoren 5, 6 und 7 auf. Die Inverter 1 und 2 reagieren auf ein Taktsignal Φ0, um komplementäre Taktsignale Φ1 und Φ2 zu liefern. Es wird angenommen, daß jeder der PMOS-Transistoren 5, 6 und 7 eine Schwellenspannung Vthp aufweist.
Fig. 7 zeigt ein Signaldiagramm des Betriebs der Substratvorspannung-Erzeugungsschaltung 24, die in Fig. 6 dargestellt ist. Unter Bezugnahme auf die Fig. 6 und 7 wird der Betrieb der Substratvorspannung-Erzeugungsschaltung 24 beschrieben.
Zum Zeitpunkt t1 steigt das Ausgangssignal Φ1 des Inverters 1 von einem Massepotential (im weiteren als GND-Pegel bezeichnet) auf einen Versorgungsspannungspegel (im weiteren als Vcc-Pegel bezeichnet) an. Hier entspricht der GND-Pegel einer Spannung von 0 Volt. Obwohl die Gate-Spannung 6g des Transistors 6 dazu neigt, aufgrund der Kopplung des Kondensators 4 auf den Vcc-Pegel anzusteigen, erreicht sie nur den Spannungspegel Vthp, weil der Transistor 5 leitend wird. Zur gleichen Zeit t1 fällt das Ausgangssignal Φ2 des Inverters 2 vom Vcc-Pegel auf den GND-Pegel, wodurch die Gate- und Drain-Spannungen des Transistors 7 aufgrund der Kopplung des Kondensators 3 gesenkt werden. Das macht den Transistor 7 leitend. Das Durchschalten des Transistors 7 bewirkt, daß Substratladungen über den Transistor 7 abgezogen werden, und die abgezogenen Ladungen werden vom Kondensator 3 gespeichert. Der Transistor 6 wird in Abhängigkeit von der angelegten Gate-Spannung Vthp gesperrt.
Zum Zeitpunkt t2 fällt das Ausgangssignal Φ1 des Inverters 1 vom Vcc- auf den GND-Pegel. Die Gate-Spannung 6g des Transistors 6 erreicht aufgrund der Kopplung des Kondensators 4 Vthp-Vcc, und der Transistor 6 schaltet durch. Die abgezogenen Ladungen, d. h. die vom Kondensator 3 gespeicherten Ladungen, werden über den Transistor 6 zur Masse abgeführt. Gleichzeitig wird der Transistor 7 durch den Anstieg der Gate- und Drain-Spannungen gesperrt. Das verhindert, daß diese Ladungen zurückfließen.
Wie oben beschrieben worden ist, werden durch das wiederholt ansteigende und abfallende zugeführte Taktsignal Φ0 Ladungen vom Substrat extrahiert, und schließlich erreicht das Substratpotential VBB den Pegel -Vcc+Vthp, wie in Fig. 7 dargestellt ist.
Weil die in Fig. 6 gezeigte Substratvorspannung-Erzeugungsschaltung 24 den Transistor 7 verwendet, dessen Gate und Drain miteinander verbunden sind, kann das Substratpotential VBB prinzipiell nicht unter -Vcc+Vthp gesenkt werden. Wie bereits beschrieben worden ist, ist der Spannungsverlust Vthp durch den Transistor 7, d. h. der Anstieg des Substratpotentials VBB um Vthp, in Hinblick auf die Entwicklung einer Senkung des Pegels der Versorgungsspannung Vcc, die an die Halbleitereinrichtung angelegt wird, nicht günstig. Weil der Pegel der Versorgungsspannung VBB gleich -Vcc+Vthp ist, steigt der Ausgangsspannungspegel proportional zum Abfallen des Pegels der Versorgungsspannung Vcc an. Mit anderen Worten kann der Verlust der Versorgungsspannung Vthp im Ausgangsspannungspegel nicht vernachlässigt werden, wenn der Versorgungsspannungspegel sinkt.
Aus der DE 37 05 147 C2 ist eine Spannungserzeugungsschaltung nach dem Oberbegriff des Patentanspruches 1 bekannt.
Aus der DE 38 14 667 A1 ist eine Spannungsstabilisierung bei einem Substratvorspannungserzeuger bekannt.
Aufgabe der Erfindung ist es daher, eine Spannungserzeugungsschaltung zu schaffen, die einen stabilen Ausgangspegel liefert und keinen Schwellenspannungsverlust in der Ausgangsspannung durch einen Feldeffekttransistor aufweist.
Die Aufgabe wird gelöst durch die in Anspruch 1 gekennzeichnete Spannungserzeugungsschaltung.
Weil die Gate-Elektrode des ersten dabei verwendeten Feldeffekttransistors mit der zweiten Elektrode des zweiten Kondensators verbunden ist, wird im Betrieb eine Spannung höher als die Source-Spannung des ersten Feldeffekttransistors an die Gate-Elektrode des ersten Feldeffekttransistors angelegt, wodurch die gewünschte Spannung ohne einen Schwellenspannungsverlust im ersten Feldeffekttransistor erzeugt werden kann.
Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
Es folgt die Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigt:
Fig. 1 das Schaltbild einer Substratvorspannungs- Erzeugungsschaltung nach einer ersten Ausführungsform der Erfindung;
Fig. 2 das Schaltbild einer Substratvorspannungs- Erzeugungsschaltung nach einer zweiten Ausführungsform der Erfindung;
Fig. 3 ein Signaldiagramm des Betriebs der Substratvorspannungs- Erzeugungsschaltung, die in Fig. 1 dargestellt ist;
Fig. 4 ein Signaldiagramm des Betriebs der Substratvorspannungs- Erzeugungsschaltung, die in Fig. 2 dargestellt ist;
Fig. 5 das schematische Schaltbild einer Erzeugungsschaltung für eine hochgesetzte Spannung nach einer dritten Ausführungsform der Erfindung;
Fig. 6 das schematische Schaltbild einer bekannten Substratvorspannungs- Erzeugungsschaltung;
Fig. 7 ein Signaldiagramm des Betriebs der Substratvorspannungs- Erzeugungsschaltung, die in Fig. 6 dargestellt ist; und
Fig. 8 das Blockschaltbild eines DRAM, auf das die vorliegende Erfindung angewandt werden kann.
Wie in Fig. 1 dargestellt ist, weist eine Substratvorspannungs- Erzeugungsschaltung 21 Inverter 1 und 2, PMOS-Kondensatoren 3 und 4, PMOS-Transistoren 5 und 6 sowie einen NMOS-Transistor 8 auf. Der Inverter 1 empfängt das Signal Φ0. Das Taktsignal Φ0 kann von einem Ringoszillator 20 geliefert werden, der auf dem Halbleitersubstrat gebildet ist. Die kaskadierten Inverter 1 und 2 erzeugen komplementäre Taktsignale Φ1 und Φ2. Eine Elektrode des Kondensators 3 ist mit dem Ausgang des Inverters 2 verbunden. Eine Elektrode des Kondensators 4 ist mit dem Ausgang des Inverters 1 verbunden.
Die Gate-Elektrode des Transistors 5 liegt auf Masse, und der Transistor 5 ist zwischen die zweite Elektrode des Kondensators 4 und Massepotential geschaltet. Die Gate-Elektrode des Transistors 6 ist mit der zweiten Elektrode des Kondensators 4 verbunden, und der Transistor 6 ist zwischen die zweite Elektrode des Kondensators 3 und Massepotential geschaltet. Die Source- Elektrode des Transistors 8 ist mit der zweiten Elektrode des Kondensators 3, und seine Gate-Elektrode ist mit der zweiten Elektrode des Kondensators 4 verbunden. Eine Substratvorspannung VBB wird an der Drain-Elektrode des Transistors 8 erzeugt.
Fig. 3 zeigt ein Signaldiagramm des Betriebs der Substratvorspannungs-Erzeugungsschaltung 21, die in Fig. 1 dargestellt ist. Unter Bezugnahme auf die Fig. 1 und 3 wird der Betrieb der Substratvorspannungs-Erzeugungsschaltung 21 beschrieben.
Zum Zeitpunkt t1 steigt das Ausgangssignal Φ1 des Inverters 1 vom Massepegel (im weiteren als "GND-Pegel" bezeichnet) auf den Versorgungsspannungspegel (im weiteren als "Vcc-Pegel" bezeichnet) an. Obwohl die Gate-Spannungen 6g und 8g der Transistoren 6 und 8 dazu neigen, aufgrund der Kopplung des Kondensators 4 auf den Vcc- Pegel anzusteigen, werden sie tatsächlich gleich Vthp, weil der Transistor 5 leitend wird. Zur gleichen Zeit t1 fällt das Ausgangssignal Φ2 des Inverters 2 vom Vcc- auf den GND-Pegel ab, und damit fällt die Source-Spannung 8s des Transistors 8 durch die Kopplung des Kondensators 3 auf den Pegel -Vcc. Daher wird die Differenz 8g-8s zwischen der Gate-Spannung 8g und der Source- Spannung 8s des Transistors 8 gleich Vthp-(-Vcc), wodurch der Transistor 8 leitend wird, und es werden Ladungen vom Substrat abgezogen. Weil der Transistor in Abhängigkeit von der Gate- Spannung Vthp gesperrt wird, werden die abgezogenen Ladungen im Kondensator 3 gespeichert.
Zum Zeitpunkt t2 fällt das Ausgangssignal Φ1 des Inverters 1 vom Vcc- auf den GND-Pegel. Die Gate-Spannungen 6g, 8g der Transistoren 6 und 8 werden durch die Kopplung mit dem Kondensator 4 gleich Vthp-Vcc, und der Transistor 6 schaltet durch. Die abgezogenen Ladungen, d. h. die im Kondensator 3 gespeicherten Ladungen, werden über den Transistor 6 nach Masse abgeführt. Weil der Transistor 8 zu diesem Zeitpunkt gesperrt wird, können die im Kondensator 3 gespeicherten Ladungen nicht über den Transistor 8 zum Substrat zurückgeführt werden.
Wie oben beschrieben worden ist, werden durch die Wiederholung von Anstieg und Abfall des Eingabetaktsignals Φ0 die Ladungen vom Substrat abgezogen, das Substratpotential VBB wird reduziert und schließlich kann das Substratpotential VBB den Pegel -Vcc erreichen. Wenn die Ladungen vom Transistor 8 abgezogen werden, ist die Gate- Spannung 8g des Transistors 8 ausreichend höher als die Drain- Spannung (d. h. das Substratpotential), so daß der Abfall um die Schwellenspannung Vthp, der in der Schaltung 24 von Fig. 24 erzeugt wird, verhindert werden kann. Das Substratpotential VBB kann effektiv den Pegel -Vcc erreichen.
Die Transistoren 6 und 8 sind so gebildet, daß sie die Beziehung Vthp (Schwellenspannung der Transistoren 5, 6) < Vthn (Schwellenspannung des Transistors 8) selbst dann erfüllen, wenn die Drain-Spannung (d. h. in diesem Fall das Substratpotential) des Transistors 8 den niedrigsten Pegel -Vcc erreicht. Dadurch wird ein unerwünschtes Leitendwerden des Transistors 8 vermieden.
Bei der in Fig. 1 gezeigten Schaltung sind in der Praxis eine parasitäre Kapazität 31 zwischen der Gate- und Source-Elektrode des Transistors 8 und eine parasitäre Kapazität 32 zwischen der Source- und Gate-Elektrode des Transistors 6 vorhanden. Durch das Wiederholen von Anstieg und Abfall des Eingabetaktsignals Φ0 kann die Gate-Spannung des Transistors 6 aufgrund des Vorhandenseins dieser Kapazitätskomponenten 31 und 32 übermäßig abfallen. Wenn die Gate-Spannung des Transistors 6 übermäßig abfällt, kann der Transistor 6 nicht vollständig gesperrt werden, und damit können Ladungen von der Masse zurückfließen. Genauer gesagt tritt ein Rückfluß von Ladungen über den Transistor 6 auf, und es kann kein effektiver Pumpbetrieb ausgeführt werden. Eine in Fig. 2 dargestellte verbesserte Schaltung ist zur Lösung dieses Problems geeignet.
Fig. 2 zeigt das schematische Schaltbild einer verbesserten Substratvorspannungs- Erzeugungsschaltung nach einer zweiten Ausführungsform der vorliegenden Erfindung. Wie in Fig. 2 dargestellt ist, weist die Substratvorspannungs-Erzeugungsschaltung 22 zusätzlich zu der in Fig. 1 gezeigten Schaltung 21 PMOS-Transistoren 9, 10 und 11 auf, die zwischen der zweiten Elektrode des Kondensators 4 und dem Massepotential in Reihe geschaltet sind. Die Gate-Elektrode eines jeden der Transistoren 9, 10 und 11 ist mit einer entsprechenden Drain-Elektrode verbunden. Diese Transistoren dienen als Klemmschaltung zum Begrenzen der Gate-Spannung des Transistors 6, damit diese den Pegel 3Vthp übersteigt. Diese Klemmschaltung ermöglicht es, die Gate-Spannung des Transistors 6 unabhängig von Auswirkungen der Kapazitätskomponenten 31 und 32 in einem Bereich über -3Vthp zu halten (siehe Fig. 4). Das verhindert den Rückfluß von Ladungen über den Transistor 6. Folglich kann ein noch effektiver Pumpbetrieb ausgeführt werden.
Obwohl im Beispiel der Fig. 2 die drei PMOS-Transistoren 9, 10 und 11 als Klemmschaltung gebildet sind, wird die Anzahl n der PMOS- Transistoren allgemein so bestimmt, daß sie die folgende Ungleichung hinsichtlich der Bedingung, daß der Transistor 6 gesperrt wird, erfüllt:
Vthp < (Vthp * n) + Vcc * α (1)
Hier bezeichnet α die Spannungsübertragungsrate des Kondensators 4.
In den Fig. 1 und 2 sind Beispiele gezeigt, bei denen die vorliegende Erfindung auf eine Substratvorspannung- Erzeugungsschaltung angewandt ist. Die Substratvorspannung- Erzeugungsschaltungen 21 und 22 können eine Ausgangsspannung erzeugen, die schließlich den Pegel -Vcc erreicht. Durch Anwenden der vorliegenden Erfindung auf eine Erzeugungsschaltung für eine hochgesetzte Spannung kann die in Fig. 5 dargestellte Spannungs- Erzeugungsschaltung 23 erhalten werden.
Fig. 5 zeigt das schematische Schaltbild einer Erzeugungsschaltung, die eine dritte Ausführungsform der vorliegenden Erfindung darstellt. Wie in Fig. 5 gezeigt ist, weist die Erzeugungsschaltung 23 für eine hochgesetzte Spannung die Inverter 1 und 2, NMOS-Kondensatoren 12 und 13, NMOS-Transistoren 14, 15, 17, 18 und 19 sowie einen PMOS-Transistor 16 auf. Die eine Klemmschaltung bildenden Transistoren 17, 18 und 19 sind entsprechend der in Fig. 2 dargestellten Schaltung 22 zur Vermeidung nachteiliger Effekte der parasitären Kapazitätskomponenten der Transistoren 15 und 16 gebildet. Wenn die Kapazitätskomponenten in den Transistoren 15 und 16 zu vernachlässigen sind, können die Transistoren 17, 18 und 19 weggelassen werden.
Die in Fig. 5 gezeigte Spannungs-Erzeugungsschaltung für eine heraufgesetzte Spannung 23 arbeitet im Prinzip ähnlich wie die in Fig. 1 dargestellte Substratvorspannung-Erzeugungsschaltung 21. Die Hochspannungs- Erzeugungsschaltung 23 liefert eine hochgesetzte Spannung Vpp an der Drain des Transistors 16.
Die Substratvorspannung-Erzeugungsschaltung 21 oder 22 gemäß Fig. 1 bzw. Fig. 2 kann als VBB-Erzeugungsschaltung 89, 93 oder 95 im DRAM 100 verwendet werden, das in Fig. 8 gezeigt ist. Die in Fig. 5 dargestellte Spannungs-Erzeugungsschaltung 23 kann als Schaltung 96 im DRAM 100 verwendet werden, das in Fig. 8 gezeigt ist. In den Schaltungen 21 und 22, die in den Fig. 1 und 2 dargestellt sind, tritt in der Ausgangsspannung VBB kein Abfall um die Schwellenspannung Vthn des Transistors 8 auf, weil der Gate-Elektrode des Transistors 8 in der Ausgangsstufe eine Spannung zugeführt werden kann, die ausreichend höher als die Source-Spannung ist. Als Ergebnis wird eine Substratvorspannung VBB mit dem Pegel -Vcc erzeugt.
In gleicher Weise tritt bei der in Fig. 5 gezeigten Hochspannungs- Erzeugungsschaltung 23 in der Ausgangsspannung Vpp kein Abfall um die Schwellenspannung Vthp des Transistors 16 in der letzten Stufe auf, wodurch eine hochgesetzte Spannung Vpp mit einem gewünschten Pegel erzielt werden kann.

Claims (11)

1. Spannungserzeugungsschaltung zum Erzeugen einer Spannung mit vorbestimmter Polarität an einem Ausgangsknoten mit
einer Vorrichtung (1, 2) zum Erzeugen erster und zweiter kom­ plementärer Taktsignale,
einer ersten Kondensatorvorrichtung (3, 13), deren erste Elektrode zum Empfangen des ersten Taktsignals geschaltet ist,
einem ersten Feldeffekttransistor (8, 16), dessen Source-Elektrode mit der zweiten Elektrode der ersten Kondensatorvorrichtung und dessen Drain-Elektrode mit dem Ausgangsknoten verbunden ist,
einer zweiten Kondensatorvorrichtung (4, 12), deren erste Elektrode zum Empfangen des zweiten Taktsignals geschaltet ist, und
einem zweiten Feldeffekttransistor (6, 15), dessen Gate-Elektrode mit der zweiten Elektrode der zweiten Kondensatorvorrichtung verbunden ist, und der zwischen die Source-Elektrode des ersten Feldeffekttransistors und ein Versorgungspotential ge­ schaltet ist, wobei der erste und zweite Feldeffekttransistor verschiedene Leitfähigkeitstypen aufweisen,
dadurch gekennzeichnet, daß die Gate-Elektrode des ersten Feld­ effekttransistors (8, 16) mit der zweiten Elektrode der zweiten Kondensatorvorrichtung (4, 12) verbunden ist.
2. Spannungserzeugungsschaltung nach Anspruch 1, gekennzeichnet durch eine Potentialbegrenzungsvorrichtung, die zwischen die zweite Elektrode der zweiten Kondensatorvorrichtung und das Versorgungspotential geschaltet ist, zum Begrenzen des Potentials der zweiten Elektrode der zweiten Kondensatorvorrichtung auf einen vorbestimmten Bereich.
3. Spannungserzeugungsschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Potentialbegrenzungsvorrichtung eine obere Begrenzungsvorrichtung zum Begrenzen des Potentials der zweiten Elektrode der zweiten Kondensatorvorrichtung auf ein Potential unter einem vorbestimmten oberen Grenzwert aufweist.
4. Spannungserzeugungsschaltung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die Potentialbegrenzungsvorrichtung ferner eine untere Begrenzungsvorrichtung zum Begrenzen des Potentials der zweiten Elektrode der zweiten Kondensatorvorrichtung auf ein Potential über einem vorbestimmten unteren Grenzwert aufweist.
5. Spannungserzeugungsschaltung nach Anspruch 4, dadurch gekennzeichnet, daß die untere Begrenzungsvorrichtung eine Diodenklemmschaltung aufweist, die zwischen die zweite Elektrode der zweiten Kondensatorvorrichtung und das Versorgungspotential geschaltet ist.
6. Spannungserzeugungsschaltung nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, daß die obere Begrenzungsvorrichtung einen dritten Feldeffekttransistor (5) aufweist, dessen Gate-Elektrode mit dem Versorgungspotential verbunden ist, und der zwischen die zweite Elektrode der zweiten Kondensatorvorrichtung und das Versorgungspotential geschaltet ist, wobei der dritte Feldeffekttransistor denselben Leitfähigkeitstyp wie der zweite Feldeffekttransistor aufweist.
7. Spannungserzeugungsschaltung nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß die Diodenklemmschaltung einen vierten Feldeffekttransistor (9, 10, 11) aufweist, dessen Gate- und Source- Elektrode miteinander verbunden sind, und der zwischen die zweite Elektrode der zweiten Kondensatorvorrichtung und das Versorgungspotential geschaltet ist.
8. Spannungserzeugungsschaltung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß
die vorbestimmte Polarität negativ ist,
der erste Feldeffekttransistor einen ersten NMOS-Transistor (8) umfaßt, und
der zweite Feldeffekttransistor einen ersten PMOS-Transistor (6) umfaßt.
9. Spannungserzeugungsschaltung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die vorbestimmte Polarität positiv ist,
der erste Feldeffekttransistor einen zweiten PMOS-Transistor (16) umfaßt, und
der zweite Feldeffekttransistor einen zweiten NMOS-Transistor (15) umfaßt.
10. Verwendung einer Spannungserzeugungsschaltung nach einem der Ansprüche 1 bis 8 für die Erzeugung einer negativen Substratvorspannung an einem Ausgangsknoten.
11. Verwendung einer Spannungserzeugungsschaltung nach Anspruch 9 zur Erzeugung einer gegenüber der Eingangsspannung heraufgesetzten Spannung.
DE4323010A 1992-07-27 1993-07-09 Spannungserzeugungsschaltung zum Erzeugen einer Spannung mit vorbestimmter Polarität an einem Ausgangsknoten, wobei Schwellenspannungsverluste vermieden werden Expired - Lifetime DE4323010C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4199479A JP2632112B2 (ja) 1992-07-27 1992-07-27 電圧発生回路

Publications (2)

Publication Number Publication Date
DE4323010A1 DE4323010A1 (de) 1994-02-03
DE4323010C2 true DE4323010C2 (de) 1996-11-28

Family

ID=16408493

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4323010A Expired - Lifetime DE4323010C2 (de) 1992-07-27 1993-07-09 Spannungserzeugungsschaltung zum Erzeugen einer Spannung mit vorbestimmter Polarität an einem Ausgangsknoten, wobei Schwellenspannungsverluste vermieden werden

Country Status (4)

Country Link
US (1) US5357416A (de)
JP (1) JP2632112B2 (de)
KR (1) KR970006605B1 (de)
DE (1) DE4323010C2 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3085562B2 (ja) * 1992-10-12 2000-09-11 三菱電機株式会社 基準電圧発生回路および内部降圧回路
JPH06195971A (ja) * 1992-10-29 1994-07-15 Mitsubishi Electric Corp 基板電位発生回路
JP2919731B2 (ja) * 1993-12-28 1999-07-19 三洋電機株式会社 負電圧発生回路
US5493486A (en) * 1995-03-17 1996-02-20 Motorola, Inc. High efficiency compact low power voltage doubler circuit
KR0142963B1 (ko) * 1995-05-17 1998-08-17 김광호 외부제어신호에 적응 동작하는 승압회로를 갖는 반도체 메모리 장치
US5701071A (en) * 1995-08-21 1997-12-23 Fujitsu Limited Systems for controlling power consumption in integrated circuits
JPH0973784A (ja) * 1995-09-07 1997-03-18 Nec Corp 半導体装置及びその制御回路
JP2830807B2 (ja) * 1995-11-29 1998-12-02 日本電気株式会社 半導体メモリ装置
US6188265B1 (en) * 1997-12-12 2001-02-13 Scenix Semiconduction, Inc. High-voltage NMOS switch
KR100759164B1 (ko) 1998-05-20 2007-09-14 다이니폰 인사츠 가부시키가이샤 단열 용기
JP2000112547A (ja) * 1998-10-05 2000-04-21 Mitsubishi Electric Corp 基板電圧発生回路および半導体集積回路装置
US6456152B1 (en) 1999-05-17 2002-09-24 Hitachi, Ltd. Charge pump with improved reliability

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4229667A (en) * 1978-08-23 1980-10-21 Rockwell International Corporation Voltage boosting substrate bias generator
US4346310A (en) * 1980-05-09 1982-08-24 Motorola, Inc. Voltage booster circuit
DE3335423A1 (de) * 1983-09-29 1985-04-04 Siemens AG, 1000 Berlin und 8000 München Schaltung zur spannungsvervielfachung
JPS62196861A (ja) * 1986-02-24 1987-08-31 Mitsubishi Electric Corp 内部電位発生回路
KR890005159B1 (ko) * 1987-04-30 1989-12-14 삼성전자 주식회사 백 바이어스 전압 발생기
US4803612A (en) * 1988-06-08 1989-02-07 National Semiconductor Corporation Clock ripple reduction in a linear low dropout C/DMOS regulator
JPH02126308A (ja) * 1988-11-04 1990-05-15 Nec Corp 基板電位生成回路

Also Published As

Publication number Publication date
JPH0644776A (ja) 1994-02-18
US5357416A (en) 1994-10-18
KR970006605B1 (ko) 1997-04-29
KR940003011A (ko) 1994-02-19
JP2632112B2 (ja) 1997-07-23
DE4323010A1 (de) 1994-02-03

Similar Documents

Publication Publication Date Title
DE69115983T2 (de) Schaltungen und Verfahren zur selektiven Umschaltung negativer Spannungen in integrierten CMOS-Schaltungen
DE68917900T2 (de) Spannungsreglerschaltung.
DE4332452C2 (de) Halbleitervorrichtung mit einem Boostmittel und Verfahren zum Festklemmen einer Spannung
DE2850305C2 (de) Halbleiterspeichervorrichtung
DE3519249C2 (de)
DE3742492C2 (de)
DE10220561B4 (de) Generator für negative Spannung für ein Halbleiterspeicherbauelement
DE4336907A1 (de) Substratpotential-Erzeugungsschaltung zum Erzeugen eines Substratpotentials mit einem niedrigen Pegel und Halbleitervorrichtung mit einer solchen Schaltung
DE4337499A1 (de) Ringoszillator und Konstantspannungserzeugungsschaltung
DE19749602C2 (de) Substratspannungs-Generatorschaltung
DE4203137C2 (de) Substratvorspannungs-Erzeugungsschaltung und Betriebsverfahren
DE4323010C2 (de) Spannungserzeugungsschaltung zum Erzeugen einer Spannung mit vorbestimmter Polarität an einem Ausgangsknoten, wobei Schwellenspannungsverluste vermieden werden
DE4324651A1 (de) Boosting-Schaltung zum Betrieb in einem weiten Versorungsspannungsbereich sowie Halbleiterspeicher und integrierte Halbleiterschaltungsvorrichtung, die diese Schaltung benutzen
DE4305864A1 (en) Output buffer digital driver - has overshoot limiting and changes impedance with output voltage
DE3249749C2 (de)
DE2647892A1 (de) Eingabepufferschaltung
DE2823854A1 (de) Integrierte halbleiterspeichervorrichtung
DE2327733A1 (de) Monolithischer speicher mit direktem zugriff
DE3826745C2 (de)
DE4324649C2 (de) Verstärkerschaltung, die ein verstärktes Ausgangssignal in Abhängigkeit von komplementären Eingangssignalen liefert
DE19501535C2 (de) Interne Stromversorgungsschaltung
DE4234667C2 (de) Spannungserzeugungseinrichtung, Verwendung derselben in einem Halbleiterspeicher und Betriebsverfahren derselben zum Erzeugen einer konstanten Spannung
DE3936675A1 (de) Integrierte halbleiterschaltkreiseinrichtung
DE4125086C2 (de) Integrierte Halbleiterschaltungsvorrichtung mit innerem Spannungswandler und Initialisierungsschaltung
DE3740314C2 (de)

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
R071 Expiry of right
R071 Expiry of right