DE2850305C2 - Halbleiterspeichervorrichtung - Google Patents

Halbleiterspeichervorrichtung

Info

Publication number
DE2850305C2
DE2850305C2 DE2850305A DE2850305A DE2850305C2 DE 2850305 C2 DE2850305 C2 DE 2850305C2 DE 2850305 A DE2850305 A DE 2850305A DE 2850305 A DE2850305 A DE 2850305A DE 2850305 C2 DE2850305 C2 DE 2850305C2
Authority
DE
Germany
Prior art keywords
transistors
potential
wells
junctions
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2850305A
Other languages
English (en)
Other versions
DE2850305A1 (de
Inventor
Hirozi Zama Kanagawa Asahi
Kiyofumi Tokyo Ochii
Yasoji Kanagawa Suzuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE2850305A1 publication Critical patent/DE2850305A1/de
Application granted granted Critical
Publication of DE2850305C2 publication Critical patent/DE2850305C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0218—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of field effect structures
    • H01L27/0222—Charge pumping, substrate bias generation structures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0927—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising a P-well only in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0218—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of field effect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components

Description

Die Erfindung betrifft eine Halbleherspeichervorrichtung in Form einer Speicherzcllenanordnung, die auf 'einem Halbleitersubstrat ausgebildet ist und wobei jede Speicherzelle aus komplementären MOS-Transistoren gebildet ist, und die erste und zweite im Halbleitersubstrat ausgebildete Senken eines zweiten Leitfähigkeitstyps mit darin vorgesehenen Source- und Drain-Zonen des ersten Leitfähigkeitstyps zur Bildung von pn-Übergängen aufweist, wobei die ersten Senken die Source- und Drain-Zonen von Speichertransistoren und die zweiten Senken die Source- und Drain-Zonen von Transistoren der peripheren Schaltkreise enthalten und wobei das Halbleitersubstrat ein erstes Betriebspotential, die ersten Senken ein zweites Betriebspotential und die zweiten Senken ein drittes Betriebspotential erhalten.
Integrierte Halbleiterspeichervorrichtungen mit MOS-Transistoren haben in jüngster Zeit eine beträchtliche Entwicklung erfahren. Als Zukunftsziele verbleiben noch Large-Scale bzw. Großintegration und Erhöhung der Arbeitsgeschwindigkeit. Letztere kann bei einem MOS-Speicher durch Verkürzung der Datenauslesezeit (Ua) erreicht werden. Bekanntlich wird die Arbeitsgeschwindigkeit von integrierten MOS-Schaltkreisen durch die Auf- und Entladungszeilen von parasitäten Kapazitäten im Schaltkreis wesentlich beeinflußt. Eine Verringerung der Streukapazität des Schaltkreises würde daher zu einer Erhöhung der Arbeitsgeschwindigkeit führen.
Bei einem integrierten MOS-Schaltkreis umfassen die Streukapazitäten allgemein eine Gate-Kapazität aufgrund einer Isolierschicht unter einer Gate-Elektrode und eine Diffusions- oder Übergangskapazität aufgrund einer in Sperrichtung vorgespannten (betriebenen)
ίο pn-Sperrschicht bzw. -Übergang. Bekanntlich ist dabei die Diffusionskapazität der Quadratwurzel der Gegenvorspannung (reverse bias voltage) des pn-Übergangs umgekehrt proportional. Infolgedessen kann die Diffusionskapazität durch Erhöhung der an die Substrate der MOS-Transistoren oder -Senken (wells) angelegten Sperrvorspannung verringert werden.
Bei einer CMOS-Speichervorrichtung speichert jede Speicherzelle im Ruhezustand (d. h. im unbenutzten Zustand) der Speichervorrichtung die Daten statisch.
.20 Bei Betätigung oder Ansteuerung arbeiten die periphe-
■·' "ren Schaltkreise zum Auslesen der Daten aus einer abgegriffenen Speicherzelle. Aus diesem Grund kann durch Erhöhung der Arbeitsgeschwindigkeit der peripheren Schaltkreise effektiv die Datenauslesezeit (ιΛη) verkürzt werden. Dies bedeutet, daß vorteilhaft die Übergangs- oder Sperrschichtkapazität an den peripheren Schaltkreisen herabgesetzt werden sollte.
Der integrierte MOS-Schaltkreis arbeitei im allgemeinen mit /.wei Betriebspotentialen K/w (z. B. +5 V) und Kw (GND = Masse). Es ist dabei möglich, von außen ein Sperrvorspannpoteniial zuzuführen, das die Kapazität der pn-Übergänge in den peripheren Schaltkreisen zu verringern vermag, was jedoch möglicherweise für den integrierten Schaltkreis ungünstig ist. Das Sperrvorspannpotential sollte daher vorzugsweise innerhalb des integrierten Schaltkreises erzeugt werden.
Bei einem Versuch, die ßeinebszeii durch Verringerung nur der Übergangs- oder Spcrrschichtkiipa/iläl der peripheren Schaltkreise zu verkürzen, anstatt die entsprechenden Kapazitäten der Speicherzcllenanordnung und der peripheren Schallkreise gleichmäßig /u reduzieren, kann außerdem das Sperrvorspannpolenlial zur Verringerung der Sperrschichtkapazität der pcripheren Schaltkreise nur im Betrieb zugeführt werden.
Bei der Anlegung eines solchen Potentials an die Speicherzellenanordnung im Beirieb variiert das Substralpotential der MOS-Transistoren einer Speicherzelle zwischen einem Arbeiiszeilpunkl und einem Ruheso Zeitpunkt, wodurch die Schwellenwertspannung der MOS-Transistoren verändert wird und gespeicherte Daten verlorengehen.
Bei einem integrierten CMOS-Schalikreis sind MOS-Transistoren des einen Kanal-Typs in Senken (wells) des einen Leit(fähigkeits)typs mit einer höheren Fremdatomkonzentration als der des Halbleitersubstrats des anderen Leittyps ausgebildet, während im Substrat MOS-Transistoren des anderen Kanal-Typs vorgesehen sind. Infolgedessen ist die Übergangs- oder Sperrschichtkapazität der in den Senken geformten MOS-Transistoren größer als diejenige der im Halbleitersubstrat ausgebildeten MOS-Transistoren, so daß eine Verringerung der Kapazität der in den Senken befindlichen MOS-Transistoren zu einer Beschleunigung der Operation beiträgt.
Durch das Buch »A user's handbook of integrated circuits« von E. R. Hnatek, 1973. Kapitel »CMOS applications«, Abschnitt »memory cells«, Seiten 207 bis
"»ff
at#i ptm.
■ts«*! JL-V1
■-?
211 >Γ.ι ein CMOS-Speiclier bekannt, bei dem Γ'τ die Speiclienrunsisioren sowie für die die Speicherzellen mil den Daienleiiungen verbindenden Transistoren ein gemeinsames Potential für das Substrat bzw. für die in diesem enthaltenen Senken vorgesehen ist. Auch bei dieser bekannten Speichervorrichtung wird de Arbeitsgeschwindigkeit durch die Sperrkapaziläten der Senken erheblich beeinträchtigt. Auch hier ist es somit wünschenswert, durch eine Herabsetzung der Kapazitäten der in den Senken befindlichen Transistoren eine Erhöhung der Arbeitsgeschwindigkeit zu erreichen.
Durch die DE-OS 24 11 839 ist eine integrierte Feldeffekttransistor-Schaltung mit einem Halbleiterkörper eines ersten Leitungstyps, in den Gebiete eine:, zweiten Leitungstyps, die Emitter u.id Kollektoren von Transistoren des zweiten Leitungstyps bilden, sowie mindestens zwei Wannengebiete des /weiten Leitungstyps, die Emitter und Kollektoren von Transistoren des ersten Leitungstyps bilden, eingebettet sind, bekannt Hierbei werden der Halbleiterkörper mit einem ■" Bezugspotential, eines der Wannengebiete i<iil einem davon abweichenden ersten Spannungswerl. ein zweites J der Wannengebiete mit einem zweiten Spannungswert und der Emitter jedes Transistors mit dem gleichen Potential wie das Wannengebiet, in dem er ausgebildet, ,»beaufschlagt, und zwar in der Weise, daß keine ,' Sperrvorspannung zwischen dem Emitter und dem '- Wannengebiet, in dem der betreffende Transistor ''ausgebildet ist. besteht. Diese bekannte Transistorschaltung geht davon aus, daß es häufig notwendig bzw. erwünscht sei, verschiedene Teile einer elektronischen !Schaltungsanordnung mit unterschiedlichen Spannungen zu betreiben. Es seier; dann Trennschaltungen , ei forderlich, deren Gestaltung jedoch insbesondere dann sehr schwierig sei. wenn die aktiven Bauelemente -des elektronischen Systems in integrierter Form auf einem einzigen monolilischen Substrat ausgebildet sind. Die durch die DE-OS 24 11 839 offenbarte Transistorschaltung wurde daher so ausgebildet, daß für jede der verschiedenen speisenden Betriebsspannungen ein eigenes Wannengebiet vorgesehen wird. Dabei sind die mit ihren Emittern an eine gegebene Betriebsspannung angeschlossenen Feldeffektoren in einem Wannengebiet angeordnet, an das die gleiche Spannung angelegt ist. Hierdurch wird erreicht, daß bei sämtlichen aktiven Bauelementen die Sperrvorspannung zwischen Emitter und Substrat Null ist. Mit der bekannten Schahungsanordnung wird somit nicht bezweckt, die Sperrschichtkapazitäten von pn-Übergängen einer integrierten Halbleiterschaltung herabzusehen, um deren Arbeitsgeschwindigkeit zu erhöhen.
Demgegenüber besteht die der Erfindung zugrunde liegende Aufgabe darin, eine Halbleiterspeichervorrichtung mit aus komplementären MOS-Transistoren gebildeten Speicherzellen dahingehend zu verbessern, daß effektiv die Kapazitäten der pn-Übergänge. die in den die Transistoren der peripheren Schaltkreise enthaltenden Senken gebildet sind, kleiner sind als die Kapazitäten der pn-Übergänge, die in den die Speichertransistoren enthaltenden ersten Senken gebildet sind. Auf diese Weise soll eine Erhöhung der Arbeitsgeschwindigkeit der Speichervorrichtung erreicht werden.
Diese Aufgabe wird bei der anfangs genannten Halbleiterspeichervorrichtung erfindungsgemäß dadurch gelöst, daß die drei Betriebspotentiale derart ausgewählt sind, daß die Sperrvorspannung der pn-Übergänge in den zweiten Senken größer ist als die Sperrvorspannung der pn-Übergänpe in den ersten Senken, so daß die Übergangskapazitüt der zweiten Senken kleiner ist als die Übergangskapazität der ersten Senken.
■) Bei der erfindungsgemaßen Halbleitervorrichtung sind eine Speicherzellenanordnung oder -batterie sowie periphere Schaltkreise auf einem Halbleitersubstrat ausgebildei, wobei im Fall einer CMOS-Vorrichtung eine Anzahl von Senken oder Gruben (wells) mit
i" pn-Übergängen vorgesehen ist. Die Fremdruomkonzentration der Senken ist höher als diejenige des Halbleitersubstrat, so daß die Übergangs- oder Spernchichtkapazität der Senken größer ist als diejenige des Substrats. Erfindungsgemäß werden nun
ι j die Senken der peripheren Schaltkreise im Vergleich zu den Senken der Speicherzellenanordnung mit einem höheren pn-Übergang-Sperrvorspannpotential beschickt, um die Übergangskapazität in den Senken des peripheren Schaltkreisteils zu verringern, was wesent-
-Ό lieh zu einem Hochgeschwindigkeitsbetrieb beiträgt. -#iuf diese Weise kann eine schnelle Arbeitsweise
<f !^realisiert werden.
'-■■ Im folgenden sind bevorzugte Ausführungsformen der Erfindung anhand der Zeichnung näher erläutert. Es zeigt
* F i g. 1 ein Blockschaltbild einer auf einem Halbleitersubstrat hergestellten Speichervorrichtung mit Merkmalen der Erfindung.
F i g. 2 eine Schnittansicht des Halbleitersubstrats an den Speicherzellen- und peripheren Schaltkreisabschniiten mit Merkmalen der Erfindung,
Fig.3 ein Schaltbild eines Vorspannungsgenerators, Fig.4 ein Wellenformdiagramm zur Verdeutlichung
der Arbeitsweise des Vorspannungsgenerators gemäß -F i g. 3.
Fig.5 ein Schaltbild eirur Abwandlung eines Teils des Vorspannungsgeneraiors nach F i g. 3.
F i g. 6 ein Schallbild eines Teils eines Zeilendekodierersgemäß Kig. 1.
F i g. 7 ein Schaltbild eines Teils finer Speicherzellenanordnung bei der Schaltung nach F i g. 1 und
F i g. 8 ein Schaltbild eines Abtast- bzw. Meßverstärkers (sense amplifier) bei der Schaltung nach Fig. 1.
F i g. 1 veranschaulicht die Konfiguration eines auf einem Halbleiter-Chip ausgebildeten CMOS-Speichers.
Ein solcher Halbleiterspeicher besteht in an sich -bekannter Weise aus einer Speicherzellenanordnung 11, einem Adressenpuffer bzw. -zwischenspeicher 12, einem Zeilendekodierer 13, einem Adressenpuffer bzw. -zwischenspeicher 14, einem Spaltendekodierer 15, einem Abtast- oder Meßverstärker 16, einer Datensteuerschaitung 17. einer Ausgangspufferschaltuiig 18, einer Chip-Steuerschaltung 19 und einer Vorladungsschaltung 20 (precharge circuit). In Fig. 1 sind weiterhin Adressensignale AO-/4 7, Eingangsdaten Dinl — Din 4, Ausgangsdaten Douti — Dout4, ein Lese/Einschreib-Steuersignal R/W, ein Ausgangssperrsignal OD, äußere Chip-Aktiviersignale CEi und CE2 sowie ein hneres oder internes Chip-Aktiviersignal CE angegeben. Mit VPD ( + 5 V) und Vss (GND = Masse) sind Arbeitspotentiale bezeichnet.
Auf dem Halbleitersubstrat für die genannten Schaltkreise bzw. Schaltungen ist ein Vorspannungsgenerator 21 ausgebildet, dessen Ausgang mit im Substrat vorgesehenen Senken verbunden ist, in denen die MOS-Transistoren eines ersten Kanal-Typs vom komplementären MOS-Transistorer· festgelegt sind, welche einen peripheren Schaltkreisteil mit den
Adressenpufferschaltungen 12 und 14, den Zeilen- und Spaltendekodierern 13 bzw. 15, dem Meßverstärker 16, der Datensteuerschaltung 17, der Ausgangspufferschaltung 18 und der Chip-Steuerschaltüng 19 darstellen. Dieser Vorspannungsgenerator liefert ein negatives Gegen- bzw. Sperrvorspannpotential V51,*, vom Ärbeitspotential Vboan den Senken in Abhängigkeit von einem eine Speicherchipwahl darstellenden, einen hohen Pegel besitzenden Chip-Aktiviersignal CE, um dabei die Übergangskapazität zu verringern, während die Senken bei einem einen niedrigen Pegel besitzenden Chip-Akti-' viersignal auf den Pegel Vss (Massepegel), d. h. in den unwirksamen bzw. Ruhezustand gebracht v/erden. Unabhängig vom Betriebs- oder Ruhezustand des Speicherchips ist das Potential VSs an die MOS-Transistoren des ersten Kanaltyps der die Speicherzellen bildenden komplementären MOS-Transistoren angekoppelt. Auf diese Weise wird die Schwellenwertspannung der MOS-Transistoren der Speicherzellen konstant gehalten, so daß die gespeicherten Daten in den Ruhezustandszeiten des Speicherchips erhalten bleiben.
Fig.2 veranschaulicht im Schnitt einen Teil der Speicherzellenanordnung 11 und einen Teil der peripheren Schaltkreise. In einem Halbleitersubstrat 21 beispielsweise des η-Typs ist eine p-Senke 22 ausgebildet, in welcher zur Herstellung eines n-Kanal-MOS-Transistors η-Source- und -Drainzonen 23 und 24 vorgesehen sind. Die p-Senke 22 dient als Substrat für den n-Kanal-Transistor. Die p-Source- und -Drainzonen 25 und 26 bilden im Halbleitersubstrat 21 einen p-Kanal-MOS-Transistor. Bei 27 und 28 sind eine Isolierschicht, beispielsweise aus Siliziumdioxid, und eine ieitfähige bzw. Leiterschicht dargestellt. Das Halbleitersubstrat 21 wird mit dem Arbeitspotenliiil Vim (z. B, +5 V) gespeist, während die p-Scnke 22 an Betriebspotential Vw (Masse) liegt. Die im linken Teil von F i g. 2 gezeigte Anordnung stellt einen grundsätzlichen CMOS-Umsetzer als Teil einer Speicherzelle dar. Die p-Senken 22 der Speicherzelle liegen ständig am Massepotential V^ um die gespeicherten Daten bei Wahl und Nichtwahl des Speicherchips sicher zu erhalten.
Der rechte Teil von Fig.2 veranschaulicht einen grundsätzlichen CMOS-Umsetzer als Beispiel für den CMOS-Schaltkreis. der in einem anderen Schallungsabschnitt als der Speicherzellenanordnung verwendet wird. Das Gegen- bzw. Sperrspannpotential V,,,/, (z. B. — 3 V) wird an eine p-Senke 29 angelegt, in welcher unter Bildung eines r.-Kanal-MOS-Transistors n-Source- und -Drainzonen 30 bzw. 31 vorgesehen sind. In dieser p-Senke 28 sind zwischen dsr Sourcezone 30 und der Senke 29 sowie zwischen der Drainzone 31 und der Senke 29 jeweils pn-Übergänge oder -Sperrschichten vorhanden, die durch die Vorspannung V„,b des Vorspannungsgenerators ίη Sperrichtung vorgespannt sind.
In der p-Senke 22 sind ebenfalls pn-Übergänge zwischen der Drainzone 24 und der Senke 22 sowie zwischen der Sourcezone 23 und der Senke 22 vorhanden, wobei diese Übergänge durch das Massepotential (Vss) in Sperrichtung vorgespannt sind. Die Sperrvorspannung des pn-Übergangs in der p-Senke 29 ist jedoch höher als diejenige der pn-Übergäiige in der p-Senke 22, so daß die p-Senke 29 eine kleinere Übergangskapazität besitzt als die p-Senke 22. Die Arbeitsgeschwindigkeit der peripheren Schaftkreise wird daher bei Anlegung des Potentials Vs„b an die p-Senke 29 höher als bei Anlegung des Massepotenlials.
Da die Fremdatomkonzentration der p-Senke 29 etwa zehnmal höher ist als diejenige des Substrats 21, besitzt der in der p-Senke 29 ausgebildete n-Kanal-MOS-Transistor eine größere Übergangskapazität als der im Substrat vorgesehene p-Kanal-MOS-Transistor. Aus diesem Grund sollte die Übergangskapazität in den p-Senkenzonen zur Gewährleistung eines Hochgeschwindigkeitsbetriebs vorteilhaft reduziert werden.
Fig.3 veranschaulicht ein Ausführungsbeispiel des
to Vorspannungsgenerators 21, bei dem ein astabiler Multivibrator 40 aus einem NAN D-Glied 41, Umseizern 42 und 43, Widerständen 44 und 45 und einem Kondensator 46 besteht. Da das Chip-Aktiviersignal CE an das NAND-Glied 41 angekoppelt ist, wird der astabile Multivibrator 40 nur dann aktiviert bzw. durchgeschaltet, wenn das Signal CEeinen hohen Pegel besitzt, um einen Rechteckwellen-Ausgangsimpuls abzugeben. Das Ausgangssignal /1 eines Umsetzers 47 wird über einen Umsetzer 48 der einen Seite eines Kondensators 49 aufgeschaltet, dessen andere Seite mit der Anode einer Diode 50, deren Kathode an Masse liegt, sowie der Kathode einer Diode 51 verbunden ist, deren Anode an die p-Senken 29 des peripheren Schaltkreisteils angeschlossen ist.
Im folgenden ist anhand der Wellenformen von Fig.4 die Arbeitsweise des Vorspannungsgenerators gemäß Fig.3 beschrieben. In Fig.3 sind bei /1 und /2 die Ausgangswellenformen des astabilen Multivibrators 40 bzw. des Umsetzers 48 angegeben. Die Wellenformen /1 und /2 sind dabei in ihrer Phase einander entgegengesetzt. Mit /3 ist die Ausgangswellenform einer Differenzierschaltung aus dem Kondensator 49 und der Diode 50 bezeichnet.
Zunächst steigt die Eingangsspannung /2 der Differenzierschaltung augenblicklich auf den Pegel Vpp an, um dann allmählich auf den Einschaltspannungspegel Vr der Diode 50 abzufallen, weil die Diode 50 durchschallet bzw. leitet, wenn die Spannung /2 den hohen Pegel besitzt. Wenn danach die Spannung /2 auf den niedrigen Pegel abnimmt, fällt die Spannung /3 augenblicklich auf Vi — Vnu ab. Infolgedessen wird die Diode 51 durchgeschaltet, wobei positive elektrische Ladungen an den p-Senken durch den Kondensator 49 absorbiert werden. Das Potential V„* an den p-Senken wird daher gegenüber Masse negativ. Bei diesem Vorgang steigt das Potential /3 allmählich an. Bei der Wiederholung dieses Vorgangs werden die positiven Ladungen an den p-Senken weiterhin vom Kondensator 49 absorbiert bzw. gespeichert, wobei das Potential an
so den p-Senken gemäß F i g. 4 weiterhin in den negativen Bereich abfällt. Das Potential V«* ist dann stabilisiert, wenn die Aufnahmegröße der positiven Ladungen von den p-Senken durch den Vorspannungsgenerator mit der Eingangsgröße der positiven Ladungen /on den
pn-Übergängen (zwischen p-Senke und Substrat, zwischen p-Senke 'aiid Sourcezone sowie zwischen p-Senke und Drainzone) zu den p-Senken ausgeglichen ist.
Fig.5 veranschaulicht eine Abwandlung des Ausgangsabschnitts, der mit dem Ausgang des astabilen Multivibrators 40 des Vorspanntingsgenerators gemäß Fig.3 verbunden ist. Aufgrund der Verwendung von MOS-Transistoren anstelle von Dioden eignet sich diese Abwandlung zur Ausbildung als integrierter Schaltkreis.
In integrierten Schaltkreisen benötigt ein MOS-Transistor weniger Raum als eine Diode.
Wenn das Chip-Aktiviersignal CE den niedrigen Pegel (Vss) besitzt, d.h. wenn der betreffende
Speiehcrehip flicht angewählt ist, sind sowohl ein ii-Kanal-M0.S-T;ransistor55 als auch ein p-Kanal-MOS-, Transistor 56 durehgesehiiltet, wobei das Ausgangssignal V,„/, auf Massepoienlial /Kw) liegt. Wenn das ,Chip-Aktiviersignal;C.Hden hohen -Pegel (Vdd) besitzt, sind die MOS-T;riinsisloron 55. und 56 beide gesperrt, wiihrcnd.da.s NAND-,Glied 57 aktiviert bzw. offen ist. Wie erwähnt, liefert der asiabile Mulliyibrator ,40 bei ■einem hohen Pegel des Signals C£'ein Rcchteckwcllcn-Ausgaiigssignal /1, so dall letzteres am Ausgang des NAND-Glieds 57 erhallen wird. Der Ausgang des NAND-Glieds 57 ist mit dem umgang eines Umsetzers 58 verbunden. Hin n-Kaiial-MOS-Transistor 59, dessen Gate-Klektrode mil dem Ausgang des NAND-Glieds 57 verbunden ist. und ein n-Kanal-MOs-Transistor 60, dessen Gate-Eleklrode an den Ausgang des Umsetzers 58 angeschlossen ist, werden abwechselnd durehgeschaltet und gesperrt. Zwischen den Umsetzer 58 und den Transistor 60 sind ein Umsetzer 6) und ein Kondensator 62 in Reihe geschaltet. Da sich die Schaltung gemäß F i g. 5 von derjenigen nach F i g. 3 nur dadurch unterscheidet, daß MOS-Transistoren 59 und 60 iiiistelle der Dioden 50 und 51 vorgesehen sind, arbeitet die ersiere Schallung auf dieselbe Weise wie letztere. Der Umsetzer 61, welcher zu einer Erhöhung der Aiisieiicrleislung für den Kondensator 62 führt, kann nach Bedarf vorgesehen werden.
F i g. b zeigt einen Teil eines Zeilendckodicrers 13 eines der pcripheren Schaltkreise. Bei diesem Ausführungsbeispiel sind eine Parallelschaltung aus einem p-Kanal-Stcuertransistor 65 und einem p-Kanal-Lasltransistor 66 sowie eine Reihenschaltung aus n-Kanal-Dekodiertransisloren 67 bis 70 zwischen die Stromquellen Vim und Vss geschaltet. Kin Knotenpunkt 71 zwischen der p-Kanaliransisioi-Parallelsi;hallung und der n-Kanaltransistor-Rcihenschallung ist an den Eingang eines Umsct/ers 72 aus p- und n-Kanallransistoren 73 bzw. 74 angeschlossen. Das Ausgangssignal des Umsetzers 72 stellen Tor- bzw. Gate-Transistoren, die mit den noch zu erläuternden Speicherzellen verbunden sind. Bei der Schallung gemäß Fig.6 sind der Transisior 65 durchgcschaltet und der Transistor 70 gesperrt, wenn das Chip-Akliviersignal CE den niedrigen Pcgei b'-sitzi. Das Poieniiai am Knotenpunkt 71 besitzt dabei den hohen Pegel, so daß das Dekodierausgangssignal den niedrigen Pegel besitzt. Wenn sowohl das Chip-Aktiviersignal C'£'als auch die Adressensignale A 0 bis A 3 auf dem hohen Pegel liegen, sind der Transistor 65 gesperrt und die Transistoren 67 bis 70 durchgcschaltet. Die Gate-Eleklrode des Lasttransistors 66 liegt an Masse, so daß dieser Transisior 66 ständig durchgeschaltel ist. Da jedoch die Gesamtsumme des Durchschaltwidcrslands der n-Kanal-Trans;3toren 67 bis 70 kleiner ist als diejenige des Durchschaltwiderstands des Transistors 66, fällt das Potential am Knotenpunkt 71 auf einen Pegel ab, bei dem der Transistor 73 des Umsetzers 72 durchschalten kann. Infolgedessen geht das Dekodierausgangssigna! auf den hohen Pegel über.
Bei der Schaltung nach F i g. 6 sind die n-Kanal-Transistoren 67 bis 70 und 74 in den p-Senken des Halbleitersubstrats ausgebildet. Da das Potential am Substrat des n-Kanaltransistors bzw. der p-Senke im Betrieb des Speicherchips auf den Pegel V,„/. unter dem Massepotential abfällt, wird die Übcrgangskapaziläl des n-Kanaliransistors verringert, wodurch sich die Arbeitsgeschwindigkeit des Dekodierers erhöht,
Fig.7 zeigt den Aufbau einer an sich bekannten -Speicherzelle, die aus einem Flip-Flop mit p-Kanaltran-•sisloren 80 und 82;sowic n-Kanaltransistoren 81 und 83 besteht. Die:Substrate der p-Kanaltransistoren 80 und i82 sind mit dem Potential -f 'Vdd verbunden, Während die Substrate bzw.;p-Senken der n-Kanaltransistoren 81 und 83 an M'afisejlicgen.Die komplementären Ausgänge der SpeicherzellcniiSirid über rirKärial-Gate-Transisto-.r,en,84 und 85 an DATA- undiQATA-Leitungen 86 und 87 angeschlossen.. Die Gatc-Elektrodcn der Transisloren!84 und; 85sind mitcincriiZeilendekodjerrAusgangsi'cilung 88 verbunden. Wenh'letztere· an einem hohen Pegel liegt, werden die Gate-Transistoren 84 und 85 durchgeschaltel, so daß die in den Speicherzellen enthaltenen Daten zu den Leitungen DATA und DATA .(86 bzw. 87) ausgelesen oder übe/ diese Leitungen 86 .und 87 in die Speicherzelle eingeschrieben werden. An eier Speicherzelle wird das Substratpotential der h-Kanallransistoren 81 und 83 auf Massepegel gehalten, so daß die Daten unabhängig vom Betriebs- oder Ruhezusland des Spcichcrchips stabil erhalten bleiben. Andererseits entspricht die Substratspannung der n-Kanal-Gatc-Transisiorcn 84 und 85 der Größe Vwih so daß die Geschwindigkeit der Datcnauslesung oder -einschrcibung beim Anwählen der Speicherzelle erhöht werden kann.
Fig.8 zeigt den Aufbau den Ablast- bzw. Meßvcrsiärkers 16. der aus in Konfiguration eines Flip-Flops geschallcten n-Kanal-Transistoren 90 und 91 sowie einem n-Kanal-Schaltlransistor 92 besteht, welcher die Sourccelektroden der Transistoren 90 und 91 mit Masse verbindet. Ein Ausgang 93 des Flip-Flops ist über eine Parallelschaltung aus n- und p-Kanal-Gate-Transistoren 95 bzw. 96 mit der DATA-Leilung 86 verbunden, während ein komplementärer Ausgang 94 über eine Parallelschaltung aus p- und n-Kanal-Gate-Transistoren 97 bzw. 98 mit der DATA-Leitung87 verbunden ist. Die Leitungen 86 und 87 sind über p-KanaJ-Vorladungsiransistorcn 99 bzw. 100 mil dem Potential Vdd verbunden, ebenso wie die zur selben Spalte gehörenden Speichcrzellen. Widerstände 101 und 102 (zur Verbindung mit positivem Pol) mit ziemlich großem Widerstandswert können mil den Voiiadungstransistorcn 99 bzw. 100 parallclgcschaltci sein. Bei diesem Meßverstärker werden die Transistoren 99 und iöö durch das einen hohen Pegel (Vdd) besitzende Chip-Aktiviersignal CE durchgeschaltei. um nicht dargestellte Streukapazitäten der Leitungen 86 und 87 (DATA bzw. DATA) auf VPn vorzuspannen (to precharge). Gleichzeitig werden nicht dargestellte Streukapaziiälen an den Ausgängen 93 und 94 des Flip-Flops auf Vdd vorgespannt bzw. vorgeladen und zwar über die Gate-Transistoren 96 und 98. deren Gate-Elekiroden mit einem Taktsignal 'J'jmit niedrigem Pegel (VsJl gespeist werden. Zu diesem Zeitpunkt besitzt ein Taktsignal </\> den niedrigen Pegel, und der Transistor 92 ist gesperrt. Das an die Gate-Elektroden der Transistoren 95 und 97 angelegte Taktsignal Φ\ besitzt während eines Auslcsczyklus der, hohen Pegel.
Wenn Daten aus ejner der an die Leitungen 86 und 87 (DATA bzw, DATA) angeschlossenen Speicherzellen
ausgelesen werden, fällt das Potential an einer der Datenleitungen 86 und 87 entsprechend den ausgelesenen Daten ab. Wenn beispielsweise das Potential der Datcnleitung 87 abfällt, wird der Kondensator des Flip-Flop-Ausgangs 94 über den Transistor 98 entladen.
Danach geht das Taktsignal <I>} zum Sperren der Transistoren 96 und 98 auf den hohen Pegel (Vdd) über. Hierauf nimmt das Taktsignal Φ2 den hohen Pegel (Vdd) ein, wodurch der Transistor 92 durchgeschaltet wird.
Infolgedessen wird der Kondensator des Flip-Flop-Ausgangs 94 über die Transistoren 91 und 92 auf den niedrigen Pegel (Vss) entladen, so daß das Source-Potential des Transistors 97 abfällt und letzterer somit durchgeschaltet wird. Hierdurch wird die DATA-Leitung 87 durch die Transistoren 97,91 und 92 schnell auf •clen Pegel Vss herabgeführt. Da der Flip-Flop-Ausgang ;93 praktisch auf dem Pegel Von gehalten wird, ist der Transistor 95 gesperrt. Das Potential der Datenleitung -86:bleibt daher auf VW Da die Datenleitung 86 auf Vpp ^gehaltenwi.rdrund.jdieiPATA-Leitung 87 aufgrund der Arbeitsweise,des|Meßyerstärkers auf Yss verringert ist, Karin die herausgegriffene "Speicherzelle erneuert werden. Die Datenleiturigeii 86 und 87 sind^ mit einer geeignetenÄusgängspufferschaltung-verbunden, um die
ίο
ίο
ausgelesenen Daten an eine diese Daten benutzende bzw. auswertende Schaltung zu liefern.
"' Obgleich der vorstehend beschriebene Abtast- bzw. Meßverstärker so ausgelegt ist. daß die Datenauslesezeit verkürzt wird, kann die Arbeitsgeschwindigkeit erhöht werden, weil das Substratpotential der n-Kanaltransistoren 90, 91, 92, 95 und 97 im Betrieb auf dem Potential K1* gehalten wird. Auf diese Weise kann die Datenauslesezeit weiter verkürzt werden.
« Obgleich die Erfindung vorstehend in Verbindung mit ^der Verwendung, eines, n-Jvp-Siliziumsubstrats beschrieben ist, kann auch ein^,^Siliziurrisübstrat angewandt werden^iri'diesetn^all wird daS/P^tential V,,,/,an die im Substrat ausgebildeten n-Sehkeh angekoppelt.
Hierzu 4 Blatt Zeichnungen

Claims (2)

Patentansprüche:
1. Halbleiterspeichervorrichtung in Form einer Speicherzellenanordnung, die auf einem Halbleitersubstrat ausgebildet ist und wobei jede Speicherzelle aus komplementären MOS-Transistoren gebildet ist, und die erste und zweite im Halbleitersubstrat ausgebildete Senken eines zweiten Leitfähigkeitstyps mit darin vorgesehenen Source- und Drain-Zo- w des ersten Leitfähigkeitstyps zur Bildung von pn-Ubergängen aufweist, wobei die ersten Senken die Source und Drain-Zonen von Speichenrad" iren und die zweiten Senken die Sourcf nd Drain-Zonen von Transistoren der peripheren Schaltkreise enthalten und wobei das Halbleitersubstrat ein erstes Betriebspotential, die ersten Senken ein zweites Betriebspotential und die zweiten Senken ein drittes Betriebspo'.ential erhalten, dadurch gekennzeichnet, daß die drei Betriebspotentiale derart ausgewählt sind, daß die Sperrvorspannung der pn-Übergängc in den zweiten Senken (29) größer ist als die Sperrvorspannung der pn-Übergänge in den ersten Senken (22), so daß die Übergangskapazität der zweiten Senken (29) kleiner ist als die Übergangskapazitäi der ersten Senken (22).
2. Speichervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß im Halbleitersubstrat Mittel ausgebildet sind, die auf das Vorhandensein oder Fehlen eines die Speicherzellenwahl angebenden Steuersignals ansprechen, um bei fehlendem Steuersignal das zweite Betriebspotential (VSs) an die zweiten Senken (29) anzukoppeln und beim Vorhandensein des Steuersignals ein driiles Potential (Vwi) an die zweiten Senken (29) an/ulcgcn und daniii an den pn-Übergängen der zweiten Senken eine Sperrvorrichtung einzustellen, die höher ist als die durch das zweite Betricbspotentiai bestimmte Sperrvorspannung an den pn-Übergängen.
DE2850305A 1977-11-21 1978-11-20 Halbleiterspeichervorrichtung Expired DE2850305C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13958677A JPS5472691A (en) 1977-11-21 1977-11-21 Semiconductor device

Publications (2)

Publication Number Publication Date
DE2850305A1 DE2850305A1 (de) 1979-05-23
DE2850305C2 true DE2850305C2 (de) 1984-01-12

Family

ID=15248707

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2850305A Expired DE2850305C2 (de) 1977-11-21 1978-11-20 Halbleiterspeichervorrichtung

Country Status (3)

Country Link
US (1) US4233672A (de)
JP (1) JPS5472691A (de)
DE (1) DE2850305C2 (de)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5348898A (en) * 1979-05-25 1994-09-20 Hitachi, Ltd. Semiconductor device and method for manufacturing the same
US4340943A (en) * 1979-05-31 1982-07-20 Tokyo Shibaura Denki Kabushiki Kaisha Memory device utilizing MOS FETs
JPS5618469A (en) * 1979-07-24 1981-02-21 Fujitsu Ltd Semiconductor device
DE3002894C2 (de) * 1980-01-28 1982-03-18 Siemens AG, 1000 Berlin und 8000 München Monolithisch integrierte Halbleiterschaltung mit Transistoren
JPS57124463A (en) * 1981-01-26 1982-08-03 Nec Corp Semiconductor device
JPS57127989A (en) * 1981-02-02 1982-08-09 Hitachi Ltd Mos static type ram
US4442529A (en) * 1981-02-04 1984-04-10 At&T Bell Telephone Laboratories, Incorporated Power supply rejection characteristics of CMOS circuits
US4559548A (en) * 1981-04-07 1985-12-17 Tokyo Shibaura Denki Kabushiki Kaisha CMOS Charge pump free of parasitic injection
JPS57186289A (en) * 1981-05-13 1982-11-16 Hitachi Ltd Semiconductor memory
US4870471A (en) * 1982-09-30 1989-09-26 Mitsubishi Denki Kabushiki Kaisha Complementary metal-oxide semiconductor integrated circuit device with isolation
US5243698A (en) * 1982-11-26 1993-09-07 Inmos Limited Microcomputer
US6414368B1 (en) 1982-11-26 2002-07-02 Stmicroelectronics Limited Microcomputer with high density RAM on single chip
US4628340A (en) * 1983-02-22 1986-12-09 Tokyo Shibaura Denki Kabushiki Kaisha CMOS RAM with no latch-up phenomenon
JPS6066504A (ja) * 1983-09-22 1985-04-16 Oki Electric Ind Co Ltd 半導体集積回路
US4581546A (en) * 1983-11-02 1986-04-08 Inmos Corporation CMOS substrate bias generator having only P channel transistors in the charge pump
US4612461A (en) * 1984-02-09 1986-09-16 Motorola, Inc. High speed input buffer having substrate biasing to increase the transistor threshold voltage for level shifting
US4710897A (en) * 1984-04-27 1987-12-01 Kabushiki Kaisha Toshiba Semiconductor memory device comprising six-transistor memory cells
JPS60253090A (ja) * 1984-05-30 1985-12-13 Hitachi Ltd 半導体装置
US5121186A (en) * 1984-06-15 1992-06-09 Hewlett-Packard Company Integrated circuit device having improved junction connections
JPS6124090A (ja) * 1984-07-12 1986-02-01 Nec Corp スタンバイ機能を有するｃｍｏｓマイクロコンピュ−タ
US4631421A (en) * 1984-08-14 1986-12-23 Texas Instruments CMOS substrate bias generator
US4811078A (en) * 1985-05-01 1989-03-07 Texas Instruments Incorporated Integrated circuit device and process with tin capacitors
US4670668A (en) * 1985-05-09 1987-06-02 Advanced Micro Devices, Inc. Substrate bias generator with power supply control means to sequence application of bias and power to prevent CMOS SCR latch-up
US4628214A (en) * 1985-05-22 1986-12-09 Sgs Semiconductor Corporation Back bias generator
US4670861A (en) * 1985-06-21 1987-06-02 Advanced Micro Devices, Inc. CMOS N-well bias generator and gating system
ATE75877T1 (de) * 1985-08-26 1992-05-15 Siemens Ag Integrierte schaltung in komplementaerer schaltungstechnik mit einem substratvorspannungs- generator und einer schottky-diode.
US5324982A (en) * 1985-09-25 1994-06-28 Hitachi, Ltd. Semiconductor memory device having bipolar transistor and structure to avoid soft error
US6740958B2 (en) * 1985-09-25 2004-05-25 Renesas Technology Corp. Semiconductor memory device
JPS62229870A (ja) * 1986-01-22 1987-10-08 Mitsubishi Electric Corp 半導体集積回路
JPS6337892A (ja) * 1986-07-30 1988-02-18 Mitsubishi Electric Corp ダイナミツクランダムアクセスメモリの基板電位発生回路
EP0298421B1 (de) * 1987-07-10 1993-12-15 Kabushiki Kaisha Toshiba Halbleiterbauelement mit Bereichen unterschiedlicher Störstellenkonzentration
US5726475A (en) * 1987-07-10 1998-03-10 Kabushiki Kaisha Toshiba Semiconductor device having different impurity concentration wells
US5260226A (en) * 1987-07-10 1993-11-09 Kabushiki Kaisha Toshiba Semiconductor device having different impurity concentration wells
USRE40132E1 (en) 1988-06-17 2008-03-04 Elpida Memory, Inc. Large scale integrated circuit with sense amplifier circuits for low voltage operation
JPH0682807B2 (ja) * 1988-09-12 1994-10-19 株式会社東芝 半導体メモリ
EP0444602B1 (de) * 1990-02-26 1996-05-15 Nec Corporation Dekodierschaltung
JPH03276673A (ja) * 1990-03-26 1991-12-06 Matsushita Electric Ind Co Ltd 半導体記憶装置
DE69131441T2 (de) * 1990-04-13 1999-12-16 Toshiba Kawasaki Kk Methode zur Verhinderung von einer Spannungsschwankung in einem Halbleiterbauelement
JP3068291B2 (ja) * 1990-12-12 2000-07-24 新日本製鐵株式会社 半導体記憶装置
DE69328743T2 (de) * 1992-03-30 2000-09-07 Mitsubishi Electric Corp Halbleiteranordnung
JPH08125034A (ja) 1993-12-03 1996-05-17 Mitsubishi Electric Corp 半導体記憶装置
JP2822881B2 (ja) * 1994-03-30 1998-11-11 日本電気株式会社 半導体集積回路装置
EP0779659A3 (de) * 1995-12-15 1998-07-08 Nec Corporation Integrierte Halbleiterschaltung
US6406861B1 (en) 1998-10-07 2002-06-18 Cell Genesys, Inc. Methods of enhancing effectiveness of therapeutic viral immunogenic agent administration
JP4114607B2 (ja) * 2001-09-25 2008-07-09 ソニー株式会社 不揮発性半導体メモリ装置及びその動作方法
JP4537668B2 (ja) * 2003-05-23 2010-09-01 パナソニック株式会社 多ポートメモリセル
US8050080B2 (en) * 2008-03-05 2011-11-01 S. Aqua Semiconductor Llc Random access memory with CMOS-compatible nonvolatile storage element in series with storage capacitor
US8000140B2 (en) * 2008-03-24 2011-08-16 S. Aqua Semiconductor, Llc Random access memory with CMOS-compatible nonvolatile storage element
US7885110B2 (en) * 2008-03-25 2011-02-08 Rao G R Mohan Random access memory with CMOS-compatible nonvolatile storage element and parallel storage capacitor
US11500791B2 (en) * 2020-12-10 2022-11-15 Micron Technology, Inc. Status check using chip enable pin

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3916430A (en) * 1973-03-14 1975-10-28 Rca Corp System for eliminating substrate bias effect in field effect transistor circuits

Also Published As

Publication number Publication date
JPS5472691A (en) 1979-06-11
JPS6124830B2 (de) 1986-06-12
DE2850305A1 (de) 1979-05-23
US4233672A (en) 1980-11-11

Similar Documents

Publication Publication Date Title
DE2850305C2 (de) Halbleiterspeichervorrichtung
DE4312239C2 (de) Ladungspumpenschaltung insb. zur Erzeugung einer negativen Substratvorspannung oder einer positiven heraufgesetzten Speicherbetriebsspannung
DE4324855C1 (de) Ladungspumpe
DE3742492C2 (de)
DE2632036C2 (de) Integrierte Speicherschaltung mit Feldeffekttransistoren
DE3035260C2 (de) Dynamischer monolithischer Speicher
DE4305864C2 (de) Ausgabepufferschaltung
DE2525225A1 (de) Schaltungsanordnung zur anzeige der verschiebung elektrischer ladung
DE2712735C2 (de)
DE3519249A1 (de) Halbleitervorrichtung mit einer fehlerverhuetungseinrichtung
DE4336907A1 (de) Substratpotential-Erzeugungsschaltung zum Erzeugen eines Substratpotentials mit einem niedrigen Pegel und Halbleitervorrichtung mit einer solchen Schaltung
DE2707456C3 (de)
DE2655999C2 (de) Speicheranordnung
DE2647892A1 (de) Eingabepufferschaltung
DE2628383A1 (de) Monolithischer halbleiterspeicher fuer wahlfreien zugriff mit abfuehlschaltungen
DE2805664A1 (de) Dynamischer lese/schreib-randomspeicher
DE10123879A1 (de) Substratpotential-Erfassungsschaltung und Substratpotential-Erzeugungsschaltung
DE2646653C3 (de)
DE2622307C2 (de) Integrierte Halbleiterspeichervorrichtung
DE3107902C2 (de) Integrierte MOS-Schaltung
DE2711523C2 (de) Dynamische Halbleiterspeichervorrichtung
DE3530092C2 (de)
DE4323010C2 (de) Spannungserzeugungsschaltung zum Erzeugen einer Spannung mit vorbestimmter Polarität an einem Ausgangsknoten, wobei Schwellenspannungsverluste vermieden werden
DE2242332B2 (de) Zelle für eine integrierte Speicherschaltung mit wahlfreiem Zugriff
DE2309616C2 (de) Halbleiterspeicherschaltung

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
8128 New person/name/address of the agent

Representative=s name: HENKEL, G., DR.PHIL. FEILER, L., DR.RER.NAT. HAENZ

8125 Change of the main classification

Ipc: G11C 11/40

8126 Change of the secondary classification

Ipc: ENTFAELLT

D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8327 Change in the person/name/address of the patent owner

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP

8339 Ceased/non-payment of the annual fee