DE2525225A1 - Schaltungsanordnung zur anzeige der verschiebung elektrischer ladung - Google Patents

Schaltungsanordnung zur anzeige der verschiebung elektrischer ladung

Info

Publication number
DE2525225A1
DE2525225A1 DE19752525225 DE2525225A DE2525225A1 DE 2525225 A1 DE2525225 A1 DE 2525225A1 DE 19752525225 DE19752525225 DE 19752525225 DE 2525225 A DE2525225 A DE 2525225A DE 2525225 A1 DE2525225 A1 DE 2525225A1
Authority
DE
Germany
Prior art keywords
bit
voltage
circuit
circuit arrangement
charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19752525225
Other languages
English (en)
Other versions
DE2525225C2 (de
Inventor
Robert Heath Dennard
Dominic Patrick Spampinato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2525225A1 publication Critical patent/DE2525225A1/de
Application granted granted Critical
Publication of DE2525225C2 publication Critical patent/DE2525225C2/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Read Only Memory (AREA)
  • Amplifiers (AREA)

Description

Böblingen, den 5. Juni 1975 moe-so
Anmelderin: International Business Machines
Corporation, Armonk, N.Y. 10504
Amtliches Aktenzeichen: Neuanmeldung Aktenzeichen der Anmelderin: YO 973 058
Schaltungsanordnung zur Anzeige der Verschiebung elektrischer Ladung.
Die vorliegende Erfindung betrifft eine Schaltungsanordnung zur Anzeige der Verschiebung elektrischer Ladung, welche Ladung in einem Halbleiterspeicher aufgezeichnete Information darstellen kann.
Datenspeicher, welche die Information in Form elektrischer Ladung speichern, sind an sich bekannt. Beispielsweise sind Anordnungen dieser Art samt zugehörigen Leseschaltungen in den amerikanischen Patentschriften 3.514.765 und 3.760.381, wie auch in dem Artikel "Storage Array and Sense/Refresh Circuits for Single Transistor Memory Cells" von K.U. Stein u.a., veröffentlicht durch die IEEE International Solid-State
YO9-73-058 - 1 -
.'·, 509886/0795
Circuits Conference, Februar 1972, beschrieben worden. Der Leistungsverbrauch in diesen Schaltungen ist keineswegs vernachlässigbar, wenn berücksichtigt wird, wie klein mit den modernen Herstellverfahren solche Bauelemente ausgeführt werden.
Es ist daher Aufgabe der Erfindung, eine Schaltungsanordnung aufzuzeigen, die dank hoher Empfindlichkeit und geringstem Leistungsverbrauch für die Verwendung in einem modernen Halbleiterspeicher besonders geeignet erscheint, und somit eine weitere Verbesserung gegenüber den genannten Anordnungen bedeutet. Gelöst wird diese Aufgabe durch die in den Patenansprüchen gekennzeichneten Maßnahmen.
Die vorliegende Erfindung wird anhand eines Ausführungsbeispiels eingehend erläutert und in den zugehörigen Zeichnungen dargestellt. Es zeigen:
Fig. 1 einen Ausschnitt aus der Schaltung eines Datenspeichers
mit Ladungsspeicherung, der einen Leseverstärker gemäss der vorliegenden Erfindung enthält, und
Fig.2 eine Darstellung der Impulsfolge in der Schaltungsanordnung
von Fig. 1.
YO 9-73-058 - 2 -
509886/11795
Zellen mit Ladungsspeicherung, besonders wenn sie in ganzen Feldern angeordnet sind, finden wegen ihrer Kleinheit und verhältnismässig einfachen Struktur für den Aufbau von Halbleiter-Datenspeichern grosses Interesse. Bei ihrer Verwendung besteht aber eine grössere Schwierigkeit im Auslesen der gespeicherten Signale während einer Leseoperation, da jene wegen der Verteilung der gespeicherten Ladung auf die Kapazität der Speicherzelle einerseits und auf die im Vergleich hierzu grosse Kapazität der Bit/Leseleitung anderseits stark gedämpft erscheinen. Daher muss die Kapazität einer Speicherzelle bei der Planung gross vorgesehen werden, wodurch die von der Zelle beanspruchte Fläche gross wird, oder man ist gezwungen, hochempfindliche Leseverstärker zu verwenden. Als weiterer Faktor ist beim Betrieb von Anordnungen mit Ladungsspeicherzellen der Leistungsverbrauch im Auge zu behalten. In dieser Hinsicht ist es äusserst wünschenswert, Leseverstärker mit geringer Leistungsaufnahme einzusetzen.
Die Fig. 1 zeigt nun ein Ausführungsbeispiel eines sehr empfindlichen Leseverstärkers. Dieser ist in der Lage, viel kleinere Ladungsmengen als sonst üblich festzustellen, und stellt auch bezüglich Leistungsverbrauch einen Fortschritt
YO9-73-058 - 3 -
: s η 9 a « 6 / η 7 9 F
dar, weil er praktisch keine Gleichstromleistung aufnimmt, was in bisher üblichen Anordnungen die wichtigste Ursache von Leistungsverbrauch war.
Der in Fig. 1 dargestellte Lese-Differenzverstärker 10 schliesst einen dynamischen Haltekreis 12 ein, der zwischen
(bucket-brigade) zwei sog. "Eimerketten'/'-Schaltungen 14A und 14B liegt, die ihrerseits zur Vorverstärkung beidseits des Haltekreises 12 verwendet werden. Die genannten Eimerketten-Schaltungen 14A und 14B, die je an einen Anschluss 16A bzw. 16B des Haltekreises 12 gelegt sind, sind gleichzeitig auch über gleichwertige Segmente 18A und 18B der Bit/Leseleitung mit den typischen Ladungsspeicherzellen 20A und 2OB verbunden. Ein Beispiel solcher Datenspeicherzellen mit Ladungsspeicherung mit ihren zugehörigen Wortleitungen 15A und 15B ist eingehend in der amerikanischen Patentschrift 3 760 381 erläutert. Zusätzlich zu den genannten Datenspeicherzellen sind aber auch zwei Referenz-Speicherzellen 23A und 23B vorgesehen, die gleich wie die ersteren und alle weiteren Speicherzellen entlang der Bitleitung des Datenspeichers aufgebaut sind.
YO9-73-058 - 4 -
■:. B Π 9 β β β / 0 7 ^ F
Die Referenz-Speicherzellen 23A und 23B bestehen aus dem steuerbaren Element 22A bzw. 22B und einer Kapazität 36A bzw. 36B. Die Elemente 22A und 22B sind je mit der Bit/ Leseleitung 18A bzw. 18B einerseits und mit der Kapazität 36A bzw. 36B anderseits verbunden. Die Referenz-Speicherzellen 23A und 23B werden dazu benötigt, einen Referenzspannungspegel aufzubauen, der das Schalten des dynamischen Haltekreises 12 mitbestimmt. Die Eimerkettenschaltungen 14A und 14B umfassen jede zwei steuerbare Elemente 24A, 38A bzw. 24B, 38B und eine Kapazität 42A bzw. 42B. Der dynamische Haltekreis 12 schliesslich besteht aus einer Anordnung steuerbarer Elemente 28, 30 und 32, die alle Feldeffekt-Transistoren sein können.
Eine Quelle, welche ein Signal Vp zwecks vorausgehender Aufladung der Leseleitungen liefert, ist an die Gate-Elektroden der steuerbaren Elemente 24A und 24B angeschlossen. Diese Spannung V wird einer unabhängigen, nicht dargestellten Impulsquelle entnommen. An die Gate-Elektrode eines weiteren steuerbaren Elementes 34 wird zudem die Quelle einer Verteilspannung Vßjj gelegt, die Quelle einer Referenzspannung Vr an die Gate-Elektroden der Elemente 38A und 38B, und schliesslich die Quelle einer sägezahnähnlichen Spannung V^ an die Gate-
YO9-73-058 - 5 -
509886/0795
Elektrode des Elementes 32. Keine dieser Spannungsquellen VRD» VR oder VLH ist *n der Fiß* ^ gezeigt. Die Fig· 2 hingegen zeigt die Impulsformen der vorgenannten Spannungen wie auch die Spannung V^ der angesteuerten Wortleitung, die Spannung V^p der Referenz-Wortleitung und jene der Knoten 16A und 16B bzw. der Anschlüsse des dynamischen Haltekreises 12.
Die Betriebssequenz des Leseverstärkers 10 aus Fig. 1 verläuft nach den Darstellungen der Fig. 2 wie folgt. Die Spannung Vp zur Voraufladung und die Referenzspannung V^ werden an die Elemente 24A und 24B bzw. an die Uebertragerelemente 38A und 38B gelegt und schalten diese ein, womit die Vorladeperiode beginnt. Dadurch wird positive Ladung über die Elemente 24A, 38A und 24B, 38B der Bit/Leseleitung zugeführt, bis die Elemente 38A und 38B nahe am Sperrpunkt der Stromleitung angelangt sind. Das Potential, bis zu welchem die Bit/Leseleitungen aufgeladen werden, wird durch die Referenzspannung V^ bestimmt, die danach auf ihren Basiswert Null zurücksinkt und dadurch sicherstellt, dass die steuerbaren Elemente 38A und 38B gesperrt werden.
YO9-73-058 - 6 -
■ 509886/0795
252522b
Zur selben Zeit erfolgt auch eine Verteilung der Ladung unter den Kapazitäten 42A, 44A und 42B, 44B, wodurch die Spannung an den Knoten 16A, 16B etwas sinkt, wie dies der Spannung am Haltekreis in Fig. 2 anzusehen ist. Bei den mit 44A und 44B bezeichneten Kapazitäten handelt es sich um die Streukapazität an dem betreffenden Anschluss. Weil die der Vorladung dienenden Elemente 24A und 24B unter der Einwirkung der Spannung Vp immer noch eingeschaltet sind, wird aber die Spannung an den genannten Knoten durch weitere Aufladung auf die volle, ursprüngliche Höhe gebracht. Danach schaltet die Spannung Vp zur Voraufladung ab, weshalb die steuerbaren Elemente 24A und 24B gesperrt werden und die Periode der Voraufladung mit aufgeladenen Bit/Leseleitungen 18A und 18B und gesperrten Uebertragerelementen 38A und 3 8B endet.
Die Leseperiode beginnt damit, dass die Referenzspannung V^ eingeschaltet und durch sie die Elemente 38A und 38B in den ursprünglichen stromleitenden Zustand nahe dem Sperrpunkt versetzt werden. Dabei steigt die Spannung an den Knoten 16A und 16B infolge Ladungsverteilung unter den Kapazitäten 42A, 44A bzw. 42B, 44B an. Jetzt werden auch eine angesteuerte
YO9-73-058 - 7 -
Wortleitung sowie eine bezüglich letzterer auf der anderen Seite des Leseverstärkers 10 liegende Referenzwortleitung, die beide mit der Bit/Leseleitung zusammenwirken, mit Spannung belegt. Die Referenzspeicherzelle stellt sozusagen ein weiteres Bit pro Bit/Leseleitung dar. Sie besitzt eine Speicherspannung, die etwa in der Mitte zwischen den beiden Spannungspegeln liegt, welche an den regulären Speicherzellen zur Darstellung binärer Information auftreten. Die Speicherspannung der Referenzspeicherzelle wird zur Festsetzung des Referenzpegels für das Schalten des Haltekreises 12 benötigt.
Für diese Erläuterungen wird angenommen, dass die Datenspeicherzelle 20A angesteuert wird und dass in der zu ihr gehörigen Kapazität 21A keine Ladung, d.h. eine Null, gespeichert ist. Wenn die angesteuerte Wortleitung der Zelle 2OA mit Spannung belegt wird, dann fliesst Ladung von der an der Bit/ Leseleitung verteilten Kapazität in die Speicherkapazität 21A der Zelle 2OA, wodurch die Spannung über der Speicherkapazität 21A ansteigt und jene an der Bit/Leseleitung 18A absinkt. Dieser letztere Spannungsabfall bewirkt, dass das Element 38A zur Ladungsübertragung besser stromleitend wird.
Y09-73-058 - 8 -
B Π 9 a fi 6 / Π 7 Π 5
252522b
Da das Potential am Knoten 16A näher liegt als jenes der Bit/Leseleitung 18A, fliesst Ladung vom Anschluss 16A zur Leitung 18A solange, bis das Element 38A zur Ladungsübertragung wieder fast seinen Sperrzustand erreicht hat. Die Ladung, welche am Anschluss 16A verlorengegangen ist, entspricht im wesentlichen jener, um welche die der Speicherkapazität 21A der angesteuerten Zelle zugenommen hat, da an der Ladung der an der Bit/Leseleitung verteilten Kapazität praktisch kaum eine Aenderung stattgefunden hat. Daher ist der durch verlorene Ladung verursachte Spannungsabfall am Knoten 16A gleich dem Spannungsanstieg über der Kapazität der angesteuerten Datenspeicherzelle maldem Verhältnis der Speicherzellenkapazität 21A zur Kapazität am Anschlussknoten 16A.
Ueblicherweise ist ein Lesesignal, das sich auf der Bit/ Leseleitung 18A entwickelt, ziemlich klein, da die Kapazität der Leseleitung sehr viel grosser ist als die Speicherkapazität. Wenn nun in der vorliegenden Anordnung die Kapazität am Anschlussknoten 16A auf einen vernünftigen Wert verglichen zu jenem der Speicherkapazität 21A, d.h. auf etwa das Zwei- bis Dreifache, festgelegt wird, dann ergibt sich am Knoten
YO9-73-058 - 9 -
252522b 40
16Aein vergleichsweise-kräftiges Signal.Dies ist eine"'' wichtige Eigenschaft der Ladungsübertragung gemäss der vorliegenden Erfindung. Solange das Potential am Anschlussknoten 16A grosser ist als dasjenige auf der Bit/Leseleitung 18A, ist Gewähr gegeben, dass das Element 38A wie erwünscht fast seinen Sperrzustand erreicht. Der eben beschriebene Vorgang wiederholt sich auf der gegenüberliegenden Bit/Leseleitung 18B, wo eine Referenzspeicherzelle 23B angesteuert worden ist. Da diese Referenzzelle 23B halb aufgeladen ist, wird das Potential des zugehörigen Anschlussknotens 16B nur etwa um den halben Betrag fallen. Dies ist in der Fig. 2 durch die Spannungskurven für die zwei Anschlussknoten des Haltekreises 12 dargestellt.
Nachdem sich ein relativ grosses Differenzsignal zwischen den Anschlüssen 16Ä und 16B des Haltekreises 12 entwickelt hat, wird die Steuerleitung V"lh des Elementes 32 mit Spannung
den
belegt, worauf dieses in/ leitenden Zustand versetzt wird. Wie
Verlauf von v"lh in Fig. 2 zeigt, wird das Element 32 durch
(Rampen-)^ den sägezahnähnlichen Anstieg derYSpannung V^ langsam eingeschaltet, wodurch die Kapazität am Drain-Knoten 17 entladen wird. Bei sinkendem Potential am Knoten 17 wird ein Punkt
YO9-73-058 - 10 -
509886/0795
erreicht, an dem das Element 28 leitend wird, da sein Steuerpotential, identisch mit jenem des Knotens 16B höher liegt als jenes des Elementes 30, das mit dem Potential am Knoten 16A übereinstimmt. Bei eingeschaltetem Element 28 beginnt die Ladung am Knoten 16A über die Elemente 28 und 32 abzufliessen. Wenn das Potential am Knoten 16A unter jenes der Bit/Leseleitung 18A gesunken ist, dann beginnt auch deren Ladung über die Elemente 38A, 28 und 32 abzufliessen.
Wenn die Entladungsrate, welche durch den Spannungsanstieg der Funktion Vj^ gegeben ist, so verläuft, dass das Potential am Knoten 16A jenem des Knotens 17 in einem Abstand folgt, der kleiner ist als die Schwellenspannung des Elementes 30, dann wird das Element 30 überhaupt nicht leitend werden. Die Bit/Leseleitung 18A und die Speicherkapazität der Datenzelle werden sich bis auf Erdpotential völlig entladen. Der dynamische Haltekreis 12 ist dabei ohne eigentliche Aufnahme von Gleichstromleistung eingestellt worden.
Da anfänglich die angesteuerte Datenspeicherzelle keine Ladung gespeichert hatte, ist sie nun in den Zustand vor der eingeleiteten Leseoperation zurückgeführt worden, oder
YO9-73-058 - 11 -
anders ausgedrückt, die Information ist wieder in die angesteuerte Speicherzelle zurückgeschrieben worden. Die angesteuerte Wortleitung ist ebenfalls auf Erdpotential zurückversetzt worden, wodurch die Speicherzelle ausgeschaltet wurde. Die Spannung V"lj-j ist auch auf Erdpotential abgesunken, so dass das Element 32 gesperrt ist. Nachdem nun die eine Bit/Leseleitung 18A auf Erdpotential und die andere Bit/Leseleitung 18B auf hohem Potential angelangt ist, wird der Steueranschluss Vpjj mit Spannung belegt und das Element 34 in leitenden Zustand versetzt.
Nun erfolgt äer Ladungsausgleich zwischen den beiden Bit/Leseleitungen 18A und 18B über die stromleitenden Elemente 38A, 34 und 38B. Das Potential der Leitung 18B fällt dabei auf die Hälft« des anfänglichen Wertes und das Potential der Leitung IBA steigt auf diesen selben Wert an. Die Kapazität 36B der Referenzspeicherzelle hat nun die halbe Ladung und damit auch das halbe Potential einer regulären Speicherzelle. Die Referenzwertleitung wird jetzt auf die Spannung Null herabgesetzt und damit die Referenzspeicherzelle 23B durch ihr Element 22B ausgeschaltet. Das Element 34 ist ebenfalls wieder gesperrt. Das Absenken des Potentials an jener Bit/Leseleitung, die vorher
YO9-73-058 - 12 -
■ 509886/0795
.ein hohes Potential erreicht hatte, ist noch aus einem anderen Grund wünschenswert. Indem beide Segmente der Bit/ Leseleitung auf denselben Pegel gebracht werden, wird gewährleistet, dass während der anschliessenden Vorladeperiode die Elemente 38A und 38B in denselben Sperrzustand versetzt werden. Dabei kann die Spannung V^ auf Null herabgesetzt werden oder auch nicht, die Elemente 38A und 38B können eingeschaltet bleiben. Die Sequenz ist nun damit beendet, dass die angesteuerte Speicherzelle und die Referenzzelle in den ursprünglichen Zustand zurückversetzt worden sind, d.h. die gespeicherte Information ist in die Zelle zurückgespeichert worden.
Wenn in der angesteuerten Speicherzelle hohes Potential oder eine Eins gespeichert gewesen wäre, dann wäre das Potential auf der Bit/Leseleitung nach dem Einschalten der angesteuerten Wortleitung unverändert geblieben. Das Element 38A wäre dann folglich fast im Sperrzustand verblieben und wenig oder keine Ladungsübertragung hätte zwischen dem Anschlussknoten 16A und der Bit/Leseleitung 18A stattgefunden. Der Knoten 16A hätte somit ein höheres Potential besessen als der Knoten 16B,und der Haltekreis 12 wäre in den
YO9-73-058 - 13 -
umgekehrten Zustand versetzt worden, d.h. Element 28 gesperrt und Element 30 leitend. Die Bit/Leseleitung 18A wäre also auf hohem Pegel verblieben. Dabei würde sich die Sequenz wie vorher fortsetzen, indem der hohen Pegel wieder in die angesteuerte Zelle zurückgespeichert würde.
Es ist hier zu erwähnen, dass in anderen Ausführungen die Spannung V^ nicht in Impulsen vorliegen muss. In der vorliegenden Ausführung ist V^ eine Impulsspannung, um über die Kapazitäten 42A und 42B eine höhere Spannung auf die Anschlussknoten 16A und 16B zu bringen. Diese Kapazitäten hätten aber auch getrennt mit Impulsen beaufschlagt werden können, um eine ähnliche Spannungssteigerung zu erzielen, nachdem ihre Anschlüsse von der V^-Leitung getrennt worden wären. Die Spannung Vr würde statt dessen als Gleichspannung auf konstantem Potential gehalten. Um ein höheres Potential an den Knoten 16A und 16B zu erzielen, ist es auch möglich, diese über die stromführenden Elemente 24A und 24B auf einen höheren Pegel aufzuladen. Dadurch könnte auf die Verwendung der Kapazitäten 42A und 42B ganz verzichtet werden. An die V^-Leitung kann in diesem Fall eine Gleichspannung gelegt werden.
YO9-73-058 - 14 -
::/':, 508686/0795
Das Beaufschlagen der V^-Leitung mit Impulsen hat aber den wünschenswerten Effekt, dass die Ladungsverschiebung unterbrochen wird, sobald sich zwischen den Knoten 16A und 16B eine genügende Differenz entwickelt hat. Umgekehrt können diese Impulse andere, unerwünschte Effekte wie z.B. Rauschen durch Erzeugen von Spannungsspitzen hervorbringen. Um die Ladungsverschiebung ohne solche schädlichen Folgen zu unterbrechen, könnte zu geeigneter Zeit das Potential der Bit/ Leseleitung angehoben werden. Das hätte zur Folge, dass das Element 38A oder 38B in der Sperrzustand versetzt würde, bevor die zwischen den Knoten 16A und 16B entwickelte Differenz verlorengehen könnte.
Ein weiteres Betriebsverfahren könnte darin bestehen, dass durch Wahl der Spannung Vn die Bit/Leseleitungen auf ein Potential aufgeladen würden, das in der Mitte zwischen einem Pegel für eine gespeicherte Eins und einem solchen für eine gespeicherte Null liegt. In diesem Fall könnte auf Referenzzellen zur Festlegung eines Referenzpegels verzichtet werden. Ein Referenzpegel könnte durch unvollständiges, vorausgehendes Aufladen errichtet werden, d.h. die Vorladeperiode würde dann durch vorzeitiges Abschalten der Spannung Vp abgebrochen.
YO9-73-058 - 15 -
-.'. 509686/0795
Die Ladungsübertragerelemente 38A und 38B wären dann noch genügend leitend, um Ladung von den Anschlussknoten des Haltekreises zu den Bit/Leseleitungen fliessen zu lassen. Nach Beendigung der Vorladeperiode wird eine Wortleitung mit Spannung belegt und je nach Art der gespeicherten Information wird das Potential der Bit/Leseleitung entweder steigen oder fallen. Ein Potentialanstieg wird dazu führen, dass das Element 38A oder 38B zur Ladungsübertragung je nach der Lage des Falles noch näher an den Sperrzustand herangebracht wird. Dadurch wird verglichen mit der anderen Seite die Ladungsverschiebung verlangsamt, was die Entwicklung einer Differenz zwischen den Knoten 16A und 16B am Haltekreis verursacht. Ein Potentialabfall auf der Bit/Leseleitung wird umgekehrt das Element zur Ladungsübertragung in Richtung erhöhter Leitfähigkeit beeinflussen, wodurch die Ladungsverschiebung beschleunigt wird, welche ihrerseits die Bildung einer Differenz mit umgekehrten Vorzeichen zwischen den Anschlussknoten des Haltekreises verursacht. Danach läuft der Vorgang wieder so ab, wie er vorher beschrieben worden ist.
YO9-73-058 - 16 -
;■-■. 509686/0795
Nachdem sich zwischen beiden genannten Knoten die Differenz ausgebildet hat, werden beide Segmente der Bit/Leseleitung auf den Pegel einer gespeicherten Eins angehoben, indem externe, mit diesen Leitungen verbundene Elemente für kurze Zeit stromleitend gemacht werden. Der dynamische Haltekreis wird sodann wie bereits beschrieben eingestellt. Bei dieser Betriebsart wäre es vorteilhafter, den Anfang mit Bit/Leseleitungen auf Erdpotential zu machen. Das Element 34 ist in diesem Fall überflüssig, aber zwei zusätzliche Elemente werden dann gebraucht, um vor dem Beginn des nächsten Zyklus die Bit/Leseleitungen zu entladen. Der beschriebene Differenzverstärker für Ladungsübertragung wirkt also als Lese- und Regenerierschaltung für die angeschlossenen Speicherzellen mit Ladungsspeicherung. Ausser durch Leckströme wird in diesem Verstärker keine Gleichstromleistung verbraucht, wobei seine Empfindlichkeit sehr hoch ist und er nur insgesamt zehn aktive Elemente umfasst.
YO9-73-058 - 17 -
- 509886/0795

Claims (3)

  1. PATENTANSPRÜCHE
    (\)J Schaltungsanordnung zur Anzeige der Verschiebung elektrischer Ladung, welche Ladung in einem Halbleiterspeicher aufgezeichnete Information darstellen kann, gekennzeichnet durch zwei Anschlüsse (18A, 18B), welche je mit einer Hälfte einer Bit/Leseleitung des Speichers verbunden sind, durch einen dynamischen, bistabilen Haltekreis (12) bestehend aus einer Anzahl aktiver Elemente (28, 30, 32), vorzugsweise Feldeffekttransistoren, ferner durch ein Paar Schaltvorrichtungen (14A, 14B), die je zwischen einen der genannten Anschlüsse (18Abzw. 18B) und eine Eingangsklemme (16Abzw. 16B) zum Haltekreis (12) geschaltet sind, welche Schaltvorrichtungen je wenigstens eine Speicherkapazität (42A bzw. 42B) zur Übernahme oder Abgabe elektrischer Ladung umfassen, und schliesslich durch einen steuerbaren Schalter (34), der zwischen die beiden Eingangsklemmen (16A, 16B) des genannten Haltekreises (12) gelegt ist.
  2. 2) Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass der genannte Haltekreis (12) zwei kreuzweise gekoppelte, erste aktive Elemente (28, 30) umfasst, von denen je ein Anschluss an einen gemeinsamen Knotenpunkt (17) geführt ist, und dass zwecks Steuerung des Haltekreises zwischen den genannten Knotenpunkt (17) und Erde ein zweites aktives Element (32) als Schalter eingefügt ist.
  3. 3) Schaltunganordnung nach Anspruch 1, dadurch gekennzeichnet, dass die genannten Schaltvorrichtungen (14A, 14B) je ein Glied einer Eimerkettenschaltung mit der erwähnten Speicherkapazität (42A bzw. 42B) enthalten und dass die Speicherkapazität je an einer der Eingangsklemmen (16Abzw. 16B) zum Haltekreis (12) liegt.
    509888/0795
    YO 9-73-OSS - 18 -
    Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, dass die genannten Schaltvorrichtungen (14A, 14B) je einen Zusatzschalter (24Abzw. 24B) umfassen, der je die Verbindungsleitung Speicherkapazität/Haltekreis-Eingangsklemme (42A/16A bzw. 42B/16B) an eine Ladestromquelle (+V) anschliesst und seinerseits durch eine Ladespannung (V ) steuerbar ist.
    Schaltungsanordnung nach einem der vorhergehenden Ansprüche, insbesondere nach Anspruch 2, dadurch gekennzeichnet, dass als Steuerspannung für das den dynamischen Haltekreis (12) einschaltende aktive Element (32) eine Rampenspannung (V. ,,) vorgesehen ist.
    Schaltungsanordnung nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Kapazität am Anschlussknoten (16A, 16B) des Haltekreises (12) auf etwa den zwei- bis dreifachen Wert der Speicherzellenkapazität (21A, 21B) begrenzt und damit klein relativ zur Kapazität der Bit/Leseleitung (en) ist.
    Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die nach dem Zurückschreiben der Speicherinformation im Anschluss an einen Lesevorgang auf der jeweiligen Bit/Leseleitung verbleibende Spannung zum Wiederaufladen beider Bit/Leseleitungen auf ihren Ausgangswert benützt wird.
    YO 973-058 - 19 -
DE2525225A 1974-07-23 1975-06-06 Lese-Differentialverstärker für durch elektrische Ladungen dargestellte Bits speichernde Halbleiterspeicher Expired DE2525225C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/491,023 US3949381A (en) 1974-07-23 1974-07-23 Differential charge transfer sense amplifier

Publications (2)

Publication Number Publication Date
DE2525225A1 true DE2525225A1 (de) 1976-02-05
DE2525225C2 DE2525225C2 (de) 1984-02-23

Family

ID=23950483

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2525225A Expired DE2525225C2 (de) 1974-07-23 1975-06-06 Lese-Differentialverstärker für durch elektrische Ladungen dargestellte Bits speichernde Halbleiterspeicher

Country Status (13)

Country Link
US (1) US3949381A (de)
JP (2) JPS5539075B2 (de)
BE (1) BE830434A (de)
CA (1) CA1058321A (de)
CH (1) CH594956A5 (de)
DE (1) DE2525225C2 (de)
ES (1) ES439584A1 (de)
FR (1) FR2280247A1 (de)
GB (1) GB1495063A (de)
IT (1) IT1039030B (de)
NL (1) NL7508612A (de)
SE (1) SE408500B (de)
SU (1) SU673202A3 (de)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2707456A1 (de) * 1976-02-24 1977-09-01 Tokyo Shibaura Electric Co Dynamischer ram-speicher/direktzugriffspeicher
DE2722757A1 (de) * 1976-05-21 1977-12-08 Western Electric Co Dynamischer lese-auffrischdetektor
DE2746385A1 (de) * 1976-11-17 1978-05-18 Upjohn Co 3'-aminooxanilat-derivate, diese enthaltende arzneimittel und verwendung der 3'-aminooxanilat-derivate zur prophylaxe von allergien sowie verfahren zur herstellung der 3'-aminooxanilat- derivate
DE2901233A1 (de) * 1978-01-16 1979-07-19 Western Electric Co Dynamischer lese-auffrischdetektor
DE2801255A1 (de) * 1978-01-12 1979-07-19 Siemens Ag Bewerterschaltung fuer halbleiterspeicher
DE2912328A1 (de) * 1978-03-31 1979-10-04 Hitachi Ltd Speichersystem mit stabilisiertem leseverstaerker

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1523752A (en) * 1974-08-28 1978-09-06 Siemens Ag Dynamic semiconductor data stores
US4168537A (en) * 1975-05-02 1979-09-18 Tokyo Shibaura Electric Co., Ltd. Nonvolatile memory system enabling nonvolatile data transfer during power on
JPS51139220A (en) * 1975-05-28 1976-12-01 Hitachi Ltd Sense amplifier
US4158891A (en) * 1975-08-18 1979-06-19 Honeywell Information Systems Inc. Transparent tri state latch
US3983544A (en) * 1975-08-25 1976-09-28 International Business Machines Corporation Split memory array sharing same sensing and bit decode circuitry
DE2541686A1 (de) * 1975-09-18 1977-03-24 Siemens Ag Regenerierschaltung fuer ladungsgekoppelte elemente
US4031415A (en) * 1975-10-22 1977-06-21 Texas Instruments Incorporated Address buffer circuit for semiconductor memory
US4039861A (en) * 1976-02-09 1977-08-02 International Business Machines Corporation Cross-coupled charge transfer sense amplifier circuits
US4038567A (en) * 1976-03-22 1977-07-26 International Business Machines Corporation Memory input signal buffer circuit
US4045783A (en) * 1976-04-12 1977-08-30 Standard Microsystems Corporation Mos one transistor cell ram having divided and balanced bit lines, coupled by regenerative flip-flop sense amplifiers, and balanced access circuitry
US4081701A (en) * 1976-06-01 1978-03-28 Texas Instruments Incorporated High speed sense amplifier for MOS random access memory
JPS52152128A (en) * 1976-06-14 1977-12-17 Nippon Telegr & Teleph Corp <Ntt> Minute signal detection circuit
DE2630797C2 (de) * 1976-07-08 1978-08-10 Siemens Ag, 1000 Berlin Und 8000 Muenchen Funktionsgenerator zur Erzeugung einer Spannung an einem Knoten, an den den Bitleitungen eines MOS-Speichers zugeordnete Flip-Flops aus MOS-Transistoren angeschlossen sind
DE2712735B1 (de) * 1977-03-23 1978-09-14 Ibm Deutschland Lese-/Schreibzugriffschaltung zu Speicherzellen eines Speichers und Verfahren zu ihrem Betrieb
JPS53123039A (en) * 1977-04-01 1978-10-27 Nippon Telegr & Teleph Corp <Ntt> Detection circuit for signal voltage
US4134151A (en) * 1977-05-02 1979-01-09 Electronic Memories & Magnetics Corporation Single sense line memory cell
US4160275A (en) * 1978-04-03 1979-07-03 International Business Machines Corporation Accessing arrangement for memories with small cells
DE2919166C2 (de) * 1978-05-12 1986-01-02 Nippon Electric Co., Ltd., Tokio/Tokyo Speichervorrichtung
US4239993A (en) * 1978-09-22 1980-12-16 Texas Instruments Incorporated High performance dynamic sense amplifier with active loads
US4370575A (en) * 1978-09-22 1983-01-25 Texas Instruments Incorporated High performance dynamic sense amplifier with active loads
JPS5545188A (en) * 1978-09-27 1980-03-29 Nec Corp Dynamic random access memory unit
JPS5931155B2 (ja) * 1979-10-11 1984-07-31 インターナシヨナルビジネス マシーンズ コーポレーシヨン 感知増幅回路
US4279023A (en) * 1979-12-19 1981-07-14 International Business Machines Corporation Sense latch
EP0084844B1 (de) * 1982-01-20 1986-07-16 Matsushita Electric Industrial Co., Ltd. FET-Schaltungen
JPS61145794A (ja) * 1984-12-19 1986-07-03 Nec Corp 半導体メモリの駆動方法
US4816706A (en) * 1987-09-10 1989-03-28 International Business Machines Corporation Sense amplifier with improved bitline precharging for dynamic random access memory
US5270591A (en) * 1992-02-28 1993-12-14 Xerox Corporation Content addressable memory architecture and circuits
US5532623A (en) * 1994-10-21 1996-07-02 Waferscale Integration, Inc. Sense amplifier with read current tracking and zero standby power consumption
US5525918A (en) * 1994-12-27 1996-06-11 Alliance Semiconductor Corporation Pre-sense amplifier for monolithic memories
KR100264075B1 (ko) 1997-06-20 2000-08-16 김영환 전하 증폭 비트 라인 센스 앰프
US7023243B2 (en) * 2002-05-08 2006-04-04 University Of Southern California Current source evaluation sense-amplifier
US6606049B1 (en) * 2002-08-02 2003-08-12 Ami Semiconductor, Inc. Analog to digital converters based on transconveyance amplifiers
US7263016B1 (en) 2004-06-07 2007-08-28 Virage Logic Corporation Method and system for pre-charging and biasing a latch-type sense amplifier
WO2007099623A1 (ja) * 2006-03-01 2007-09-07 Renesas Technology Corp. 半導体記憶装置
CN103559903B (zh) * 2013-10-25 2016-09-28 中国科学院微电子研究所 一种灵敏放大器
US11037621B2 (en) * 2018-12-26 2021-06-15 Micron Technology, Inc. Sensing techniques using a charge transfer device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3514765A (en) * 1969-05-23 1970-05-26 Shell Oil Co Sense amplifier comprising cross coupled mosfet's operating in a race mode for single device per bit mosfet memories
DE2148896A1 (de) * 1971-09-30 1973-04-12 Siemens Ag Halbleiterspeicher mit eintransistor-speicherelementen und mit flipflop-schaltung zur informationsbewertung und -regenerierung
US3760381A (en) * 1972-06-30 1973-09-18 Ibm Stored charge memory detection circuit

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3678473A (en) * 1970-06-04 1972-07-18 Shell Oil Co Read-write circuit for capacitive memory arrays
US3771147A (en) * 1972-12-04 1973-11-06 Bell Telephone Labor Inc Igfet memory system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3514765A (en) * 1969-05-23 1970-05-26 Shell Oil Co Sense amplifier comprising cross coupled mosfet's operating in a race mode for single device per bit mosfet memories
DE2148896A1 (de) * 1971-09-30 1973-04-12 Siemens Ag Halbleiterspeicher mit eintransistor-speicherelementen und mit flipflop-schaltung zur informationsbewertung und -regenerierung
US3760381A (en) * 1972-06-30 1973-09-18 Ibm Stored charge memory detection circuit

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
1972 IEEE International Solid-State Circuits Conference, Digest of Technical Papers, S. 56/57 *
Electronics, 13. Sept. 1973, S. 119/120 *
IBM TDB, Bd. 16, Nr. 9, Februar 1974, S. 2792/2793 *
In Betracht gezogene ältere Anmeldung: DE-OS 24 22 136 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2707456A1 (de) * 1976-02-24 1977-09-01 Tokyo Shibaura Electric Co Dynamischer ram-speicher/direktzugriffspeicher
DE2722757A1 (de) * 1976-05-21 1977-12-08 Western Electric Co Dynamischer lese-auffrischdetektor
DE2746385A1 (de) * 1976-11-17 1978-05-18 Upjohn Co 3'-aminooxanilat-derivate, diese enthaltende arzneimittel und verwendung der 3'-aminooxanilat-derivate zur prophylaxe von allergien sowie verfahren zur herstellung der 3'-aminooxanilat- derivate
DE2801255A1 (de) * 1978-01-12 1979-07-19 Siemens Ag Bewerterschaltung fuer halbleiterspeicher
DE2901233A1 (de) * 1978-01-16 1979-07-19 Western Electric Co Dynamischer lese-auffrischdetektor
DE2912328A1 (de) * 1978-03-31 1979-10-04 Hitachi Ltd Speichersystem mit stabilisiertem leseverstaerker

Also Published As

Publication number Publication date
FR2280247A1 (fr) 1976-02-20
BE830434A (fr) 1975-10-16
JPS5119943A (de) 1976-02-17
CA1058321A (en) 1979-07-10
DE2525225C2 (de) 1984-02-23
SE408500B (sv) 1979-06-11
GB1495063A (en) 1977-12-14
SU673202A3 (ru) 1979-07-05
IT1039030B (it) 1979-12-10
CH594956A5 (de) 1978-01-31
FR2280247B1 (de) 1977-07-22
JPS58116B2 (ja) 1983-01-05
ES439584A1 (es) 1977-02-16
SE7508311L (sv) 1976-01-26
US3949381A (en) 1976-04-06
NL7508612A (nl) 1976-01-27
JPS5539075B2 (de) 1980-10-08
JPS5512600A (en) 1980-01-29
AU8328875A (en) 1977-01-27

Similar Documents

Publication Publication Date Title
DE2525225A1 (de) Schaltungsanordnung zur anzeige der verschiebung elektrischer ladung
DE2650479C2 (de) Speicheranordnung mit Ladungsspeicherzellen
DE2659248C3 (de) Dynamischer Speicher mit wahlfreiem Zugriff
DE2556831C2 (de) Matrixspeicher und Verfahren zu seinem Betrieb
DE2527486C3 (de) Verfahren zur Prüfung bistabiler Speicherzellen
DE3802363A1 (de) Halbleiterspeicher
DE2634089B2 (de) Schaltungsanordnung zum erfassen schwacher signale
DE2721851A1 (de) Verriegelnder leseverstaerker fuer halbleiterspeicheranordnungen
DE2621654C3 (de) Speicheranordnung mit Feldeffekt- Transistoren
DE2707456C3 (de)
DE2628383A1 (de) Monolithischer halbleiterspeicher fuer wahlfreien zugriff mit abfuehlschaltungen
DE2708702A1 (de) Selektionstreiberschaltung
DE1774708B2 (de)
DE2845100C3 (de) Speicherschaltung
DE2655999A1 (de) Speicherzelle mit transistoren, die mit verschiedenen schwellenwertspannungen arbeiten
DE2646653C3 (de)
DE2422136A1 (de) Speicherschaltung mit einzeltransistorspeicherzellen
DE3329096C2 (de)
DE2842690C2 (de)
DE2424858A1 (de) Integrierte treiberschaltung
EP1153394B1 (de) Verfahren zum betrieb einer speicherzellenanordnung mit selbstverstärkenden dynamischen speicherzellen
DE2359153A1 (de) Integrierte treiberschaltung zur anwendung in einem halbleiterspeicher
DE3529476C2 (de)
DE3050249C2 (de) Integrierte statische Speicherzelle
EP0045399B1 (de) Monolithisch integrierter Halbleiterspeicher

Legal Events

Date Code Title Description
OD Request for examination
8128 New person/name/address of the agent

Representative=s name: BUSCH, R., DIPL.-ING., PAT.-ANW., 7030 BOEBLINGEN

8126 Change of the secondary classification

Ipc: ENTFAELLT

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee