DE2707456A1 - Dynamischer ram-speicher/direktzugriffspeicher - Google Patents
Dynamischer ram-speicher/direktzugriffspeicherInfo
- Publication number
- DE2707456A1 DE2707456A1 DE19772707456 DE2707456A DE2707456A1 DE 2707456 A1 DE2707456 A1 DE 2707456A1 DE 19772707456 DE19772707456 DE 19772707456 DE 2707456 A DE2707456 A DE 2707456A DE 2707456 A1 DE2707456 A1 DE 2707456A1
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- voltage
- transistor
- memory cell
- data transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4094—Bit-line management or control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
- G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
Description
PATENTANWÄLTE F.W. HEMMERICH · GERD MÜLLER · D. 3RCSSE · r. PCLLMEIER 72
Tokyo Shibaura Electric Com., Ltd., 72 Horikawa-cho,
Saiwai-ku, Kawasaki-shi, Kanagawa-ken, Japan
Diese Erfindung befaßt sich mit einem dynamischen und aus mehreren Speicherzellen bestehenden RAM-Speicher
oder dynamischen Direktzugriffspeicher. Diese Erfindung befaßt sich insbesondere aber mit einem dynamischen
RAM-Speicher oder dynamischen Direktzugriffspeicher,
dem zum Abfragen und Verstärken der von irgendeiner der Speicherzellen ausgegebenen Daten eine Abfrage-Verstärkerschaltung
zugeordnet ist.
Gegenstand dieser Erfindung ist somit ganz speziell ein dynamischer RAM-Spaicher oder dynamischer Direktzugriff
speicher , zu dam die nachstehend angeführten Schaltungselemente und Bausteine gehören:-
(a) Eine Abfrage-Verstärkerschaltung, die als Flip-Flop-Schaltung schaltungsmäßig zwischen den ersten
und zweiten Verknüpfungspunkten angeordnet
ist und.einen Niederspannungsanschluß hat.
(b) Erste und zweite Datenübertragungsleitungen die schaltungsmäßig jeweils auf die ersten und zweiten
Verknüpfungspunkte geführt sind.
(c) Eine erste Speicherzellenreihe, die aus mehreren Speicherzellen besteht und zur ersten Datenübertragungsleitung
parallel geschaltet ist.
(d) Eine erste und der ersten Speicherzellenreihe zugeordnete Blind-Speicherzelle (dummy memory cell),
die schaltungsioäßig auf die zweite Datenübertragungsleitung
geführt ist.
(e) Eine zweite Speicherzellenreihe, die aus mehreren Speicherzellen besteht und schaltungsmäßig auf
die zweite Datenübertragungsleitung geführt ist.
709835/0823
PATENTANWÄLTE F.W. HEMMERICH · GERD VIOLLER · D. GROSSE · F. PCLLMEIER 72
^ /707456 16φΙ
(f) Eine zweite und der zweiten Speicherzellenreihe zugeordnete Blindspeicherzelle (dummy memory cell),
die schaltungsmäßig auf die erste Datenübertragungsleitung geführt ist.
(g) Eine Vorrichtung zum Abfragen, Ansteuern und Auswählen irgendeiner der zu den ersten und zweiten
Speicherzellenreihen gehörenden Speicherzellen und der Blindspeicherzellen (dummy memory cells), damit
von den jeweils entsprechenden Leitungen aus Daten eingegeben und auf die jeweils entsprechenden Leitungen
Daten ausgegeben werden können.
In einem solchen dynamischen RAM-Speicher oder Direktzugriffspeicher
- dieser wird im weiteren Verlauf der Patentbeschreibung als "dynamischer RAM-Speicher/Direktzugriff
speicher der beschriebenen Ausführung" bezeichnet - werden Spannungspotentiale auf die Verknüpfungspunkte
der Flip-Flop-Schaltung geschaltet, und zwar in Übereinstimmung mit den von einer ausgewählten Speicherzelle
und von der Blindspeicherzelle der einen Spaicherzellenreihe·ausgegebenen
Daten, wobei die Flip-Flop-Schaltung in Übereinstimmung mit einem Vergleich iler
angelegten Spannungspotentiale angesteuert und geschaltet wird, und zwar derart,daß als Resultat des Vergleichsvorganges eine Übertragung des Potentiales "O" und des
Potentiales "1" auf die Datenübertragungsleitungen herbeigeführt wird.
Ein dynamischer RAM-Speicher/Direktzugriffspeicher der
beschriebenen Ausführung ist mit dem U.S.-Patent Nr. 377^176 dargestellt und beschrieben worden. Zu der mit
dieser Patentbeschreibung beschriebenen Abfrageverstär-
709835/082'J
PATENTANWÄLTE F.W. HEMMERICH · GERD MÜLLER D. GROSSE · F. POLLMEIER 72
schaltung gehört ein Halbleiterschalter, beispielsweise ein MOS FET/Metalloxidhalbleiter-Feldeffekttransistor,
der zwischen die zur Flip-Flop-Schaltung gehörenden Verknüpfungspunkte derart geschaltet ist, daß er
so betätigt werden kann, daß die Verknüpfungspunkte an das gleiche Potential oder an die gleiche Spannung
gelegt werden.
Bei den Speicherzellen handelt es sich für gewöhnlich um das Ein-Transistor-ZEin-Kondensator-System, bei
dem dann, wenn eine Datenausgabe aus irgendeiner Speicherzelle durchgeführt wird, die Spannungsänderung in
der Datenübertragungsleitung sehr klein ist, so daß die Abfrageverstärkerschaltung eine hohe Empfindlichkeit
haben muß. Der mit der zuvor erwähnten U.S.-Patentbeschreibung beschriebene dynamische RAM-Speichar oder
dynamische Direktzugriffspeicher kann von der Konstruktion
her derart ausgelegt werden, daß er eine Ansprechempfindlichkeit von 200 mV bis 300 mV hat, daß er stabilisierte
Eingabeoperationen und Ausgäbeoperationen
durchführt. Dieser Speicher hat jedoch die nachstehend angeführten Nachteile:- Erstens, während der Datenausgabe
führt der zwischen den Stromquellen der Abfrageverstärkerschaltung
fließende Gleichstrom zu einem relativ hohen Stromverbrauch. Zweitens, die Abfrageverstärkerschaltung
arbeitet statisch, was dazu führt, daß die Konduktanz oder der Leitwert des Verbrauchertransistors
nicht groß ausgelegt werden kann, daß weiterhin auch die Arbeitsgeschwindigkeit während der
Verstärkung der Daten langsam wird. Drittens, beim Abfragen der Daten werden die Spannungen der Datenüber-
709835/0823
PATENTANWÄLTE F.W. HEMMERICH · GERD MÜLLER · D. GROSSE · F. PCLLMEIER 72
- bh -
/707A56 - k -
tragungsleitungen bis auf die Schwellenspannungswerte
der zur Flip-Flop-Schaltung gehörenden und kreuzweise gekoppelten MOS-Transistoren/Metalloxidhalbleiter-Transistoren
verringert. Darüber hinaus sind auch die Streu kapazitäten der Datenübertragungsleitungen groß, (weil
im allgemeinen eindiffundierte Schichten als Datenübertragungsleitungen
verwendet werden), so daß aus diesem Grunde auch bei der Datenausgabe die Spannungsänderung
in der Datenübertragungsleitung klein ist. Um nun die Spannungsänderung in der Datenübertragungsleitung groß
zu machen, muß auch der Kondensator einer jeden Speicherzelle groß ausgelegt sein, was wiederum dazu führt,
daß die Integrationsdichte oder Packungsdichte der Halbleiterschaltung, aus der der RAM-Speicher/Direktzugriff
speicher besteht, verringert wird.
Gegenstand dieser Erfindung ist somit ein dynamischer RAM-Speieher/dynamischer Direktzugriffspeicher der beschriebenen
Ausführung, bei dem eine jede der Blindspeicherzellen (dummy memory cells) derart konstruiert und
ausgelegt ist, daß sie dann, wenn sie angesteuert worden ist, an die mit ihr verbundene Datenübertragungsleitung
und an den Verknüpfungspunkt ein Potential anlegt, dessen Werte zwischen "O" und "1" liegen, beim dem darüber
hinaus ein Spannungseinstellkreis mit der Niederspannungsanschluß
des Flip-Flop verbunden und derart ausgelegt ist, daß von ihr nach dem Schalten der Flip-Flop-Schaltung
die an diesem Anschluß anstehende Spannung auf den Wert "0" gebracht wird«
Diese Erfindung wird nachstehend nun anhand des in Zeichnung dargestellten Ausführungsbeispieles ( der in
709835/082 3
- bh -
2 7 074 56 I6'l'19_77
9
Zeichnung dargestellten Ausführungsbeispiele) näher erläutert. Die Zeichnung zeigt in:-
Fig. 1 Einen Blockschaltplan eines dynamischen RAM-Speichers oder eines dynamischen Diraktzugriffspeicher,
dem eine Abfrageverstärkerschaltung
zugeordnet ist.
Fig. 2 Einen schematischen Stromlaufplan für einen Teil des mit Fig. 1 dargestellten RAM-Speichers
oder DirektzugriffSpeichers.
Fig. 3 Einen Signal-Zeit-Plan, der die Wellenformen wiedergibt, die in den verschiedenen Punkten
der mit Fig. 2 dargestellten Schaltung entstehen.
Fig. k Einen schematischen Stromlaufplan für eine gegenüber
Fig. 2 geänderte Schaltung.
Fig. 5 Ein Schaltbild, mit dem eine Spannungsregenerationsschaltung
für den Schaltzustand "1" dargestellt wird.
Fig. 6 Einen Signal-Zeit-Plan, der die Wellenformen für die mit Fig. 5 dargestellte Schaltung
wiedergibt.
Zu dem mit Fig. 1 als Blockschaltbild dargestellten dynamischen RAM-Speicher oder dynamischen Direktzugriffspeicher
gehören die beiden Speicherzellenreihen 11 und 12, die jeweils aus der gleichen Anzahl von Speicherzellen
bestehen. Eine jede Speicherzelle besteht, wie dies beispielsweise mit der allgemeinen Hinweiszahl 19 in
Fig. 2 gekennzeichnet ist, aus einem Feldeffekttransistor
mit isoliertem Steuergatt, (der im weiteren Verlauf der Patentbeschreibung als MOS-Transistor/Metalloxidhalbleiter-Transistor
bezeichnet wird), und aus einem
709835/0823
- bh onnn,
rc 16.2.1977
Λ /707456 -6-
Kondensator. Die zu den Speicherzellengruppen 11 und 12 gehörenden Speicherzellen sind in Reihen angeordnet
und mit gemeinsamen Datenübertragungsleitungen verbunden. Aus Fig. 1 ist zu erkennen, daß die Datenübertragungsleitungen
DL1 und DL2 jeweils einer Reihe der Speicherzellengruppen 11 und 12 zugeordnet sind.
Zu jeder Speicherzellenreihe gehört eine Abfragevarstärkerschaltung
10. Die Datenübertragungsleitungen DLl und DL2 sind auf einander entgegengesetzten Seiten
auf die Abfrageverstärkerschaltung 10 geführt. Mit den Datenübertragungsleitungen DLl und DL2 jeweils
verbunden sind die Blindspeicherzellen (dummy memory cells). Diese Blindspeicherzellen, die im weiteren
Verlaufe der Patentbeschreibung noch ausführlicher beschrieben und erörtert werden, werden zusammen mit
den zu den Speicherzellengruppe 11 und 12 gehörenden Speicherzellen jeweils in Betrieb genommen. Für die
Eingabe und Ausgabe von Daten ist eine Dateneingabe-
und Datenausgabesohaltung 15 auf eine der Datenübertragungsleitungen,
DLl, geführt. Wenn dies in der Zeichnung auch nicht dargestellt ist, so weist im
Falle eines dynamischen 4K-Bit RAM-Speichers/Direktzugriff
Speichers , der aus 6h χ 6h Speicherzellen besteht,
jede Speicherzellenreihe 64 Speicherzellen auf und eine Abfrageverstärkerschaltung 10, wobei .
dann, (wie dies aus Fig. 2 zu erkennen ist), eine j*ede der Datenübertragungsleitungen DLl und DL2 von
32 Speicheradressenleitungen im rechten Winkel gekreuzt wird.
Über die Speicheradressenleitungen werden die einzelnen Speicherzellen für eine Datenausgabe auf die dafür
709835/0823
PATENTANWÄLTE F.W. HEMMERICH · GERD VIÖLLEP · D. GROSSE · F. PCLLMEIER 72
2 7 07 A 56 ^6-2
h
bestimmte Datenübertragungsleitung angesteuert und ausgewählt, und die Größe des Ausgabesignales wird mit
einem vorbestimmten Potential, das von der entsprechenden Blindspeicherzelle (dummy memory cell) l4 oder 13
auf der gegenüberliegenden Seite der Abfrageverstärkerschaltung 10 Eiusgegeben wird, verglichen. Nach der
Verstärkung werden die von den Speicherzellen herausgegebenen Daten über die Eingabe- und Ausgabeschaltung
15 ausgegeben. Das Eingeben der Dateninformationen
erfolgt über die Dateneingabe- und Datenausgabeschaltung 15, und zwar für die angesteuerte und ausgewählte
Speicherzelle der Speicherzellengruppe 11 direkt und für die angesteuerte und ausgewählte Speicherzelle
der Speicherzellengruppe 12 über die Abfrageverstärkerschaltung
10.
In Fig. 12 wird die Speicherzellengruppe 12 dargestellt von der ersten Speicherzelle 19, der Reihe und von der
darauf folgenden Speicherzelle 19. <■ Laut Darstellung besteht jede Speicherzelle aus einem MOS-Transistor/
Metalloxidhalbleiter-Transistor T, der zwischen der Datenübertragungsleitung DL2 und einem Übergabeanschluß
mit einem Kondensator C in Reihe geschaltet ist. Die vergleichende Blindspeicherzelle (dummy memory cell)
13 für die Speicherzellengruppe 12 ist ähnlich den · Speicherzellen 19 ausgeführt, und zwar darin, daß zu
dieser vergleichenden Blindspeicherzelle 13 gehören:-
ein MOS-Transistor/Metalloxidhalbleiter-Transistor TA. , und ein Kondensator CA, die als Reihenschaltung auf
die Datenübertragungsleitung DLl geführt'sind, desgleichen
aber auch noch ein MOS-Transistor/Metalloxidhalb-
709835/082 3
PATENTANWÄLTE F.W. HEMMERICH · GERD MÖLLER · D. GROSSZ · F. PCLLMEIER 72
- bh -
2707456 t6'lmli77
leiter-Transistor TA?, der schaltungsmäßig angeordnet
ist zwischen dem Anschluß einer Spannungsquelle für die Referenzspannung Vn und dem Verknüpfungspunkt
oder der Verbindung zwischen dem Transistor TA1 und
dem Kondensator CA. Bei der Referenzspannung oder der Vergleichsspannung V handelt es sich für gewöhnlich
um ein Potential, das zwischen den Werten für die Schaltzustände "1" und "0" des Systemes liegt.
Die Auswahl und Ansteuerung der Speicherzellen 19 wird über die Speicheradressenleitungen AL bewerkstelligt.
Diese Speicheradressenleitungen sind so dargestellt, daß sie auf die Steuergattelektrode des jeweils
betreffenden MOS-Transistors/Metalloxidhalbleiter-Transistors T geführt sind. In ähnlicher Weise wird
die Ausgabe der Dateninformation aus der Blindspeicherzelle
13 (dummy memory cell) durch die Speicheradressenleitung AL. eingeleitet.
Die Abfrageverstärkerschaltung 10 besteht aus einer Flip-Flop-Schaltung l6, die zwischen den beiden Verknüpf
ungs punkten" N und ■ N_ angeordnet ist. Auf diese
Verknüpfungspunkte sind jeweils auch die Datenübertragungsleitungen DLl und DL2 geführt. Zur Flip-Flop-Schaltung
gehörend die über Kreuz miteinander verbundenen MOS-Transistoren/Metalloxidhalbleiter-Transistoren
Q und Q und ein Niederspannungsanschluß mit einem Potential V,Q. Die Verknüpfungspunkte sind wei-
Io
terhin über den MOS-Transistor/Metalloxidhalbleiter-Transistor
Q_ miteinander verbunden, wohingegen die Verknüpfungspunkte über die MOS-Transistoren/Metalloxidhalbleiter-Transistoren
Q. und Q einzeln mit der
709835/0823
η -
Stromquelle oder Spannungsquelle VD_ in Verbindung stehen.
Die Steuergattanschlüsse der Transistoren Q. und Q sind zusammengefaßt Taktgeneratoranschluß ^ 2 geführt.
Die Niederspannungsanschlußklemme 18 der Flip-Flop-Schaltung
l6 ist mit einer Spannungseinstellschaltung oder Spannungsstabilisierungsschaltung 17 verbunden,
zu der laut Darstellung die beiden MOS-Transistoren/Metalloxidhalbleiter-Transistoren
Q, und Q gehören, die zwischen einer Stromquelle V und einem Erdungsanschluß Voc in Reihe geschaltet sind. Der Anschluß
üb
18 befindet sich zwischen den Transistoren Q^ und Q
Die Steuergattelektroden der Transistoren Q>- und Q
sind auf die Taktgeneratoranschlüsse 0_ und 0. geführt,
und die Spannung der Stromquelle V. wird auf einen Wert eingestellt der um einen Betrag ^V kleiner ist
als (V - 2V ), so daß die eingestellte Spannung gleich (VDD - 2Vth - ^V) ist, wobei die Bezeichnung
V, für die Schwellwertspannung des MOS-Transistors/
Metalloxidhalbleiter-Transistors steht. Eine jede Reihe der Speicherzellengruppen kann eine eigene Spannungseinstellungsschaltung
oder Spannungsstabilisierungsschaltung
17 haben, oder aber eine einzige Schaltung kann mit allen Abfrageverstärkerscha1tungen 10 der .
Speicherzellenreihen verbunden werden. Wenn in Fig.* auch nicht dargestellt, so gehört zur Schaltung doch
auch noch die Speicherzellengruppe 11, die ähnlich der Speicherzellengruppe 12 augeführt und mit der Datenübertragungsleitung
DLl verbunden ist. Weiterhin gehört zu dieser Schaltung auch noch die Blindspeicherzelle
(dummy memory cell) l4, die ähnlich der Blind-
709835/0823
Speicherzelle 13 ausgeführt und mit der Datenübertragungsleitung
DL2 verbunden ist.
Nachstehend sollen nun die Funktion und die Arbeitsweise der mit Fig. 2 wiedergegebenen Schaltung anhand der
mit dem Signal-Zeit-Plan nach Fig. 3 dargestellten Wellenformen - diese Wellenformen gelten für den Fall, daß
alle MOS-Transistoren/Metalloxidhalbleiter-Transistoren
als N-Kanal-Transistoren oder N-leitende Transistoren
ausgeführt sind - näher erläutert und beschrieben werden;-
Zeitpunkt t.: Zum Eingeben der Zwischenspannung V in
den Kondensator CA der Blindspeicherzelle (dummy memory cell) 13 wird der Taktimpuls 0 auf den Transistor TA2
geschaltet.
Zeitpunkt t_: Um die Spannungspotentiale der Datenübertragungsleitungen
DLl und DL2 auf den für den Schaltzustand "1" geltenden Wert zu bringen, wird der Taktimpuls
02 auf die Steuergattelektroden der Transistoren
Q. und Q_ geschaltet. Die Spannungspotentiale der Datenübertragungsleitungen
DLl und DL2 haben in der Tat den Wert (VDD - Vth).
Zeitpunkt t~ : Dem MOS-Transistor/Metalloxidhalbleitjer-Transistor
Q^, der zur Spannungseinstellschaltung oder
Spannungsstablisierungsschaltung 17 gehört, wird der Taktimpuls 0„ aufgeschaltet, dadurch wird die Spannung
Vl8 am A1180*1!110 ,1^ gleich VA, d.h. diese Spannung nimmt
den Wert (V™ - 2V, - /^ V) an. Das wiederum hat zur
Folge,daß die Spannung in den Datenübertragungsleitungen DLl und DL2 abfällt, und zwar solange, bis daß die
Spannungsdifferenz zwischen der Steuerelektrodenspannung
und der Unitterspannung eines jeden der Transistoren
709835/0823
PATENTANWÄLTE F.W. HEMMERICH · GERD VOLLER · D. 3RCSSG · ?. PCLLMEIER 72
77 07 A 56
Q und Q_ gleich der Schwellenspannung V wird. Das
Spannungspotential der Datenübertragungsleitungen beträgt
dann (V18 + Vth) oder (VDD - Vth - J\ V). Anders
ausgedrückt: Die Spannungspotentiale der Datenübertragungsleitungen werden gegenüber dem beim Schaltzustand
"1" gegebenen Wert um den Betrag jß V verringert, wobei
der Wert für ^ V so gewählt wird, daß die Abfrageverstärkerschaltung
10 die größte Ansprechempfindlichkeit erhält. Kurz nach dem Zeitpunkt t» wird dem Transistor
Q der Taktimpuls 0. zugeschaltet, was wiederum dazu führt, daß die Datenübertragungsleitungen DLl und DL2
direkt miteinander verbunden werden und auf genau das gleiche Potential gebracht werden, wobei auf diese
Weise alle Spannungsschwankungen, die durch die Eigenschaften der Transistoren Q. und Q_ bedingt sind, vermieden
und abgestellt werden«
Zeitpunkt tr : Die Speicheradressenleitung AL der angesteuerten
und ausgewählten Speicherzelle 19 und die Speicheradressenleitung AL. werden auf das für den
Schaltzustand "1" geltende Potential gebracht, woraufhin dann die Vergleichsspannung V und die Dateninformation
jeweils aus der Blindspeicherzelle 13 und aus der ausgewählten Speicherzelle 19 herausgelesen werden,
was wiederum zur Folge hat, daß in den Datenübertra«-
gungsleitungen DLl und DL2 kleinere SpannungsSchwankungen
aufkommen. Wie aus der Wellenform für den Tanktimpuls 0. klar zu erkennen ist, ist der Transistor Q„
bereits zuvor in den Sperrzustand geschaltet worden. Nunmehr wird die Flip-Flop-Schaltung l6 in den einen
oder den anderen seiner stabilen Schaltzustände geschaltet,
709835/0823
- bh -
27 07 A 56 16.2.1977
wobei dies von dem Datensignal, das aus dem Speicher
19 herausgelesen wird und dessen Spannungspegel im
Hinblick auf die Vergleichsspannung VQ abhängig ist. Wird beispielsweise dem Speicher 19 eine Dateninformation
mit dem Spannungspegel "1" entnommen, dann wird der Transistor Q1 in den Durchlaßzustand geschaltet,
der Transistor Q2 hingegen in den Sperrzustand.
In der Zwischenzeit vor dem Zeitpunkt t_ wird die Datenübertragungsleitung
mit dem geringeren Potential, d.h. die Datenübertragungsleitung DLl auf der Seite
der Blindspeicherzelle (dummy memory cell) allmählich entladen und damit der Lesevorgang oder Abfragevorgang
in der Speicherzelle vollendet. Wird zum Zeitpunkt ti die an der Niederspannungsklemme 18 anliegende
Spannung V-<, etwas gesenkt, beispielsweise bis
Volt unter V , dann wird dadurch die Ansprechempfindlichkeit
der Abfrageverstärkerschaltung 10 erhöht.
Zeitpunkt t_: Der Taktimpuls gL wird abgeschaltet
und bringt dadurch den Transistor Q^ in den Sperrzustand,
dem Transistor Q_ wird der Taktimpuls 0 aufgeschaltet
und zugeführt. Wie aus Fig. 3 zu erkennen ist, hat der Taktimpuls φ eine schräge Anstiegsflanke,
die bewirkt, daß die Am Anschluß 18 anstehende Spannung allmählich auf das Erdungspotential Vcc ab*-
fällt. Dadurch fällt auch die Datenübertragungsleitung
DLl, die die kleinere Datenausgäbespannung führt, allmählich
im Potential bis auf das Erdungspottential Vcc
ab, während die Datenübertragungsleitung DL2, die die
höhere Datenausgabespannung führt, auf der Spannung (V18 + Vth) gehalten wird.
709835/0823
PATENTANWÄLTE F.W. HEMMERICH · GERD MÜLLER · D. GROSSü · f-. POLLMEIER 72
?7 07 A 56 1J-I
Zeitpunkt t^: Nunmehr hat der Taktimpuls φ den Wert
"1" erreicht, ist die Spannung der Datenübertragungsleitung
auf das Erdungspotential abgesenkt worden.
Damit ist die Verstärkung der.ausgegebenen Dateninformation
beendet, wobei sich die Datenübertragungsleitungen
DLl und DL2 nunmehr in den klar definierten Schaltzuständen "O" und "1" jeweils befinden, wobei
die Spannung (V - V - >\, V) der Datenübertragungsleitung
DL2 in den Kondensator C der angesteuerten und ausgewählten Speicherzelle 19 eingegeben wird. Hat
die aus dem Speicher 19 herausgelesene Dateninformation den Wert "0", dann wird die Datenübertragungsleitung
DL2 auf das Erdungspotential gebracht, die Datenübertragungsleitung
DLl demgegenüber auf den für den Schaltzustand "1" gegebenen Wert.Das Erdungspotential
der Datenübertragungsleitung DL2 wird in den Kondensator C der Speicherzelle eingegeben, so daß in jedem
Falle die Dateninformation in das entsprechende Potential
umgeschrieben wird. Hat der Taktimpuls einen zu schnellen und zu steilen Anstieg, dann ist die Zeit,
in der sich der Anschluß 18 entladen kann, zu kurz, und während des Wiedereingebens und Umschreibens eines
Wertes "1" in die ausgewählte Speicherzelle, liegt dann die Spannung DL2 unter dem ursprünglichen Potential,
was wiederum zur Folge hat, daß ein unvollständiger Spannungswert "1" in die Speicherzelle umschreibend
eingegeben wird, so daß es aus diesem Grunde notwendig ist, die Zeit für die Anstiegsflanke des Taktimpulses
entsprechend richtig einzustellen.
Aus der bisher gegebenen Funktionsbeschreibung der
709835/0823
PATENTANWÄLTE F.W. HEMMERICH · GERD MÖLLER · D. GRCSSE · F. POLLMEIER 72
- bh - :c 16.2.1977
Schaltung ist zu erkennen, daß das über die Datenübertragungsleitung
DLl auf die Eingabe- und Ausgabeschaltung 15 geführte verstärkte Datenausgabesignal die Inversion
oder Umkehrung des von der Speicherzelle ausgegebenen Signales ist. Das aber bedeutet, daß dann, wenn
die Speicherzelle ein Signal mit dem Wert "1" ausgibt, die Datenübertragungsleitung auf den Wert "O" gebracht
wird, daß dann aber, wenn von der Speicherzelle ein Signal mit dem Wert "0" herausgelesen wird, die Datenübertragungsleitung
DLl auf den Wert "1" gebracht wird. Wird eine Dataninformation aus einer Speicherzelle der
Speicherzellengruppe 11 ausgegeben, dann wird eine Inversion des AusgäbesignaIes nicht vorgenommen, dann
wird die Datenübertragungsleitung DLl entsprechend dem aus der Speicherzelle herausgelesenen Ausgabesignal
auf den Verstärkungswert gebracht. Sonst aber funktioniert und arbeitet die für die Speicherzellengruppe 11
bestehende Schaltung in der für die Speicherzellengruppe 12 geltenden Weise, wobei in diesem Falle dann die
Blindspeicherzelle (dummy cell), die mit der Datenübertragungsleitung DL2 verbunden ist, über die entsprechende
Speicheradressenleitung statt der Blindspeicherzelle 13 angesteuert und in Betrieb genommen wird.
Weil es bei dar Ausgabe der Dateninformation aus einer
der zur Speicherzellengruppe 12 gehörenden Speicherzelle zu einer Inversion kommt, muß bei der Dateneingabe
in die Speicherzellen der Speicherzellengruppe 12 eine ähnliche Inversion stattfinden. Bei der Auswahl einer
für die Dateneingabe bestimmten Speicherzelle wird
709835/0823
PATENTANWÄLTE F.W. HEMMERICH · GERD MÖLLER · D. '3ROSSE · F. POLLMEIER 72
- bh -
77 07 A 56 16·?:1'"
festgestellt zu welcher Speicherzellengruppe diese Speicherzelle gehört. Ist diese Speicherzellengruppo
mit der Datenübertragungsleitung DLl verbunden, dann
wird das Eingabesignal von der Dateneingabe- und Datenausgabeschaltung 15 aus unverändert aufgeschaltet. Gehört
die Speicherzelle aber zur Speicherzellengruppe 12, die mit der Datenübertragungsleitung DL2 verbunden
ist, dann wird das Eingabesignal von der Dateneingabe-
und Datenausgabeschaltung 15 als ©ine Inversion der
Eingabedaten auf die Datenübertragungsleibung DLl ge-
schaltet. Fig. 3 zeigt, daß zur Zeit t beide Datenübertragungsleitungen
DL1 und DL2 auf gleiches Potential, nämlich entweder hohes oder niedriges Potential gebracht sind.
Während der Dateneingabe wird der Taktimpuls 0_ abgeschaltet.
Zum Zeitpunkt t„ wird der Taktimpuls 0. auf den Transistor Q„ geführt, was wiederum zur Folge hat,
daß die Datenübertragungsleitungen DLl und DL2 miteinander verbunden werden. Das von der Eingabe-und Ausgabeschaltung
auf die Datenübertragungsleitung DLl übertragene Signal kann dann in die Datenübertragungsleitung
DL2 gelangen und in die für die Dateneingabe vorgesehene Speicherzelle eingegeben werden.
Besser als bei der Dateneingabe in die Zellen der Speicherzellengruppe
12 können die aus den Speicherzellen dieser Speicherzellengruppe in der Eingabe- und Ausgabeschaltung
15 vor dem Ausgeben der Dateninformation invertiert werden.
Aus der mit Fig. 2 wiedergegebenen Schaltung ist zu erkennen, daß es keinen direkten Strompfad zwischen
den Anschlußklemmen der Abfrageverstärkerschaltung gibt.
Der Taktimpuls 02 wird vor dem Aufschalten des Taktimpulses
0 auf die Transistoren Q^ abgeschaltet, so daß
die Verknüpfungspunkte NA und N mit der Stromquelle
709836/082 3
PATENTANWÄLTE F.W. HEMMERICH · GERD MÖLLER · D. GrtOSSh · K POLl.MEIÜR 72
- bh -
77 07 A 56 16.2.1977
oder Spannungsquelle Vß_ niemals verbunden werden. Dem
gegenüber liegt der Anschluß an der Stromquelle oder Spannungsquelle V. oder am Erdungspotential V53. Das
aber hat zur Folge, daß der Stromverbrauch der Schaltung sehr klein ist. Zweitens wird der Potentialabfall
der Datenübertragungsleitung DLl auf den Signalwert "O" dadurch herbeigeführt, daß eine Entladung auf das
Erdungspotential erfolgt, was wiederum zur Folge hat, daß die Abfrageverstärkerschaltung schnell arbeitet.
Zum Dritten sind dann, wenn die Dateninformation abgefragt
wird, beide Datenübertragungsleitungen auf dem Signalwert "1", so daß deshalb dann, wenn die Datenübertragungsleitungen
wie üblich als eindiffundierte Schichten hergestellt werden, die Streukapazitäten
wegen der großen Ausdehnung der Sperrschicht klein gehalten werden können, und die Spannung des Ausgabesignales
relativ groß gemacht werden kann. Damit werden die angeführten Nachteile der bisher bekannten dynamischen
RAM-Speicher/Direktzugriffspeicher vermieden, vird die Ansprechempfindlichkeit der Abfrageverstärkerschaltung
verbessert und die Integrationsdichte oder Packungsdichte der Speicherzellen erhöht.
Mit dem dynamischen RAM-Speicher/Direktzugriffspeicher
nach Fig. 1 und Fig. 2 sind experimentell die nachs'tehend angeführten Resultate erzielt worden: ist das
Verhältnis C-/C der Streukapazitäten Cn=(Cn- + Cn2) zu
der Kapazität einer Speicherzelle, also der Kapazität C, ungefähr gleich 10, hat der Taktimpulse 0 eine
Anstiegszeit von 50 nsek, dann wird die Abfrageempfindlichkeit
nicht größer als rund 220 mV sein, dann wird
709835/082 3
- bh 16.2.1977
der Abfall des Signalwertes "1" der Datenübertragungsleitung während der Ausgabe eines Ausgabesignales mit
dem Signalwert "1" innerhalb von 10 % der Gesamtamplitude -(der Spannungsdifferenz zwischen den Signalwerten
"O" und "1")- gehalten.
Bei der geänderten und modifizierten Ausführung nach
Fig. 4 besteht der Spannungseinstellungskreis oder
die Spannungsstabilisierungsschaltung nur aus dem MOS-Transistor/Metalloxidhalbleiter-Transistor
Q-,der schaltungsmäßig zwischen dem Spannungsanschluß 18
und dem Erdungspotential V angeordnet ist. In die-
üb
sem Fall wird, wie dies bereits zuvor beschrieben worden
ist, der Taktimpuls <f> auf die Steuergattelektrode
des Transistors Q_ geschaltet. Eine jede Abfrageverstärkerschaltung
der verschiedenen Speicherzellenreihen sollte ihren eigenen Spannungseinstellungskreis
oder ihre eigene Spannungsstabilisierungsschaltung 17
haben. Mit Ausnahme des Wegfaliens des Taktimpulse
0 arbeitet die mit Fig. h dargestellte Schaltung ähnlich
wie dies bei der mit Fig. 2 und Fig. 3 dargestellten und beschriebenen Schaltung der Fall ist. Die Schaltungsstruktur
ist durch das Weglassen des MOS-Transistors/Metalloxidhalbleiter-Transistors Q, vereinfacht
worden. Über die Taktimpulse 02 oder 0. werden die .
Unterschiede in den Spannungspotentialen der Verknüpfungspunkte N und N und des Anschlusses 18 gleich
gleich den Schwellenspannungen der Transistoren Q1 und Q2 gemacht.
Fig. 5 zeigt nun eine Regenerationsschaltung oder Rückkopplungsschaltung für den Signalwert "1". Diese
709835/0823
PATENTANWÄLTE F.W. HEMMERICH · GERD MöLLFrt · D GRGSSF · F. POLlMEIER 72
2 707 A 56 l6-
Schaltung besteht aus den beiden MOS-Transistoren/Metalloxidhalbleiter-Transistoren
Qq und Q , bei denen das Steuergatt des Transistors Q mit dem Emitter des
Transistors Qg verbunden ist, bei denen weiterhin das
Steuergatt des Transistors Qg und der Emitter des Transistors
Q auf die Datenübertragungsleitung geführt
sind. Die zu dieser Schaltung gehörenden Kondensatoren Cq und Cq sind jeweils schaltungsmäßig zwischen dem
Steuergattelektroden und den Emitterelektroden angeordnet.
Die Taktimpulse φ, und φ werden jeweils dem
Kollektorelektroden der Transistoren Qg und Q aufgeschaltet
und zugeführt.
Die Wellenformen dieser Regenerationsschaltung oder Rückkopplungsschaltung sind in dem mit Fig. 6 wiedergegebenen
Signal-Zeit-Plan dargestellt. Nur dann, und zwar nur dann, wenn die mit dieser Schaltung verbundene
Datenübertragungleitung den Signalwert "1" hat,
werden die Taktimpulse φ, und 0_ nacheinander zu den
Zeitpunkten t_ und to zugeschaltet, so daß von den
Transistoren Qg und Q Bootstrap-Schaltvorgänge durchgeführt
werden, und in der Datenübertragungsleitung auf diese Weise ein klar definierter Signalwert "1"
regeneriert wird.
Bei Verwendung der mit Fig. 5 dargestellten Schaltung
wird der Signalwert "1" genauer erreicht, kann der Anstieg des Taktimpulses 0_, der der Spannungseinstellungsschal
tung oder Spannungsstabilisierungsschaltung beschleunigt werden, was wiederum dazu führt,
daß die Dateneingabe und die Datenausgabe beschleunigt werden. Darüber hinaus kann die Kapazitöt der Speicher-
709835/0823
PATENTANWÄLTE F.W. HEMMERICH · GERD MÜLLER · D GROSSh · F-. POLI MEIKR 72
zellen so klein ausgelegt worden, daß sich noch eine größere Integrationsdichte oder Packungsdichte erreichen
läßt. In den beschriebenen Schaltungen arbeiten die Abfrageverstärkerschaltungen dynamisch, so daß
dadurch wiederum ein hochempfindlicher und wirksamer dynamischer RAM-Speicher oder dynamischer Direktzugriff
speicher geschaffen wird.
709835/0823
Claims (9)
- PATENTANWÄLTE F.W. HEMMERICH · GERD MDLLFH · D GHOSSE- · *. POLlMEIE-R 72 663g.th 16.2.1977Tokyo Shibaura Elctric Comp., Ltd., 72 Horikawa-cho, Saiwai-ku, Kawasaki-shi, Kanagawa-ken JapanPatentansprücheDynamischer RAM-Speicher geringer Zugriffszeit mit einer Vielzahl von Speicherzellen und einem Abfrageverstärker zum Ausfühlen des Speicherinhaltes von Speicherzellen sowie zum Verstärken der abgelesenen Daten, wobei der Abfrageverstärker eine zwischen ersten und zweiten Verknüpfungspunkten angeordnete Flip-Flop-Schaltung und einen Niederspannungsanschluß aufweist, mit je einer ersten und zweiten jeweils auf die ersten und zweiten Verknüpfungspunkte geführten Datenübertragungsleitung und ein nach ersten und zweiten, jeweils aus einer Vielzahl von Speicherzellen bestehenden und der ersten bzw. der zweiten Datenübertragungsleitung parallel geschalteten Speicherzellenreihe mit den Speicherzellenreihen zugeordneten Blindzellen, die mit der zweiten bzw. der ersten Datenübertragungsleitung verbunden sind, sowie mit einer Vorrichtung zur Auswahl beliebiger Speicherzellen der ersten und der zweiten Reihe sowie einer der Blindzellen, um Daten von den entsprechenden Leitungen einzugeben oder über diese auszulesen,dadurch gekennzeichnet, daß die Blindzellen so ausgebildet und angeorndet sind, daß die ausgewählte der Blindzellen der zugeordneten Datenübertragungsleitung und deren Verknüpfungspunkt ein Potential übermittelt, das zwischen den Pegeln "1" und "0" liegt, und daß dem Niederspannungsanschluß der Flip-Flop-Schaltung eine Spannungseinstellschaltung nachgeordnet ist, welche die Spannung des Anschlusses nach Umschalten des Flip-Flop auf den Pegel "0" bringt.709835/0823PATENTANWÄLTE F.W. HEMMERICH ■ GERD MÖLLER · D. GRO3SE · F. PGLLMEIER 72g.th2707456 16·2·1977
- 2. Dynamischer RAM-Speicher nach Anspruch 1, dadurch gekennzeichnet, daß die Flip-Flop-Schaltung in der Abfrageverstärkerschaltung noch einen weiteren Schalttransistor hat, der zwischen die Verknüpfungspunkte der Abfrageverstärkerschaltung geschaltet ist.
- 3. Dynamischer RAM-Speicher nach Anspruch 2, dadurch gekennzeichnet, daß Vorrichtungen vorhanden sind, über die der Schalttransistor dann in den Durchlaßzustand geschaltet wird, wenn eine Dateninformation in die Speicherzelle eingegeben werden soll.
- 4. Dynamischer RAM-Speicher nach Anspruch 3, dadurch gekennzeichnet, daß zu ihm eine Dateneingabe-Datenausgabe-Schaltung mit einer Vorrichtung gehört, die feststellt, in welche Speicherzellengruppe die Dateninformation eingegeben wird, und eine Vorrichtung für die Iversion der Dateninformation, wenn eine bestimmte Speicherzellengruppe der Speicherzellengruppe angesteuert und bestimmt worden ist.
- 5. Dynamischer RAM-Speicher nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Spannungseinstellungsschaltung oder Spannungsstabilisierungsschaltung besteht; aus einem ersten Transistor, der zwischen die Niederspannungsklemme und einen Anschluß mit relativ hoher Spannung geschaltet ist, und aus einem zweiten Transistor, der schaltungsmäßig zwischen dem Niederspannungsanschluß und einem Anschluß mit einem relativ geringen Spannungspotential angeordnet ist; daß schließlich die Steuergattungselektroden der Transistoren auf Taktimpulsanschlüsse geführt sind.709835/0823PATENTANWÄLTE F.W. HEMMERICH · GERD MÜLLER · D. GRCSSE · F. POLLMEIER 72g.th7707456 16·2·1977
- 6. Dynamischer RAM-Speicher nach einem der Ansprüche 1 bis 4,dadurch gekennzeichnet, daß die Spannungseinstellungsschaltung oder Spannungsstabilisierungsschaltung aus einem Transistor besteht, der schaltungsmäßig zwischen dem Niederspannungsanschluß der Flip-Flop-Schaltung und einem Stromquellenanschluß angeordnet ist, wobei die Steuergattungselektrode des Transistors mit einem Taktimpulsanschluß in Verbindung steht.
- 7. Dynamischer RAM-Speicher nach einem der vorerwähnten Ansprüche,dadurch gekennzeichnet, daß zu jeder Speicherzelle ein Transistor und ein Kondensator gehören, die als Reihenschaltung auf die entsprechende Datenübertragungsleitung geführt sind; daß eine Blindspeicherzelle ähnlich ausgeführt ist, aber einen Schalttransistor hat, durch den ein Potential, das zwischen den Signalwerten "0" und "1" liegt aufgeschaltet wird.
- 8. Dynamischer RAM-Speicher nach einem der vorerwähnten Ansprüche ,dadurch gekennzeichnet, daß zu ihm weiterhin gehört eine Rückkopplungsschaltung oder Regenerationsschaltung für den Signalwert "1", die mit einer Datenübertragungsleitung verbunden ist.
- 9. Dynamischer RAM-Speicher nach Anspruch 8, dadurch gekennzeichnet, daß zur Rückkopplungsschaltung oder Regenerationsschaltung ein erster und ein zweiter Transistor sowie ein erster709835/0823PATENTANWÄLTE F.W. HEMMERICH · GERD MÖLLEH · D. GHCSSE · c. POLLMEItR 72 66 3g.th *~ '' π τ / er 16.2.1977^ /07456 _23_und ein zweiter Kondensator gehören, die jeweils zwischen die Steuergattungselektroden und die Emitterelektroden des ersten Transistors mit der Steuergattungselektrode des zweiten Transistors verbunden ist; daß die Steuergattungselektrode des ersten Transistors und die Emitterelektrode des zweiten Transistors schaltungsmäßig auf die Datenübertragungsleitung geführt sind; daß schließlich die Kollektorelektroden des ersten und des zweiten Transistors mit den Taktimpulsanschlüssen in Verbindung stehen.70983b/082 3 ORIQ.NAL .NSPECTED
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP51019178A JPS5922316B2 (ja) | 1976-02-24 | 1976-02-24 | ダイナミツクメモリ装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2707456A1 true DE2707456A1 (de) | 1977-09-01 |
DE2707456B2 DE2707456B2 (de) | 1979-06-07 |
DE2707456C3 DE2707456C3 (de) | 1989-08-31 |
Family
ID=11992085
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2707456A Granted DE2707456B2 (de) | 1976-02-24 | 1977-02-21 | Dynamischer RAM-Speicher |
Country Status (4)
Country | Link |
---|---|
US (1) | US4122549A (de) |
JP (1) | JPS5922316B2 (de) |
DE (1) | DE2707456B2 (de) |
GB (1) | GB1554035A (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4393478A (en) * | 1980-07-31 | 1983-07-12 | Siemens Aktiengesellschaft | Monolithically integrated semiconductor memory with dummy and charge equalization cells |
FR2528613A1 (fr) * | 1982-06-09 | 1983-12-16 | Hitachi Ltd | Memoire a semi-conducteurs |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52152128A (en) * | 1976-06-14 | 1977-12-17 | Nippon Telegr & Teleph Corp <Ntt> | Minute signal detection circuit |
JPS5939833B2 (ja) * | 1977-05-24 | 1984-09-26 | 日本電気株式会社 | センス増幅器 |
US4162416A (en) * | 1978-01-16 | 1979-07-24 | Bell Telephone Laboratories, Incorporated | Dynamic sense-refresh detector amplifier |
US4247791A (en) * | 1978-04-03 | 1981-01-27 | Rockwell International Corporation | CMOS Memory sense amplifier |
JPS5625290A (en) * | 1979-08-07 | 1981-03-11 | Nec Corp | Semiconductor circuit |
JPS5625291A (en) * | 1979-08-07 | 1981-03-11 | Nec Corp | Semiconductor circuit |
JPS56127991A (en) * | 1980-03-10 | 1981-10-07 | Nec Corp | Detecting amplifier circuit |
EP0054022A4 (de) * | 1980-06-02 | 1984-11-05 | Mostek Corp | Dynamischer schreib-lese-speicher. |
JPS5782279A (en) * | 1980-11-04 | 1982-05-22 | Fujitsu Ltd | Semiconductor storage device |
DE3278833D1 (en) * | 1981-03-17 | 1988-09-01 | Hitachi Ltd | Dynamic type semiconductor monolithic memory |
JPS6050694A (ja) * | 1983-08-26 | 1985-03-20 | Mitsubishi Electric Corp | ダイナミツク・ランダム・アクセス・メモリ |
US4542483A (en) * | 1983-12-02 | 1985-09-17 | At&T Bell Laboratories | Dual stage sense amplifier for dynamic random access memory |
JPS6252790A (ja) * | 1985-08-30 | 1987-03-07 | Toshiba Corp | 半導体メモリのセンスアンプ系 |
JPH0268796A (ja) * | 1988-09-02 | 1990-03-08 | Fujitsu Ltd | 半導体記憶装置 |
JPH0757465A (ja) * | 1993-08-06 | 1995-03-03 | Mitsubishi Electric Corp | 半導体回路装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3774176A (en) * | 1971-09-30 | 1973-11-20 | Siemens Ag | Semiconductor memory having single transistor storage elements and a flip-flop circuit for the evaluation and regeneration of information |
DE2422136A1 (de) * | 1973-08-03 | 1975-02-20 | Nat Semiconductor Corp | Speicherschaltung mit einzeltransistorspeicherzellen |
DE2418936A1 (de) * | 1974-04-19 | 1975-11-06 | Siemens Ag | Regenerier- und bewerterschaltung mit einem flipflop |
DE2525225A1 (de) * | 1974-07-23 | 1976-02-05 | Ibm | Schaltungsanordnung zur anzeige der verschiebung elektrischer ladung |
DE2431079A1 (de) * | 1974-06-28 | 1976-02-12 | Ibm Deutschland | Dynamischer halbleiterspeicher mit zwei-tranistor-speicherelementen |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3699539A (en) * | 1970-12-16 | 1972-10-17 | North American Rockwell | Bootstrapped inverter memory cell |
US3810124A (en) * | 1972-06-30 | 1974-05-07 | Ibm | Memory accessing system |
US3940747A (en) * | 1973-08-02 | 1976-02-24 | Texas Instruments Incorporated | High density, high speed random access read-write memory |
US4000413A (en) * | 1975-05-27 | 1976-12-28 | Intel Corporation | Mos-ram |
US4010453A (en) * | 1975-12-03 | 1977-03-01 | International Business Machines Corporation | Stored charge differential sense amplifier |
US4039861A (en) * | 1976-02-09 | 1977-08-02 | International Business Machines Corporation | Cross-coupled charge transfer sense amplifier circuits |
-
1976
- 1976-02-24 JP JP51019178A patent/JPS5922316B2/ja not_active Expired
-
1977
- 1977-02-16 GB GB6527/77A patent/GB1554035A/en not_active Expired
- 1977-02-21 DE DE2707456A patent/DE2707456B2/de active Granted
- 1977-02-24 US US05/771,792 patent/US4122549A/en not_active Expired - Lifetime
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3774176A (en) * | 1971-09-30 | 1973-11-20 | Siemens Ag | Semiconductor memory having single transistor storage elements and a flip-flop circuit for the evaluation and regeneration of information |
DE2409058A1 (de) * | 1971-09-30 | 1975-09-04 | Siemens Ag | Regenerierschaltung fuer binaersignale nach art eines getasteten flipflops und verfahren zu deren betrieb |
DE2422136A1 (de) * | 1973-08-03 | 1975-02-20 | Nat Semiconductor Corp | Speicherschaltung mit einzeltransistorspeicherzellen |
DE2418936A1 (de) * | 1974-04-19 | 1975-11-06 | Siemens Ag | Regenerier- und bewerterschaltung mit einem flipflop |
DE2431079A1 (de) * | 1974-06-28 | 1976-02-12 | Ibm Deutschland | Dynamischer halbleiterspeicher mit zwei-tranistor-speicherelementen |
DE2525225A1 (de) * | 1974-07-23 | 1976-02-05 | Ibm | Schaltungsanordnung zur anzeige der verschiebung elektrischer ladung |
Non-Patent Citations (4)
Title |
---|
Electronics, 13.9.1973, S. 116-121 * |
IBM Technical Disclosure Bulletin, Vol. 16, No. 9,Februar 1974, S. 2792-2793 * |
IBM Technical Disclosure Bulletin, Vol. 17, No. 5,Oktober 1974, S. 1361,1362 * |
IEEE Journal of Solid-State Circuits, Bd. 7, Nr. 5, Oktober 1972, S. 336-340 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4393478A (en) * | 1980-07-31 | 1983-07-12 | Siemens Aktiengesellschaft | Monolithically integrated semiconductor memory with dummy and charge equalization cells |
FR2528613A1 (fr) * | 1982-06-09 | 1983-12-16 | Hitachi Ltd | Memoire a semi-conducteurs |
Also Published As
Publication number | Publication date |
---|---|
JPS5922316B2 (ja) | 1984-05-25 |
US4122549A (en) | 1978-10-24 |
DE2707456B2 (de) | 1979-06-07 |
DE2707456C3 (de) | 1989-08-31 |
GB1554035A (en) | 1979-10-17 |
JPS52102642A (en) | 1977-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4128918C2 (de) | Leseverstärker für nichtflüchtige Halbleiterspeichereinrichtungen | |
DE2324965C3 (de) | Schaltungsanordnung zum Auslesen eines kapazitiven Datenspeichers | |
DE3621533C2 (de) | Integrierte Halbleiterschaltungsanordnung, insbesondere für ein DRAM, die bei geringem Leistungsverbrauch eine stabile interne Versorgungsspannung liefert | |
DE2707456A1 (de) | Dynamischer ram-speicher/direktzugriffspeicher | |
DE2731442C2 (de) | Speicherschaltung mit Isolierschicht-Feldeffekttransistoren | |
DE3041176A1 (de) | Halbleiterspeichervorrichtung | |
DE2919166A1 (de) | Speichervorrichtung | |
DE10219649C1 (de) | Differentielle Strombewerterschaltung und Leseverstärkerschaltung zum Bewerten eines Speicherzustands einer SRAM-Halbleiterspeicherzelle | |
DE3207210A1 (de) | Monolithische speichervorrichtung | |
DE2647892A1 (de) | Eingabepufferschaltung | |
DE2300186A1 (de) | Mos-pufferschaltung, insbesondere fuer ein mos-speichersystem | |
DE2805664A1 (de) | Dynamischer lese/schreib-randomspeicher | |
DE4124904A1 (de) | Halbleiterspeichervorrichtung, faehig nicht-periodische auffrischungsoperationen auszufuehren | |
DE3243496A1 (de) | Integrierte halbleiterschaltung mit einem dynamischen schreib-lese-speicher | |
DE2646653C3 (de) | ||
DE4138102C2 (de) | Halbleiterspeichereinrichtung und Verfahren zum Betreiben einer Halbleiterspeichereinrichtung | |
DE2620749B2 (de) | Matrixspeicher aus halbleiterelementen | |
DE3334560A1 (de) | Halbleiterspeicher | |
DE3107902C2 (de) | Integrierte MOS-Schaltung | |
DE2754987C2 (de) | Halbleiter-Speichervorrichtung | |
DE2130002A1 (de) | Schaltungsanordnung mit mehreren Feldeffekttransistoren | |
DE2842690C2 (de) | ||
DE2234310A1 (de) | Logischer schaltkreis mit mindestens einer taktleitung | |
DE2128792A1 (de) | Schaltungsanordnung mit mindestens einem Feldeffekttransistor | |
DE2935121C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OI | Miscellaneous see part 1 | ||
OI | Miscellaneous see part 1 | ||
8227 | New person/name/address of the applicant |
Free format text: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP |
|
AH | Division in |
Ref country code: DE Ref document number: 2759365 Format of ref document f/p: P |
|
C3 | Grant after two publication steps (3rd publication) |