DE2409058A1 - Regenerierschaltung fuer binaersignale nach art eines getasteten flipflops und verfahren zu deren betrieb - Google Patents

Regenerierschaltung fuer binaersignale nach art eines getasteten flipflops und verfahren zu deren betrieb

Info

Publication number
DE2409058A1
DE2409058A1 DE2409058A DE2409058A DE2409058A1 DE 2409058 A1 DE2409058 A1 DE 2409058A1 DE 2409058 A DE2409058 A DE 2409058A DE 2409058 A DE2409058 A DE 2409058A DE 2409058 A1 DE2409058 A1 DE 2409058A1
Authority
DE
Germany
Prior art keywords
transistor
capacitor
compensation
storage element
regeneration circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE2409058A
Other languages
English (en)
Inventor
Karl-Ulrich Dr Ing Stein
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to BE789500D priority Critical patent/BE789500A/xx
Priority claimed from DE19712148896 external-priority patent/DE2148896C3/de
Priority to DE19712148896 priority patent/DE2148896C3/de
Priority to US00288044A priority patent/US3774176A/en
Priority to GB4464572A priority patent/GB1409910A/en
Priority to NL7213087A priority patent/NL7213087A/xx
Priority to IT29797/72A priority patent/IT968421B/it
Priority to FR7234348A priority patent/FR2154683B1/fr
Priority to LU66201A priority patent/LU66201A1/xx
Priority to JP9792572A priority patent/JPS5516342B2/ja
Priority to DE2409058A priority patent/DE2409058A1/de
Application filed by Siemens AG filed Critical Siemens AG
Priority to JP50023350A priority patent/JPS595993B2/ja
Publication of DE2409058A1 publication Critical patent/DE2409058A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4099—Dummy cell treatment; Reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356086—Bistable circuits with additional means for controlling the main nodes
    • H03K3/356095—Bistable circuits with additional means for controlling the main nodes with synchronous operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/02—Shaping pulses by amplifying
    • H03K5/023—Shaping pulses by amplifying using field effect transistors

Description

  • Regenerierschaltung für Binärsignale nach Art eines getasteten Plipflops und Verfahren zu deren Betrieb.
  • Die Erfindung bezieht sich auf eine Regenerierschaltung nach dem Oberbegriff des Pa-tentanspruches 1 und auf ein Verfahren zum Betrieb dieser Regenerierschaltung.
  • In der älteren Patentanmeldung P 25 07 525.6 (unser Zeichen VPA 75/7018) ist eine solche Regenerierschaltung und ein Verfahren zu deren Betrieb beschrieben. Dabei zeichnet sich diese Regenerierschaltung durch einen geringen Plächenbedarf, eine geringe Verlustleistung und eine hohe Arbeitsgeschwindigkeit aus. Zudem sind die benötigten Daktspannungen einfach und unkritisch zu erzeugen.
  • In der Veröffentlichung "Sense amplifier design is key to 1-transistor cell in 4,096-bit RAM in Electronics, (seit. 13, 1973) Seiten 116 - 121 ist eine Regenerierschaltung beschrieben, bei der än jeder Bitleitung ein Kompensations-Speicherelement vorgesehen ist. Dabei bestehen die Eompensations-Speicherelemente aus jeweils einem Transistor und einem dazu in Reihe geschalteten Kondensator. Die Ka#azität dieses Kondensators ist ebensogroß wie die Kapazität des Kondensators eines Ein-Gransistor-Speicherelementes. Wie in der DOS 21 48 896.0 beschrieben, wird mit solchen Eompensations-Speicherelementen der Einfluß von Störsignalen weitghend ausgeschlossen.
  • Eine Aufgabe der vorliegenden Erfindung besteht darin, eine Regenerierschaltung anzugeben, deren Empfindlichkeit noch größer ist als die Empfindlichkeit der in der älteren Patentanmeldung und in den genannten Veröffentlichungen beschriebenen Regenerierschaltungen.
  • Diese Aufgabe wird durch eine Regenerierschaltung nach dem Hauptpatent (-anmeldung) P 21 48 896.0 (unser Zeichen VPA 71/7126) gelöst, die erfindungsgemäß durch die in dem Kennzeichen des Patentanspruches 1 aufgeführten Merkmale gekennzeichnet ist.
  • Weitere Erläuterungen zur Erfindung und deren Ausgestaltungen gehen aus der Beschreibung und der Figur der Erfindung und deren Weiterbildungen hervor.
  • In der Figur ist die Regenerierschaltung mit 16 bezeichnet. An jeweils einem der Punkte 11 bzw. 21 ist jeweils eine Bitleitung 12 bzw. 22 angeschlossen. Diese Bitleitungen führen zu den Speicherfeldern 33 bzw. 88, die aus einer Anzahl, von Ein-Transistor-Speicherelementen bestehen. In der Figur ist im Speicherfeld 33 ein einzelnes Ein-Transistor-Speicherelement 34 eingezeichnet, welches aus dem Transistor 32 und dem Kondensator 50 besteht. Das Gate des Transistors 32 ist über die Wortleitung 31 mit einem in der Zeichnung nicht dargestellten Decodierer verbunden. Ein dargestelltes Speicherelement 84 des Speiclierfeldes 88 besteht aus dem Transistor 82 und dem Kondensator 80. Das Gate des Transistors 82 ist über die Wortleitung 81 mit einem nicht dargestellten Decodierer verbunden. In den Speicherelementen wird das eingeschriebene Signal in Form von Ladung auf den Kondensatoren der Speicherelemente gespeichert.
  • In der DOS 21 48 896.0 ist im einzelnen beschrieben, wie die einzelnen Speicherelemente der Speicherfelder mit HilfevonDecod#ern angesteuert werden.
  • Beim Auslesen wird der Transistor, beispielsweise der Transistor 82 des Speicherelementes 84 des Speicherfeldes 88, über die Leitung 81 angesteuert und leitend geschaltet. Dies hat zur Folge, daß die in der Kapazität 80 gespeicherte Ladung über die Digitleitung 12 an den Knoten 11 der Regenerierschaltung 16 gelangt.
  • Die Regenerierschaltung der eingangs erwähnten älteren Patentanmeldung P 25 07 323.6 (unser Zeichen VPA 73/7018) besteht aus zwei invertierenden, rückgekoppelten Verst~arkerstufen , die jeweik aus einem SchaLttransistor 4 bzw. 5 und einem dazugehörigen Lastelement 44 bzw. 55 aufgebaut sind. Vorzugsweise sind als Schalttransistoren Feldeffekt-Transistoren verwendet. Die Lastwiderstände 44 und 55 sind vorzugsweise ebenfalls Beldeffekt Transistoren, wobei die Gateanschlüsse dieser Transistoren über den gemeinsamen Anschluß 8 ansteuerbar sind. Die Drainelektroden beider Lastwiderstände sind über den gemeinsamen Eingang 7 ansteuerbar. Zwischen den Knoten 11 und 21 der Regenerierschaltung, die mit den Bitleitungen 12 bzw. 22 verbunden sind, ist der Transistor 6 als elektrischer HaLbleiterschalter angeordnet.
  • Vorzugsweise ist der Transistor 6 ein Feldeffekt-Transistor, dessen Gateelektrode über den Anschluß 9 ansteuerbar ist.
  • Die Funktionsweise einer derartig aúfgebauten Regenerierschaltung ist in der älteren Patentanmeldung P 23 07 323.6 (unser Zeichen VPA 73/7018) beschrieben.
  • Zu der Erfindung führen die folgenden Überlegungen. Wie in der älteren Patentanmeldung ausgeführt wird, wird die Regenerierschaltung dadurch auf das Auslesen (Precharge) vorbereitet, daß der Quertransistor 6 leitend geschaltet wird. Gleichzeitig werden die Lasttransstoren 44 und 55 gesperrt. Dies hat zur Folge, daß sich die Spannungen V11 und V21 der Knoten 11 und~21 der Regenerierschaltung einander angleichen und schließlich den Wert VT erreichen. Dabei entspricht VT der Einsatz spannung der Schalttransistoren 4 bzw. 5. Nach diesem Ausgleich wird der Transistor 6 gesperrt und die Regenerierschaltung ist nun für die positive oder für die negative Lesespannung, die über die Bitleitung 12 bzw. 22 an den Knoten 11 bzw. 21 gelangen kann, empfindlich.
  • Die Einsatz spannung VT liegt bei einer wie oben beschriebenen Regenerierschaltung unsymmetrisch bezüglich der an der Bitleitun~ anliegenden Gleichspannungen nach dem Lesevorgang. Im Falle einer beispielsweise aus dem Speicherelement 84 ausgelesenen Information "1i" liegt an dem Knoten 11 der Regenerierschaltung die Spannung V31 und im Falle einer ausgelesenen Information 11011 die Spannung VBO an. Erfindungsgeinäß wird nun vorgeschlagen für jede Bitleitung Kompensations-Speicherelemente vorzusehen und in diesen Speicherelementen eine Ladungsmenge bei einem Vorbereitungsvorgang (Precharge) einzubringen, die so groß ist, daß sie die dem ausgelesenen Speicherelement gegenüberliegende Bitleitung, im Beispiel die Bitleitung 22, auf das günstigste Mittelpotential bringen kann. Dieses Mittelpotential wäre also VBD = 0,5 ~ (VBO + VB1). Durch diese erfindungsgemäße Maßnahme werden die Knotenspannungen des Flipflops vor Beginn des Regenerierens ideal eingestellt. Dies entspricht in der Figur 2 der älteren Patentanmeldung P 23 07 323.6 dem Zeitpunkt 5 In der Figur sind solche Kompensations-Speicherelemente dargestellt. Beispielsweise besteht das mit dem Knoten 11 verbundene Koinpensations-Speicherelement aus dem Transistor 13 zu dem der Kondensator 14 in Reihe geschaltet ist. Das Gate des Transistors 13 jit über die Leitung 15 ansteuerbar. Das Kompensations-Speicherelement, das mit dem Knoten 21 verbunden ist, besteht aus dem Transistor 23 zu dem der Kondensator 24 in Reihe geschaltet ist. Das Gate des Transistors 23 ist über die Leitung 25 ansteuerbar.
  • Die notwendige Ladungsmenge wird vorzugsweise durch Anlegen einer Spannung VSD an die Punkte 40 bzw 41 der Kompensations-Speicherelemente und durch eine entsprechende Bemessung der Kompensationskapazitäten 14 bzw. 24 auf diese Eapaztäten gebracht. Zum Anlegen der Spannung VSD an den Punkt 40 bzw. 41 wird beispielsweise der weitere Transistor 45 bzw. 48 über seinen Anschluß 46 bzw. 47 leitend geschaltet, so daß die an dem Anschluß 42 bzw. 43 liegende Spannung an den Punkt 40 bzw. 41 gelangt.
  • Dabei weicht beispielsweise die Bemesssung der Kompensationskapazitäten 14 bzw. 24 von der Bemessung der Kapazitäten 80 bzw.
  • 30 der Speicherelemente 84 bzw. 34 ab. Es gilt erfindungsgemäß die Formel: In dieser Formel bedeuten: VBD das Mittelpotential VSD die an den Punkten 40 bzw. 41 der Kompensations-Speicherelemente anliegende Spannung VBO das an dem Knoten 11 bzw. 21 anliegende Potential bei einer aus dem Speicherelement 84 bzw. 34 ausgelesenen kl0".
  • V31 das an dem Knoten 11 bzw. 21 anliegende Potential bei einer aus dem Speicherelement 84 bzw. 34 ausgelesenen "1"« das Mittelpotential aus P 23 07 323.6, welches wie erwähnt gleich der Einsatzspannung VT der Schalttransistoren 4 und 5 ist m die Anzahl der einer Bitleitung zugeschalteten Speicherelemente (84 bzw. 34).
  • CD die Kapazität des Kompensations-Speicherelementes (Kondensator 14 bzw. 24) CB die parasitäre Kapazität der Bitleitung 12 bzw. 22.
  • Die Ladungsmenge für die Kapazität CD des Kondensators 14 bzw. 24 des Kompensations-Speicherelementes wird durch Anlegen der Spannung VSD an den Punkt 40 bzw. 41 erzeugt.
  • Aus der oben angegebenen Formel ergibt sich für die Bemessung der Kapazität CD der Kondensatoren der Kompensations-Speicherelemente: Die Kompensationskapazitäten 14 bzw. 24 können dabei auch gleich bemessen sein wie die Speicherkapazitäten 80 bzw. 30. Für diesen Fall ist die Vorspannung nach folgender Formel zu bemessen: In dieser Formel bedeuten: VBD das Mittelpotential SD die an den Punkten 40 bzw. 41 des Kompensations-Speicherelementes anliegenden Spannungen VBO das an den Knoten 11 bzw. 21 anliegende Potential bei einer aus dem Speicherelement 84 bzw. 34 ausgelesenen 11011 V31 das an den Knoten 11 bzw. 21 anliegende Potential bei einer aus dem Speicherelement 84 bzw. 34 ausgelesenen 11111 VM das Mittelpotential aus P 25 07 323.6, welches, wie erwähnt, gleich der Einsatzspannung VT des Schalttransistors 4 und 5 ist m die Anzahl der an einer Bitleitung angeschalteten Speicherelemente 84 bzw. 34 die Kapazität der Speicherelemente (Kondensatoren 80 bzw. 50) CB die parasitäre Kapazität der Bitleitung 12 bzw. 22 Die Ladungsmenge für die Kapazität des Kondensators 14 bzw. 24 des Eompensations-Speicherelementes wird durch Anlegen der Spannung VSD an die Punkte 40 bzw. 41 erzeugt. Es kann durch Anlegen einer Spannung von außen an die beiden Bitleitungen 12 bzw. 22 oder über einen speziellen, weiteren Transistor 45 bzw.
  • 48 erfolgen.
  • Eine besonders vorteilhafte Ausbildung der erfindungsgemäßen Schaltung verwendet für die Spannung VSD ein auf dem Chip leicht zu erzeugenaes Potential oder bereits vorhandenes Potential.
  • Als erstes Beispiel sei hierfür YUD = VDD angeführt, wobei VDD die Versorgungsspannung auf dem Chip ist, die auch z ß. an dem Knoten 7 des Flipflops angelegt wird. In diesem Fall muß die Kapazität CD des Kondensators des Eompensations-Speicherelemente; speziell bemessen werden. Dafür gilt erfindungsgemäß die Formel: Aus dieser Formel ergibt sich für die Bemessung der Kapazität CD der Kondensatoren der Kompensations-Speicherelemente: Bei ener weiteren vorteilhaften Ausbildung wird als Versorgungsspannung eine Spannung angelegt, die dem Mittelpotential Vp bei eingeschalteten Lasttransistoren und bei eingeschaltetem Quertransistor entspricht.
  • In diesem Fall gilt für Der Transistor 13 bzw. 23 des betreffenden Kompensations-Speicherelementes wird vor Beginn des Regenerierens über die Leitung 15 bzw. 25 leitend geschaltet. In der Figur 2 der älteren Patentanmeldung P 23 07 323.6 entspricht dies dem Zeitpunkt t5.
  • 6 Patentansprüche 1 Figur

Claims (6)

  1. Patentansprüche Regenerierschaltung für Binärsignale nach Art eines getasteten Flipflops mit zwei. invertierenden Verstärkerstufen, die jeweils aus einem Schalttransistor und einem Lasttransistor bestehen, und mit einem Quertrsnsistor, der die Knoten der Regenerierschaltung miteinander verbindet, wobei jeder Knoten mit jeweils einer Bitleitung verbunden ist und wobei an jeder -13itleitung ein Kompensations-Speicherelement vorgesehen ist, das aus jeweils einem Transistor des Kompensations-Speicherelementes und einem dazu in Reihe geschalteten Kondensator besteht, wobei das Gate des Transistors des Kompensations-Speicherelementes über eine Leitung ansteuerbar ist, und wobei der Kondensator über einen Anschluß aufladbar ist, nach dem Hauptpatent (anmeldung) P 21 48 896.0 (unser Zeichen VPA 71/7126), dadurch g e k e n n z e i c h n e t , daß die Kapazität CD des Kondensators (14, 24) des Kompensations-Speicherelementes gemäß der Formel: bemessen ist, oder daß die Kapazität des Kondensators (14, 24) des Kompensations-Speicherelementes ebenso groß ist wie die Kapazität C5 des Kondensators (80, 30) eines Speicherelementes.
  2. 2. Regenerierschaltung nach Anspruch 1, dadurch g e k e n n -z e i c h n e t , daß eine Elektrode des Kondensators (14 bzw.
    24) des Kompensations-Speicherelementes, nämlich die Elektrode, die nicht mit dem Transistor (13 bzw. 23) des Kompensations-Speicherelementes verbunden ist, an einem festen Potential liegt, daß die Ladungsmenge für die Kapazität. des Kondensators durch Anlegen einer Spannung an den Punkt (40 bzw. 41) zuführbar ist, wobe: sich der Punkt zwischen dem Transistor (13 bzw. 23)-des Kompensations -Speicherelementes und dem Kondensator befindet, und daß zu diesem Zweck ein weiterer Transistor (45 bzw. 48) vorgesehen ist, mit dessen Hilfe die an dem Anschluß (42 bzw. 43) des Transistors (45 bzw. 48) liegende Spannung VSD an dem Punkt (40 bzw. 41) anlegbar ist, wobei der weitere Transistor (45 bzw.
    48) über den Anschluß (46 bzw. 47) steuerbar ist.
  3. 3. Regenerierschaltung nach Anspruch 1, dadurch g e k e n n -z e i c h n e t , daß die Spannung VSD an die beiden Bitleitungen (12 bzw. 22) anlegbar ist.
  4. 4. Verfahren æum Betrieb einer Regenerierschaltung nach einem der Ansprüche 1 bis 3, dadurch g e k e n n z e i c h n e t daß während des Vorbereitungsvorganges (Precharge) eine Ladungsmenge in den Kondensator des Kompensations-Speicherelementes eingebracht wird, die die dem ausgelesenen Speicherelement gegenüberliegende Bitleitung auf das IfittelpotentIal VBD = 0,5 (VBO + VB1) bringt, wobei zu diesem Zweck der Transistor (13, 23) des betreffenden Kompensations-Speicherelementes über die Leitung (15, 25) vor Beginn des Regeneriereua leitend geschaltet wird.
  5. 5. Verfahren zum Betrieb einer Regenerierschaltung nach einem der Ansprüche 1 bis 3, dadurch g e k e n n z e i c h n e t daß als Spannung VSD an die Punkte (40 bzw. 41) die Versorgungsspannung VDD angelegt wird.
  6. 6. Verfahren zum Betrieb einer Regenerierschaltung nach einem der Ansprüche 1 bis 3, dadurch gek e n n z e i c h n e t daß als Spannung VSD an die Punkte (40 bzw. 41) eine Spannung Vp angelegt wird, die dem Nittelpotential bei eingeschalteten Lasttransstoren (44, 55) und eingeschaltetem Quertransistor entspricht.
DE2409058A 1971-09-30 1974-02-25 Regenerierschaltung fuer binaersignale nach art eines getasteten flipflops und verfahren zu deren betrieb Withdrawn DE2409058A1 (de)

Priority Applications (11)

Application Number Priority Date Filing Date Title
BE789500D BE789500A (fr) 1971-09-30 Memoire a semiconducteurs avec elements de memorisation a un seul transistor
DE19712148896 DE2148896C3 (de) 1971-09-30 Halbleiterspeicher mit Ein-Transistor-Speicherelementen und mit Flipflop-Schaltung zur Informationsbewertung und -regenerierung und Verfahren zum Betrieb dieses Speichers
US00288044A US3774176A (en) 1971-09-30 1972-09-11 Semiconductor memory having single transistor storage elements and a flip-flop circuit for the evaluation and regeneration of information
GB4464572A GB1409910A (en) 1971-09-30 1972-09-27 Semiconductor data stores
NL7213087A NL7213087A (de) 1971-09-30 1972-09-27
IT29797/72A IT968421B (it) 1971-09-30 1972-09-28 Memoria a semiconduttori con ele menti di memoria ad un transisto re e con circuito filip flop per la valutazione e la rigenerazione di informazioni
FR7234348A FR2154683B1 (de) 1971-09-30 1972-09-28
LU66201A LU66201A1 (de) 1971-09-30 1972-09-29
JP9792572A JPS5516342B2 (de) 1971-09-30 1972-09-29
DE2409058A DE2409058A1 (de) 1971-09-30 1974-02-25 Regenerierschaltung fuer binaersignale nach art eines getasteten flipflops und verfahren zu deren betrieb
JP50023350A JPS595993B2 (ja) 1971-09-30 1975-02-25 フリツプフロツプ形式による２進信号の再生回路

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19712148896 DE2148896C3 (de) 1971-09-30 Halbleiterspeicher mit Ein-Transistor-Speicherelementen und mit Flipflop-Schaltung zur Informationsbewertung und -regenerierung und Verfahren zum Betrieb dieses Speichers
DE2409058A DE2409058A1 (de) 1971-09-30 1974-02-25 Regenerierschaltung fuer binaersignale nach art eines getasteten flipflops und verfahren zu deren betrieb

Publications (1)

Publication Number Publication Date
DE2409058A1 true DE2409058A1 (de) 1975-09-04

Family

ID=62567065

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2409058A Withdrawn DE2409058A1 (de) 1971-09-30 1974-02-25 Regenerierschaltung fuer binaersignale nach art eines getasteten flipflops und verfahren zu deren betrieb

Country Status (9)

Country Link
US (1) US3774176A (de)
JP (2) JPS5516342B2 (de)
BE (1) BE789500A (de)
DE (1) DE2409058A1 (de)
FR (1) FR2154683B1 (de)
GB (1) GB1409910A (de)
IT (1) IT968421B (de)
LU (1) LU66201A1 (de)
NL (1) NL7213087A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2707456A1 (de) * 1976-02-24 1977-09-01 Tokyo Shibaura Electric Co Dynamischer ram-speicher/direktzugriffspeicher

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT335777B (de) * 1972-12-19 1977-03-25 Siemens Ag Regenerierschaltung fur binarsignale nach art eines getasteten flipflops
DE2309192C3 (de) * 1973-02-23 1975-08-14 Siemens Ag, 1000 Berlin Und 8000 Muenchen Regenerierschaltung nach Art eines getasteten Flipflops und Verfahren zum Betrieb einer solchen Regenerierschaltung
GB1401262A (en) * 1973-02-23 1975-07-16 Ibm Data storage apparatus
US3838404A (en) * 1973-05-17 1974-09-24 Teletype Corp Random access memory system and cell
US3940747A (en) * 1973-08-02 1976-02-24 Texas Instruments Incorporated High density, high speed random access read-write memory
FR2239737B1 (de) * 1973-08-02 1980-12-05 Texas Instruments Inc
JPS5080736A (de) * 1973-11-14 1975-07-01
JPS5081741A (de) * 1973-11-22 1975-07-02
JPS5721795B2 (de) * 1973-12-06 1982-05-10
JPS5088944A (de) * 1973-12-10 1975-07-17
US3882326A (en) * 1973-12-26 1975-05-06 Ibm Differential amplifier for sensing small signals
US3836894A (en) * 1974-01-22 1974-09-17 Westinghouse Electric Corp Mnos/sos random access memory
JPS50122134A (de) * 1974-03-06 1975-09-25
US3949381A (en) * 1974-07-23 1976-04-06 International Business Machines Corporation Differential charge transfer sense amplifier
US3979603A (en) * 1974-08-22 1976-09-07 Texas Instruments Incorporated Regenerative charge detector for charged coupled devices
GB1523752A (en) * 1974-08-28 1978-09-06 Siemens Ag Dynamic semiconductor data stores
DE2454427C2 (de) * 1974-11-16 1982-04-29 Ibm Deutschland Gmbh, 7000 Stuttgart Assoziativspeicher
US3965460A (en) * 1975-01-02 1976-06-22 Motorola, Inc. MOS speed-up circuit
US3938108A (en) * 1975-02-03 1976-02-10 Intel Corporation Erasable programmable read-only memory
US4004284A (en) * 1975-03-05 1977-01-18 Teletype Corporation Binary voltage-differential sensing circuits, and sense/refresh amplifier circuits for random-access memories
US3976895A (en) * 1975-03-18 1976-08-24 Bell Telephone Laboratories, Incorporated Low power detector circuit
US3983413A (en) * 1975-05-02 1976-09-28 Fairchild Camera And Instrument Corporation Balanced differential capacitively decoupled charge sensor
US3992637A (en) * 1975-05-21 1976-11-16 Ibm Corporation Unclocked sense ampllifier
US3993917A (en) * 1975-05-29 1976-11-23 International Business Machines Corporation Parameter independent FET sense amplifier
US4021682A (en) * 1975-06-30 1977-05-03 Honeywell Information Systems, Inc. Charge detectors for CCD registers
US3983545A (en) * 1975-06-30 1976-09-28 International Business Machines Corporation Random access memory employing single ended sense latch for one device cell
DE2634089B2 (de) * 1975-08-11 1978-01-05 Schaltungsanordnung zum erfassen schwacher signale
JPS5228824A (en) * 1975-08-29 1977-03-04 Toshiba Corp Multiple storage unit
DE2646245A1 (de) * 1975-10-28 1977-05-05 Motorola Inc Speicherschaltung
US4010453A (en) * 1975-12-03 1977-03-01 International Business Machines Corporation Stored charge differential sense amplifier
US4039861A (en) * 1976-02-09 1977-08-02 International Business Machines Corporation Cross-coupled charge transfer sense amplifier circuits
JPS52116120A (en) * 1976-03-26 1977-09-29 Hitachi Ltd Memory
DE2623219B2 (de) * 1976-05-24 1978-10-12 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Betreiben einer Leseverstärkerschaltung für einen dynamischen MOS-Speicher und Anordnung zur Durchführung dieses Verfahrens
DE2630797C2 (de) * 1976-07-08 1978-08-10 Siemens Ag, 1000 Berlin Und 8000 Muenchen Funktionsgenerator zur Erzeugung einer Spannung an einem Knoten, an den den Bitleitungen eines MOS-Speichers zugeordnete Flip-Flops aus MOS-Transistoren angeschlossen sind
JPS5399736A (en) * 1977-02-10 1978-08-31 Toshiba Corp Semiconductor memory unit
US4123799A (en) * 1977-09-19 1978-10-31 Motorola, Inc. High speed IFGET sense amplifier/latch
JPS56110252A (en) * 1980-02-05 1981-09-01 Nippon Telegr & Teleph Corp <Ntt> Semiconductor memory device
JPS57501003A (de) * 1980-06-02 1982-06-03
JPS60191499A (ja) * 1984-03-09 1985-09-28 Toshiba Corp ダイナミツク型ランダムアクセスメモリ
JPS6155299U (de) * 1985-05-10 1986-04-14
ATE73255T1 (de) * 1986-11-18 1992-03-15 Siemens Ag Digitalverstaerkeranordnung in integrierten schaltungen.
JPH0684359A (ja) * 1993-08-13 1994-03-25 Hitachi Ltd 半導体メモリ
DE69526336D1 (de) * 1995-04-28 2002-05-16 St Microelectronics Srl Leseschaltung für Speicherzellen mit niedriger Versorgungsspannung
JP3741053B2 (ja) * 2002-02-18 2006-02-01 ソニー株式会社 画像処理装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3588537A (en) * 1969-05-05 1971-06-28 Shell Oil Co Digital differential circuit means
US3533089A (en) * 1969-05-16 1970-10-06 Shell Oil Co Single-rail mosfet memory with capacitive storage
US3514765A (en) * 1969-05-23 1970-05-26 Shell Oil Co Sense amplifier comprising cross coupled mosfet's operating in a race mode for single device per bit mosfet memories
US3678473A (en) * 1970-06-04 1972-07-18 Shell Oil Co Read-write circuit for capacitive memory arrays
US3651492A (en) * 1970-11-02 1972-03-21 Ncr Co Nonvolatile memory cell

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2707456A1 (de) * 1976-02-24 1977-09-01 Tokyo Shibaura Electric Co Dynamischer ram-speicher/direktzugriffspeicher

Also Published As

Publication number Publication date
US3774176A (en) 1973-11-20
FR2154683B1 (de) 1977-01-14
DE2148896B2 (de) 1975-01-23
DE2148896A1 (de) 1973-04-12
BE789500A (fr) 1973-03-29
IT968421B (it) 1974-03-20
JPS595993B2 (ja) 1984-02-08
FR2154683A1 (de) 1973-05-11
LU66201A1 (de) 1973-04-02
JPS5516342B2 (de) 1980-05-01
NL7213087A (de) 1973-04-03
JPS4873031A (de) 1973-10-02
GB1409910A (en) 1975-10-15
JPS50120549A (de) 1975-09-20

Similar Documents

Publication Publication Date Title
DE2409058A1 (de) Regenerierschaltung fuer binaersignale nach art eines getasteten flipflops und verfahren zu deren betrieb
DE3639169C2 (de)
DE2635028C2 (de) Auf einem Halbleiterplättchen integriertes Speichersystem
DE3932442A1 (de) Halbleiterspeicheranordnung
DE2621137B2 (de) Leseverstärker und Verfahren zu seinem Betrieb
DE2940500C2 (de)
DE2901233A1 (de) Dynamischer lese-auffrischdetektor
DE2712743A1 (de) Speicherschaltung
DE2332643C2 (de) Datenspeichervorrichtung
DE1959870C3 (de) Kapazitive Speicherschaltung
DE3236729C2 (de)
DE3329096C2 (de)
DE2431079C3 (de) Dynamischer Halbleiterspeicher mit Zwei-Transistor-Speicherelementen
DE4119248A1 (de) Integrierter halbleiterschaltkreis
DE2247937C3 (de) Verfahren zur Messung einer kleinen gespeicherten Ladung
DE2223734A1 (de) Monolithische Speicherzelle
DE3307756C2 (de)
DE2247553B2 (de) Speicherzelle
DE2935121C2 (de)
DE2633558C2 (de) Speicherbaustein
DE10017368B4 (de) Verfahren zum Betrieb eines integrierten Speichers
EP0045399B1 (de) Monolithisch integrierter Halbleiterspeicher
DE2454988C2 (de) Schaltungsanordnung zur verhinderung des verlustes der in den kapazitaeten von nach dem dynamischen prinzip aufgebauten speicherzellen eines mos- speichers gespeicherten informationen
DE2758810C2 (de) Bewerterschaltung für Halbleiterspeicher
DE2132560C3 (de)

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8162 Independent application
8139 Disposal/non-payment of the annual fee