DE2247553B2 - Speicherzelle - Google Patents
SpeicherzelleInfo
- Publication number
- DE2247553B2 DE2247553B2 DE2247553A DE2247553A DE2247553B2 DE 2247553 B2 DE2247553 B2 DE 2247553B2 DE 2247553 A DE2247553 A DE 2247553A DE 2247553 A DE2247553 A DE 2247553A DE 2247553 B2 DE2247553 B2 DE 2247553B2
- Authority
- DE
- Germany
- Prior art keywords
- field effect
- electrode
- effect transistor
- memory cell
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
- G11C11/405—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with three charge-transfer gates, e.g. MOS transistors, per cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/402—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
Description
transistor (13) und der Schreibfeldeffekttransi- der Erfindung ergeben sich aus der Darstellung eine
stoi v>, unbeeinflußt bleiben. 55 Ausführungsbeispiels sowie aus der folgenden Be
6. Speicherzelle nach Anspruch 4 oder 5, da- Schreibung. Es zeigt
durch gekennzeichnet, daß die zweite Steuerst- Fig. 1 ein schematisches Diagramm einer mi
gnalquelle pro Arbeitszyklus ein Signal während einer Datenleitung verbundenen Speicherzelle,
des Rückstellintervalls und während des Lesein- F i g. 2 ein Signaldiagramm der für die Speicher
tervalls liefert. 60 zelle der F i g. 1 verwendeten Taktsignale und
7. Speicherzelle nach einem der vorhergehen- F i g. 3 eine andere Ausführungsform des kapaziti
den Ansprüche, dadurch gekennzeichnet, daß die ven Speicherelementes der Speicherzelle.
Impedanz des Lesefeldeffekttransistors (13) ge- F i g. 1 veranschaulicht eine Speicherzelle 1, mi ringer ist als die Impedanz des Adressierfeld- einem Adressenfeldeffekttransistor (Adressen-FET) ί effekttransistors (2). ^s dessen Steuerelektrode 3 ein erstes Taktsignal züge
Impedanz des Lesefeldeffekttransistors (13) ge- F i g. 1 veranschaulicht eine Speicherzelle 1, mi ringer ist als die Impedanz des Adressierfeld- einem Adressenfeldeffekttransistor (Adressen-FET) ί effekttransistors (2). ^s dessen Steuerelektrode 3 ein erstes Taktsignal züge
8. Speicherzelle nach Anspruch 1. dadurch ge- führt wird, das als Adressiersignal dient und m
kennzeichnet, daß das kapazitive Speicherelement ADD (Φκ + Φ\ν) bezeichnet ist. Es nimmt immc
(10) einen Bootstrap-Kondensator (19) aufweist, dann den Binärzustand »wahr« ein, wenn die Spe
3 7 4
^erzelle 1 adressiert wrd {ADD), und Daten in die cherelement hat auch eine diffundierte Region unterteile
eingeschrieben (Schreibintervall Φψ), oder Da- halb der Steuerelektrode. Wenn eine Spannung an
ta-, aus der Zelle ausgelesen (Leseintervall ΦΑ) wer- die Metallschicht angelegt wird, so daß eine Inver-
4SH sollen Das_ Adressiersignal (s. F i g. 2) ist die sion auftritt, wird die Inversionsschicht elektrisch mit
additive Verknüpfung eines Adressensigaals ADD s der Diffusionsregion unterhalb der Steuerelektrode
{debt gezeigt) und eines ersten Taktsipials Φ«+Φψ, verbunden. Wenn daher ein Spannungspegel an die
bestehend aus Leseintervall Φκ und Schreibinter- Steuerelektrode angelegt wird, wird der Spannungsvaü
Φψ· pegel auf der Metallschicht der kapazitiven Einrich-Die
Senke 4 des l-eldeffekttransistors 2 ist mit der tung unmittelbar als eine Funktion des Spannungs-Patenleitung
5 verbunden, die periodisch an elektri- io pegels an der Steuerelektrode hochgetrieben. Wenn
sehe Masse gelegt wird, wodurch eine logische Null also von der kapazitiven Einrichtung eine Ladung
{Zustand »falsch«) dargestellt wird. Die Quellenelek- gespeichert ist, kann durch Anlegen eines Signals an
trodeö des Feldeffekttransistors 2 ist mit einem als die Steuerelektrode ein Hochtreiben bewirkt werden.
Vorelektrode 7 bezeichneten Anschluß der Speicher- Wenn keine Ladung gespeichert ist, tritt kein Hochzelle
verbunden. Ein Kondensator 8 ist zwischen der 15 treiben auf. Eine andere Ausführungsfonn des kapa-Vorelektrode
und der elektrischen Masse angeschlos- zitivea Speicherelementes ist in F i g. 3 gezeigt. Diese
sen. Der Kondensator 8 wird zur Regenerierung der Ausführungsform verwendet einen sogenannten
Speicherladung verwendet, und um, wie im folgen- »Boot-strap-Kondensator« statt des kapazitiven
den beschrieben, Ladungsverluste zu Beginn eines Speicherelementes. Der Kondensator 19 ist zwischen
Leseintervalls zu verhindern, wenn die Zelle adres- 20 der Quellen- und der Steuerelektrode des Feldeffektsiert
wird. transistors 20 angeschlossen. Die äquivalenten Schalt-Ein Schreibfeldeffekttransistor (Schreib-FET) 9 ist kreispunkte 11 und 12 sind so benannt, um den Zuzwischen
Vorelektrode und einem kapazitiven Feld- sammenhang zur Einrichtung der F i g. 1 zu zeigen.
effekttransistor-Speicherelement 10 angeschlossen. Die Wirkungsweise dieser Einrichtung ist identisch
Die Steuerelektrode des Schreib-FET 9 ist mit einem 25 mit der des kapazitiven Speicherelementes 10 der
festen Spannungspegel, —V, verbunden. Die Steuer- Fig. 1.
elektrode 18 des Speicherelementes 10 ist mit einem Bei den bekannten Speicherzellen würde der
zweiten Steuersignal ΦΛΧ + ΦΛ verbunden, bestehend Schreibfeldeffekttransistor 9 herkömmlicherweise eine
aus einem Rückstellintervall ΦΚί5 und einem Lesein- Steuerelektrode 16 aufweisen, die mit einem Schreibtervall
€>R (s. F i g. 2). Wie aus F i g. 2 zu erkennen 30 taktsignal verbunden ist. Die vorliegende verbesserte
ist, besitzt das erste Taktsignal Φκ + Φψ ein wahres Anordnung führt zu einer räumlich kleineren Spei-Intervall
(negativer Spannungspegel), d. h. ein Zeit- cherzelle und beseitigt die Notwendigkeit, ein besonintervall,
in dem das Taktsignal eine binäre Eins dar- deres Schreibtaktsignal zu erzeugen. Weiterhin würde
stellt, das das wahre Intervall des zweiten Taktsi- der hier feste Spannungspegel am Anschluß 14 des
gnals Φ^Φ + κ zeitlich überlappt. Das Adressiersi- 35 Lesefeldeffekttransistors 13 herkömmlicherweise ein
gnal ADD, das in Fig. 2 während des Leseintervalls Lesetaktsignal sein. Infolgedessen wäre ein Leseais
»wahr« angenommen ist, kann sowohl während taktsignal notwendig, um eine ausreichend große
des Leseintervalls Φκ als auch während des Schreib- Stromstärke für die Datenleitung während einer Ausintervalls
Φψ »wahr« oder »falsch« sein. leseperiode zu liefern. Weiterhin wird herkömmli-Das
kapazitive Feldeffektspeichertelement 10 ist 40 cherweise der Adressen-FET 2 durch ein besonderes
zwischen der Speicherelektrode 11 und dem An- Adressensignal gesteuert, während der Lese-FET und
schluß 12 für das zweite Taktsignal (Φ^ + Φκ) ange- der Schreib-FET jeweils von Lese- und Schreibtaktsch
'ssen. Signalen gesteuert werden. Da hier jedoch die Lese-Ei η Lesefeldeffekttransistor (Lese-FET) 13 ist zwi- und Schreibfeldeffekttransistoren nicht von Leseschen
Vorelektrode 7 und einem Anschluß 14 für den 45 und Schreibtaktsignalen gesteuert werden, wie bei
festen Spannungspegel — V angeschlossen. Die Steu- den bekannten Speicherzellen, sondern an festen
erelektrode 15 des Lese-FET 13 ist mit Elektrode 11 Spannungen liegen, besteht das Taktsignal, das der
verbunden. Die Steuerelektrode 15 des Lese-FET 13 Steuerelektrode 3 des Adressen-FET 2 zugeführt
wird daher von der im kapazitiven Feldeffektspei- wird, aus der Kombination von Adressensignalintercherelement
10 gespeicherten Spannung gesteuert. 50 vail ADD, Schreibintervall Φψ und Leseintervall ΦΛ.
Wie in der schon genannten US-Patentschrift Für Konstruktionszwecke sei noch herausgestellt,
35 91836 genauer beschrieben ist (dortige Fig. 1), daß die — V-Anschlüsse als elektrische Masse für
besteht das kapazitive Feldeffektspeicherelement 10 den Kondensator 8 verwendet werden können, der
aus einer leitenden Metallschicht, die auf einer ver- zwischen der Vorelektrode 7 und elektrischer Masse
hältnismäßig dünnen isolierenden Schicht über einem 55 angeschlossen ist.
Halbleitersubstrat abgelagert ist. Eine Steuerelek- Während des Betriebs kann während des Φψ-
trode ist direkt mit dem Halbleitersubstrat in ver- (Schreib-Intervalls) eine logische Eins in die Spei-
hältnismäßig großer Nähe zu dem Substratteil ange- cherzelle mittels der Feldeffekttransistoren 2 und 9
schlossen, das unterhalb der Metallschicht liegt. eingeschrieben werden, die beide eingeschaltet sind,
Wenn eine Spannung oberhalb der Schwellwertspan- 60 wem die Speicherzelle 1 während des Schreibinter-
nung für das Substratmaterial an die Metallschicht valls adressiert wird. Unter der Ausnahme, daß — V
angelegt wird, unterliegt die Substratoberfläche unter ungefähr — 25 Volt beträgt, wird eine Spannung von
der Metallschicht einer Inversion zur Bildung einer ungefähr — 18VoIt der Elektrode 11 dem kapaziti-
zweiten Platte eines Kondensators. Es wird daher ven Speicherelement 10 zugeführt. Daher ist ein
Ladung zwischen der Metallschicht die als die eine 65 Schwellwertspannungsabfall von ungefähr 7 Volt
Platte des Kondensators dient, und der Inversions- über dem Adressenfeldeffekttransistor 2 angenom-
schicht, die als eine zweite Platte des Kondensators men. Über dem Feldeffekttransistor 9 tritt kein wei-
dient, gespeichert. Das kapazitive Feldeffekt-Spei- terer Schwellwertverlust auf, da seine Steuerelektrode
5
6
auf — 25VoIt liegt. Nach dem Schreibintervall wird sehen Elektrode 7 und 11 eingetreten wäre. Wenn
der Feldeffekttransistor 2 abgeschaltet, uud die Span- sich also die Spannung an Elektrode 11 verändert,
nung von —18 Volt verbleibt an Elektrode 11. Wei- verändert sich ebenso das Signal an der Steuerelek-
terhin ist der Kondensator 8 ebenfalls auf ungefähr trode 15 des Feldeffekttransistors 13. Wenn die
18 Volt aufgeladen. 5 Spannungsänderung an Elektrode 7 wesentlich ist,
ist als die Schwellwertspannung am kapazitiven Feld- (#«s + *«) verloren.
effekt-Speicherelement 10, tritt eine Inversion unter- Um zu verhindern, daß die Spannung an Elek-
halb der festen Platte 17 der Einrichtung auf, so daß trode 7 positiver wird, als ein Schwellwert unterhalb
eine Ladung, die proportional zu dem Spannungspe- io von — V, kann der Feldeffekttransistor 2 etwas grö-
gel und der Kapazität des Speicherelementes 10 ist, ßer gemacht werden als der Feldeffekttransistor 13.
zwischen der festen Platte 17 und der Inversions- Dadurch wird die Impedanz des Lesefeldeffekttransi-
schicht 18 gespeichert ist (s. auch US-PS 35 91 836). stors 13 relativ klein, verglichen mit der Impedanz
Während des Rückstellintervalls ΦΛ5 wird ein ne- des Adressenfeldeffekttransistors 2, so daß im wegativer Spannungspegel dem Anschluß 12 des kapa- 15 sentlichen die gesamte Spannung — V über dem FeIdzitiven Speicherelementes zugeführt. Infolgedessen effekttransistor 2 abfällt, und nur ein verhältnismäßig
wird Spannungselektrode 11 negativer infolge des ne- kleiner Abfall über dem Feldeffekttransistor 13 aufgativen Spannungspegels des zweiten Taktsignals tritt. Zusätzlich kann die relative Stromleitung von
Φ rs+φ R- Der Schreibfeldeffekttransistor 9 wird Adressen-FET und Lese-FET zueinander gesteuert
dann unmittelbar abgeschaltet, da der Spannungspe- 20 werden, indem ein Adressiersignal verhältnismäßig
gel an Vorelektrode 7 schon um einen Schwellwert langer Anstiegszeit geliefert wird. Dadurch wirkt der
unterhalb der Spannung an der Steuerelektrode 16 Adressenfeldeffekttransistor wie eine Folgeschaltung,
des Feldeffekttransistors 9 liegt. Bei einem angenom- so daß ein verhältnismäßig kleiner Spannungsabfall
menen ursprünglichen Spannmngspegel von ungefähr an Elektrode 7 auftritt. Die gesamte kapazitive Last
18 Volt an Elektrode 11 und einem Taktsignal-Span- 25 auf der Datenleitung 5 in Verbindung mit der Leitnungspegel von ungefähr 25 Volt wird die Spannung f ähigkeit der Feldeffekttransistoren 2 und 13 und der
an Elektrode 11 auf ungefähr 36 Volt hochgetrieben. Anstiegszeit des Adressiersignals bestimmen die obere
Das Taktsignal ist geringer als die Summe der zwei Grenzgeschwindigkeit, bei der die Zelle noch ver-Spannungen (18 + 25 = 43 Volt), und zwar wegen wendet werden kann. Ein Beispiel für typische Gröder Streukapazitäten der Elektroden. Der Lesefeld- 30 ßen von Adressen-, Lese- und Schreib-Feldeffekteffekttransistor 13 wird leitend, wodurch die Vor- transistoren wird in der folgenden Tabelle gegeben.
elektrode 7 auf den Spannungspegel — V gelegt wird, Für die in der Tabelle gezeigten Größen werden Ander bier mit — 25 Volt angenommen wurde. Ohne Stiegszeiten für das Adressensignal von nicht schneldas hohe Taktsignal am Transistor 13 würden die ler als 0,2 μ Sek. benötigt.
— 25VoIt durch den Schwellwertabfall über dem 35
duziert werden, da dessen Steuerelektroden einen Fddeffekttransistor Länge der Breite d«r
| 0,4 | 0,4 |
| 0,4 | 0,2 |
| 0,4 | 0,7 |
cherzelle 1 von der Datenleitung 5 isoliert, die wäh- schreiben
rend des Rückstellintervalls auf den »falschen« Lesen logischen Wert (elektrische Masse) zurückgestellt
wird. Während des Leseintervalls <PR und unter der Es sollte bemerkt werden, daß P-Kanal-Feldeffekt-Annahme, daß die Zelle adressiert (d. h. Signal ADD 45 transistoren von verhältnismäßig hoher Spannung als
vorhanden) ist, wird der Feldeffekttransistor 2 einge- Beispiele verwendet wurden, um die vorzugsweise
schaltet und die Spannung von - 25 Volt an der Ka- Ausführungsform zu beschreiben. Infolgedessen werpazität 8, reduziert um die Schwellwertspannung über den negative Spannungspegel verwendet, um die Eindem Adressenfeldeffekttransistor 2, wird der Daten- richtungen auszuschalten und um eisen »wahren«
leitung 5 zugeführt. Infolgedessen beginnt die Daten- 50 Zustand, d. h. die logische »Eins«, darzustellen,
leitung 5 sich auf ungefähr 18VoIt aufzuladen. Die Elektrische Masse, also Null-Spannungen, werden
Spannung an Vorelektrode 7 vermindert sich von on- verwendet, am einen »falschen« Zustand bzw. die
ungefähr —25 Volt auf 18VoIt während der Zeit- logische »Null« darzustellen. Bei einer anderen Ausperiode, in der die Datenleitung geladen wird, da führungsform können N-Kanaleinrichrungen, CMOS
der Lese-FET 13 und der Adressen-FET 9 eine Se- 55 Silizium-Torsteoereinrichtangen mit verhältnismäßig
rienimpedanz bilden. Die tatsächliche Spannungs- niedrigen Schwellwertspanmiungen und andere Feldhohe wird von dem Impedanzverhältnis von Lese- effekteinrichtungen verwendet werden, um eine Spei-FET and Adressen-FET und von der Anstiegszeit cherzelle aufzubauen. Die logische Konvention und
des Adressierssignals ADD (ΦΛ+Φψ) bestimmt, das die zugehörigen Spannungspegel können geändert
der Steuerelektrode 3 des Feldeffekttransistors 2 zu- 60 werden, wie es für die jeweiligen Anwendung zweckgeführt wird. Mh anderen Worten, Lese- und Adres- mäßig ist.
sen-FET liefern den R-Wert ÄC-Zeitkonstanten für Wenn eine logische »Null« in die Speicherzelle
die Ladung der Datenleirung 5. eingeschrieben wird, beträgt die Spannung an Elek-
worden wäre, und weniger als 18 Volt betragen hätte, 65 Intervalls 4>RS ein Signal der Steuerelektrode 15 des
würde der Feldeffekttransistor 9 eingeschaltet wor- Lesefeldeffckttransistors nicht zugeführt Daher wird
den sein und die Ladung an Elektrode 11 wäre ent- der Feldeffekttransistor 13 nicht eingeschaltet und
laden worden, bis eine Gleichgewichtsspannung zwi- der Spannungspegel — V der Vorelektrode 7 nicht
zugeführt. Während des Leseintervalls tritt, wenn die Speicherzelle adressiert wird, kein Ausgang auf, da
die Vorelektrode 7 auf elektrischer Masse liegt.
Es sei auch darauf hingewiesen, daß für den Fall, daß die Spannung an Elektrode 11 auf Grund von
Diodenleckströmen in der mit Elektrode 11 verbundenen P-Region des Feldeffekttransistors 9 absinkt,
die Ladung an der Vorelektrode 7 wenn eine logische »Eins« gespeichert ist) verwendet wird, um die
verlorene Ladung an Elektrode 11 zu ersetzen, da die Spannung an Elektrode 7 ungefähr um einen
Schwellwert negativer ist als die Spannung an Elek
trode 11. Die Ladungsmenge, die von der Gesamtladung an Elektrode 7 verwendet wird, um verlorene
Ladung an Elektrode 11 zu ersetzen, hängt von dei Kapazität des Kondensators 8 und dem kapazitiven
Feldeffekt-Element 10 ab. Wenn die Zelle nichi adressiert ist, wird die logische »Eins«, die in der Zelle
gespeichert ist, durch diesen Prozeß regeneriert. Zu jeder Taktzeit wird die Elektrode 7 auf —25 Volt geladen,
wodurch eine an Elektrode 11 verlorene Ladung ersetzt wird, sobald das an der Kapazität 18
anliegende zweite Steuersignal Φ^+Φ« wieder Massepotential
annimmt.
Hierzu 3 Blatt Zeichnungen
909535/2!
Claims (5)
1. Speicherzelle mit einem kapazitiven Spei- Feldeffekttransistors; (20) die Anschlüsse des
cherelement, das durch eine feste Elektrode 5 Speicherelements (10) bilden.
(Speicherelektrode) und durch eine Inversionsschichtelektrode im Halbleitermaterial gebildet
(Speicherelektrode) und durch eine Inversionsschichtelektrode im Halbleitermaterial gebildet
wird, mit einer zwischen einer Datenleitung und
einer Vorelektrode eines an Gleichpotential liegenden Kondensators angeordneten Adressierein- io , . .
richtung, mit einem Schreibfeldeffekttransistor Die Erfindung betrifft eine Speicherzelle mit einem und einem Lesefeldeffekttransistor, die mit einer kapazitiven Speicherelement, das durch eine feste Hauptelektrode am Verbindungspunkt zwischen Elektrode (Speicherelektrode) und durch eine Inver-Kondensator und Adressiereinrichtung ange- sionsschichtelektrode im Halbleitermaterial gebüdet schlossen sind, während die andere Hauptelek- 15 wird, mit einer zwischen einer Datenleitting und einer trode des Sctesibfeldeffekttransistors mit der fe- Vorelektrode eines an Gleichpotential hegenden sten Elektrode des Speicherelements und der Kondensators angeordneten Adressiereinrichtung, mit Steuerelektrode eines weiteren Feldeffekttransi- einem Schrerofeldeffekitransistor und einem Lesefeld-6tors verbunden ist, dadurch gekenn- effekttransisior, die mit jeweils einer Hauptelektrode zeichnet, daß der weitere Feldeffekttransistor ao am Verbindungspunkt zwischen Kondensator und (13) mit dem Lesefeldeffekttransistor identisch ist Adressiereinrichtung eingeschlossen sind, während und daß die Steuerelektrode (16) des Schreib- die andere Hauptelektrode des Schreibfeldeffekttranfeldeffekttransistors (9) und die andere Haupt- sistors mit der festen Elektrode des Speicherelements elektrode (14) des Lesefeldeffekttransistors (13) und der Steuerelektrode eines weiteren Feldeffektanfestem Potential (—PO liegen, as transistors verbunden ist.
einer Vorelektrode eines an Gleichpotential liegenden Kondensators angeordneten Adressierein- io , . .
richtung, mit einem Schreibfeldeffekttransistor Die Erfindung betrifft eine Speicherzelle mit einem und einem Lesefeldeffekttransistor, die mit einer kapazitiven Speicherelement, das durch eine feste Hauptelektrode am Verbindungspunkt zwischen Elektrode (Speicherelektrode) und durch eine Inver-Kondensator und Adressiereinrichtung ange- sionsschichtelektrode im Halbleitermaterial gebüdet schlossen sind, während die andere Hauptelek- 15 wird, mit einer zwischen einer Datenleitting und einer trode des Sctesibfeldeffekttransistors mit der fe- Vorelektrode eines an Gleichpotential hegenden sten Elektrode des Speicherelements und der Kondensators angeordneten Adressiereinrichtung, mit Steuerelektrode eines weiteren Feldeffekttransi- einem Schrerofeldeffekitransistor und einem Lesefeld-6tors verbunden ist, dadurch gekenn- effekttransisior, die mit jeweils einer Hauptelektrode zeichnet, daß der weitere Feldeffekttransistor ao am Verbindungspunkt zwischen Kondensator und (13) mit dem Lesefeldeffekttransistor identisch ist Adressiereinrichtung eingeschlossen sind, während und daß die Steuerelektrode (16) des Schreib- die andere Hauptelektrode des Schreibfeldeffekttranfeldeffekttransistors (9) und die andere Haupt- sistors mit der festen Elektrode des Speicherelements elektrode (14) des Lesefeldeffekttransistors (13) und der Steuerelektrode eines weiteren Feldeffektanfestem Potential (—PO liegen, as transistors verbunden ist.
2. Speicherzelle nach Anspruch 1, dadurch ge- Ein Speicherelement, das auch aus einem von Feldkennzeichnet,
daß die Adressiereinrichtung ein effekttransistoren gesteuerten Kondensator besteht,
Feldeffekttransistor (2) ist, der mit seinem Strom- ist aus der US-Patentschrift 35 91 836 bekannt. Die
weg die Datenleitung (5) mit der Kondensator- Anwendung eines solchen Speicherelementes in einer
elektrode (7) verbindet und dessen Steuer- 30 Speicherzelle ist aus der US-Patentschrift 35 82 909
elektrode (3) an einer ersten Steuersignal- bekannt. Diese Zelle benötigt drei Taktsignale, nämquelle
[A DD (Φκ + Φψ)] angeschlossen ist. lieh ein Lesesignal, ein Schreibsignal und ein Adres-
3. Speicherzelle nach Anspruch 1 oder 2, da- siersignal. Außer dem Adressierfeldeffekttransistor
durch gekennzeichnet, daß die Inversionsschicht- werden drei Feldeffekttransistoren für jede Zelle beelektrode
(18) des Speicherelementes (10) an 35 nötigt. Es werden keine festen Spannungen verweneiner
zweiten Steuersignalquelle (Φ^ + Φ«) ange- det.
schlossen ist. Aufgabe der Erfindung ist es, eine Speicherzelle
4. Speicherzelle nach Anspruch 2 oder 3, da- der obengenannten Art zu schaffen, die eine gerindurch
gekennzeichnet, daß ein Arbeitszyklus der gere Anzahl von Feldeffekttransistoren benötigt und
Speicherzelle aus Schreib-, Rückstell- und Lese- 40 auch mit weniger Steuersignalen auskommt, als es
Intervall bestent (<fiw, ΦΚ8, Φκ). beim Stand der Technik der Fall ist.
5. Speicherzelle nach Anspruch 4, dadurch ge- Die Aufgabe wird erfindungsgemäß dadurch gekennzeichnet,
daß die erste Steuersignalquelle löst, daß der weitere Feldeffekttransistor mit dem Le-//JDD
(<*>„ +Φ,ρ)] pro Arbeitszyklus der Spei- sefeldeffekttransistor identisch ist und daß die Steucherzelle
je ein Signal während des Schreibinter- 45 erelektrode des Schreibfeldeffekttransistors und die
valls und während des Leseintervalls abgibt, um andere Hauptelektrode des Lesefeldeffekttransistors
die Speicherzelle zu adressieren, daß der Schreib- an festen Potentialen liegen.
feldeffekttransistor (9) beim Einschreiben leitet, Dadurch wird vorteilhafterweise erreicht, daß ein
und daß, wenn eine binäre Eins eingeschrieben Feldeffekttransistor pro Zelle eingespart wird und zuist,
beim Auslesen der Lesefeldeffekttransistor 5" dem nur zwei statt drei Steuersignale erforderlich
(13) leitend und der Schreibfeldeffekttransistor (9) sind. Die Schaltung benötigt statt dessen viel einfa
gesperrt wird und wenn eine binäre Null einge- eher zu liefernde feste Spannungen.
schrieben ist, beim Auslesen der Lesefeldeffekt- Weitere Vorteile und Anwendungsmöglichkeitei
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US18636171A | 1971-10-04 | 1971-10-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE2247553A1 DE2247553A1 (de) | 1973-04-19 |
| DE2247553B2 true DE2247553B2 (de) | 1975-08-28 |
Family
ID=22684640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2247553A Granted DE2247553B2 (de) | 1971-10-04 | 1972-09-28 | Speicherzelle |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US3744037A (de) |
| JP (1) | JPS545938B2 (de) |
| CA (1) | CA975463A (de) |
| DE (1) | DE2247553B2 (de) |
| FR (1) | FR2156564B1 (de) |
| GB (1) | GB1369724A (de) |
| IT (1) | IT961693B (de) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5043847A (de) * | 1973-08-21 | 1975-04-19 | ||
| JPS512360A (de) * | 1974-06-24 | 1976-01-09 | Mitsubishi Electric Corp | |
| DE2441385C3 (de) * | 1974-08-29 | 1981-05-07 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum Vergrößern des Lesesignals bei einem Ein- Transistor-Speicherelement |
| CH609200B (fr) * | 1975-08-08 | Ebauches Sa | Dispositif pour maintenir dans un etat determine le potentiel electrique d'un point d'un circuit electronique. | |
| US4139785A (en) * | 1977-05-31 | 1979-02-13 | Texas Instruments Incorporated | Static memory cell with inverted field effect transistor |
| US4308594A (en) * | 1980-01-31 | 1981-12-29 | Mostek Corporation | MOS Memory cell |
| US6078513A (en) * | 1999-06-09 | 2000-06-20 | Neomagic Corp. | NMOS dynamic content-addressable-memory CAM cell with self-booting pass transistors and local row and column select |
| US9449692B2 (en) * | 2011-08-03 | 2016-09-20 | Micron Technology, Inc. | Functional data programming and reading in a memory |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1256068A (en) * | 1967-12-07 | 1971-12-08 | Plessey Co Ltd | Improvements in or relating to logic circuit arrangements |
| US3581292A (en) * | 1969-01-07 | 1971-05-25 | North American Rockwell | Read/write memory circuit |
| US3591836A (en) * | 1969-03-04 | 1971-07-06 | North American Rockwell | Field effect conditionally switched capacitor |
| US3582909A (en) * | 1969-03-07 | 1971-06-01 | North American Rockwell | Ratioless memory circuit using conditionally switched capacitor |
-
1971
- 1971-10-04 US US00186361A patent/US3744037A/en not_active Expired - Lifetime
-
1972
- 1972-06-13 CA CA144,513A patent/CA975463A/en not_active Expired
- 1972-07-25 IT IT51750/72A patent/IT961693B/it active
- 1972-08-21 FR FR7229802A patent/FR2156564B1/fr not_active Expired
- 1972-09-02 JP JP8828572A patent/JPS545938B2/ja not_active Expired
- 1972-09-28 DE DE2247553A patent/DE2247553B2/de active Granted
- 1972-10-03 GB GB4561972A patent/GB1369724A/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| FR2156564B1 (de) | 1974-08-19 |
| IT961693B (it) | 1973-12-10 |
| GB1369724A (en) | 1974-10-09 |
| DE2247553A1 (de) | 1973-04-19 |
| FR2156564A1 (de) | 1973-06-01 |
| US3744037A (en) | 1973-07-03 |
| CA975463A (en) | 1975-09-30 |
| JPS4845145A (de) | 1973-06-28 |
| JPS545938B2 (de) | 1979-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2409058A1 (de) | Regenerierschaltung fuer binaersignale nach art eines getasteten flipflops und verfahren zu deren betrieb | |
| DE2725613C2 (de) | Speicherschaltung mit Zwei-Transistor-Speicherzellen und Verfahren zu ihrem Betrieb | |
| DE2450116C2 (de) | Dynamisches Ein-Transistor-Speicherelement für nichtflüchtige Speicher und Verfahren zu seinem Betrieb | |
| DE3036375A1 (de) | Verfahren zum programmieren eines elektrisch veraenderbaren nicht-fluechtigen halbleiterspeichers | |
| DE2525225A1 (de) | Schaltungsanordnung zur anzeige der verschiebung elektrischer ladung | |
| DE2919166A1 (de) | Speichervorrichtung | |
| DE2707456C3 (de) | ||
| DE2332643C2 (de) | Datenspeichervorrichtung | |
| DE2805664A1 (de) | Dynamischer lese/schreib-randomspeicher | |
| DE2708702A1 (de) | Selektionstreiberschaltung | |
| DE1959870C3 (de) | Kapazitive Speicherschaltung | |
| DE2655999A1 (de) | Speicherzelle mit transistoren, die mit verschiedenen schwellenwertspannungen arbeiten | |
| DE2823854A1 (de) | Integrierte halbleiterspeichervorrichtung | |
| DE2242332C3 (de) | Zelle für eine integrierte Speicherschaltung mit wahlfreiem Zugriff | |
| DE2129687A1 (de) | Digitale Speicherschaltung | |
| DE2154025C3 (de) | Speicherschaltung aus Feldeffekttransistoren | |
| DE2247553B2 (de) | Speicherzelle | |
| DE2422136A1 (de) | Speicherschaltung mit einzeltransistorspeicherzellen | |
| DE2622307A1 (de) | Elektrische speichervorrichtung | |
| EP0004557A1 (de) | Kapazitiver, integrierter Halbleiterspeicher | |
| DE3046376C2 (de) | Halbleiter-Speichervorrichtung | |
| DE3307756C2 (de) | ||
| DE2223734A1 (de) | Monolithische Speicherzelle | |
| DE2351554A1 (de) | Halbleiterspeichervorrichtung fuer binaere daten | |
| DE2247937B2 (de) | Verfahren zur Messung einer kleinen gespeicherten Ladung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C3 | Grant after two publication steps (3rd publication) | ||
| E77 | Valid patent as to the heymanns-index 1977 | ||
| 8339 | Ceased/non-payment of the annual fee |