DE2441385C3 - Verfahren zum Vergrößern des Lesesignals bei einem Ein- Transistor-Speicherelement - Google Patents

Description

Die vorliegende Erfindung betrifft ein Verfahren zum Vergrößern des Lesesignals bei einem Ein-Transistor-Speicherelement nach dem Oberbegriff des Patentanspruchs.

Ein-Transistor-Speicherelemente sind bekannt. Ein solches Element wird beispielsweise in der Veröffentlichung »Sense Amplifier Design is Key to One-Transistor Cell in 4096 Bit RAM" von Kuo, Kitayawa, Ward und Drayer in » Electronics«, Sept. 13 (1973), S. 116 -121 beschrieben. Beim Ein-Transistor-Speicherelement wird die Information in Form von elektrischen Ladungen in einem Kondensator gespeichert, der über einen von der Decodierschaltung ausgewählten Transistor geladen bzw. entladen werden kann. Das Speichern und Auslesen der Information stellt einen Umladevorgang zwischen dem Speicherkondensator und dem parasitären Bitleitungskondensator dar. In einem solchen Speicherelement entlädt sich der Speicherkondensator durch Sperr- und Leckströme in das Substrat und die Information geht verloren. Es muß die Information in gewissen Zeitabständen wieder erneuert werden.

Beim Auslesevorgang ist die Größe des Lesesignals u. a. eine Funktion der umgeladenen Ladungsmenge und daher relativ klein. Dies gilt auch für Ein-Transistor-Speicherelemente, bei denen der Speicherkondensator ein Inversionsschichtkondensator ist (DE-OS 21 48 948). Zur Bewertung der Information sind daher aufwendige Leseverstärker notwendig.

Aufgabe der vorliegenden Erfindung ist es, für ein Ein-Transistor-Speicherelement mit Inversionsschichtkondensator ein Verfahren anzugeben, das demgegenüber ein vergrößertes Lesesignal ergibt

Die Aufgabe wird durch ein Verfahren gelöst, das sich durch die im kennzeichnenden Teil des Patentanspruchs enthaltenen Merkmale auszeichnet.
Der Vorteil dieses Verfahrens liegt darin, daß durch Aruegen eines Taktes an das mit dem Inversionsschinhtkondensator verbundene dotierte kontaktierte Gebiet ein größeres Lesesignal erzeugt werden kann. Es genügen dann einfache Regenerierschaltungen zur

ίο Lesesignalverstärkung oder es können eine größere Anzahl von Speicherelementen an eine Bitleitung geschaltet werden.

Die Erfindung wird anhand nachstehender Figuren erläutert

Fig. 1 zeigt das Schaltbild eines Ein-Transistor-Speicherelements, mit einem MIS-Kondensator,

F i g. 2 zeigt den schematischen Aufbau eines solchen Speicherelementes, bei dem der MIS-Kondensator ein Inversionsschichtkondensator ist,

2u F i g. 3 zeigt schematisch einen Querschnitt durch eine Anordnung zweier solcher Speicherelemente und

Fig. 4 zeigt einen Querschnitt durch ein solches Speicherelement in n-Silizium-Gate-Technologie.
In Fig. 1 ist die Drain-Elektrode 11 des Feldeffekttransistors 1 mit der Gateelektrode 12 des MIS-Kondensators 2 verbunden. Die Source-Elektrode 13 des Feldeffekttransistors ist mit einer Bitlei'.ung 3, seine Gate-Elektrode 14 mit einer Wortleitung 4 verbunden. Die Gegenelektrode des MIS-Kondensators 2 ist

jo beispielsweise mit einer elektrischen Leitung 5 verbunden. Diese Verbindung wird durch das zur Substratdotierung entgegengesetzt dotierte, kontaktierte Gebiet hergestellt.

In F i g 2 ist schematisch der Aufbau des in F i g. 1

Γ) gezeigten Speicherelements dargestellt. Über dem dotierten Substrat 20 (beispielsweise p-Substrat) befindet sich eine elektrisch isolierende Schicht 21, auf die die Gate-Elektrode 24 des Feldeffekttransistors mit dem Anschluß für die Wortleitung und die Gate-Elektrode 26 des MIS-Kondensators aufgebracht sind. Die zum Substra: entgegengesetzt dotierten Gebiete 22 und 23 bilden die Source- und die Drain-Elektrode des Feldeffekttransistors. Die Gate-Elektrode 26 des Kondensators ist über ein Kontaktloch mit der Drain-Elektrode 23 leitend verbunden. Die durch das gestrichelt umrandete Gebiet 27 angedeutete Gegenelektrode unter der Elektrode 26 berührt das zum Substrat entgegengesetzt dotierte, kontaktierte Gebiet 25. Die Gegenelektrode ist damit nach außen anschließbar.

Die Zeit zwischen den einzelnen Regeneriervorgängen wird im Speicherelement dadurch vergrößert, daß die Information, im Gegensatz zu herkömmlichen Speicherelementen, in der Gate-Elektrode 26 des Kondensators gespeichert wird. Das dotierte Gebiet 25 wird über seinen Kontakt auf ein festes Potential, z. B. Masse, gelegt. Die die Information darstellende Ladung fließt über die Verbindungsleitung 28 nur durch die Source-Elektrode oder die Drain-Elektrode ab. Da sich bei entsprechendem Design das Verhältnis Speicherfläehe : Drain-Gebietfläche wie z. B. 4 : 1, das Verhältnis der Umfange wie z. B. 2 :1 verhalten, ist im aufgezeigten Beispiel eine Erhöhung der Zeit zwischen den einzelnen Regeneriervorgängen um mindestens den Faktor 2 bis 3 zu erwarten.

b5 Das Speicherelement wird zum Einschreiben in bekannter Weise betrieben. Beim Einbringen von Ladungen in den Κυπ.ί·. ,isator wird die Bitleitung auf ein gegenüber Masse pu-uives (negatives) Potential bei

p(n)-Dotiemng des Substrates gebracht und über die Wortleitung durch einen Gate-Impuls der Feldeffekttransistor geöffnet. Damit wird die Drain-Elektrode 23 (F i g. 2) und ebenfalls wegen der leitenden Verbindung 28 (Fig. 2) die Kondensator-Elektrode Γ« (Fig.2) auf positives (negatives) Potential gebracht. Nach dem Schließen des Feldeffekttransistors Hegen die Gate-Elektrode des Kondensators und die Drain-Elektrode auf einem gegenüber Masse positiven (negativen) Potential. Entladen wird das Speicherelement durch öffnen de* Feldeffekttransistors über die VVortleitung.

Das erfindungsgemäße Verfahren ergibt die Vergrößerung des Lesesignals. Die Vergrößerung wird dabei durch eine informationsabhängige kapazitive Kopplung erreicht. Die Inversionsschicht bildet sich in dem Inversionsschicht-Kondensator nur dann aus, wenn die Einsatzspannung LJt überschritten wird. Es ist darauf zu achten, daß die ausgebildete Inversionsschicht das dotierte Gebiet 25 (F i g. 2) berührt. Achtet man weiter darauf, daß jeweils eine der beiden die Digitalwerte repräsentierenden Spannungen unter- bzw. oberhalb von Ut liegen, so bildet sich bei einem Wert (z. B. »0«) keine, beim anderen Wert (z. B. »1«) eine Inversionsschicht auf. An das sonst an Masse liegende dotierte, kontaktierte Gebiet wird beim Auslesen ein positiver (negativer) Impuls bei p(n)-dotiertem Substrat angelegt. Bei ausgebildeter Inversionsschicht wird dadurch die Drain-Elektrode 23 (Fig. 2) des Feldeffekttransistors auf eine dem Kapazitätsverhähnis und damit der Information entsprechende Spannung aufgeladen. Beim Öffnen des Auswahltransistors findet dann ein Umladevorgang zwischen der zusätzlich aufgeladenen Drain-Kapazität und der parasitären Bitleitungs-Kapazitäi statt. Bei nicht ausgebildeter Inversionsschicht kann keine kapazitive Kopplung stattfinden.

In d&r Regel werden Speichermatrizep aus mehreren Speicherelementen auf dem Halbleitersubstrat realisiert, wobei alle Elemente an eine gemeinsame Bit- und Wortleitung angeschlossen sind. In diesem Fall werden auch zweckmäßig die dotierten, kontaktierten Gebiete aller Speicherelemente durch eine elektrische Leitung miteinander verbunden. Eine solche elektrische Leitung ist bereits in der F i g. 1 angedeutet und mit 5 bezeichnet. Die elektrische Leitung kann eine metallische Leitung sein, die die Kontakte der dotierten, kontaktierten Gebiete verbindet. Die elektrische Leitung kann auch die Wortleitung sein. Vorteilhaft ist es jedoch, sie als diffundierte Leitung auszubilden. Diese diffundierte Leitung wird dann zweckmäßig an den Gegenelektroden aller MIS-Kondensatoren so vorbeigeführt, daß eine leitende Verbindung zwischen ihr und den Gegenelektroden besteht Die Leitung benötigt dann nur einen Anschlußkontakt und stellt ein für alle Speicherelemente gemeinsames dotiertes, kontaktiertes Gebiet dar. Die Speicherelemente können dabei zu beiden Seiten, beispielsweise paarweise, an der diffundienen Leitung angeordnet werden.

F i g. 3 zeigt schematisch den Querschnitt durch eine solche Anordnung. Zu beiden Seiten der in das Substrat 301 diffundierten Leitung 35 liegen die MIS-Kondensatoren mit den Gate-Elektroden 38 und 39. Werden die Gegenelektroden als diffundiertes Gebiet ausgeführt, so genügt ein einziger diffundierter Steifen (strichpunktiert gezeichnet). Bei Inversionsschicht-Kondensatoren sind die Gegenelektroden durch die ausgebildeten Inversionsschichten gegeben (gestrichelt gezeichnet). Die

2(i Gegenelektroden 36 und 37 sind mit den Drain-Elektroden (oder Source-Elektroden) 33 und 34 der beiden Feldeffekttransistoren mit den Gate-Elektroden 31 und 32 und den einen Teil der diffundierten Bitleitung bildenden Source-Elektroden (oder Drain-Elektroden) 30 und 300 leitend verbunden. Die Isolierschicht, die di? Gate-Elektrode vom Substrat trennt, ist mit 302 bezeichnet.

In F i g. 4 ist ein Querschnitt durch ein Speicherelement in n-Silizium-Gate-Technologie dargestellt. In das

JO p-dotierte Siliziumsubstrat 41 sind die Bitleitung 42, die Drain-Elektrode 43 und die Leitung 44 eindiffundiert. Die diffundierte Leitung 44 ist dabei wiederum gleichbedeutend mit der Leitung 5 in Fig. 1. Die Gate-Elektrode 45 des Feldeffekttransistors und die Gate-Elektrode 46 des MIS-Kondensators sind aus Polysilizium und werden über den Dünnoxidschichten 47 und 48 aufgebracht. Die Gegenelektrode des MIS-Kondensators ist durch das gestrichelt umrandete Gebiet 410 dargestellt. Über die Dickoxidschicht 49 ist die aus Polysilizium bestehende, leitende Verbindung 401 gezogen. Über die Dickoxidschicht 402 liegt die aus Aluminium bestehende Wortleitung 403. Sie ist mit der Gate-Elektrode 45 verbunden. Rechts von der diffundierten Leitung 44 befindet sich die Gate-Elektrode 404 des nächsten Kondensators.

Zweckmäßigerweise werden die Speicherelemente mit Kompensationsspeicherelementen betrieben.

Hierzu 2 Blatt Zeichnungen

Claims (1)

1. Patentanspruch:

   Verfahren zum Vergrößern des Lesesignals bei einem Ein-Transistor-Speicherelement weiches auf einem Substrat aus dotiertem Halbleitermaterial angeordnet ist, einen Feldeffekttransistor mit Source-, Gate- und Drainelektroden und einen MIS-Inversionsschicht-Speicherkondensator mit einer Gateelektrode umfaßt, wobei die Source- oder Drainelektrode mit einer Bitleitung, die Drain- oder Sourceelektrode mit der Gateelektrode des Inversionsschicht-Speicherkondensators verbunden ist und wobei unmittelbar neben der Gateelektrode des Inversionsschicht-Speicherkondensators das Substrat mit einem entgegengesetzt dotierten, kontaktierten Gebiet versehen ist, bei welchem Verfahren das Einschreiben oder Auslesen von binären Informationen jeweils durch kurzzeitiges Schaken des sonst gesperrten Feldeffekttransistors in den leitenden Zustand erfolgt, wobei jeweils vorher die Bitleitung auf ein vorgebbares Potential gebracht wird, dadurch gekennzeichnet, daß der MIS-lnversionsschicht-Speicherkondensator(26,27) informationsabhängig in der Weise gebildet wird, daß beim Einschreiben der einen binären Information die Einsatzspannung an der Gateeiektrode (26) des Speicherkondensators überschritten wird, während beim Einschreiben der anderen binären Information die Einsatzspannung nicht erreicht wird, und daß beim Auslesen an das kontaklierte Gebiet (25) bei einem p-(n-)dotierten Substrat ein positiver (negativer) Impuls angelegt wird.