DE3802066A1 - Halbleitereinrichtung mit gegenseitigen verbindungsschichten von t-foermigem querschnitt - Google Patents

Halbleitereinrichtung mit gegenseitigen verbindungsschichten von t-foermigem querschnitt

Info

Publication number
DE3802066A1
DE3802066A1 DE3802066A DE3802066A DE3802066A1 DE 3802066 A1 DE3802066 A1 DE 3802066A1 DE 3802066 A DE3802066 A DE 3802066A DE 3802066 A DE3802066 A DE 3802066A DE 3802066 A1 DE3802066 A1 DE 3802066A1
Authority
DE
Germany
Prior art keywords
insulating film
semiconductor device
connection structure
bit line
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE3802066A
Other languages
English (en)
Other versions
DE3802066C2 (de
Inventor
Shinichi Satoh
Makoto Hirayama
Masao Nagatomo
Ikuo Ogoh
Yoshikazu Ohno
Masato Fujinaga
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE3802066A1 publication Critical patent/DE3802066A1/de
Application granted granted Critical
Publication of DE3802066C2 publication Critical patent/DE3802066C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Description

Die Erfindung betrifft eine Verbindungsstruktur einer Halbleitereinrichtung, und insbesondere betrifft die Erfindung eine Querschnittsform einer auf dem Halbleiter gebildeten gegenseitigen Verbindung mit einem dazwischen zwischengelegten isolierenden Film.
Eine in Fig. 1 gezeigte Draufsicht zeigt den Speicherteil eines dynamischen MOS-RAM (random access memory) mit einer übereinandergelegten Bit-Leitungsstruktur.
In Fig. 1 weist das RAM einen aktiven Bereich 4 zum Speichern von Information darstellenden Ladungen, aus einer ersten Aluminium-Verbindungsschicht gebildete Bit-Leitungen 1, die elektrisch mit dem aktiven Bereich 4 durch einen Kontakt 5 verbunden sind, eine Zellplatte 6, die eine Elektrode des Speicherzellenkondensators zum Speichern der Information darstellenden Ladungen darstellt und Wortleitungen 3 zum Steuern der Lese-/Schreibvorgänge der durch Ladungen in der Speicherzelle repräsentierten Information auf. Ein Feldoxidfilm ist zwischen den angrenzenden aktiven Bereichen vorgesehen, und die Bereiche sind voneinander elektrisch isoliert. Der Feldoxidfilm ist nämlich um den aktiven Bereich 4 herum ausgebildet. Die Zellplatte 6 ist außerhalb des Bereiches gebildet, der durch die strichpunktierte Linie umgeben ist, d. h. auf dem Feldoxidfilm. In dem Bereich, in dem die Zellplatte 6 nicht ausgebildet ist, ist ein MOS-Transistor ausgebildet, dem die Wortleitung 3 als Gate-Elektrode dient, und dieser Bereich dient als Übertragungsgate zum Zeitpunkt des Lesens/Schreibens der Signalladung. In der übereinandergelegten Bit-Leitungsstruktur, wie sie in der Figur gezeigt ist, bilden zwei Bit-Leitungen ein Paar eines Bit-Leitungspaares, und eine Speicherzelle ist an jeweils jede Bit-Leitung für eine Wortleitung angeschlossen.
Es folgt als Beispiel die Beschreibung der Informationsleseoperation.
Zuerst wird eine Wortleitung angesteuert, und die in der mit der Wortleitung 3 verbundenen Speicherzelle gespeicherte Information wird in die Bit-Leitung 1 gelesen. In der übereinandergelegten Bit-Leitungsstruktur wird normalerweise die Potentialdifferenz zwischen der Bit-Leitung, mit der die ausgewählte Speicherzelle verbunden ist, und der Bit-Leitung, mit der die nicht-ausgewählte Speicherzelle (im folgenden als komplementäre Bit-Leitung bezeichnet) in einem Bit-Leitungspaar verbunden ist, zum Auslesen der Informationen erkannt. Es erscheint nämlich ein Referenzpotential auf der komplementären Bit-Leitung, und das der in der Speicherzelle gespeicherten Information entsprechende Potential erscheint auf der ausgewählten Bit-Leitung. Die Potentialdifferenz zwischen der Bit-Leitung und dem Referenzpotential auf der komplementären Bit-Leitung wird zum Auslesen der Informationen vergrößert.
Bei einer normalen Leseoperation der Information wird ein Eingangssignal an eine Wortleitung 3 zum Aktivieren des Transistors angelegt, die in der Speicherzelle gespeicherte Ladung wird durch den Kontakt 5 auf die Bit-Leitung 1 gelesen, und dieses wird als der Betrag der Potentialänderung erkannt, d. h. das Ausgangssignal für den an die Bit-Leitung 1 angeschlossenen Leseverstärker (nicht gezeigt). Bei diesem Vorgang können die auf die Ausgangssignale durch das Eingangssignal (von dem Transistor) ausgeübten Einflüsse, herrührend von der Länge der gegenseitigen Verbindung der Bit-Leitung 1 vom Kontakt 5 bis zum Leseverstärker in einer Einrichtung, in der eine Hochgeschwindigkeitsoperation erforderlich ist, nicht vernachlässigt werden.
Fig. 2 zeigt den Zusammenhang der Operationsverzögerung zwischen dem Eingangssignal und dem Ausgangssignal.
Wie in Fig. 2 gezeigt ist, wechselt das Eingangssignal von dem unteren Pegel V L auf den oberen Pegel V H und die entsprechende Umkehrungsoperation des Ausgangssignales von dem unteren Pegel V L auf den oberen Pegel V H . Wie aus der Figur zu ersehen ist, wechselt das Ausgangssignal nicht unmittelbar von V L nach V H , sondern wechselt allmählich in einem bestimmten Zeitintervall t auf V H . Das Eingangssignal erscheint nämlich als Ausgangssignal nach der Operationsverzögerung durch die Zeit t. Diese Verzögerungszeit ist proportional zu der Zeitkonstanten (R × C = Widerstand × Kapazität) der Bit-Leitung 1, so daß diese Konstante zur Erhöhung der Arbeitsgeschwindigkeit der Einrichtung klein gemacht werden sollte. Da jedoch die Einrichtungen kleiner geworden sind, sind die gegenseitigen Verbindungen dünner geworden, und zusätzlich machen die ausgeführten Leitwege der gegenseitigen Verbindungen die gegenseitigen Verbindungen länger. Dadurch scheint der Widerstand R vergrößert zu werden.
Andererseits wird die Anwesenheit oder Abwesenheit des Ausgangssignales in dem Leseverstärker als der Betrag der Potentialänderung erkannt, wie oben beschrieben ist. Unter der Annahme, daß die Bit-Leitungskapazität C B ist und die Speicherzellenkapazität C S ist, ist der Betrag der Änderung des auf der Bit-Leitung 1 erscheinenden Potentiales ein sehr kleiner, durch C S /C B gegebener Wert. Die Bit-Leitungskapazität C B umfaßt die Verbindungskapazität der Bit-Leitung selbst und die dazu parasitäre erdfreie Kapazität. Das Anwachsen der parasitären Kapazität und das damit verbundene Anwachsen der Bit-Leitungskapazität C B reduziert extrem stark den Betrag der an der Bit-Leitung 1 erscheinenden Potentialänderung, wodurch ein genaues Lesen der Information schwer gemacht wird.
In Anbetracht des zuvor gesagten ist eine Verringerung der parasitären Kapazität in der Verbindungsstruktur ziemlich wichtig für die Arbeitscharakteristik im allgemeinen und für das akkurate Lesen der Information in dem RAM und dergleichen.
Fig. 3 zeigt einen Querschnitt entlang der Linie III-III in Fig. 1 und Fig. 4 zeigt einen Querschnitt entlang der Linie IV-IV in Fig. 1.
Die Querschnittsstruktur wird im folgenden unter Bezugnahme auf die Fig. 3 und 4 berschrieben.
Ein Source-Bereich (oder Drain-Bereich) 9 und ein Drain-Bereich (oder Source-Bereich) 10 werden in dem Feldbereich des Halbleitersubstrates 7 gebildet, und eine Zellplatte 6, die einen Kondensator darstellt, ist auf einem Teil des Drain-Bereiches 10 mit einem dazwischengelegten isolierenden Film 8 ausgebildet. Eine Wortleitung 3, die eine Gate-Elektrode eines Schalttransistors darstellt, ist auf dem Teil zwischen dem Source-Bereich 9 und dem Drain-Bereich 10 ausgebildet, welcher einen Kanalbereich mit einer dazwichengelegten isolierenden Schicht darstellt, und ferner ist eine Bit-Leitung 1 an den Source-Bereich 9 durch einen Kontakt 5 angeschlossen. Die Bit-Leitung 1 ist auf einer Isolierfilmzwischenschicht 11 gebildet, die zum Glätten der Stufe auf das Halbleitersubstrat 7 gebildet ist, und ein oberer isolierender Film 12 ist auf der gesamten Oberfläche zum Schutz der Oberfläche der Einrichtung ausgebildet. Wie in Fig. 3 gezeigt ist, werden parasitäre Kapazitäten der Bit-Leitung 1 in verschiedenen Bereichen erzeugt (es soll auf die gestrichelten Linien Bezug genommen werden). Zum Beispiel werden die parasitären Kapazitäten zwischen der Bit-Leitung 1 und der Wortleitung 3, zwischen der Bit-Leitung 1 und dem Drain-Bereich 10, zwischen der Bit-Leitung und der Zellplatte 6 usw. erzeugt.
Je höher die Integration des dynamischen RAM wird, desto kleiner wird die Einrichtung, insbesondere die Speicherzelle, und je dünner die Isolierfilmzwischenschicht zwischen den gegenseitigen Verbindungen wird, desto größer wird die Kapazität der Bit-Leitung. Wenn die Dicke der Bit-Leitung zum Reduzieren der Fläche des unteren Teils vergrößert wird, um mit der Situation fertig zu werden, erschwert die Dicke die sorgfältige Verarbeitung und, wenn die Breite zum Erleichtern der sorgfältigen Verarbeitung vergrößert wird, wird die Kapazität zwischen der Zellplatte 6 und der Bit-Leitung 1 oder den Bit-Leitungen 1 vergrößert, wie in Fig. 4 gezeigt ist.
Wie oben beschrieben, stellt die parasitäre Kapazität der Bit-Leitungen oder dergleichen ein extrem schwieriges Problem bei der Erhöhung der Arbeitsgeschwindigkeit in hoch integrierten dynamischen RAMs dar.
Eine Verbindungsstruktur eines CMOS-DRAM, in dem die Bit-Leitung aus Aluminium gebildet ist und die Wortleitung aus einer Doppelschicht aus TaSi₂/Polysilizium gebildet ist, ist in "TECHNOLOGY FOR THE FABRICATION OF A 1 MB CMOS-DRAM" von D. S. Yaney et al., 1985 IEDM Technical Paper, Seiten 698-701 offenbart.
Die Offenbarung in der oben erwähnten Literaturstelle erwähnt weder das Herabsetzen der parasitären Kapazität der gegenseitigen Verbindungen, noch gibt sie eine Anregung für irgendein Verfahren zum Herabsetzen der parasitären Kapazität. Die Offenbarung löst nicht das Problem, das durch die Erfindung gelöst werden soll.
Aufgabe der Erfindung ist es, eine Verbindungsstruktur einer Halbleitereinrichtung zur Verfügung zu stellen, die zum Herabsetzen der parasitären Kapazität der Bit-Leitungen und dergleichen in der Lage ist, ohne deren Verbindungswiderstand zu verändern.
Diese Aufgabe wird durch eine erfindungsgemäße Verbindungsstruktur der Halbleitereinrichtung gelöst, die auf einem Leiter mit einem dazwischen zwischengelegten isolierenden Film gebildete gegenseitige Verbindungen aufweist, wobei der Querschnitt der gegenseitigen Verbindungen T-förmig im Hinblick auf den Leiter ausgebildet ist. Da die erfindungsgemäße gegenseitige Verbindung einen T-förmigen Querschnitt aufweist, kann dessen parasitäre Kapazität herabgesetzt werden ohne Veränderung des der Dielektrizitätskonstanten und der Filmdicke der isolierenden Schicht entsprechenden Widerstandes der gegenseitigen Verbindung.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigen:
Fig. 1 ein Draufsicht auf einen Speicherteil eines dynamischen RAM, die ein typisches Layout der Verbindungsstruktur zeigend einen Hintergrund für die Erfindung liefert:
Fig. 2 den Zusammenhang der Operationsverzögerung zwischen dem Eingangssignal und dem Ausgangssignal unter Berücksichtigung der allgemein üblichen gegenseitigen Verbindung;
Fig. 3 einen Querschnitt entlang der Linie III-III in Fig. 1, der die bezeichnenden Positionen zeigt, an denen die parasitären Kapazitäten in den Bit-Leitungen um den Speicherzellenteil erzeugt werden;
Fig. 4 einen Querschnitt entlang der Linie IV-IV in Fig. 1, der die zwischen den Bit-Leitungen und zwischen der Bit-Leitung und der Zellplatte erzeugten parasitären Kapazitäten zeigt;
Fig. 5 einen Querschnitt einer erfindungsgemäßen T-förmigen gegenseitigen Verbindung, der die zwischen den gegenseitigen Verbindungen und zwischen der gegenseitigen Verbindung und der Zellplatte erzeugten parasitären Kapazitäten zeigt;
Fig. 6 einen schematischen Querschnitt, der den die parasitäre Kapazität herabsetzenden Effekt der gegenseitigen Verbindungen mit erfindungsgemäßem T-förmigen Querschnitt beschreibt; und
Fig. 7 einen Querschnitt eines weiteren erfindungsgemäßen Ausführungsbeispieles der gegenseitigen T-förmigen Verbindungen, die für den Fall, daß ausreichende Abstände zwischen den gegenseitigen Verbindungen vorgesehen sind, gezeigt sind.
Fig. 5 zeigt den Querschnitt der gegenseitigen Verbindung mit der erfindungsgemäßen T-Form.
Diese Figur entspricht der in Fig. 4 dargestellten Einrichtung. Ein isolierender Film 8, eine Zellplatte 6 und eine Isolierfilmzwischenschicht 11 sind auf das Halbleitersubstrat 7 laminiert, eine aus beispielsweise Aluminium gebildete Bit-Leitung 1 ist darauf ausgebildet, und ein oberer isolierender Film 12 bedeckt die gesamte Oberfläche. Da der Querschnitt der Bit-Leitung 1 T-förmig ist, werden die Kapazitäten separat in dem oberen Teil und dem unteren Teil erzeugt (es soll auf die gestrichelten Linien bezug genommen werden).
Fig. 6 zeigt einen schematischen Querschnitt, der den kapazitätsherabsetzenden Effekt des T-förmigen Querschnittes beschreibt.
Der kapazitätsherabsetzende Effekt wird im folgenden unter Bezugnahme auf die Figuren beschrieben.
Zur Vereinfachung erfolgt die Beschreibung eines Modelles mit den in den Figuren gezeigten Abmessungen. Die Abmessungen der rechteckigen Bit-Leitung sei mit 4a × 2b angenommen (es soll auf die gestrichelten Linien bezug genommen werden) und der T-förmige Querschnitt hat dieselbe Querschnittsfläche (6a × b + 2a × b), damit er den gleichen Verbindungswiderstand aufweist. Ferner sei angenommen, daß die Dicke der auf der Zellplatte 6 gebildeten Isolierfilmzwischenschicht 11 d ist, die Dielektrizitätskonstante (Permittivität) sei ε₁ und die Dielektrizitätskonstante des oberen isolierenden Filmes 12 sei ε₂, die Kapazität C₁ zwischen der Zellplatte und der rechteckigen Bit-Leitung ist somit
Die Kapazität C₂ der Bit-Leitung mit dem erfindungsgemäßen T-förmigen Querschnitt besteht aus der Summe aus der Kapazität C U 2 in dem oberen Teil davon und der Kapazität in dem unteren Teil davon.
Unter der Annahme, daß C₁ < C₂,
Deshalb sollten ε₂ und b so gewählt werden, daß der obige Ausdruck erfüllt wird.
Für den Fall, daß b = d, gilt
Daraus folgt, daß, wenn die Dielektrizitätskonstante ε₂ des oberen isolierenden Filmes 12 kleiner als die Dielektrizitätskonstante ε₁ der Isolierfilmzwischenschicht 11 ist, dann wird die Kapazität der T-förmigen gegenseitigen Verbindung im Vergleich mit der Kapazität der rechteckigen gegenseitigen Verbindung herabgesetzt.
Ferner gilt, daß, wenn ε = ε₂, dann
Deshalb wird die Kapazität im Vergleich mit der Kapazität der Einrichtung mit rechteckigen gegenseitigen Verbindungen durch Bilden des T-förmigen Querschnittes herabgesetzt, wobei die Dicke des oberen isolierenden Filmes 12 unter dem oberen Teil der T-Form größer ist als die Dicke der Isolierfilmzwischenschicht 11.
Unter Berücksichtigung der Dielektrizitätskonstanten des oberen isolierenden Filmes und der konkreten Abmessungen der T-Form können folglich die Verbindungskapazitäten des T-förmigen Querschnittes im Vergleich mit dem rechteckigen Querschnitt herabgesetzt werden.
In Fig. 7 sind entsprechend eines weiteren erfindungsgemäßen Ausführungsbeispieles Querschnitte der Bit-Leitungen dargestellt, bei denen ausreichende Abstände zwischen den Bit-Leitungen vorgesehen sind.
Wie in Fig. 5 gezeigt ist, existieren die Kapazitäten der Bit-Leitung nicht nur zwischen der Bit-Leitung und der Elektrode, sondern auch zwischen den Bit-Leitungen. Wenn deshalb genügend Abstand zwischen jeder der Bit-Leitungen besteht, werden die Kapazitäten durch das Erweitern des oberen Teiles der T-Form in Kombination mit der Dielektrizitätskonstanten des oberen isolierenden Films 12 wirkungsvoll herabgesetzt.
Das Verfahren zur Herstellung dieser gegenseitigen Verbindungen mit T-förmigen Querschnitten oder Gate-Elektroden ist hinreichend bekannt und offenbart durch zum Beispiel "Double-Layer Resist Films for Submicrometer Electron-Beam Lighography" von Y. Todokoro, 1980 IEEE Vol. ED-27, Nr. 8, Seiten 1443-1448 und "Submicrometre Lift-Off Line with T-Shaped Cross-Sectional Form" von M. Matsumura et al., 1981 ELECTRONIC LETTERS, Vol. 17, Nr. 12, Seiten 429-430.
Obwohl die Bit-Leitung des dynamischen RAMs in dem vorherigen beschrieben wurde, kann die erfindungsgemäße Idee auf andere Einrichtungen, Signalleitungen mit Wortleitungen oder auf allgemeine gegenseitige Verbindungen zum Erhalten derselben Effekte wie in dem obigen Beispiel angewendet werden.
Obwohl die oben beschriebene Bit-Leitung aus Aluminium hergestellt ist, ist ihr Material nicht darauf beschränkt, sondern sie kann ebenso aus polykristallinem Silizium, Metall mit hohem Schmelzpunkt, Metallsilizid mit hohem Schmelzpunkt hergestellt sein, oder sie kann eine Doppelschichtstruktur aus polykristallinem Silizium und dem Metall mit hohem Schmelzpunkt oder dem Metallsilizid mit hohem Schmelzpunkt aufweisen.

Claims (13)

1. Verbindungsstruktur einer Halbleitereinrichtung mit einem Leiter (6) und mit einem auf dem Leiter (6) ausgebildeten isolierenden Film (11, 12), dadurch gekennzeichnet, daß eine gegenseitige Verbindung (1) mit T-förmigem Querschnitt, der einen vertikalen Teil und einen horizontalen Teil im Verhältnis zum Leiter (6) aufweist, auf dem isolierenden Film (11) ausgebildet ist.
2. Verbindungsstruktur einer Halbleitereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der isolierende Film (11, 12) eine Doppelschichtstruktur aufweist, welche einen unteren, unter dem vertikalen Teil der gegenseitigen Verbindung (1) gebildeten isolierenden Film (11) und einen oberen, zwischen dem unteren isolierenden Film (11) und dem horizontalen Teil der gegenseitigen Verbindung (1) gebildeten isolierenden Film (12) aufweist.
3. Verbindungsstruktur einer Halbleitereinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Filmdicke des oberen isolierenden Filmes (12) und die des unteren isolierenden Filmes (11) gleich sind und die Dielektrizitätskonstante des oberen isolierenden Filmes (12) kleiner als die des unteren isolierenden Filmes (11) ist.
4. Verbindungsstruktur einer Halbleitereinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Dielektrizitätskonstante des oberen isolierenden Filmes (12) gleich der des unteren isolierenden Filmes (11) ist und die Filmdicke des oberen isolierenden Filmes (12) größer als die des unteren isolierenden Filmes (11) ist.
5. Verbindungsstruktur einer Halbleitereinrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die gegenseitige Verbindung eine Signalleitung ist.
6. Verbindungsstruktur einer Halbleitereinrichtung nach Anspruch 5, dadurch gekennzeichnet, daß die Signalleitung eine Bit-Leitung ist.
7. Verbindungsstruktur einer Halbleitereinrichtung nach Anspruch 5, dadurch gekennzeichnet, daß die Signalleitung eine Wortleitung ist.
8. Verbindungsstruktur einer Halbleitereinrichtung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die gegenseitige Verbindung aus Aluminium hergestellt ist.
9. Verbindungsstruktur einer Halbleitereinrichtung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die gegenseitige Verbindung aus einem der Werkstoffe der Gruppe hergestellt ist, die aus polykristallinem Silizium, Metall mit hohem Schmelzpunkt und Metallsilizid mit hohem Schmelzpunkt besteht.
10. Verbindungsstruktur einer Halbleitereinrichtung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die gegenseitige Verbindung einen Doppelschichtaufbau aus polykristallinem Silizium und Metall mit hohem Schmelzpunkt oder Metallsilizid mit hohem Schmelzpunkt aufweist.
11. Verbindungsstruktur einer Halbleitereinrichtung nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß der isolierende Film (11, 12) ein Oxidfilm ist.
12. Verbindungsstruktur einer Halbleitereinrichtung nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß die Halbleitereinrichtung ein dynamisches RAM aufweist und der Leiter (6) eine das dynamische RAM bildende Zellplatte darstellt.
13. Verbindungsstruktur einer Halbleitereinrichtung nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, daß die Halbleiterspeichereinrichtung ein dynamisches RAM mit einem Schalttransistor aufweist und der Leiter (6) eine den Schalttransistor des dynamischen RAM bildende Gate-Elektrode darstellt.
DE3802066A 1987-03-10 1988-01-25 Halbleitereinrichtung mit gegenseitigen verbindungsschichten von t-foermigem querschnitt Granted DE3802066A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62055904A JP2584986B2 (ja) 1987-03-10 1987-03-10 半導体装置の配線構造

Publications (2)

Publication Number Publication Date
DE3802066A1 true DE3802066A1 (de) 1988-09-22
DE3802066C2 DE3802066C2 (de) 1992-07-23

Family

ID=13012102

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3802066A Granted DE3802066A1 (de) 1987-03-10 1988-01-25 Halbleitereinrichtung mit gegenseitigen verbindungsschichten von t-foermigem querschnitt

Country Status (3)

Country Link
US (1) US4905068A (de)
JP (1) JP2584986B2 (de)
DE (1) DE3802066A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4034674A1 (de) * 1990-01-25 1991-08-01 Mitsubishi Electric Corp Halbleiterbauelement

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5196233A (en) * 1989-01-18 1993-03-23 Sgs-Thomson Microelectronics, Inc. Method for fabricating semiconductor circuits
US5216280A (en) * 1989-12-02 1993-06-01 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device having pads at periphery of semiconductor chip
JPH05152293A (ja) * 1991-04-30 1993-06-18 Sgs Thomson Microelectron Inc 段差付き壁相互接続体及びゲートの製造方法
US5504375A (en) * 1992-03-02 1996-04-02 International Business Machines Corporation Asymmetric studs and connecting lines to minimize stress
US5486493A (en) * 1994-02-25 1996-01-23 Jeng; Shin-Puu Planarized multi-level interconnect scheme with embedded low-dielectric constant insulators
US5670815A (en) * 1994-07-05 1997-09-23 Motorola, Inc. Layout for noise reduction on a reference voltage
US5691566A (en) * 1996-03-25 1997-11-25 Hughes Electronics Tapered three-wire line vertical connections
US5854515A (en) * 1996-07-23 1998-12-29 Advanced Micro Devices, Inc. Integrated circuit having conductors of enhanced cross-sectional area
US5847462A (en) * 1996-11-14 1998-12-08 Advanced Micro Devices, Inc. Integrated circuit having conductors of enhanced cross-sectional area with etch stop barrier layer
JPH1174480A (ja) * 1997-08-29 1999-03-16 Oki Electric Ind Co Ltd 半導体メモリ及びその製造方法
EP0978875A1 (de) * 1998-08-07 2000-02-09 STMicroelectronics S.r.l. Integrierte Schaltung bestehend aus Leitungsbahnen mit "negativem" Profil und Herstellungsverfahren
KR100338775B1 (ko) * 2000-06-20 2002-05-31 윤종용 Ｄｒａｍ을 포함하는 반도체 소자의 콘택 구조체 및 그형성방법
US7227768B2 (en) * 2005-07-01 2007-06-05 Spansion Llc Power interconnect structure for balanced bitline capacitance in a memory array

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0160392A2 (de) * 1984-03-30 1985-11-06 Kabushiki Kaisha Toshiba Halbleiterspeichervorrichtung mit doppelschichtigen Wortleitungen
DE3634167A1 (de) * 1985-10-09 1987-04-16 Mitsubishi Electric Corp Redundanzschaltkreis einer halbleitereinrichtung und verfahren zu dessen herstellung
DE3635259A1 (de) * 1985-10-16 1987-04-16 Mitsubishi Electric Corp Redundante verdrahtung in einer halbleitervorrichtung

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4488166A (en) * 1980-12-09 1984-12-11 Fairchild Camera & Instrument Corp. Multilayer metal silicide interconnections for integrated circuits
FR2507979B1 (fr) * 1981-06-17 1986-07-11 Manutis Dispositif elevateur d'une plate-forme monte sur un vehicule automobile
JPS58100434A (ja) * 1981-12-10 1983-06-15 Matsushita Electronics Corp リフトオフ用スペ−サ−の形成方法
US4617193A (en) * 1983-06-16 1986-10-14 Digital Equipment Corporation Planar interconnect for integrated circuits
JPS60780A (ja) * 1983-06-17 1985-01-05 Nec Corp 電界効果トランジスタの製造方法
JPS60229374A (ja) * 1984-04-27 1985-11-14 Toshiba Corp 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0160392A2 (de) * 1984-03-30 1985-11-06 Kabushiki Kaisha Toshiba Halbleiterspeichervorrichtung mit doppelschichtigen Wortleitungen
DE3634167A1 (de) * 1985-10-09 1987-04-16 Mitsubishi Electric Corp Redundanzschaltkreis einer halbleitereinrichtung und verfahren zu dessen herstellung
DE3635259A1 (de) * 1985-10-16 1987-04-16 Mitsubishi Electric Corp Redundante verdrahtung in einer halbleitervorrichtung

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
Lewis, E.T.: An Analysis of Interconnect Line Capecitance and Coupling for VLSI Cicuits: In: Solid-State Electronics, Bd. 27, Nr. 8/9, S. 741-749, 1984 *
Matsamura, M. et.al.: Submicrometre Lift-Off Line with T-Shaped Cross-Sectional Form. In: Electronics Letters, Vol. 17, No.12, 1981, S.429-430 *
Mohammadi, F.: Silicides for Interconnection Technology. In: Solid State Technology, Januar 1981, S. 65-72,92 *
Summers, J.: Interconnecting High Speed Logic. In: Electronic Engineering, März 1985, H. 699, S. 133-140 *
Todokoro, Y.: Double-Layer Resist Films for Submicrometer Electron-Beam Lithography In: IEEE Transactions on Electron Devices, Vol. ED-27,No. 8, Aug. 1980, S. 1443-1448 *
Yaney, D.S. et.al.: Technology for the Fabrication of a 1 MB CMOS DRAM. In: IEDM 85, S. 698-701 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4034674A1 (de) * 1990-01-25 1991-08-01 Mitsubishi Electric Corp Halbleiterbauelement

Also Published As

Publication number Publication date
JP2584986B2 (ja) 1997-02-26
DE3802066C2 (de) 1992-07-23
US4905068A (en) 1990-02-27
JPS63221642A (ja) 1988-09-14

Similar Documents

Publication Publication Date Title
DE3915438C2 (de)
DE4000429C2 (de) Dram
DE2730202C2 (de)
DE3029125C2 (de) Halbleiterspeicher
DE3802066C2 (de)
DE2619713C2 (de) Halbleiterspeicher
DE2630571B2 (de) Ein-Transistor-Speicherzelle mit in V-MOS-Technik
DE69216728T2 (de) Hochstabile statische Speichereinrichtung mit Metalloxid-Halbleiter-Feldeffekttransistoren
DE4208694A1 (de) Halbleiter-speicherbauelement
DE3587052T2 (de) Halbleiterspeichergeraet.
DE2720533C2 (de)
DE2557165C3 (de) Decoderschaltung und ihre Anordnung zur Integrierung auf einem Halbleiterbaustein
DE102008000893A1 (de) DRAM-Zelle mit magnetischem Kondensator
DE4312651C2 (de) Dram
DE2532594A1 (de) Halbleiterspeicher
DE3840559A1 (de) Halbleiterspeichervorrichtung und herstellungsverfahren
DE3638017A1 (de) Halbleiterspeichereinrichtung
DE2033260C3 (de) Kapazitiver Speicher mit Feldeffekttransistoren
DE2431079A1 (de) Dynamischer halbleiterspeicher mit zwei-tranistor-speicherelementen
DE69020237T2 (de) Halbleiterspeicheranordnung mit einer Bitleitungsstruktur mit niedrigem Geräusch.
EP0263941B1 (de) Speicherzellenanordnung für dynamische Halbleiterspeicher
DE69213973T2 (de) SRAM-Zelle mit geschichteter Kapazität
DE3837762A1 (de) Halbleitereinrichtung mit einem isolationsoxidfilm und herstellungsverfahren
DE2760086C2 (de)
DE4420026A1 (de) Halbleiterspeichervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8328 Change in the person/name/address of the agent

Representative=s name: PRUFER & PARTNER GBR, 81545 MUENCHEN

8339 Ceased/non-payment of the annual fee