DE3029125C2

DE3029125C2 - Halbleiterspeicher

Info

Publication number: DE3029125C2
Application number: DE3029125A
Authority: DE
Inventors: Sunami Tokyo Hideo; Koyanagi Kokubunji Tokyo Mitsumasa; Hashimoto Hachioji Tokyo Norikazu; Sakai Hachioji Tokyo Yoshio
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1979-08-01
Filing date: 1980-07-31
Publication date: 1982-07-29
Also published as: JPS5623771A; DE3029125A1; US4355374A

Description

Die Erfindung betrifft einen Halbleiterspeicher, insbesondere einen dynamischen Speicher mit einem Speicherkondensator und einem Schalttransistor. Genauer gesagt bezieht sich die Erfindung auf einen dynamischen MOS-Speicher mit wahlfreiem Zugriff, der nachstehend kurz als MOS-RAM bezeichnet wird und einen Feldeffekttransistor mit isolierter Steuerelektrode als Schalttransistor aufweist, welcher nachstehend kurz als MOS-Transistor bezeichnet wird

Als MOS-RAM sind eine Vielzahl von Bauformen angegeben worden, einschließlich der Minimalbauform mit einem Transistor. Bei einem herkömmlichen MOS-RAM mit einem Transistor, wie er in Fig. 1 dargestellt ist, wird eine Speicherzelle, bestehend aus einem Feldeffekt-Schalttransistor 1 mit isolierter Steuerelektrode (MOS-Transistor) und einem Speicherkondensator 2 zur Informationsspeicherung mit einer Wortleitung 3 aus einer Elektrode aus Al und mit einer Datenleitung aus einer Diffusionsschicht 4 adressiert Hierbei bezeichnen das Bezugszeichen 5 ein Si-Substrat, das Bezugszeichen 6 eine Isolierschicht aus S1O2 oder dergleichen, um die verschiedenen Elemente voneinani der zu isolieren, das Bezugszeichen 7 einen Gate-Isolierfilm aus SiOi AI2O3, S13N4 oder dergleichen, das Bezugszeichen 8 eine Speicher-Gateelektrode einer ersten polykristalliner. Siliziumschicht das Bezugszeichen 9 eine Isolierzwischenschicht aus S1O2 oder

>i> dergleichen, das Bezugszeichen 10 eine Diffusionsschicht, um zusammen mit der genannten Diffusionsschicht 4 einen Source- oder Drain-Anschluß zu bilden, das Bezugszeichen 11 eine Inversionsschicht, die durch Aufprägen einer Spannung auf die polykristalline

-'> Siliziumelektrode 8 gebildet wird, und das Bezugszeichen 12 eine polykristalline Siliziumelektrode oder Gate-Elektrode. Der oben erwähnte Speicherkondensator 2 besteht aus einem Metall-Isolator-Halbleiter oder MIS-Kondensator, der zwischen der polykristallinen Siliziumelektrode 8 und der Inversionsschicht 12 gebildet wird.

Wie aus F i g. 1 ersichtlich, ist der Speicherkondensator 2 zur Informationsspeicherung zweidimensional in einer Ebene zusammen mit dem Schalttransistor 1 angeordnet, so daß die Speicherzelle einen großen Bereich hat Bei einem Speicher vom RAM-Typ mit einem MOS-Transistor ist die im Speicherkondensator gespeicherte Ladung proportional zu der Signalspannung, die wünschenswerterweise für die betrachtete Schaltung groß ist Um die Ladungs-Haltezeit zu verlängern und dadurch einen stabilen Betrieb der Schaltung zu gewährleisten, ist es somit auch wünschenswert, daß die Speicherkapazität groß ist. Um die Speicherkapazität jedoch zu erhöhen, muß die Fläche des Kondensatorbereiches vergrößert werden, was die Integrationsdichte verringert.

In der JP-OS 53-4 483 und der US-PS 41 51 607 ist eine Speicherzelle beschrieben, die so autgebaut ist, daß die Kondensatorbereiche zum Speichern von Ladung

so aufeinandergestapelt sind, so daß die Bauelemente wirksam in ihrer Längsrichtung verwendet werden, um dadurch die Integrationsdichte und dementsprechend die Speicherkapazität zu erhöhen. Fig.2 zeigt im Schnitt den Aufbau eines RAM mit einem MOS-Transistör unter Verwendung des stapeiförmig angeordneten Kondensators, die nachstehend kurz als Stapelkondensator-Speicher oder STC-Speicher bezeichnet wird. Wie in F i g. 2 dargestellt, ist eine Isolierzwischenschicht 14 zur Bildung des Kondensators auf der ersten Elektrode 8 angeordnet (oder in diesem Beispiel eine Elektrode zum Anlegen von Spannung zur Bildung der Inversionsschicht 11), die auf dem Bereich U (was in diesem Beispiel zur Inversionsschicht führt, obwohl der Bereich der entgegengesetzten Leitfähigkeit aus einer Verunreinigungsschicht bestehen kann), der sich an einer an die Diffusionsschicht 10 angrenzenden Stelle befindet, welche den Source- oder Drain-Anschluß des Feldeffekt-Schalttransistors 1 mit isolierter Steuerelektrode

bildet, wobei sie die entgegengesetzte Leitfähigkeit zu der des Substrats 5 aufweist. Dann wird eine zweite Elektrode 15 darauf montiert, so daß das eine Ende an die Diffusionsschicht 10 angeschlossen ist.

Danach werden die Isolierzwischenschicht 9 und die die Wortleitung bildende AI-Elektrode 3 in gleicher Weise wie bei den herkömmlichen Anordnungen angebracht

Somit bilden die beiden Elektroden 8 und 15 einen Isolierkondensator C/durch die Isolierzwischenschicht 14. Die Speicherkapazität des Speicherkondensators 2 läßt sich ausdrücken als Cl + COX + CD. Hierbei bezeichnet der Ausdruck COX den MIS-Kondensator, der zwischen der Inversionsschicht 11 und der Elektrode 8 von einem Oxidfilm Tb gebildet wird, während der Ausdruck CD den Verarmungsschicht-Kondensator bezeichnet, der zwischen der Inversionsschicht 11 und dem Substrat durch die Verarmungsschicht gebildet wird.

Mit anderen Worten, die Speicherkapazität der Speicherzelle läßt sich durch die Kapazität CI im Vergleich zum herkömmlichen Wert von COX + CD erhöhen, indem man einen Aufbau verwendet, bei dem die Elektrode 15 über die Isolierzwischenschicht 14 auf der Elektrode 8 montiert ist, wie es in F i g. 2 dargestellt ist Infolgedessen kann dann, wenn die gleiche Speicherkapazität wie bei der herkömmlichen Speicherzelle verwendet wird, der Bereich bzw. die Fläche der Speicherzelle erheblich verringert werden.

Bei einem so aufgebauten Stapelspeicher oder STC-Speicher kann die den Speicherkondensator bildende Isolierzwischenschicht 14 beliebig adreisiert werden, indem man den Kondensatorbereich auf dem Bauelement anordnet oder stapelt, mit dem sich ergebenden Vorteil, daß die Schicht aus S13N4 mit hoher Dielektrizitätskonstante verwendet werden kann.

Wenn jedoch bei einem derartigen STC-Speicher eine dünne Schicht aus S13N4 als Isolierzwischenschicht 14 im Hinblick auf eine Erhöhung der Speicherkapazität verwendet wird, besteht eine Grenze für die Erhöhung der Speicherkapazität aufgrund von Problemen durch Leckströme oder dergleichen. Da darüber hinaus die an eine Elektrode der Speicherkapazität angeschlossene Diffusionsschicht 10 in direktem Kontakt mit dem Substrat 5 geringer Verunreinigungskonzentration angeordnet ist, findet eine Entladung aufgrund von Rauschsignalen einschließlich radioaktiver Strahlung statt, was somit zu einem fehlerhaften Betrieb des Speichers führt, der den MIS-Kondensator COX und den Verarmungsschicht-Kondensator CDbeeinflußt.

Als Verbesserung gegenüber dem MOS-RAM mit einem Transistor, wie er in F i g. 1 dargestellt ist, ist ein Speicher mit eingebettetem Kondensator bekannt geworden, wie er in der JP-OS 53-34 435 beschrieben ist Der dort beschriebene Speicher mit eingebettetem Kondensator verwendet einen pn-Übergangskondensator zwischen einer Diffusionsschicht 13, welche den Source- oder Drain-Anschluß des Feldeffekttransistors 1 mit isolierter Steuerelektrode bildet, und einem Bereich 16, der darunter ausgebildet ist und der vom gleichen Leitfähigkeitstyp ist, jedoch eine höhere Verunreinigungskonzentration als das Substrat 5 aufweist, wie es in Fig.3 dargestellt ist. Der so aufgebaute Speicher mit eingebettetem Kondensator hat einen solchen Aufbau, daß der Speicherkondensator im Substrat eingebettet ist und eine Speicherzelle mit einer kleineren Fläche bildet, ohne daß eine Verbindungstechnik mit mehreren Schichten erforderlich ist,

da die Elektrode 8 irr Gegensatz zur Speichergateanordnung des Speichers nach Fig. 1 nicht verwendet wird

Bei dem angegebenen Speicher mit eingebettetem Kondensator ist jedoch die Zunahme der Kapazität durch den hindurchfließenden Leckstrom und die Durchbruchspannung am pn-Obergang begrenzt Da außerdem die Kapazität des pn-Überganges pro Flächeneinheit niedriger ist als die eines Oxidfilmes oder dergleichen, ist eine größere Fläche für höhere Speicherkapazitäten erforderlich, was einen Nachteil im Hinblick auf die Integrationsdichte mit sich bringt

Aufgabe der Erfindung ist es daher, eine Speicheranordnung zu schaffen, mit der sich sowohl die Integrationsdichte als auch die Speicherkapazität der Speicherzelle eines dynamischen MOS-RAM auf größere Werte erhöhen läßt als dies bei Speicherzellen von herkömmlichen dynamischen MOS-RAM's der Fall ist und bei der die Entladung einer Speicherladung aufgrund einer radioaktiven Strahlung, wie z. B. Alphastrahlung, vermieden werden kann.

Mit dem erfindungsgemäßen Halbleiterspeicher wird in vorteilhafter Weise eine hohe Speicherkapazität unter gleichzeitiger Verringerung der Fläche der Speicherzelle erreicht wobei diese Speicherzelle keine Entladung der Speicherladung durch radioaktive Strahlung erleidet

Die den dynamischen MOS-RAM gemäß der Erfindung bildende Speicherzelle ist von der Bauart, die sowohl mit einem Isolierkondensator nach F i g. 2 als auch ein pn-Übergangskondensator nach F i g. 3 ausgerüstet ist, und die so aufgebaut ist, daß sich ohne Schwierigkeit die Speicherkapazität erhöhen und die Integrationsdichte verbessern läßt, wobei ein Löschen oder Entladen der Signalladung aufgrund von radioaktiver Strahlung ausgeschlossen werden kann, was sonst bei herkömmlichen Kondensatoren mit Inversionsschichten Probleme aufwirft

Gemäß der Erfindung ist ein Halbleiterspeicher vorgesehen, der eine Speicherzelle aufweist, die auf einem Halbleitersubstrat eines ersten Leitungstyps angeordnet ist und einen Feldeffekttransistor mit isolierter Steuerelektrode sowie einen Speicherkondensator aufweist, wobei der Speicherkondensator gemäß der Erfindung folgende Baugruppen aufweist: Einen Isolierkonoensator mit einer auf dem Substrat angeordneten ersten Elektrode, mit einem auf der ersten Elektrode angeordneten Isolierfilm zur Bildung eines Dielektrikums und mit einer auf dem Isolierfilm angeordneten zweiten Elektrode, sowie einen pn-Übergangskondensator mit einem ersten Verunreinigungsbereich vom zweiten Leitfähigkeitstyp zur Bildung des Source- oder Drain-Anschlusses des Feldeffekttransistors mit isolierter Steuerelektrode und mit einem zweiten Verunreinigungsbereich vom ersten Leitfähigkeitstyp, der in Kontakt mit dem ersten Verunreinigungsbereich angeordnet ist und eine höhere Verunreinigungskonzentration als das Substrat aufweist.

Die Erfindung wird nachstehend anhand der Beschreibung von Ausführungsbeispielen und unter Bezugnahme auf die Zeichnung näher erläutert. Die Zeichnung zeigt in

F i g. 1 einen Schnitt zur Erläuterung des Aufbaus einer herkömmlichen MOS-RAM mit einem Transistor,

Fig. 2 einen Schnitt zur Erläuterung des Aufbaus eines herkömmlichen STC-Speichers;

F i g. 3 einen Schnitt zur Erläuterung des Aufbaus eines herkömmlichen Speichers mit eingebettetem

Kondensator,

Fig.4A und 4B einen Schnitt zur Erläuterung des Aufbaus einer ersten erfindungsgemäßen Ausführungsform der Speicherzelle eines MOS-RAM sowie ein entsprechendes Ersatzschaltbild,

Fig.5A und 5B einen Schnitt zur Erläuterung des Aufbaus einer zweiten erfindungsgemäßen Ausführungsform der Speicherzelle eines MOS-RAM sowie ein entsprechendes Ersatzschaltbild,

F i g. 6A und 6B einen Schnitt zur Erläuterung des Aufbaus einer dritten erfindungsgemäßen Ausführungsform einer Speicherzelle eines MOS-RAM sowie ein entsprechendes Ersatzschaltbild,

Fig. 7A und 7B einen Schnitt zur Erläuterung des Aufbaus einer vierten erfindungsgemäßen Ausführungsform einer Speicherzelle eines MOS-RAm sowie ein entsprechendes Ersatzschaltbild,

F i g. 8 eine Draufsicht zur Erläuterung der Auslegung der Speicherzelle nach F i g. 4A,

Fig.9A bis 9G Schnitte zur Erläuterung eines Ausführungsbeispiels für die verschiedenen Schritte zur Herstellung der Speicherzelle nach F i g. 4A,

Fig. 10 eine grafische Darstellung zur Erläuterung der Konzentrationsverteilung der Verunreinigungsschicht, die den pn-Übergangskondensator der Speicherzelle nach F i g. 4 bildet,

F i g. 11 eine grafische Darstellung zur Erläuterung des Unterschiedes in Abhängigkeit von einer angelegten Spannung am pn-Übergangskondensator aufgrund einer Differenz in der Verunreinigungskonzentrationsverteilung,

Fig. 12A bis 12G Schnitte zur Erläuterung eines Ausführungsbeispiels der verschiedenen Schritte zur Herstellung der Speicherzelle nach F i g. 7A, und in

F ig. 13 einen Schnitt zur Erläuterung des Aufbaus einer Speicherzelle gemäß einer weiteren erfindungsgemäßen Ausführungsform eines MOS-RAM.

Beispiel 1 ^l

F i g. 4A und 4B zeigen im Schnitt eine erste Ausführungsform der Speicherzelle eines MOS-RAM mit einem Transistor bzw. ein dazugehöriges Ersatzschaltbild.

Bei der Speicherzelle nach F i g. 4A und 4B besteht ein Speicherkondensator CS aus zwei Kondensatoren. Einer von diesen ist ein Isolierkondensator CSiN, der dadurch hergestellt wird, daß man sandwichartig einen so Isolierfilm 21, wie z. B. einen Nitridfilm aus S13N4 oder einen Alurniniumoxidnini aus A!/), mit hoher Dielektrizitätskonstante, zwischen einer ersten Schicht 22 aus polykristallinem Silizium und einer zweiten Schicht 23 aus polykristallinem Silizium anordnet Der andere Kondensator ist ein pn-Übergangskondensator Cj von Verunreinigungsschichten 24 und 25 mit einer η+-Leitfähigkeit bzw. einer ρ ^-Leitfähigkeit die auf einem Si-Substrat 26 mit einer p-Leitfähigkeit ausgebildet sind. Außerdem besteht der MOS-Transistor 1 bei der Speicherzelle nach Fig.4A und 4B aus den n+-leitenden Schichten 24 und 27, einem Gate-Isolierfilm 28 und einer Gate-Elektrode 29 einer dritten Schicht aus polykristallinem Silizium. Dabei bezeichnen in Fig.4A und 4B die Bezugszeichen 201, 202 und 203 eine Datenleitung, eine Wortleitung bzw. eine Leitung, über welche eine Gleichspannung als Vorspannung, z. B. eine vorgegebene positive Spannung VCC oder ein Erdpotential KS, an die Elektrode 23 angelegt werden. Die beiden so aufgebauten Kondensatoren CSiN und C/sind parallel zu dem Adressierungs-MOS-Transistor 1 geschaltet, wie es in dem Ersatzschaltbild der MOS-RAM-Speicherzelle nach F i g. 4B dargestellt ist, so daß die Speicherkapazität CS der Speicherzelle insgesamt den Wert der Summe von CSiN und Cj erhält. Da die beiden Kondensatoren CSiN und Cj an derselben Stelle übereinander angeordnet oder gestapelt sind, kann auf diese Weise eine hohe Speicherkapazität bei verringerter Fläche erzielt werden.

Da außerdem die η+-leitende Schicht 24, die mit der Elektrode 22 an einer Seite des Speicherkondensators in Kontakt steht, im wesentlichen mit der p+-leitenden Schicht 25 bedeckt ist, wird eine Potentialschwelle zwischen der η+ -leitenden Schicht und dem niedrig dotierten p-leitenden Substrat 26 aufgebaut. Auch wenn irgendeine durch Rauschsignale, wie z. B. radioaktive Strahlung, erzeugte Ladung in den Speicherzellenteil eindringt, wird sie infolgedessen daran gehindert, weiter in die η+-leitende Schicht des Kondensatorteiles einzudringen, und zwar durch die Anwesenheit der Potentialschwelle, so daß die Unempfindlichkeit gegenüber Rauschsignalen erhöht werden kann.

Wenn die MOS-RAM's nach Fig. 1, 2, 3 und 4A verglichen werden, wobei die Speicherzellenfläche 60 μπι² beträgt und die Adressierungs-MOS-Transistoren den gleichen Aufbau haben, können die Speicherkapazitäten in der nachstehend beschriebenen Weise bestimmt werden.

1. MOS-RAM nach F ig.1

Bedingungen:

i) Filmdicke des S1O2- Filmes Tb = 35nm;und
ii) Schichtwiderstand der polykristallinen Si-Schicht 8 = 40 ΩΛ3.

(Die Dimension Ω/Π wird hier zur Bezeichnung eines Schichtwiderstandes verwendet.)

Speicherkapazität:

CS = COX = 100 χ 10-" pF/Bit

2. MOS-RAM nach Fig.2

Bedingungen:
i) und ii)

wie bei der obigen Anordnung nach 1.
iii) Filmdicke TSiN der Isolierzwischenschicht 14 aus Si₃N₄ = 35 nm

Speicherkapazität:

CS = CSiN + COX = 250 χ 10-* pF/Bit

MOS-RAM nach F i g. 3

Bedingungen:

i) Verunreinigungskonzentration der η+-leitenden Schicht 13 = 10¹⁹ WsIO²⁰Cm-³JiHId

ii) Verunreinigungskonzentration der p+-leitenden Schicht 16 = 8 χ 10¹⁶cm-³

Speicherkapazität:

CS = Zj= 50 χ 10-⁴pF/Bit

Erfindungsgemäßer MOS-RAM nach F i g. 4A

Bedingungen:

i) Filmdicke TSiN des Isolierfümes 21 aus Si₃N₄ = 35 nm;

ii) Verunreinigungskonzenlration der n ⁺ -leitendenSchicht24 = 10^|l)bis 1O²⁰Cm-³; und

iii) Verunreinigungskonzentration der p-¹-leitenden Schicht 25 = 8 χ 10^lbcm-ⁱ

Speicherkapazität: _ CS = CSiN + Cj = 450 χ ΙΟ"⁴ pF/Bit.

Bei den bislang beschriebenen enlsprechenden MOS-RAM's weist der Adressierungs-MOS-Transistor I Source- und Drain-Bereiche 24 und 27 (oder 10 und 4) vom η+ -Typ, die im Oberflächenbereich des p-leitenden Si-Substrats (Verunreinigungskonzenlration von 5 χ 10¹⁴Cm-³) ausgebildet sind und eine Tiefe von 0,3 μίτι sowie eine Verunreinigungskonzentration von 10^M bis 10²¹cm-³ besitzen, einen SiO₂-FiIm oder Gate-Isolierfilm 28 (bzw. 7) mit einer Dicke von 35 nm sowie eine Gate-Elektrode 29(bzw. 12) aus polykristallinem Silizium mit einem Schichtwiderstand von 30 Ω/D auf.

Beispiel 2

20

Die Fig.5A und 5B zeigen im Schnitt eine zweite Ausführungsform der Speicherzelle des MOS-RAM bzw. ein dazugehöriges Ersatzschaltbild.

In gleicher Weise wie bei der Ausführungsform nach F i g. 4A und 4B besteht auch der Speicherkondensator CS bei der Ausführungsform nach F i g. 5A und 5B aus einem Isolierkondensator CSiN und einem pn-Übergangskondensator Cj. Bei dieser zweiten Ausführungs- _M form ist der Isolierkondensator CSiN so ausgebildet, daß seine Si3N4-Schicht sandwichartig zwischen den polykristallinen Siliziumschichten 22 und 23 so ausgelegt ist, daß Äe sich über die Gate-Elektrode 29 erstreckt. Infolgedessen wird die Fläche des Isolierkon- j5 densatorteiles vergrößert, so daß seine Kapazität CSiN entsprechend erhöht wird. Andererseits ist der Wert ZT/ der pn-Übergangskapazität zwischen der n⁺-leitenden Schicht 24 und der ρ+-leitenden Schicht 25, die im Siliziumsubstrat 26 ausgebildet sind, der gleiche wie bei der Ausführungsform nach Fig.4A und 4B. Bei der Speicherzelle gemäß dieser zweiten Ausführungsform kann somit die gesamte Speicherkapazität CS erhöht werden, wobei die hohe Integrationsdichte beibehalten werden kann. Unter den gleichen Bedingungen wie bei 4. in Beispiel 1 hat die gesamte Speicherkapazität den Wert CS = 650 χ 10-⁴ pF/Bit.

Dabei bezeichnen die Bezugszeichen 204 und 205 eine Vorspannungselektrode aus polykristallinen! Si zur Isolierung des Bauelementes sowie einen Anschluß zum Anlegen des Erdpotentials.

Außerdem besteht die Gate-Elektrode 29 bei der Speicherzelle nach F i g. 5A aus der ersten Schicht aus polykristallinem Si, während die Elektroden 22 und 23 aus zweiten und dritten Schichten von polykristallinem Si hergestellt sind.

Beispiel 3

Fig.5A und 6B zeigen einen Schnitt einer dritten Ausführungsform der Speicherzelle eines MOS-RAM bzw. ein dazugehöriges Ersatzschaltbild.

Der Speicherkondensator der Speicherzelle dieser dritten Ausführungsform besteht aus drei Kondensatoren. Genauer gesagt, der erste Kondensator ist der Kondensator CSiN, der dadurch hergestellt wird, daß man den Isolierfilm 21, z.B. einen Nitrid- oder Aluminiumoxidfilm, sandwichartig zwischen der ersten polykristallinen Siliziumschicht 22 und der zweiten polykristallinen Siliziumschicht 23 anordnet. Der zweite Kondensator ist der Kondensator COX, der dadurch hergestellt wird, daß man einen Oxidfilm 28' sandwichartig zwischen der ersten polykristallinen Silizium-, schicht 22 und der η+ -leitenden Schicht 24 im Siliziumsubstrat 26 anordnet. Ferner ist der dritte Kondensator der Kondensator Cj, der durch den Übergang zwischen der η+ -leitenden Schichl 24 und der p + -leitendcn Schicht 25 gebildet wird, die im Siliziumsubstrat 26 ausgebildet sind. Diese drei Kondensatoren sind an derselben Stelle übereinander gestapelt, so daß auf der kleinen Fläche eine hohe Speicherkapazität CS erzielt werden kann. Der Wert der Speicherkapazität CS ist dabei 3,5- bis 4mal so groß wie der der herkömmlichen Speicherzelle nach Fig. 1, welche dieselbe Fläche hat, jedoch nur aus einem MlS-Kondensator besteht.

Das Bezugszeichen 206 bezeichnet dabei eine Leitung, über welche die Elektrode 22 aus polykristallinem Si an Erdpotential gelegt wird.

Beispiel 4

Die F i g. 7A und 7B zeigen einen Schnitt einer vierten Ausführungsform einer Speicherzelle eines MOS-RAM bzw. ein dazugehöriges Ersatzschaltbild.

Die Speicherzelle gemäß dieser vierten Ausführungsform hat einen Aufbau, der die höchste Speicherkapazität sämtlicher Ausführungsformen gewährleistet. Das wesentliche Merkmal, um diese Speicherzelle noch besser als die vorher beschriebenen zu machen, besteht darin, daß die im Siliziumsubstrat auszubildenden η + -ρ + -Übergänge in mehreren Stufen gestapelt werden, so daß die Summ£ der pn-Übergangskapazitäten zur Speicherkapazität CSbeitragen kann. Infolgedessen wird die Kapazität der Isolierschicht zur summierten Kapazität hinzuaddiert, so daß eine bemerkenswert hohe Speicherkapazität realisiert werden kann. Der Aufbau gemäß der vierten Ausführungsform kann bei sämtlichen oben beschriebenen Speicherzellen angewendet werden. Der in Fig.7A dargestellte Aufbau entspricht dem Fall, bei dem die Konstruktion der vierten Ausführungsform bei der Speicherzelle nach F i g. 6A Anwendung findet, so daß der Speicherkondensator CS aus mindestens fünf Kondensatoren besteht. Genauer gesagt: Der erste Kondensator ist der Kondensator CSiN, der dadurch hergestellt wird, daß man den Isolierfilm 21, z. B. den Nitrid- oder Aluminiumoxidfilm, sandwichartig zwischen der ersten polykristallinen Siliziumschicht 22 und der zweiten polykristallinen Siliziumschicht 23 anordnet. Der zweite Kondensator ist der Kondensator COX, der dadurch hergestellt wird, daß man den Oxidfilm 28' sandwichartig zwischen der ersten polykristallinen Siliziumschicht 22 und einer n⁺-leitenden Schicht 24a im Siliziumsubstrat 26 anordnet Der dritte Kondensator ist der pn-Obergangskondensator CjX zwischen der η+-leitenden Schicht 24a und einer ρ+-leitenden Schicht 25a. Der fünfte Kondensator ist ein pn-Übergangskondensator Cj 2 zwischen der ρ+-leitenden Schicht 25a und einer η+-leitenden Schicht 24b. Der fünfte Kondensator ist der Verarmungsschichtkondensator Cj3 zwischen der π+-leitenden Schicht 24b und einer ρ+-leitenden Schicht 25A>. Die Anzahl von Stufen des pn-Ubergangskondensators kann innerhalb des zulässigen Bereiches des Herstellungsverfahrens vergrößert werden. Die entsprechenden η+-leitenden Schichten sind über eine η+-leitende Schicht 24c mit großer Diffusionstiefe

verbunden, so daß sämtliche Verarmungsschichtkondensatoren parallel geschaltet sind. Infolgedessen kann die Speicherkapazität CS bei einer derartigen Konstruktion einen fünf- bis zehnmal so hohen Wert haben wie die herkömmliche Speicherzelle nach F i g. 1.

Beispiel 5

Der Aufbau der neuartigen Speicherzelle des MOS-RAM in der Ebene soll nachstehend näher erläutert werden, Fig.8 zeigt ein Ausführungsbeispiel der Speicherzelle mit Bezug auf die Speicherzelle nach F i g. 4A. Der Speicherkondensatorteil ist als schraffierter Bereich dargestellt, in welchem der Kondensator mit einem Isolator hoher Dielektrizitätskonstante und der pn-Übergangskondensator übereinander gestapelt angeordnet sind. Bei der hier beschriebenen Ausführungsform kann daher die Speicherkapazität der Speicherzelle vier- bis fünfmal so hoch sein, wie bei der herkömmlichen Speicherzelle, die nur aus dem M IS-Kondensator besteht und dabei die gleiche Fläche einnimmt, so daß der Betrieb des MOS-RAM hoher Kapazität stabilisiert werden kann.

Beispiel 6

Nachstehend soll ein Verfahren zur Herstellung der neuartigen Speicherzelle näher erläutert werden. Die Beschreibung bezieht sich dabei auf die Fälle, bei denen der im Siliziumsubstrat auszubildende η⁺-p⁺-Übergang eine oder mehrere Stufen aufweist. Die Fig. 9A bis 9G zeigen den Herstellungsprozeß der Speicherzelle, die gemäß F i g. 4A aufgebaut ist, wobei man eine Stufe eines n+-p+-Überganges hat. Ein niedrig dotiertes Siliziumsubstrat 30 mit einer Leitfähigkeit vom p-Typ wird mit einem lokalen Oxidationsverfahren oxidiert, n.m einen Feldoxidationsfilm 31 aus S1O2 mit einer Dicke von 0,5 bis 1 μΐη und eine Kanalsperrschicht 32 mit einer Leitfähigkeit vom p-Typ zu bilden (vgl. F i g. 9A). Dann wird ein Oxidfilm 33 aus S1O2 geringer Dicke von 30 bis 50 nm auf der Oberfläche des Siliziumsubstrats 30 ausgebildet. Danach wird der Oxidfilm 33 mit einem Fotoresistfilm 34 abgedeckt und Borionen B⁺ mit einer Konzentration vonl bis 3 χ 10^l2cm-² in das Siiiziumsubstrat 30 mit einer hohen Energie von 150 bis 400 keV implantiert, um auf diese Weise eine ρ+-leitende Schicht 35 zu bilden (vgl. F i g. 9B).

Nachdem dann der dünne Oxidfilm 33 aus S1O2 unter Verwendung des Fotoresistfilmes 34 als Maske geätzt worden ist, wird der Fotoresistfilm 34 entfernt und eine erste polykristalline Siliziumschicht 36, die mit einer η-leitenden Verunreinigung hoher Konzentration dotiert ist, mit einer Dicke von 0,1 bis 03 μπι aufgebracht. Dann wird ein isolierfilm hoher Dielektrizitätskonstante mit einer Dicke von 20 bis 50 nm, z. B. ein dünner Nitrid- oder AlummiumoxidfUm 38, auf das polykristalline Silizium aufgebracht. In diesem Falle diffundiert die η-leitende Verunreinigung im polykristallinen Silizium in das Siliziumsubstrat in dem Bereich, in dem das polykristalline Silizium 36 und das Siliziumsubstrat 30 direkt miteinander in Kontakt stehen und bildet somit eine n+-leitende Schicht 37 (vgL F i g. 9C).

Dann wird der Isolierfilm 38 und das polykristalline Sflizhim 36 gleichzeitig mit einem Plasmaätzverfahren geätzt (vgL Fig.9D). Danach wird eine zweite polykristalline Sflizhimschicht 39 mit einer hochdotierten η-leitenden Verunreinigung in einer Dicke von 0,2 bis 0,4 (im aufgebracht und ein Muster ausgebildet, um den Isolierfilm 38 mittels eines Fotoätzverfahrens

abzudecken (vgl. F i g. 9E).

Danach wird der dünne Oxidfilm 33 aus S1O2 entfernt und eine Oxidation bei einer Temperatur von 800 bis 1000⁰C vorgenommen, um einen dünnen Gate-Oxidfilm 40 aus S1O2 mit einer Dicke von 20 bis 50 nm zu bilden. Da in diesem Falle die zweite polykristalline Siliziumschicht mit der η-leitenden Verunreinigung hoch dotiert ist, wird ein dicker Oxidfilm 41 aus S1O2 mit einer Dicke von 100 bis 200 nm gebildet. Anschließend wird eine Gate-Elektrode 42 aus einer dritten polyKristallinen Siliziumschicht oder einem Metall hergestellt, wie z. B. aus Aluminium, Molybdän oder Wolfram. Die so hergestellte Gate-Elektrode 42 wird als Maske verwendet, um eine hoch dotierte η-leitende Schicht 43 in sich selbst ausrichtender Weise zu bilden (vgl. F i g. 9F).

Danach wird ein Phosphosilikatglasfilm oder PSG-FiIm 44 mit einer Dicke von 0,5 bis 1 μηι aufgebracht und ein Kontaktloch hergestellt. Zuletzt wird eine Aluminiumelektrode 45 ausgebildet (vgl. Fig.9G). Hierbei besteht der Grund, warum die Borionen B⁺ mit hoher Energie beim Verfahrensschritt gemäß F i g. 9B implantiert werden, in der Ausbildung einer hohen Übergangskapazität.

Wenn gemäß der Darstellung in F i g. 10 die Borionen in das Silizium mit einer hohen Energie von 300 bis 400 keV inplantiert werden und wenn eine Wärmebehandlung bei 1000⁰C für eine Dauer von ungefähr 20 min vorgenommen wird, so nimmt die Verunreinigungskonzentration ihren Spitzenwert in einem Tiefenbereich von ungefähr 0,6 μπι im Silizium ein, wie sich aus Kurve 101 in F i g. 10 ergibt.

Die so ausgebildete Übergangskapazität zwischen der ρ+-leitenden Schicht und der η+-leitenden Schicht, die in Kurve 103 der Verunreinigungskonzentration dargestellt ist, ist weniger abhängig von einer angelegten Spannung als die Übergangskapazität zwischen der ρ+-leitenden Schicht und der η+-leitenden Schicht, die ihren Maximalwert an der Siliziumoberfläche hat, wie es in Kurve 102 dargestellt ist, so daß sie einen hohen Wert auch bei angelegter Spannung haben kann. In F i g. 11 sind die Abhängigkeiten der Übergangskapazitäten, wie sie in den Kurven 101 und 102 in Fig. 10 dargestellt sind, in Abhängigkeit von der angelegten Spannung dargestellt und mit 111 bzw. 112 bezeichnet

Beispiel 7

F i g. 12A bis 12G zeigen das Verfahren zur Herstellung einer Speicherzelle, die mehrere Stufen von n⁺-p+-Übergängen sowie einen Aufbau nach Fig. 7A aufweist. Ein niedrig dotiertes, p-leitendes Siliziumsubstrat 46 wird mit einem Ionen-Implantationsverfahren oder einem Wärnicdiffüsior.svcrfahren an seiner Oberfläche mit einem η⁺-p+-Übergang versehen. In diesem Falle wird eine ρ+-leitende Schicht 47 aus Bor hergestellt, während eine η+-leitende Schicht in zwei Bereiche unterteilt wird, nämlich einen Bereich 48, der mit einer Verunreinigung mit einem niedrigen Diffusionskoeffizienten, wie z.B. Arsen oder Antimon, dotiert ist und einen Bereich 49, der mit einer Verunreinigung mit einem hohen Diffusionskoeffizienten, wie z.B. Phosphor, dotiert ist Danach wird ein dünner Oxidfilm 50 aus S1O2 mit einer Dicke von 10 bis 50 nm auf der Oberfläche des Siliziumsubstrats 46 ausgebildet und Borionen mit einer Konzentration von 10¹² bis 10^I3cm-² in der Oberfläche der n+-leitenden Schicht 48 unter Verwendung eines Fotoresistfümes 51 als Maske implantiert (vgL Fig. 12A).

Nachdem der Oxidfilm 50 und der Fotoresistfilm 51 dann von der Oberfläche des Siliziumsubstrats entfernt sind, läßt man eine p-leitende Siliziumschicht 53 geringer Verunreinigungskonzentration mit einer ähnlichen Verunreinigungskonzentration wie das Substrat auf der Oberfläche des Siliziumsubstrats mit einem Epitaxialverfahren aufwachsen, bis sie eine Dicke von ungefähr 1 μιη hat. In diesem Falle wird die in die Oberfläche der η+ -leitenden Schicht 48 implantierte Borverunreinigung auch zu der epitaxial aufgewachsenen, p-leitenden Schicht addiert und bildet somit eine ρ+ -leitende Schicht 54. Ferner wächst die η+ -leitende Schicht 49, die mit einer Verunreinigung mit hohem Diffusionskoeffizienten, wie z. B. Phosphor, dotiert ist, epitaxial in die p-leitende, epitaxial aufgewachsene Schicht hinein und bildet somit eine n+-leitende Schicht 55 mit einer hohen Diffusionstiefe (vgl. Fig.! 2B).

Danach werden ein Feldoxidfilm 56 aus S1O2 mit einer Dicke von 0,5 bis 1 μιη und eine p-leitende Kanalsperrschicht 57 durch lokale Oxidationsverfahren hergestellt. Anschließend wird ein dünner Oxidfilm 58 aus S1O2 mit einer Dicke von 20 bis 50 nm auf der Oberfläche der p-leitenden, epitaxial aufgewachsenen Schicht hergestellt und eine η-leitende Verunreinigung 60, wie z. B. Arsen durch Ionenimplantation mit einer Konzentration von 10ⁿ bis 10¹⁴Cm^-2 unter Verwendung einer η-leitenden Schicht 61 sowie unter Verwendung eines Fotoresistfilmes 59 als Maske eingebaut (vgl. F i g. 12C).

Danach wird eine erste polykristalline Siliziumschicht 62 mit einer Dicke von 0,1 bis 0,3 μιη aufgebracht und ein Isolierfilm 63 hoher Dielektrizitätskonstante mit einer Dicke von 20 bis 50 nm, wie z. B. ein Nitridfilm aus S13N4 oder ein Aluminiumoxidfilm aus AI2O3 darauf ausgebildet. Danach wird ein dünner Oxidfilm 64 auf S1O2 mit einer Dicke von 0,3 bis 0,5 μπι auf der Seite des polykristallinen Siliziums 62 durch ein Oxidationsverfahren ausgebildet (vgl. F i g. 12D).

Danach wird der dünne Oxidfilm 58 aus S1O2 lokal entfernt und eine zweite polykristaliine Siliziumschicht 65, die stark mit einer η-leitenden Verunreinigung dotiert ist, mit einer Dicke von 0,2 bis 0,3 μιη aufgebracht (vgl. F i g. 12E).

Nachdem der dünne Oxidfiim 58 dann entfernt worden ist, wird wiederum ein dünner Gate-Oxidfilm 66 aus S1O2 mit einer Dicke von 20 bis 50 nm ausgebildet. Auf der zweiten polykristallinen Siliziumschicht 65 wird andererseits ein dicker Oxidfiim 67 aus S1O2 mit einer Dicke von 100 bis 200 nm ausgebildet. Dann wird eine Gate-Elektrode 68 mit der dritten polykristallinen Siliziumschicht oder einem Metall, wie z. B. Alumini um, Molybdän oder Wolfram, hergestellt Die so hergestellte Gate-Elektrode 68 wird als Maske verwendet, um eine hoch dotierte, n-leker.de Schicht 69 in sich selbst ausrichtender Weise herzustellen (vgl. Fig. 12F). Dann wird ein Phosphosilikatglasfilin oder PSG-FiIm 70 mit einer Dicke von 0,5 bis 1 μιη aufgebracht und ein Kontaktloch hergestellt. Zuletzt wird eine Aluminiumelektrode 71 gemäß F i g. 12G hergestellt.

Gemäß der Erfindung wird in der oben beschriebenen Weise ein dynamischer Speicher mit einer hohen Integra'ionsdichte und einer großen Speicherkapazität hergestellt, so daß der MCS-RAM mit großer Kapazität stabil betrieben werden kann.

Eine Speicherzelle mit einer großen Speicherkapazität kann unter Verwendung des erfindungsgemäßen Aufbaus hergestellt werden. Um die Signalspannung zu erhöhen, ist es jedoch erforderlich, die Streukapazitäten der Datenleitung zu verringern.

Beispiel 8

Der Aufbau gemäß Fig. 13 ist so gewählt, daß eine Konstruktion zur Verringerung der Kapazität der Datenleistung zu der bislang beschriebenen erfindungsgemäßen Konstruktion hinzugefügt wird. Bei der MOS-RAM-Speicherzelle nach Fig. 4A wird ein Kontaktloch, das in einer ersten PSG-Schicht 72 ausgebildet ist, mit polykristallinem Si oder Al bedeckt, was in F i g. 13 mit dem Bezugszeichen 73 angedeutet ist. Danach wird ein zweiter PSG-FiIm 74 aufgebracht, dir eine Dicke von 0,5 bis 1 μιη besitzt. Dann wird wiederum ein Kontaktloch geöffnet und eine Datenieitung 75 aus Al hergestellt. Unter Verwendung des hier beschriebenen Aufbaus kann der PSG-FiIm unterhalb der Al-Leitung 75 doppell so dick wie bei der herkömmlichen Konstruktion gemacht werden, so daß die Streukapazität der Al-Leitung dementsprechend auf die Hälfte verringert werden kann. Infolgedessen kann die Signalspannung von der Speicherzelle durch Erhöhung der Speicherkapazität und Verringerung der Kapazität der Datenleitung weiter erhöht werden.

Der neuartige Halbleiterspeicher weist eine Speicherzelle auf, die auf einem p-leitenden Halbleitersubstrat ausgebildet ist und einen Feldeffekttransistor mit isolierter Steuerelektrode und einen Speicherkondensator aufweist. Der Speicherkondensator weist dabei einen Isolierkondensator mit einer auf dem Substrat angeordneten ersten Elektrode, mit einem auf der ersten Elektrode angeordneten Film aus S13N4 und mit einer auf dem S13N4 angeordneten zweiten Elektrode, sowie einen pn-Übergangskondensator mit einem ersten η-leitenden Verunreinigungsbereich zur Ausbildung des Source- oder Drain-Anschlusses des Feldeffekttransistors mit isolierter Steuerelektrode und einem zweiten p-leitenden Verunreinigungsbereich auf, der in Kontakt mit dem ersten Verunreinigungsbereich angeordnet ist und eine höhere Verunreinigungskonzenirüüüii als das Substrat besitzt.

Hierzu"^Blatt Zeichnungen

Claims

Patentansprüche:

1. Halbleiterspeicher, mit einer Speicherzelle, die auf einem Halbleitersubstrat von einem ersten Leitfähigkeitstyp angeordnet ist und einen Feldeffekttransistor mit isolierter Steuerelektrode sowie einen Speicherkondensator aufweist, dadurch gekennzeichnet, daß der Speicherkondensator einen Isolierkondensator mit einer auf dem Substrat angeordneten ersten Elektrode, mit einem auf der ersten Elektrode angeordneten Isolierfilm zur Bildung eines Dielektrikums und mit einer auf dem Isolierfilm angeordneten zweiten Elektrode, sowie einen pn-Obergangskondensator mit einem ersten Verunreinigungsbereich von einem zweiten Leitfähigkeitstyp zur Bildung des Source- oder Drain-Anschlusses des Feldeffekttransistors mit isolierter Steuerelektrode und mit einem /.weiten Verunreinigungsbereich vom ersten Leitfähigkeitstyp aufweist, der in Kontakt mit dem ersten Verunreinigungsbereich angeordnet ist und eine höhere Verunreinigungskonzentration als das Substrat aufweist

2. Speicher nach Anspruch 1, dadurch gekennzeichnet, daß die erste Elektrode des Isolierkondensators auf dem ersten Verunreinigungsbereich des pn-Übergangskondensators angeordnet ist

3. Speicher nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die zweite Elektrode des Isolierkondensators an Erdpotential oder ein Gleichspannungs-Vorspannungspotential angelegt ist

4. Speicher nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet daß die erste Elektrode des Isolierkondensators auf dem ersten Verunreinigungsbereich des pn-Übergangskondensators durch den Isolierfilm angeordnet ist während die zweite Elektrode des Isolierkondensators an den ersten Verunreinigungsbereich angeschlossen ist.

5. Speicher nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die erste Elektrode des Isolierkondensators an Erdpotential angeschlossen ist

6. Speicher nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der Isolierfilm zur Bildung des Dielektrikunis des Isolierkondensators als Siliziumnitridfilm oder Aluminiumoxidfilm ausgebildet ist.

7. Speicher nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die ersten und zweiten Elektroden des Isolierkondensators aus einer polykristallinen Siliziumschicht ausgebildet sind.

8. Speicher nach Anspruch 7, dadurch gekennzeichnet, daß die Gate-Elektrode des Feldeffekttransistors mit isolierter Steuerelektrode aus polykristallinem Silizium besteht.