DE3543937A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung

Info

Publication number
DE3543937A1
DE3543937A1 DE19853543937 DE3543937A DE3543937A1 DE 3543937 A1 DE3543937 A1 DE 3543937A1 DE 19853543937 DE19853543937 DE 19853543937 DE 3543937 A DE3543937 A DE 3543937A DE 3543937 A1 DE3543937 A1 DE 3543937A1
Authority
DE
Germany
Prior art keywords
insulating layer
semiconductor substrate
layer
trench
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19853543937
Other languages
English (en)
Other versions
DE3543937C2 (de
Inventor
Shizuo Yokohama Kanagawa Sawada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of DE3543937A1 publication Critical patent/DE3543937A1/de
Application granted granted Critical
Publication of DE3543937C2 publication Critical patent/DE3543937C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H01L29/945—Trench capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Description

  • Halbleitervorrichtung
  • Die Erfindung betrifft eine Halbleitervorrichtung und insbesondere einen dynamischen Speicher mit wahlfreiem Zugriff, der auch als Schreib- und Lesespeicher bezeichnet wird (im folgenden dynamischer RAM bezeichnet, der eine Speicherzellenkapazität aufweist.
  • Da die Integrationsniveaus in den dynamischen RAMs im Zuge der Entwicklung in Richtung auf höhere Niveaus ausgerichtet sind und gehen, wurde die Speicherfläche der dynamischen RAM-Zelle kleiner und kleiner. Wenn ein Alpha-Partikel die Oberfläche des Speichersubstrats durchdringt, kann es genug Elektronenlochpaare in der Nähe eines Speicherknotenpunktes schaffen, um einen zufälligen einzigen Bitfehler (d.h. Softfehler) hervorzurufen. Diese Fehler werden durch einen wesentlichen Verlust der gespeicherten Ladung in der Speicherkapazität des Speichers der Halbleitervorrichtung hervorgerufen. Daher ist als Wert für die Speicherkapazität des Speichers an der untersten Seite ein Wert von 50 bis 60 fF (Femto-Farad = 10-15F)Wert notwendig, um den Softfehler durch die Alpha-Partikel zu verhindern.
  • Um dieses Problem zu verhindern, kann in vermehrtem Maße die Speicherkapazität des Speichers erhöht werden, und zwar durch Bildung eines Grabens in einem Halbleitersubstrat, wie in Fig. 1 zu sehen ist.
  • Wie in Fig. 1 gezeigt, trennt eine Feldisolierschicht 2 Speicherzellen und ist zusammengesetzt aus SiO2, die auf einem Halbleitersubstrat 1, zum Beispiel einem p-Typ Si-Substrat, vorgesehen ist. Eine Gateelektrode 4 ist auf einer Speicherzellenregion des Halbleitersubstrates 1 vorgesehen, das durch eine Feldisolierschicht 2 umgeben ist, wobei eine Gateisolierschicht 3 aus SiO2 zwischen ihnen vorgesehen ist. Eine N +-Typ Störstellenregion 7 und 8 für eine Quelle und eine Senke sind auf einer Oberfläche des Halbleitersubstrates 1 und benachbart zur Gateelektrode 4 ausgebildet. Ein Graben 9 ist in einem Teil der Speicherzellenregion vorgesehen. Eine Kondensator-Gateisolierschicht 5 ist auf einem Teil der Halbleitersubstratoberfläche ausgebildet, einschließlich einer inneren Oberfläche des Grabens 9. Eine Kondensator-Gateelektrode 6 ist auf der Kondensator-Gateisolierschicht 5 vorgesehen. Diese Kondensator-Gateelektrode 6 ist auf der Feldisolierschicht 2 über viele Speicherzellen hin ausgedehnt. Im dynamischen RAM gemäß Fig. 1 kann die Speicherzellenkapazität beachtlich vergrößert sein, weil die innere Oberfläche des Grabens als ein Teil des Speicherzellenkondensators verwendet wird.
  • Es ist vorzuziehen, die Tiefe des Grabens zu vergrößern, um die Integration des dynamischen RAM zu verstärken, um die Speicherkapazität des Speichers auf einem Standardniveau zu halten und um Softfehler zu verhindern. Wenn z.B.
  • die Quadratfläche des Grabenöffnungsbereiches A (Mikron) x A (Mikron) ist und die Tiefe des Grabens H (Mikron) ist, wird das Oberflächengebiet des Grabens 4AH + A2 (Mikron2) Wenn in diesem Falle die Speicherkapazität pro Graben sich nicht ändert und die Grabenöffnungsfläche abnimmt, nimmt die Tiefe des Grabens für eine hohe Integration zu.
  • Wenn aber die Tiefe des Grabens vergrößert wird, ist es sehr schwierig, einen dynamischen RAM im Wege der Massenproduktionstechnik zu erzeugen, weil es Probleme beim Reinigen des inneren Teils des Grabens und ähnlichem gibt.
  • Auf der anderen Seite wird behauptet, daß die Speicherkapazität in bezug auf die Standardspeicherkapazität verbessert werden kann, und zwar durch Dünnermachen der Kondensator-Gateisolierschicht.
  • Jedoch darf die Dicke der Kondensator-Gateisolierschicht nicht dünner gemacht werden und weist eine untere Grenze auf, um somit nicht die Leckcharakteristik des Tunnelstromes und ähnlichen zu verschlechtern, der von der elektrischen Feldkonzentration an der Kante des Grabens abhängt.
  • Eine Aufgabe dieser Erfindung ist es, eine Halbleitervorrichtung zur Verhinderung von Softfehlern aufgrund der Alpha-Partikel und ähnlichem zu schaffen.
  • Eine weitere Aufgabe der Erfindung ist es, eine Halbleitervorrichtung zu schaffen, die eine hohe Komponentendichte erlaubt.
  • Eine weitere Aufgabe dieser Erfindung ist es, eine Halbleitervorrichtung zu schaffen, die höher in der Zuverlässigkeit und in der Gestaltungsflexibilität ist.
  • Gemäß der Erfindung ist eine Halbleitervorrichtung vorge- sehen, die auf einem Halbleitersubstrat eines ersten Leitfähigkeitstyps ausgebildet ist, umfassend: a) eine Feldisolierschicht ist auf der Oberfläche des Halbleitersubstrats ausgebildet; b) eine Schalteinrichtung ist durch die Feldisolierschicht umgeben und enthält: eine Gateisolierschicht, die auf dem Halbleitersubstrat ausgebildet ist, eine Gateelektrode, die auf der Gateisolierschicht vorhanden ist, und Störstellenregionen eines zweiten Leitfähigkeitstyps, die auf der Oberfläche des Halbleitersubstrats ausgebildet sind und der Gateelektrode gegenüberliegen; gekennzeichnet durch c) einen Kondensator, enthaltend: einen Graben, der in der Feldisolierschicht und dem Halbleitersubstrat unterhalb der Feldisolierschicht ausgebildet ist, eine Isolierschicht, die auf der Oberfläche des Halbleitersubstrats im Graben ausgebildet ist, eine erste Elektrode, die auf der Isolierschicht ausgebildet ist, eine Kondensator-Gateisolierschicht, die auf der ersten Elektrode ausgebildet ist, und eine zweite Elektrode, die auf der Kondensator-Gateisolierschicht vorhanden ist, wobei die erste oder zweite Elektrode mit einer vorgegebenen Spannung verbunden ist, während die andere mit einer der Störstellenregionen verbunden ist.
  • Gemäß einer anderen erfindungsgemäßen Lösung ist ein Verfahren zur Herstellung einer Halbleitervorrichtung mit einem Halbleitersubstrat vorgesehen, umfassend die Schritte: a) Bildung einer Feldisolierschicht auf der Oberfläche des Halbleitersubstrats durch selektive Oxidation, b) Bildung einer Gateisolierschicht auf der Oberfläche des Halbleitersubstrats und umgeben durch die Feldisolierschicht, c) Schaffung einer ersten polykristallinen Siliziumschicht auf der Gateisolierschicht, um eine Transfer-oder Übertragungsgateelektrode zu bilden, d) lonenimplantierung von einer Störstelle in das Substrat benachbart zur Gateisolierschicht, um beabstandete N -Diffusionsregionen in dem Substrat zu bilden, e) Bildung einer thermischen Oxidationsschicht auf der Oberfläche des Halbleitersubstrats und der Übertragungsgateelektrode, gekennzeichnet durch f) Ätzung eines Grabens in der Feldisolierschicht und dem Halbleitersubstrat unterhalb der Feldisolierschicht, g) Bildung einer Oxidationsschicht auf einer freigelegten Oberfläche des Halbleitersubstrats innerhalb des Grabens, h) Aufbringung einer zweiten polykristallinen Siliziumschicht auf der gesamten Oberfläche der Feldisolierschicht, i) Photoätzen eines Teils der zweiten polykristallinen Siliziumschicht innerhalb des Grabens, so daß die zweite polykristalline Siliziumschicht innerhalb des Grabens liegt, jedoch nicht den Graben füllt, j) Bildung einer Kondensator-Gateisolierschicht auf der Oberfläche der zweiten polykristallinen Siliziumschicht, einschließlich der Oberfläche innerhalb des Grabens, k) Öffnen bzw. Bildung eines ersten Loches in der Oxidationsschicht und Freilegung einer der N + -Diffusionsregionen, 1) Ablagerung einer dritten polykristallinen Siliziumschicht und Bemusterung der dritten polykristallinen Siliziumschicht, um die N -Diffusionsregion zu kontaktieren, welche durch die Öffnung oder das Loch freigelegt ist, und um die Kondensator-Gateisolierschicht und den Graben zu bedecken, m) Bildung einer zweiten Oxidationsschicht, n) Öffnen oder Bildung einer zweiten Öffnung oder Loch durch die zweite Oxidationsschicht und Freilegung der anderen N -Diffusionsregion, und o) Schaffung oder Bildung einer Aluminiumelektrode in Kontaktberührung mit der anderen N + -Diffusionsregion durch das zweite Loch oder Öffnung.
  • Ausführungsbeispiele der Erfindung werden nun im Wege eines Beispieles unter Bezugnahme auf die beigefügten Zeichnungen beschrieben. Es zeigen Fig. 1 eine Querschnittsansicht einer konventionellen Halbleitervorrichtung, Fig. 2 bis 7 Querschnittsansichten der Herstellung, um ein erstes Ausführungsbeispiel einer Halbleitervorrichtung für ein dynamisches RAM in Obereinstimmung mit der Erfindung zu schaffen, Fig. 8 eine Draufsicht des ersten Ausführungsbeispieles von Fig. 7, Fig. 9 eine äquivalente Schaltung des ersten Ausführungsbeispieles gemäß den Fig. 7 und 8, Fig. 10 eine vergrößerte Querschnittsansicht zur Veranschaulichung des ersten Ausführungsbeispieles, Fig. 11 eine vergrößerte Draufsicht zur Veranschaulichung und Erklärung des ersten Ausführungsbeispieles, Fig. 12 eine Querschnittsansicht für ein zweites Ausführungsbeispiel der Halbleitervorrichtung nach der Erfindung.
  • Die Erfindung wird nun im Detail anhand der beiden Ausführungsbeispiele beschrieben.
  • Das erste Ausführungsbeispiel der Halbleitervorrichtung nach der Erfindung ist in den Fig. 2 bis 7 sowie 8 dargestellt. Die Fig. 2 bis 7 sind Querschnittsansichten, die die einzelnen Herstellungsschritte zeigen. Fig. 7 ist eine Querschnittsansicht längs der Linie F-Ff von Fig. 8.
  • Zunächst wird wie in Fig. 2 gezeigt, eine Feldisolierschicht 12 auf eine Oberfläche eines Halbleitersubstrats 11 z.B. eines P-Typ Siliziumsubstrats durch ein selektives Oxidationsverfahren gebildet. Als nächstes wird eine Gateisolierschicht 13 eines Transfer- oder Übertragungstransistors auf der Oberfläche einer Speicherzellenregion des Halbleitersubstrats 11 gebildet, das durch die Feldisolierschicht 12 umgeben ist. Eine erste polykristalline Silizium- schicht 14, welche als Übertragungsgateelektrode verwendet werden wird, wird auf der gesamten Oberfläche des Halbleitersubstrats abgelagert bzw. aufgebracht. Wie in Fig. 3 gezeigt, wird eine Ubertragungsgateelektrode 15 (Wortleitung) durch Bemusterung der ersten polykristallinen Siliziumschicht 14 im Wege eines Photoätzverfahrens + geschaffen. Als nächstes werden N -Diffusionsregionen 16, 17 durch Ionenimplantation einer Verunreinigung oder Störstelle, z.B. Phosphor, gebildet, nachdem die Gateisolierschicht 13 durch Verwendung der Ubertragungsgateelektrode 15 als Maske geätzt ist. Eine thermische Oxidationsschicht 18 wird auf der Oberfläche des freigelegten Halbleitersubstrats 11 und der Übertragungsgateelektrode 15 gebildet.
  • Wie in Fig. 4 gezeigt, wird ein Teil der Feldisolierschicht 12 selektiv durch das Photoätzverfahren geätzt. Ein Teil des Halbleitersubstrates 11 unter der Feldisolierschicht 12 wird durch das gleiche Verfahren geätzt. Ein Graben 19 wird durch diesen Ätzprozess gebildet. Als nächstes wird wie in Fig. 5 gezeigt eine thermische Oxidationsschicht 20, deren Dicke ungefähr 500 Angström (5 x 10 8 m) beträgt, auf der freigelegten Oberfläche des Halbleitersubstrats 11 in einem inneren Bereich oder Teil des Grabens 19 durch thermische Oxidation gebildet. Als nächstes wird eine zweite polykristalline Siliziumschicht 21 auf der gesamten Oberfläche abgelagert und ein Teil der zweiten polykristallinen Siliziumschicht 21 wird durch das Photoätzverfahren selektiv geätzt. Aufgrund dieses Ätzprozesses wird ein Teil der zweiten polykristallinen Siliziumschicht 21 im inneren Teil des Grabens 19 eingelagert bzw. vergraben, um die Feldisolierschicht 12 und die thermische Oxidationsschicht 20 zu erzielen. Der andere Teil der Schicht 21 wird auf der Feldisolierschicht 12 gebildet und bildet eine Gateelektrode 21 einer Zellenplatte, welche auf vielen Speicherzellen weit bzw. in breitem Maße aufgebracht ist. Als nächstes wird eine Kondensator-Gateisolierschicht 22 auf der Oberfläche der Gateelektrode 21 der Zellenplatte durch thermische Oxidation aufgebracht.
  • Wie in Fig. 6 gezeigt, wird ein Öffnungsbereich 23 durch Öffnen der thermischen Oxidationsschicht 18 auf der N -Typ Diffusionsregion 17 gebildet, und zwar unter Verwendung des Photoätzverfahrens. Eine dritte polykristalline Siliziumschicht wird auf der gesamten Oberfläche aufgebracht. Eine Kondensator-Gateelektrode 24 wird durch Bemusterung der dritten polykristallinen Siliziumschicht gebildet. Diese Kondensator-Gateelektrode 24 ist auf der Gateelektrode 21 der Zellenplatte vorgesehen, um so die Kondensator-Gateisolierschicht 22 zu überdecken. Sie ist mit der N -Typ Diffusionsregion 17 verbunden.
  • Wie in den Fig. 7 und 8 gezeigt, wird eine chemische Aufdampfung (im folgenden CVD-Oxidschicht 25) auf der gesamten Oberfläche abgelagert bzw. aufgebracht. Eine Kontaktöffnung 26 wird auf der N -Typ Diffusionsregion 16 zur Verbindung einer Bitleitung gebildet. Als nächstes wird eine Aluminiumschicht durch Aufdampfung aufgebracht und eine Aluminiumelektrode 27 für die Bitleitung bemustert. Das dynamische RAM wird durch den vorerwähnten Prozeß hergestellt. Die A1-Elektrode 27 (Bitleitung) ist in Fig. 8 weggelassen.
  • Wie in den Fig. 7 und 8 gezeigt, wird der Kondensatorbereich der Speicherzelle des dynamischen RAM gebildet durch die Gateelektrode 21 der Zellenplatte, wobei die Gateelektrode 21 in einem inneren Teil des Grabens 19 längs der Feldisolierschicht 12 und der thermischen Isolierschicht 20 eingebettet ist, die in dem Halbleitersubstrat 11 unter der Isolierschicht ausgebildet ist, durch die Kondensator-Gateisolierschicht 22, die auf der Oberfläche der Gateelektrode 21 der Zellenplatte ausgebildet ist und durch die Kondensator-Gateelektrode 24, die auf der Kondensator-Gateisolierschicht 22 ausgebildet ist und mit einem Teil des Substrates 11 verbunden ist (N+-Typ Diffusionsregion 17 des Ausführungsbeispiels).
  • Fig. 9 zeigt eine äquivalente Schaltung der ersten Ausführungsform, wie sie in den Fig. 7 und 8 dargestellt ist.
  • Wie in Fig. 9 gezeigt, ist der Kondensator CA ein Kondensator, der zwischen dem P-Typ Siliziumsubstrat 11 und der N -Typ Diffusionsregion 17 gebildet ist. Der Kondensator CB ist ein Kondensator, der zwischen der Gateelektrode 21 der Zellenplatte und der N -Typ Diffusionsregion 17 gebildet ist. Der Kondensator CC ist ein Kondensator, der zwischen der Kondensator-Gateelektrode 24 und der Gateelektrode 21 der Zellenplattejeweis gebildet ist. Die Gateelektrode 21 der Zellenplatte ist mit einer Standardspannung, z.B. 0,5 V, verbunden.
  • Im vorerwähnten dynamischen RAM wird das Oberflächengebiet des effektiven Kondensators erhöht durch Verwendung der Form des Grabens 19, welcher in der Feldisolierschicht 12 und dem Halbleitersubstrat 11 unter der Feldisolierschicht gebildet ist. Ein Hauptteil des Kondensatorbereiches ist durch die Isolierschicht (die Feldisolierschicht 12, die thermische Isolierschicht 20 und die CVD-Oxidschicht 25) umgeben. Daher wird die Wirkung der Minoritätsträger, die durch Alpha-Partikel und ähnliches im Substrat 11 erzeugt werden, verringert. Die Stand- oder Stationärcharakteristik für den Softfehler ist hoch. Als Ergebnis braucht der Wert der Kapazität des Kondensators nur durch Berücksichtigung der Grenze des Abtastverstärkers und ähnlichem bestimmt zu werden. Die Kapazität des Kondensators kann klein sein.
  • Folglich kann die Informationsdichte durch Verringerung des Oberflächengebietes des Kondensators erhöht werden.
  • Die Leckcharakteristik kann durch Dickermachen der Dicke der Kondensator-Gateelektrode 22 verbessert werden.
  • Wenn zum Beispiel die Größe einer Speicherzelle 2 (Mikron) x 5 (Mikron) ist, beträgt das Oberflächengebiet des Kondensators einer Speicherzelle nach dem Stand der Technik ungefähr 5,5 (Mikron2). Wenn die Dicke der Kondensator-Gateisolisierschicht 100 (Angström) ist, beträgt die Speicherkapazität 19 (fF). Die Grenze bzw. der Spielraum des Abtastverstärkers braucht sich hierbei nicht ausreichend zu halten. Wenn jedoch im ersten Ausführungsbeispiel nach den Fig. 10 und 11 die Öffnungsweite W 0,75 (Mikron) ist, die Öffnungsfläche der Kondensator-Gateelektrode 0,75 (Mikron) x 0,75 (Mikron) ist, die Tiefe D 3 (Mikron) ist, die Dicke der Feldisolierschicht 400 Angström (4 x 10 8 m) ist, die Dicke der thermischen Oxidationsschicht 20 500 Angström (5 x 10 m) ist und die Dicke der Gateelektrode 21 der Zellenplatte 0,2 (Mikron) ist, beträgt die Flächenzuwachsrate der Graben-Kondensatorseitenwand 0,75 (Mikron) x 3 (Mikron) x 4 = 9 (Mikron2). Das gesamte Oberflächengebiet des Graben-Kondensators beträgt 14,5 (Mikron2) (sh. Fig. 10 und 11). Die Kapazität des Speichers nimmt auf 50 (fF) zu und die Grenze bzw. der Spielraum des Abtastverstärkers kann ausreichend vergrößert werden.
  • Die vorliegende Erfindung ist nicht auf das beschriebene erste Ausführungsbeispiel beschränkt. Es ist ohne weiteres möglich, die Erfindung durch andere Modifikationen auszugestalten. Zum Beispiel können eine Isolierschicht aus Siliziumnitrat oder die Doppelschicht der SiO2-Schicht und eine SiN-Schicht in der Kondensator-Gateisolierschicht 22 anstelle der thermischen Oxidationsschicht verwendet werden. Durch Ersetzen des Isoliermaterials kann die Dicke dieser Schicht gering sein, während die Kapazität groß sein kann.
  • Im vorerwähnten dynamischen RAM nimmt der gegenseitige Effekt zwischen angrenzenden Kondensatoren ab, weil die gegenseitigen Kondensatoren das Substrat gegen das frühere dynamische RAM stört. Das Muster des dynamischen RAM kann nur durch Beachtung der Grenze des Fabrikationsprozesses gestaltet werden. Es ist möglich, eine hohe Informationsdichte für eine gewünschte hohe Niveau integration zu bewerkstelligen.
  • Außerdem kann die Kapazität des Kondensators erhöht werden in Abhängigkeit von der Tiefe des Grabens 19, und zwar durch Vergrößerung der Tiefe des Grabens 19 ausgebildet im Substrat 11 unter der Feldisolierschicht 12. Als Ergebnis kann die Wirkung der Verbesserung der Leckcharakteristik derart sein, daß eine höhere Zunahme der Informationsdichte aufgrund der Abnahme des Oberflächengebietes des Kondenstors gestattet wird aufgrund des oben erwähnten bzw. beschriebenen Verfahrens oder durch Dickermachen der Dicke der Kondensator-Gateelektrode 22.
  • Im vorbeschriebenen Ausführungsbeispiel wird die Übertragungsgateelektrode (Wortleitung) 15 durch die erste Schicht des polykristallinen Siliziums gebildet, die Gateelektrode 21 der Zellenplatte durch die zweite Schicht des polykristallinen Silizium gebildet und die Kondensator-Gateelektrode 24 durch die dritte polykristalline Siliziumschicht gebildet. Jedoch kann die Gateelektrode der Zellenplatte durch die erste polykristalline Siliziumschicht gebildet werden. Die Kondensator-Gateelektrode kann durch die zweite polykristalline Siliziumschicht gebildet werden. Die Übertragungsgateelektrode kann durch die dritte polykristalline Siliziumschicht gebildet werden.
  • Darüber hinaus wird im oben beschriebenen Ausführungsbeispiel die polykristalline Siliziumschicht 21 unter der Kondensator-Gateisolationsschicht als Gateelektrode der Zellenplatte verwendet. Die polykristalline Siliziumschicht 24 auf der Kondensator-Gateisolierschicht wird als Kondensator-Gateelektrode verwendet. Wie in Fig. 12 gezeigt, kann jedoch die polykristalline Siliziumschicht 21 unter der Kondensator-Gateisolierschicht als Kondensator-Gateelektrode verwendet werden. Die obere polykristalline Siliziumschicht 24 kann als Gateelektrode der Zellenplatte verwendet werden.
  • Entsprechend der oben beschriebenen Halbleitervorrichtung wird die Stand- oder Stationärcharakteristik für den Softfehler hoch, weil der Hauptteil des Kondensatorbereiches durch die Isolierschicht umgeben ist Der Alterungseffekt ist gering, weil das Halbleitersubstrat sich nicht zwischen den benachbarten Kondensatoren befindet. Die Informationsdichte kann erhöht oder vergrößert werden, weil die Prozeßgrenze bzw. der Prozeßbereich zumindest in Betracht gezogen ist.
  • Außerdem kann die Kapazität des Kondensators in Abhängigkeit mit der Grabentiefe vergrößert werden, weil die Grabentiefe, die in das Substrat unter der Feldisolierschicht reicht, vergrößert werden kann.

Claims (5)

  1. Halbleitervorrichtung PATENTANSPRÜCHE: Hai Halbleitervorrichtung, die auf einem Halbleitersubstrat (11) eines ersten Leitfähigkeitstyps gebildet ist, umfassend: a) eine Feldisolierschicht (12), die auf einer Oberfläche des Halbleitersubstrats (11) gebildet ist; b) eine Schalteinrichtung, welche durch die Feldisolierschicht (12) umgeben ist und folgende Merkmale aufweist: eine Gateisolierschicht (13), ausgebildet auf dem Halbleitersubstrat (11), eine Gateelektrode (15), ausgebildet auf der Gateisolierschicht (13), und Störstellenregionen (16, 17) eines zweiten Leitfähigkeitstyps, ausgebildet auf der Oberfläche des Halbleitersubstrats (11) und benachbart zu der Gateelektrode (15), g e k e n n z e i c h n e t durch c) einen Kondensator mit: einem Graben (19), ausgebildet in der Feldisolierschicht (12) und dem Halbleitersubstrat (11) unterhalb der Feldisolierschicht (12), eine Isolierschicht (20), ausgebildet auf der Oberfläche des Halbleitersubstrats (11) in dem Graben, einer ersten Elektrode (21), ausgebildet auf der Isolierschicht (20), eine Kondensator-Gateisolierschicht (22), ausgebildet auf der ersten Elektrode (21), und eine zweite Elektrode (24), ausgebildet auf der Kondensator-Gateisolierschicht (22), wobei die erste oder zweite Elektrode (21, 24) mit einer vorbestimmten Spannung verbunden ist und wobei die andere mit einer der Störstellenregionen (16, 17) verbunden ist.
  2. 2. Halbleitervorrichtung nach Anspruch 1, dadurch g e k e n n z e i c h n e t , daß der Kondensator mehr als einen Graben aufweist.
  3. 3. Halbleitervorrichtung nach Anspruch 1, dadurch g e k e n n z e i c h n e t , daß die erste Elektrode (21) an die Störstellenregion (17) angeschlossen ist (Fig. 12).
  4. 4. Halbleitervorrichtung nach Anspruch 1, dadurch g e k e n n z e i c h n e t , daß die zweite Elektrode (24) an die Störstellenregion (17) angeschlossen ist (Fig. 7).
  5. 5. Verfahren zur Herstellung einer Halbleitervorrichtung mit einem Halbleitersubstrat (11) , umfassend die Schritte: a) Bildung einer Feldisolierschicht (12) auf der Oberfläche des Halbleitersubstrats (11) durch selektive Oxidation, b) Bildung einer Gateisolierschicht (13) auf der Oberfläche des Halbleitersubstrats und umgeben durch die Feldisolierschicht, c) Schaffung einer ersten polykristallinen Siliziumschicht (14) auf der Gateisolierschicht, um eine Transfer- oder Ubertragungs-Gateelektrode (15) zu bilden, d) Ionenimplantierung einer Störstelle im Substrat benachbart zur Gateisolierschicht, um beabstandete N -Diffusionsregionen (16, 17) im Substrat zu bilden, e) Bildung einer thermischen Oxidationsschicht (18) auf der Oberfläche des Halbleitersubstrats und der Übertragungs-Gateelektrode, g e k e n n z e i c h n e t durch f) Ätzen eines Grabens (19) in der Feldisolationsschicht (12) und dem Halbleitersubstrat (11) unterhalb der Feldisolierschicht (12), g) Bildung einer Oxidationsschicht (20) auf einer freigelegten Oberfläche des Halbleitersubstrats (11) innerhalb des Grabens (19), h) Aufbringung einer zweiten polykristallinen Siliziumschicht (21) auf der gesamten Oberfläche der Feldisolierschicht (12), i) Photoätzen eines Teils der zweiten polykristallinen Siliziumschicht (21) innerhalb des Grabens, so daß die zweite polykristalline Siliziumschicht (21) innerhalb des Grabens (19) liegt, jedoch den Graben nicht füllt, j) Bildung einer Kondensator-Gateisolierschicht (22) auf der Oberfläche der zweiten polykristallinen Siliziumschicht (21) einschließlich der Oberfläche innerhalb des Grabens, k) Bildung einer ersten Öffnung bzw. Ausnehmung (23) in der Oxidationsschicht (18) und Freilegung einer der N -Diffusionsregionen (16, 17), 1) Aufbringung einer dritten polykristallinen Siliziumschicht (24) und Bemusterung der dritten polykristallinen Siliziumschicht (24), um die N -Diffusionsregion zu kontaktieren, welche durch die Öffnung oder Ausnehmung (23) freigelegt ist und um die Kondensator-Gateisolationsschicht (22) und den Graben (19) zu überdecken, m) Bildung einer zweiten Oxidationsschicht (25), n) Bildung einer zweiten Öffnung bzw. Ausnehmung (26) durch die zweite Oxidationsschicht und Freilegen der anderen Nf-Diffusionsreion, und o) Schaffung einer Aluminiumelektrode (27) in Kontaktberührung mit der anderen N -Diffusionsregion durch die zweite Ausnehmung oder Öffnung (26).
DE19853543937 1984-12-12 1985-12-12 Halbleitervorrichtung Granted DE3543937A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59262207A JPS61140168A (ja) 1984-12-12 1984-12-12 半導体記憶装置

Publications (2)

Publication Number Publication Date
DE3543937A1 true DE3543937A1 (de) 1986-06-12
DE3543937C2 DE3543937C2 (de) 1989-05-24

Family

ID=17372561

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19853543937 Granted DE3543937A1 (de) 1984-12-12 1985-12-12 Halbleitervorrichtung

Country Status (3)

Country Link
JP (1) JPS61140168A (de)
KR (1) KR900000635B1 (de)
DE (1) DE3543937A1 (de)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0223616A2 (de) * 1985-11-20 1987-05-27 Kabushiki Kaisha Toshiba Halbleiterspeichervorrichtung und Herstellungsverfahren
EP0294840A2 (de) * 1987-06-12 1988-12-14 Nec Corporation Halbleiter Speicherzelle
DE3920646A1 (de) * 1988-08-26 1990-03-08 Mitsubishi Electric Corp Halbleiterspeichereinrichtung
US5300800A (en) * 1991-05-07 1994-04-05 International Business Machines Corporation Low leakage substrate plate DRAM cell
WO2002061806A2 (en) * 2001-01-29 2002-08-08 Monolithic System Technology, Inc. Dram cell having a capacitor structure fabricated partially in a cavity and method for operating same
US6570206B1 (en) * 2000-03-29 2003-05-27 Hitachi, Ltd. Semiconductor device
US6677633B2 (en) 2002-09-24 2004-01-13 Hitachi, Ltd. Semiconductor device
US6784048B2 (en) 1998-08-14 2004-08-31 Monolithic Systems Technology, Inc. Method of fabricating a DRAM cell having a thin dielectric access transistor and a thick dielectric storage
DE102004043858A1 (de) * 2004-09-10 2006-03-16 Infineon Technologies Ag Verfahren zur Herstellung einer Speicherzelle, einer Speicherzellenanordnung und Speicherzellenanordnung
US7323379B2 (en) 2005-02-03 2008-01-29 Mosys, Inc. Fabrication process for increased capacitance in an embedded DRAM memory

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61184861A (ja) * 1985-02-12 1986-08-18 Matsushita Electronics Corp 半導体装置
JP2767104B2 (ja) * 1987-03-30 1998-06-18 三菱電機株式会社 半導体装置の製造方法
JPH05175452A (ja) * 1991-12-25 1993-07-13 Mitsubishi Electric Corp 半導体記憶装置およびその製造方法
US7538371B2 (en) 2005-09-01 2009-05-26 United Microelectronics Corp. CMOS image sensor integrated with 1-T SRAM and fabrication method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4017885A (en) * 1973-10-25 1977-04-12 Texas Instruments Incorporated Large value capacitor
DE3414057A1 (de) * 1983-04-15 1984-10-18 Hitachi Ltd Halbleiter-speichervorrichtung und verfahren zu deren herstellung

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4017885A (en) * 1973-10-25 1977-04-12 Texas Instruments Incorporated Large value capacitor
DE3414057A1 (de) * 1983-04-15 1984-10-18 Hitachi Ltd Halbleiter-speichervorrichtung und verfahren zu deren herstellung

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0223616A3 (de) * 1985-11-20 1989-06-07 Kabushiki Kaisha Toshiba Halbleiterspeichervorrichtung und Herstellungsverfahren
EP0223616A2 (de) * 1985-11-20 1987-05-27 Kabushiki Kaisha Toshiba Halbleiterspeichervorrichtung und Herstellungsverfahren
EP0294840A2 (de) * 1987-06-12 1988-12-14 Nec Corporation Halbleiter Speicherzelle
EP0294840A3 (en) * 1987-06-12 1989-11-29 Nec Corporation Semiconductor memory device
DE3920646A1 (de) * 1988-08-26 1990-03-08 Mitsubishi Electric Corp Halbleiterspeichereinrichtung
US5300800A (en) * 1991-05-07 1994-04-05 International Business Machines Corporation Low leakage substrate plate DRAM cell
US6744676B2 (en) 1998-08-14 2004-06-01 Monolithic System Technology, Inc. DRAM cell having a capacitor structure fabricated partially in a cavity and method for operating same
US6784048B2 (en) 1998-08-14 2004-08-31 Monolithic Systems Technology, Inc. Method of fabricating a DRAM cell having a thin dielectric access transistor and a thick dielectric storage
US6570206B1 (en) * 2000-03-29 2003-05-27 Hitachi, Ltd. Semiconductor device
WO2002061806A2 (en) * 2001-01-29 2002-08-08 Monolithic System Technology, Inc. Dram cell having a capacitor structure fabricated partially in a cavity and method for operating same
WO2002061806A3 (en) * 2001-01-29 2003-09-18 Monolithic System Tech Inc Dram cell having a capacitor structure fabricated partially in a cavity and method for operating same
US6677633B2 (en) 2002-09-24 2004-01-13 Hitachi, Ltd. Semiconductor device
DE102004043858A1 (de) * 2004-09-10 2006-03-16 Infineon Technologies Ag Verfahren zur Herstellung einer Speicherzelle, einer Speicherzellenanordnung und Speicherzellenanordnung
US7323379B2 (en) 2005-02-03 2008-01-29 Mosys, Inc. Fabrication process for increased capacitance in an embedded DRAM memory

Also Published As

Publication number Publication date
KR860005447A (ko) 1986-07-23
JPS61140168A (ja) 1986-06-27
DE3543937C2 (de) 1989-05-24
KR900000635B1 (ko) 1990-02-01

Similar Documents

Publication Publication Date Title
DE3788499T2 (de) Halbleiter-Grabenkondensator-Struktur.
DE3916228C2 (de) Halbleiterspeichervorrichtung mit Stapelkondensatorzellenstruktur und Verfahren zu ihrer Herstellung
DE3029125C2 (de) Halbleiterspeicher
DE3525418A1 (de) Halbleiterspeichereinrichtung und verfahren zu ihrer herstellung
DE4236821A1 (de)
DE4028488A1 (de) Halbleiterspeichervorrichtung und verfahren zu ihrer herstellung
DE4341698B4 (de) Halbleiterbauelement mit einem Speicherkondensator und Verfahren zu dessen Herstellung
DE19705001A1 (de) Dynamischer Speicher mit wahlfreiem Zugriff ohne Kondensator und Verfahren zum Herstellen eines derartigen Speichers
DE3842474A1 (de) Stapelkondensator-dram und verfahren zur herstellung derselben
DE3785317T2 (de) Matrix hoher Packungsdichte aus dynamischen VMOS RAM.
DE3543937A1 (de) Halbleitervorrichtung
DE4018412A1 (de) Verfahren zur herstellung von faltkondensatoren in einem halbleiter und dadurch gefertigte faltkondensatoren
DE4038114A1 (de) Halbleiterspeicher und verfahren zu seiner herstellung
DE69125593T2 (de) Dynamisches RAM und Verfahren zu seiner Herstellung
DE4444686A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE4203565C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE4303059A1 (de)
DE3140268A1 (de) Halbleiteranordnung mit mindestens einem feldeffekttransistor und verfahren zu ihrer herstellung
DE2703871C2 (de) Halbleiterspeicher mit wenigstens einem V-MOS-Transistor
DE10022696A1 (de) Herstellungsverfahren einer Halbleitereinrichtung und Halbleitereinrichtung
DE3927176C2 (de)
EP0021218B1 (de) Dynamische Halbleiter-Speicherzelle und Verfahren zu ihrer Herstellung
DE3915594C2 (de) Kondensator, insbesondere für integrierte Halbleiterschaltungen
DE4407532A1 (de) Halbleiter-Speicherzelle und Verfahren zum Bilden derselben
DE3145101A1 (de) Verfahren zur herstellung eines halbleiterspeichers und durch anwendung eines derartigen verfahrens hergestellter halbleiterspeicher

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)