Es gibt herkömmliche Verfahren zur Herstellung
eines Kondensators in einem Halbleiterspeicherbauelement, wie in 1 gezeigt, und das SVC-Verfahren
(SVC = Spread Vertical Capacitor = sich vertikal erstreckender Kondensator),
das in IEDM'91,
Seiten 473-476 vorgestellt wurde, die sich auf die vorliegende Erfindung
beziehen.
1 zeigt
ein Verfahren zur Herstellung eines. Kondensators in einem Halbleiterspeicherbauelement
durch ein herkömmliches
Verfahren.
Wie in 1a gezeigt,
werden, nachdem ein Feldoxidisolator 11 auf einem Siliziumsubstrat 10 gebildet
wurde und Source/Drain-Gebiete 102 gebildet wurden, eine
Siliziumoxidschicht 12 und eine Nitridschicht 13 in
der genannten Reihenfolge auf einer gesamten Oberfläche des
Siliziumsubstrats 10 abgeschieden. Und dann wird ein Kontaktloch
N auf den Sourc/Drain-Gebieten 102 des Siliziumsubstrats 10 gebildet.
Wie in 1b gezeigt;
werden, nachdem eine Polysiliziumschicht 14, die als Speicherelektrodenknoten
verwendet wird, in das Kontaktloch N und auf die Nitridschicht 13 abgeschie den
wurde, eine Siliziumoxidschicht 16 und eine Nitridschicht 15 auf
der Polysiliziumschicht 14 in der genannten Reihenfolge abgeschieden.
Und dann wird eine Nitridschichtstruktur 15 definiert,
die als Maske für
ein photolitographisches Verfahren zum Ätzen eines Abschnitts der Siliziumoxidschicht 16 verwendet
wird, definiert.
Wie in 1c gezeigt,
werden eine Siliziumoxidschichtstruktur 16' und eine Polysiliziumschichtstruktur 14' durch einen
anisotropen Ätzvorgang
mit der Maske der Nitridschichtstruktur 15 definiert, wobei
die Nitridschicht 13 als eine Ätzstop-Schicht verwendet wird.
Nachdem die Nitridschichtstruktur 15 entfernt
ist, wird eine Polysiliziumschicht 17 auf einer Oberfläche und
einer Seite der Siliziumoxidschicht 16, einer Seite der
Polysiliziumschichtstruktur 14' und auf der Nitridschicht 13 abgeschieden.
Wie in 1d gezeigt,
wird, nachdem ein Seitenwandabstandshalter 17' um die Siliziumoxidschichtstruktur 16' durch eine
reaktive Ionenätzung der
Polysiliziumschicht 17 gebildet wurde, eine zylindrisch
geformte Speicherelektrode durch Ätzen der Siliziumoxidschichtstruktur 16' in einer HF-Lösung (Flußsäure-Lösung) gebildet.
Eine dielektrische Schicht 110 wird
auf der zylindrisch geformten Speicherelektrode gebildet und eine
Kondensatorplattenelektrode wird auf der dielektrischen Schicht 17 gebildet.
Folglich ist das Verfahren der Herstellung eines Kondensators vollständig.
2 zeigt
ein Layout eines Kondensators, der in Übereinstimmung mit dem Verfahren,
wie in 1 gezeigt, hergestellt
ist. Es ist ein rechteckiger Bereich 21, der einen Kondensatorbereich
einer Zelle darstellt, N1 und N2, die Kontakte sind, Bitleitungen 23 und
ein aktiver Bereich 25 gezeigt.
3 zeigt
das SVC-Verfahren zur Herstellung eines Kondensators in einem Halbleiterspeicherbauelement.
Wie in 3A gezeigt,
werden, nachdem ein Feldisolator 31, Schaltungselemente,
wie zum Beispiel Source/Drain-Gebiete 31-1, und Wortleitungen 31-2 auf
einem Siliziumsubstrat 30 gebildet wurden, eine Isolationsschicht 32 und
eine Nitridschicht 33 auf dem Siliziumsubstrat 30 in
der genannten Reihenfolge abgeschieden.
Kontaktlöcher 10A, 10B, 10C werden
auf den Source/Drain-Gebieten 31-1 gebildet. Eine Polysiliziumschicht 34 wird
auf dem Substrat 30 abgeschieden. Eine Siliziumoxidschicht
wird auf dem Polysilizium 34 abgeschieden und ein Graben
wird in der Siliziumoxidschicht gebildet, was zu einer Siliziumoxidschichtstruktur 38 führt.
Wie in 3B gezeigt,
wird, nachdem eine Polysiliziumschicht auf einer Oberfläche abgeschieden
wurde, eine Speicherelektrode 37 durch anisotropes Trockenätzen der
Polysiliziumschicht gebildet.
Wie in 3C gezeigt,
wird, nachdem die Siliziumoxidstruktur 38 entfernt wurde,
ein Seitenwandabstandshalter 38' aus Siliziumoxid auf der äußeren Seite
der Speicherelektrode 37 gebildet und eine Polysiliziumschicht
ist auf einer Oberfläche
gebildet. Und dann wird eine Speicherelektrode 37' durch anisotropes Ätzen der
Polysiliziumschicht gebildet. Die Speicherelektrode 37 hat
unter Einbeziehung eines Unterschieds der Höhe fast die gleiche Kapazität wie die
Speicherelektrode 37' (37' ist kleiner
als 37).
Wie in 3D gezeigt,
wird, nachdem der Seitenwandabstandshalter 38' entfernt wurde,
die Speichereletrode 37(A') elektrisch
von der Speicherelektrode 37'(B') durch aniso tropes
Trockenätzen
auf der gesamten Oberfläche
des Siliziumsubstrats elektrisch isoliert. Und dann wird die ONO-Schicht (dielektrische
Schicht; nicht gezeigt) und eine Plattenelektrode auf den Speicherelektroden
A', B' in der genannten
Reihenfolge gebildet.
4 zeigt
ein Layout eines Kondensators, der in Übereinstimmung mit dem SVC-Verfahren
hergestellt wurde, bei dem die Speicherelektrode A' mit dem Elektrodenkontakt 10A verbunden
ist und die Speicherelektrode B',
die selbst justierend hergestellt werden kann, ist mit dem Elektrodenkontakt 10B verbunden,
und die gestrichelten Linien zeigen aktive Bereiche.
Bei dem herkömmlichen Verfahren, wie in 1 und 2 gezeigt, besteht das Hauptproblem darin,
daß der
Bereich einer Speicherelektrode, die das Maß für die Kapazität ist, auf
eine einzelne Zelle beschränkt
ist, was selbstverständlich
Schwierigkeiten bei der Herstellung ultrahoch-integrierter Speicherzellen
verursacht.
Das SVC-Verfahren, wie in 3 und 4 gezeigt, hat das Problem einer strengen
Justierstoleranz. Und das SVO-Verfahren hat einen schwachen Punkt
bezüglich
eines erhöhten
Widerstandes, der durch die enge Justierstoleranz erzeugt wird,
wenn die Schleife der äußeren Wand
B' in 4 mit einem Abschnitt des
Elektrodenkontakts 10B verbunden ist, und wenn der Kapazitätsbereich
der Speicherelektrode A' nur
innerhalb der Wand der inneren Schleife A' beschränkt ist.
Die
US-A-5,135,883 beschreibt einen gestapelten
Kondensator, bei dem eine Mehrzahl von Polysiliziumschichten vorgesehen
sind, um die Speicherelektrode zu bilden, wobei die Mehrzahl von
Polysiliziumschichten, die die Speicherelektrode bilden, einander überlappend
gebildet sind, so daß die
Kapazität
des Kondensators erhöht
werden kann, ohne den Flächenbedarf
zu erhöhen.
Die
US-A-5,089,869 beschreibt ein Halbleiterspeicherbauelement,
das ein Substrat aufweist, auf dem Speicherzellen gebildet sind.
Jede dieser Speicherzellen umfaßt
einen Schalttransistor, der auf dem Substrat gebildet ist, und einen
Kondensator, der oberhalb des Schalttransistors angeordnet ist. Der
Kondensator hat eine Speicherelektrode, eine Zellenplatte und einen
dazwischen angeordneten Isolationsfilm. Die Speicherelektroden von
zumindest zwei benachbarten Speicherzellen sind teilweise übereinander
angeordnet, wobei ein Teil der Zellenplatten denselben gebildet
ist.
Die
US-A-5,072,270 beschreibt ein Speicherelement,
das einen stapelförmig
gebildeten Kondensator aufweist. Der stapelförmig gebildete Kondensator
besteht aus einem ersten Abschnitt und aus einem zylindrischen zweiten
Abschnitt sowie aus einem dritten Abschnitt. Der erste Abschnitt
erstreckt sich auf eine isolierende Schicht auf dem Substrat. Der
zylindrische zweite Abschnitt erstreckt sich vertikal von dem ersten
Abschnitt nach oben. Der dritte Abschnitt erstreckt sich von dem
zweiten Abschnitt blattförmig,
um eine Speicherkapazität
zu erhöhen. Eine
Mehrzahl von Kondensatoren sind benachbart angeordnet, wobei die
blattartigen dritten Abschnitte einander überlappen, ohne in Kontakt
zu sein, um so die Fläche
des dritten Abschnitts zu erhöhen.
In IEEE Spectrum, Nov. 1990, Seiten
110 bis 112 werden Speicherelemente mit Kondensatoren beschrieben,
wobei hier benachbarte Kondensatoren einander überlappen.
Es ist die Aufgabe der vorliegenden
Erfindung, ein verbessertes Verfahren zur Herstellung eines Halbleiterbauelements
mit einem Kapazitätsbereich
zu schaffen, wobei sich der Kapazitätsbereich in einem Bereich
eines benachbarten Kondensators einer weiteren Speicherzelle erstreckt
und der Widerstand, der durch einen Speicherknotenkontakt hervorgerufen
wird, reduziert werden kann.
Diese Aufgabe wird durch ein Verfahren nach
Anspruch 1 gelöst.
Die vorliegende Erfindung schafft
ein Verfahren zur Herstellung eines Halbleiterbauelements, das folgende
Schritte aufweist:
Bilden einer Wortleitung auf einem Halbleitersubstrat;
Bilden
von Störstellengebieten
auf gegenüberliegenden
Seiten der Wortleitung auf dem Substrat;
Bilden einer ersten
Isolationsschicht auf einer Oberfläche;
Bilden eines ersten
Kontaktloches auf einem ersten Störstellengebiet;
Bilden
einer ersten leitfähigen
Schicht auf der ersten Isolationsschicht und in dem ersten Kontaktloch,
und einer zweiten Isolationsschicht auf der ersten leitfähigen Schicht;
Bilden
eines zweiten Kontaktloches auf einem zweiten Störstellengebiet;
Bilden
einer Kontaktlochisolationsseitenwand für ein in dem zweiten Kontaktloch;
Bilden
einer zweiten leitfähigen
Schicht auf der zweiten Isolationsschicht und in dem zweiten Kontaktloch;
Bilden
einer ersten Speicherelektrode durch Ätzen der zweiten leitfähigen Schicht
außer
dem Kondensatorspeicherelektrodengebiet, und Bilden eines Seitenwandabstandshalters
um die erste Speicherelektrode mit einem Isolator;
Ätzen der
zweiten Isolationsschicht unter Verwendung der zweiten leitfähigen Schicht
und des Seitenwandabstandshalters als Maske;
Zurückätzen der
ersten leitfähigen
Schicht und eines Teils der zweiten leitfähigen Schicht;
Bilden
von Kondensatorspeicherelektroden durch Abscheiden einer leitfähigen Schicht
und Zurückätzen dieser,
was in der Bildung von Seitenwandabstandshaltern aus einer leitfähigen Schicht
an beiden Seiten der Seitenwandabstandshalter resultiert; und
Bilden
einer dielektrischen Schicht und einer Plattenelektrode auf den
Speicherelektroden.
Bei einer vorteilhaften Ausbildung
der vorliegenden Erfindung schafft diese ein Verfahren zur Herstellung
eines Halbleiterbauelements, das folgende Schritte aufweist:
Bilden
einer Wortleitung auf einem Halbleitersubstrat;
Bilden eines
ersten Störstellengebiets
bzw. eines zweiten Störstellengebiets
auf beiden Seiten der Wortleitung auf dem Substrat;
Bilden
einer ersten Isolationsschicht auf dem Substrat;
Bilden eines
Bitleitungskontaktloches auf dem ersten Störstellengebiet;
Bilden
einer Bitleitung auf der ersten Isolationsschicht, wobei das Bitleitungskontaktloch
ausgefüllt wird;
Bilden
einer zweiten Isolationsschicht auf einer Oberfläche;
Bilden eines ersten
Kontaktloches auf einem ungeraden Störstellengebiet;
Bilden
einer ersten leitfähigen
Schicht auf der zweiten Isolationsschicht und in dem ersten Kontaktloch, und
einer dritten Isolationsschicht auf der ersten leitfähigen Schicht;
Bilden
eines zweiten Kontaktloches auf dem geraden Störstellengebiet;
Bilden
einer Kontaktlochisolationsseitenwand in dem zweiten Kontaktloch;
Bilden
einer zweiten leitfähigen
Schicht auf der dritten Isolationsschicht und in dem zweiten Kontaktloch;
Bilden
einer ersten Speicherelektrode durch Ätzen der zweiten leitfähigen Schicht
außer
dem Kondensatorspeicherelektrodengebiet, und Bilden eines Seitenwandabstandshalters
um die erste Speicherelektrode;
Ätzen der dritten Isolationsschicht
unter Verwendung der zweiten leitfähigen Schicht und des Seitenwandabstandshalters
als Maske;
Zurückätzen der
ersten leitfähigen
Schicht und eines Teils der zweiten leitfähigen Schicht;
Bilden
von Kondensatorspeicherelektroden durch Abscheiden einer leitfähigen Schicht
und Zurückätzen dieser,
was in der Bildung von Seitenwandabstandshaltern mit einer leitfähigen Schicht
an beiden Seiten der Seitenwandabstandshalter resultiert; und
Bilden
einer dielektrischen Schicht und einer Plattenelektrode auf den
Speicherelektroden.
Ein bevorzugtes Ausführungsbeispiel
der vorliegenden Erfindung werden nachfolgend unter Bezugnahme auf
die beiliegenden Zeichnungen näher
erläutert.
Es zeigen:
1 Teilschnittdarstellungen
zur Erklärung eines
Verfahrens zur Herstellung eines Kondensators in einer Halbleiterspeicherzelle
gemäß dem herkömmlichen
Verfahren;
2 ein
Layout einer Halbleiterspeicherzelle in Übereinstimmung mit 1;
3 Teilschnittdarstellungen
zur Erklärung eines
Verfahrens zur Herstellung eines Kondensators in einer Halbleiterspeicherzelle
gemäß dem SVC-Verfahren;
4 ein
Layout eines Kondensators in einem Halbleiterspeicherbauelement
gemäß dem SVC-Verfahren;
5 Teilschnittdarstellungen
zur Erklärung eines
Verfahrens zur Herstellung eines Halbleiterbauelements gemäß der vorliegenden
Erfindung; wobei (A)-(F) Querschnittsdarstellungen darstellen, die entlang
der Linie A-A' geschnitten
sind, und (A')-(F') stellen Querschnittsdarstellungen
dar, die entlang der Linie B-B',
die in 6 gezeigt ist,
halbiert sind; und
6 zeigt
ein Layout eines Kondensators, der in Übereinstimmung mit der vorliegenden
Erfindung hergestellt wurde.
Wie in 5A und 5A' gezeigt ist, werden nach dem Bilden
einer Feldisolationsschicht 51 und dem Abscheiden einer
Gateisolationsschicht 586, eine Polysiliziumschicht und
eine Siliziumoxidschicht und Wortleitungen 504 auf einem
Halbleitersubstrat 50 gebildet.
Seitenwandabstandshalter 588 werden
auf den Seiten der Wortleitungen 504 durch Abscheiden einer
Siliziumoxidschicht und Zurückätzen dieser
gebildet.
Als nächstes wird ein erstes Störstellengebiet 501 und
ein zweites Störstellengebiet 502, 502' auf dem Siliziumsubstrat 50 zwischen
den Gateleitungen 504 gebildet.
Eine erste Isolationsschicht 52 aus
Siliziumoxid wird auf der Oberfläche
des Siliziumsubstrats 50 abgeschieden. Ein die erste Isolationsschicht 52 bedeckendes
Photoresist (nicht gezeigt) wird belichtet und entwickelt, um eine
Photoresiststruktur (nicht gezeigt) zum Bilden eines Bitleitungskontaktloches
auf dem ersten Störstellengebiet 501 zu
bilden.
Ein Bitleitungskontaktloch 503' wird auf dem ersten
Störstellengebiet 501 durch
anisotropes Ätzen der
ersten Isolationsschicht 52 mittels der Photoresiststruktur
(nicht gezeigt) einer Ätzmaske
gebildet. Nachdem die Photoresiststruktur (nicht gezeigt) entfernt
wurde, wird eine Polysiliziumschicht 503 auf der ersten
Isolationsschicht 520 und in dem Bitleitungskontaktloch 503' abgeschieden.
Eine Bitleitung 503 wird durch ein photolitographisches
Verfahren gebildet und dann wird eine zweite Isolationsschicht 53 aus
Siliziumnitrid auf der ersten Isolationsschicht 52 und
der Bitleitung 503 abgeschieden.
Eine Photoresiststruktur als Maske
zur Bildung eines ersten Speicherelektrodenkontaktloches wird definiert,
nachdem die zweite Isolationsschicht 53 mit Photoresist
bedeckt ist. Ein erstes Speicherelektrodenkontaktloch N1 wird auf
dem zweiten Störstellengebiet 502 durch
anisotropes Ätzen
der ersten und der zweiten Isolationsschichten 52, 53 mittels
der Photoresiststruktur gebildet. Und dann wird die Photoresiststruktur
(nicht gezeigt) entfernt.
Wie in 5B und 5B' gezeigt, wird eine erste leitfähige Schicht 54 aus
Polysilizium auf der zweiten Isolationsschicht 53 und in
dem ersten Speicherelektrodenkontaktloch N1 abgeschieden, und eine dritte
Isolationsschicht 55 aus Siliziumnitrid wird auf der ersten
leitfähigen
Schicht 54 abgeschieden.
Das Photoresist, das die dritte Isolationsschicht 53 bedeckt,
wird belichtet und entwickelt, wobei eine Photoresiststruktur 500 zur
Verwendung zur Bildung eines zweiten Speicherelektrodenkontaktloches
N2 gebildet wird.
Wie in 5C und 5C' gezeigt ist, wird ein zweites Speicherelektrodenkontaktloch
N2 auf dem zweiten Störstellengebiet 502' durch anisotropes Ätzen der
dritten Isolationsschicht 55, der ersten leitfähigen Schicht 54,
der zweiten Isolationsschicht 53 und der ersten Isolationsschicht 52 mittels
der Photoresiststruktur 500, in 5 (B, B'), gebildet und die Photoresiststruktur 500 wird
entfernt.
Eine vierte Isolationsschicht 56 aus
Siliziumoxid wird auf der dritten Isolationsschicht 55 und
in dem zweiten Speicherelektrodenkontaktloch N2 abgeschieden. Die
Dicke der abgeschiedenen Schicht 56 ist geringer als der
Radius des zweiten Speicherelektrodenkontaktlochs N2, in dem ein
leitfähiges Material
abgeschieden werden kann, um das zweite Störstellengebiet elektrisch mit
einer Speicherelektrode P2, die gebildet werden wird, zu verbinden.
Ein Kontaktlochisolationsabstandshalter 56 wird
auf der inneren Seitenwand des zweiten Speicherelektrodenkontaktlochs
N2 durch Zurückätzen der
vierten Isolationsschicht 56 ge bildet. Der Abstandshalter 56 hat
eine wichtige Rolle bei der Isolierung des Gebiets des zweiten Speicherelektrodenkontaktlochs
N2 von der ersten leitfähigen
Schicht 54.
Eine zweite leitfähige Schicht 57 aus
Polysilizium wird auf der dritten Isolationsschicht 55 und
in dem Gebiet des zweiten Speicherelektrodenkontaktloches N2 abgeschieden,
wobei das Gebiet durch den Seitenwandabstandshalter 56 und
das zweite Störstellengebiet 502' umgeben ist.
Wie in 5D und 5D' gezeigt ist, wird eine zweite Speicherelektrodenstruktur
P2 durch ein Photomasken-Ätz-Verfahren
mit einer Photoresiststruktur (nicht gezeigt), die den Bereich einer
Zelle und den ihrer benachbarten Zelle bedeckt, definiert. Die Photoresiststruktur
(nicht gezeigt) wird auf der zweiten leitfähigen Schicht 57 hergestellt
und ein Abschnitt der leitfähigen
Schicht 57, der durch die Photoresiststruktur nicht geschützt ist,
wird anisotrop geätzt,
bis die dritte Isolationsschicht 55 freiliegt.
Eine fünfte Isolationsschicht 58 aus
Siliziumoxid wird auf der dritten Isolationsschicht 55 auf
und an der Seite der zweiten Speicherelektrodenstruktur P2' abgeschieden. Ein
Abstandshalter 58 aus Siliziumoxid wird durch anisotropes Ätzen der.
fünften
Isolationsschicht 58, bis die dritte Isolationsschicht 55 freiliegt,
auf der Seite der zweiten Speicherelektrodenstruktur P2' gebildet.
Die dritte Isolationsschicht 55,
die nicht unter der zweiten Speicherelektrodenstruktur P2' und auch nicht unter
dem Seitenwandabstandshalter 58 ist, wird entfernt, wobei
die erste leitfähige
Schicht 54 freigelegt wird.
Wie in 5E und 5E' gezeigt ist, wird die erste leitfähige Schicht 54 außer unter
der zurückbleibenden
dritten Isolationsschicht 55' durch
anisotropes Ätzen
entfernt, bis die zweite Isolationsschicht 53 freiliegt.
Die zweite leitfähige
Schicht 57 bleibt unabhängig
von dem anisotropen Ätzverfah ren
immer noch ein Teil der zweiten Speicherelektrode.
Eine dritte leitfähige Schicht 59 wird
auf die zurückgebliebene
zweite leitfähige
Schicht 57, auf und an die Seite des Seitenwandabstandshalters 58 und
auf die freigelegte zweite Isolationsschicht 53 abgeschieden.
Wie in 5F und 5F' gezeigt ist, werden zwei Wände P1a,
P2a durch anisotropes Ätzen
der dritten leitfähigen
Schicht 59 unter Verwendung der zweiten Isolationsschicht 53 aus
Siliziumnitrid als Ätzstop-Schicht
gebildet, um ein Teil der Speicherelektroden zu sein. Die äußere Wand
P1a wird ein Teil der ersten Speicherelektrode und die innere Wand P2a
wird ein Teil der zweiten Speicherelektrode.
Eine erste Speicherelektrode P1 und
eine zweite Speicherelektrode P2 werden durch Naßätzen des Seitenwandabstandshalters 58 gebildet. Diese
Elektroden P1, P2 sind zylindrisch geformt und die erste Speicherelektrode
P1 liegt unter der zweiten Speicherelektrode P2.
Eine erste Speicherelektrode P1 ist
mit einem ungeraden zweiten Störstellengebiet 502 verbunden
und wird von einer zweiten Speicherelektrode P2, die mit einem geraden
zweiten Störstellengebiet 502' verbunden ist, überlappt.
Abschließend wird eine dielektrische
Schicht 510 auf den Speicherelektroden P1, P2 gebildet.
Beide Speicherelektroden P1, P2 haben aufgrund des Unterschiedes
in der Höhe
der Wand P1a und der Wand P2a fast dieselbe Kapazität, das heißt, P2a
ist kleiner als P1a, während
die zweite Speicherelektrode P2 einen Kapazitätsbereich auf der Oberfläche der
Wand P2a und auf der Oberfläche
eines flachen Bereichs P2b hat, die erste Speicherelektrode P1 hat aber
lediglich die Oberfläche
der Wand P1a.
Eine Plattenelektrode 511 wird
auf der dielektrischen Schicht 510 gebildet. Folglich wurde
ein Kondensator herge stellt, dessen Kapazitätsbereich sich auf eine benachbarte
Zelle erstreckt, wobei die sehr verstärkte Integration in einem Halbleiterspeicherbauelement
ermöglicht
wird.
Es wird darauf hingewiesen, daß beim Verzicht
auf die Bildung der Bitleitung 503 die Isolationsschichten 52 und 53 in
einem Schritt als eine Schicht abgeschieden werden.
6 ist
ein Layout von vier geschichteten Kondensatoren in einer Einheit
von vier Speicherzellen gemäß der vorliegenden
Erfindung, wobei A-A' und
B-B' die Richtungslinien
sind, um die Querschnittsdarstellungen für (A)-(F) bzw. (A')-(F'), die in 5 gezeigt sind, darstellen.
Es sind gezeigt:
Wortleitungen 504 auf einem Siliziumsubstrat;
ein
gerades zweites Störstellengebiet 502' und ein ungerades
zweites Störstellengebiet 502 zwischen den
Wortleitungen 504;
ein erstes Störstellengebiet 501;
ein
Bitleitungskontaktloch 503' auf
dem ersten Störstellengebiet 501;
ein
erstes Speicherelektrodenknotenkontaktloch N1 auf dem ungeraden
zweiten Störstellengebiet 502;
ein
zweites Speicherelektrodenknotenkontaktloch N2 bei dem zweiten Störstellengebiet 502';
eine
erste Speicherelektrode P1, die mit dem ungeraden zweiten Störstellengebiet 502 über das
erste Speicherelektrodenknotenkontaktloch N1 verbunden ist; und
eine
zweite Speicherelektrode P2, die mit dem ungeraden zweiten Störstellengebiet 502' über das
zweite Speicher elektrodenknotenkontaktloch N2 verbunden ist, wobei
die zweite Speicherelektrode P2 durch die erste Speicherelektrode
P1 umgeben ist.
Gemäß der vorliegenden Erfindung,
die oben beschrieben wurde, wurde der Kapazitätsbereich jedes Kondensators
um das doppelte erhöht, weil
ein zylindrisch geformter erster Kondensator P1 auf einem Bereich
gebildet ist, der zwei benachbarte Zellen miteinander bedeckt und
der durch den zweiten Kondensator P2 auf dem ersten Kondensator
P1 geteilt wird, und der Kapazitätsbereich
der zweiten Speicherelektrode P2 den flachen Bereich P2b einschließt.
Der in der Beschreibung und den Ansprüchen gewählte Begriff "ungerades Störstellengebiet" bezeichnet ein Störstellengebiet
an einer Seite des ersten aktiven Bereichs, während der Begriff "gerades Störstellengebiet" ein Störstellengebiet
an der anderen Seite des zweiten aktiven Bereichs neben dem ersten
aktiven Bereich bezeichnet, wobei dessen Kondensatorfläche mit
dem ersten aktiven Bereich geteilt wird.