DE4018412A1 - Verfahren zur herstellung von faltkondensatoren in einem halbleiter und dadurch gefertigte faltkondensatoren - Google Patents
Verfahren zur herstellung von faltkondensatoren in einem halbleiter und dadurch gefertigte faltkondensatorenInfo
- Publication number
- DE4018412A1 DE4018412A1 DE4018412A DE4018412A DE4018412A1 DE 4018412 A1 DE4018412 A1 DE 4018412A1 DE 4018412 A DE4018412 A DE 4018412A DE 4018412 A DE4018412 A DE 4018412A DE 4018412 A1 DE4018412 A1 DE 4018412A1
- Authority
- DE
- Germany
- Prior art keywords
- capacitor
- insulating layer
- electrode
- layer
- storage electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000003990 capacitor Substances 0.000 title claims description 85
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 238000003860 storage Methods 0.000 claims description 74
- 238000000034 method Methods 0.000 claims description 26
- 238000005530 etching Methods 0.000 claims description 20
- 230000015572 biosynthetic process Effects 0.000 claims description 13
- 125000006850 spacer group Chemical group 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 10
- 239000004020 conductor Substances 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 238000001459 lithography Methods 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 230000003064 anti-oxidating effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 88
- 238000012545 processing Methods 0.000 description 9
- 230000008021 deposition Effects 0.000 description 7
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000013517 stratification Methods 0.000 description 2
- 239000003963 antioxidant agent Substances 0.000 description 1
- 230000003078 antioxidant effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
- Y10T29/435—Solid dielectric type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
Die Erfindung betrifft ein Verfahren zur Herstellung von
Faltkondensatoren zur Erhöhung der Zellenkapazität in einem
dynamischen Speicher mit direktem Zugriff (DRAM) und die
damit hergestellten Faltkondensatoren.
Eine DRAM-Zelle zur Speicherung eines 1-Bit-Datenwerts hat
einen MOS-Transistor und einen Kondensator. Die Anzahl der
je Flächeneinheit integrierter Zellen erhöht sich mit
ansteigender DRAM-Dichte. Infolgedessen verringert sich die
verfügbare Fläche zur Kondensatorausbildung in einer DRAM-
Zelle, was es schwierig macht, eine ausreichende
Zellenkapazität für die ordnungsgemäße Betriebsweise des
DRAMs zu erzielen.
Es liegen folgende Typen von DRAM-Kondensatoren vor:
Ein Planarkondensator, ein Schichtkondensator (stacked
capacitor) und ein Grabenkondensator (trench capacitor).
Der Planarkondensator ist nicht für ein 4M DRAM oder
darüber hinaus verfügbar, da er nicht in der Lage ist, eine
20-30 fF-Kapazität je Zelle zu bilden, wenn die
Zellengröße unter 20µm2 liegt. Der Schichtkondensator wird
gebildet, indem eine Leiterschicht auf der
Oberflächenstruktur aufgebracht wird, was eine effektive
Zellenkondensatorfläche ergibt. Dieser einfache
Schichtkondensator ist daran gehindert, seine Verwendung
auf ein 64M DRAM oder darüber hinaus auszudehen, so lange
die dielektrische Dicke des Kondensators auf unter 50 A
bemessen ist. Es ist jedoch schwierig, ein ultradünnes
Dielektrikum unter 50 A mit guten elektrischen
Eigenschaften zu erhalten.
Der Grabenkondensator wird durch Ausbildung eines Grabens
hergestellt, um den wirksamen Kapazitätsbereich zu erhöhen.
Jedoch ist das Fertigungsverfahren einer Grabenbildung so
kompliziert, daß bei einem DRAM mit Grabenkondensator eine
Schwierigkeit bezüglich der Massenproduktion auftritt.
Zur Herstellung verläßlicher DRAMs ultrahoher Dichte wurden
Anstrengungen unternommen, eine ausreichende
Zellenkapazität auf einer begrenzten Kondensatorfläche mit
einem einfachen Fertigungsverfahren zu erhalten.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur
Herstellung von Faltkondensatoren zu schaffen, bei dem eine
größere Kapazität je Flächeneinheit erhalten wird, indem
die effektive Fläche für den Kondensator mittels eines
vereinfachten Herstellungsverfahrens maximiert wird.
Eine weitere der Erfindung zugrundeliegende
Aufgabenstellung ist es, eine Faltkondensatoranordnung zu
schaffen, indem mindestens eine Isolierschicht zwischen
mindestens einer Speicherelektrode und mindestens einer
Plattenelektrode entsprechend dem Verfahren zur Herstellung
der Faltkondensatoren eingefügt wird.
Zur Lösung dieser Aufgabenstellung werden erfindungsgemäß
eine erste und eine zweite Speicherelektrode elektrisch
miteinander verbunden und eine erste und eine zweite
Plattenelektrode werden elektrisch miteinander verbunden.
Das Verfahren kann wiederholt werden, um aufeinanderfolgend
eine dritte und eine vierte Elektrode zu schichten. Im
Verfahren zur Verbindung einer ersten und zweiten
Speicherelektrode wird die erste Speicherelektrode mit der
zweiten Speicherelektrode über ein Zwischenstück verbunden
und die Speicherelektrode und die Plattenelektrode werden
wirksam getrennt und geschichtet, wodurch eine größere
Kapazität je Flächeneinheit erhalten wird.
Erfindungsgemäß wird ein Verfahren zur Herstellung eines
Faltkondensators geschaffen, das gekennzeichnet ist durch
folgende Schritte:
- a) Ausbildung eines Source-Bereichs, eines Drain- Bereichs und von Gate-Bereichen von MOS- Transistoren nach Ausbildung einer Feldoxidschicht auf einem vorgegebenen Abschnitt eines Halbleitersubstrats und Bildung einer Isolierschicht auf demselben;
- b) Ausbildung eines Kontaktbereichs durch Ätzen der auf dem Source-Bereich gebildeten Isolierschicht, worauf auf dem Kontaktbereich aufeinanderfolgend eine erste Speicherelektrode, eine erste Isolierschicht, eine erste Plattenelektrode und eine zweite Isolierschicht gebildet werden, auf welcher eine polykristalline Anschlußschicht gebildet wird;
- c) Freilegen der ersten Plattenelektrode, die durch ein Lithographie- und Ätzverfahren auf einen vorgegebenen Abschnitt begrenzt wird;
- d) Durchführung einer Oxidation und Aufrechterhaltung nur eines Abstandsstücks, das durch Ätzen einer Oxidschicht nach Aufbringen derselben mittels chemischer Dampfabscheidung aufgebracht wurde;
- e) Ausbildung einer zweiten Speicherelektrode mittels des gleichen Verfahrens wie bei der ersten Speicherelektrode und Abscheiden derselben zwecks Verbindung mit der ersten Speicherelektrode; und
- f) Aufbringen einer dritten Isolierschicht und darüber einer zweiten Plattenelektrode.
Ferner werden Kondensatoren für die DRAM-Zelle zur
Verfügung gestellt, die gekennzeichnet sind durch:
einen ersten Kondensator, der eine erste Speicherelektrode aufweist, eine erste Isolierschicht und eine erste Plattenelektrode, wobei die erste Speicherelektrode sich vom oberen Teil eines Gates eines Feldoxids zum oberen Teil eines Gates eines Kanalbereichs durch einen Kontaktbereich erstreckt, und die erste Isolierschicht zwischen der ersten Speicherelektrode und der ersten Plattenelektrode zwischengeschaltet ist;
einen zweiten Kondensator, der die erste Plattenelektrode umfaßt, eine zweite Isolierschicht und eine polykristalline Anschlußschicht, der zweite Kondensator auf dem ersten Kondensator gebildet ist, und die zweite Isolierschicht zwischen der ersten Plattenelektrode und der polykristallinen Anschlußschicht zwischengeschaltet ist; und
einen dritten Kondensator, der eine zweite Speicherelektrode umfaßt, eine dritte Isolierschicht und eine zweite Plattenelektrode, der dritte Kondensator auf dem zweiten Kondensator gebildet wird, und die dritte Isolierschicht zwischen der zweiten Speicherelektrode und der zweiten Plattenelektrode zwischengeschaltet ist.
einen ersten Kondensator, der eine erste Speicherelektrode aufweist, eine erste Isolierschicht und eine erste Plattenelektrode, wobei die erste Speicherelektrode sich vom oberen Teil eines Gates eines Feldoxids zum oberen Teil eines Gates eines Kanalbereichs durch einen Kontaktbereich erstreckt, und die erste Isolierschicht zwischen der ersten Speicherelektrode und der ersten Plattenelektrode zwischengeschaltet ist;
einen zweiten Kondensator, der die erste Plattenelektrode umfaßt, eine zweite Isolierschicht und eine polykristalline Anschlußschicht, der zweite Kondensator auf dem ersten Kondensator gebildet ist, und die zweite Isolierschicht zwischen der ersten Plattenelektrode und der polykristallinen Anschlußschicht zwischengeschaltet ist; und
einen dritten Kondensator, der eine zweite Speicherelektrode umfaßt, eine dritte Isolierschicht und eine zweite Plattenelektrode, der dritte Kondensator auf dem zweiten Kondensator gebildet wird, und die dritte Isolierschicht zwischen der zweiten Speicherelektrode und der zweiten Plattenelektrode zwischengeschaltet ist.
Die aufgeführten und weitere Aufgabenstellungen, Merkmale
und Vorteile der Erfindung ergeben sich im einzelnen aus
der folgenden Beschreibung bevorzugter Ausführungsformen in
Verbindung mit den anliegenden Zeichnungen; es zeigen:
Fig. 1(a)-(e) aufeinanderfolgende Herstellungsstufen
eines erfindungsgemäßen
Faltkondensators;
Fig. 2 eine Querschnittsansicht eines
erfindungsgemäßen Faltkondensators; und
Fig. 3 eine knappe Darstellung des
Verbindungszustands eines
Faltkondensators, der durch die
erfindungsgemäßen Herstellungsverfahren
gebildet wurde.
Die Erfindung wird nunmehr im einzelnen unter Bezugnahme
auf die anliegenden Zeichnungen erläutert.
Fig. 1(a) zeigt einen MOS-Transistor, der auf einem
Halbleitersubstrat 1 entsprechend den bekannten
Herstellungsverfahren einer DRAM-Zelle gebildet wurde und
einen Kontaktbereich 12, auf dem in Schichtbauweise
ausgeführte Speicherelektroden aufgebracht werden, nachdem
eine Isolierschicht auf dem oberen Teil des MOS-Transistors
gebildet wurde.
Bei dieser Bearbeitung wird eine Feldoxidschicht 2 auf
einer vorgegebenen Fläche eines p-Substrats 1 zur Bildung
des MOS-Transistors aufgebracht, und es werden Source-
Bereiche 3 und 3′ gebildet, die neben der Feldoxidschicht 2
mit einer n-Dotierung ionenimplantiert sind, sowie ein
Drain-Bereich 4, der von den Source-Bereichen entfernt
ebenfalls mit einer n-Dotierung ionenimplantiert ist. Eine
Gate-Oxidschicht 6 wird auf dem oberen Teil der
Feldoxidschicht 2 gebildet und ein Kanalbereich 5 zwischen
den Source-Bereichen und dem Drain-Bereich, über dem Gate-
Elektroden 7, 8, 9 und 10 gebildet werden. In diesem Falle
wird die Ionenimplantierung derart durchgeführt, daß das
Halbleitersubstrat als erster Leiter ein p-Leitungstyp ist,
während die Source- und Drain-Bereiche als zweiter Leiter
ein n-Leitungstyp sind, jedoch ist der entgegengesetzte
Fall eines n-Substrats vom n-Leitungstyp und von Source
und Drain-Bereichen eines p-Leitungstyps ebenfalls möglich.
Eine Isolierschicht 11 ist über dem Substrat 1
aufgewachsen, und anschließend wird der Kontaktbereich 12
auf dem Source-Bereich 3 unter Verwendung des bekannten
Lithographie- und Ätzverfahrens gebildet.
Eine erste Speicherelektrode 13 wird über den
Kontaktbereich 12 und den oberen Teil der Gate-Elektroden 9
und 10 aufgebracht, die über der Feldoxidschicht 2 und dem
Kanalbereich 5 gebildet sind. Dabei wird die erste
Speicherelektrode 13 als polykristalline Abscheidung mit
einer Niederdruck-CVD-Abscheidungstechnologie gebildet.
Nach dem Dotieren der ersten Speicherelektrode 13 wird eine
erste Isolierschicht 14 über der gesamten Oberfläche des
Substrats aufgebracht. Für die erste Isolierschicht 14 kann
sowohl eine Oxidschicht als auch eine Nitridschicht oder
eine Kombination von Oxid- und Nitridschichten verwendet
werden.
Eine erste Plattenelektrode 15 wird vollständig
abgeschieden und mit Fremdatomen mittels des gleichen
Verfahrens wie bei der Bildung der ersten Speicherelektrode
14 dotiert, und auf ihr werden anschließend eine zweite
Isolierschicht 16 und als Anschlußfeld eine polykristalline
Anschlußschicht 17 gebildet. Die polykristalline
Anschlußschicht 17 wird erneut mit Fremdatomen dotiert und
wird mit einer zweiten Speicherelektrode 18 verbunden, die
bei der nächsten Verarbeitung erzeugt wird, womit sie
elektrisch kurzgeschlossen wird.
Fig. 1(b) zeigt einen mittels des Lithographieverfahrens
geätzten Abschnitt zur Bildung einer ersten
Plattenelektrode 15, wozu die erste Isolierschicht 14 als
Ätzungsstoppschicht verwendet wird.
Für das Ätzen werden die polykristalline Anschlußschicht
17, die zweite Isolierschicht 16 und die erste
Plattenelektrode aufeinanderfolgend geätzt unter Verwendung
guter selektiver Ätzverfahren entsprechend ihrem dotierten
Werkstoff zwecks Erzielung eines genauen und produktiven
Ätzvorgangs. Die Ätzstoppschicht, d. h. die erste
Isolierschicht 1, ist ausreichend stark für eine stabile
Ätzung bemessen.
Fig. 1(c) zeigt ein Verfahren zur Bildung eines
Abstandsstücks 20, bevor die Verbindung der ersten und
zweiten Speicherelektrode 13 und 18 miteinander erfolgt.
Bei der Verarbeitung wird das Oxidationsverfahren nach dem
Ätzen der ersten Plattenelektrode 15 durchgeführt, wobei,
wenn eine Oxidschicht mit einer Dicke von 500 A bis 4000 A
an der polykristallinen Anschlußschicht 17 wächst, die
Oxidschicht an der ersten Speicherelektrode 13 infolge der
ersten Isolierschicht, die als Antioxidationsschicht wirkt,
nicht gebildet wird.
Nach Aufbringen der Oxidschicht mit einer Dicke von 700 A
bis 900A mittels der Niederdruck-CVD-Abscheidung und der
Oxidschicht mit einer Dicke von 500 A bis 4000 A, werden
die polykristallinen Anschlußschicht 17 und die mittels der
Niederdruck-CVD-Abscheidung aufgebrachte Oxidschicht
mittels eines reaktiven Ionenätzverfahrens (RIE) geätzt, um
die erste Speicherelektrode 13 freizulegen. Entsprechend
wird die Oxidschicht auf der polykristallinen
Anschlußschicht 17 vollständig entfernt und nur das aus
einer Oxidschicht bestehende Abstandsstück 20 bleibt gemäß
Fig. 1(c) zurück. Das aus einer Oxidschicht bestehende
Abstandsstück 20 verbleibt gemäß Fig. 1(c). Das
Abstandsstück 20 bildet seitlich neben der ersten
Plattenelektrode 15, der zweiten Isolierschicht 16 und
polykristallinen Anschlußschicht 17 eine Isolierschicht,
wodurch ein elektrischer Kurzschluß mit der zweiten
Speicherelektrode 18 verhindert wird, die bei der nächsten
Verarbeitung gebildet wird.
Fig. 1(d) zeigt eine Verarbeitung für eine Verbindung
zwischen der ersten und der zweiten Speicherelektrode.
Die zweite Speicherelektrode 18 wird durch die gleiche
Niederdruck-CVD-Abscheidung wie bei der Bildung der ersten
Speicherelektrode 13 abgeschieden. Wird dabei ein Muster
gebildet, bei dem die zweite Speicherelektrode mit der
ersten Speicherelektrode überlappt wird, so werden diese in
perfekter Weise verbunden, während sie vollständig von der
Plattenelektrode 15 getrennt sind. Daher ist die erste
Speicherelektrode elektrisch mit der zweiten
Speicherelektrode verbunden.
Fig. 1(e) zeigt eine Verarbeitung zur Bildung einer dritten
Isolierschicht 21 und einer zweiten Plattenelektrode 22.
Mach Abscheidung einer dritten Isolierschicht 21 über der
gesamten Oberfläche des Substrats wird die zweite
Plattenelektrode 22 abgeschieden und mittels des gleichen
Verfahrens wie bei der Bildung der ersten Plattenelektrode
15 dotiert.
Nach dem Abscheiden und Dotieren der zweiten
Plattenelektrode 22 wird eine Verarbeitung zur Verbindung
der ersten und zweiten Plattenelektrode mit einem Leiter
einer peripheren Schaltung durchgeführt, um die
Speicherzelle fertigzustellen, wozu in einem Ätzverfahren
die zweite Plattenelektrode 22 als Maske dient und die
dritte Isolierschicht 21 als Ätzstoppschicht verwendet
wird.
Nachdem die bisher geschilderten Verfahren durchgeführt
wurden, kann, falls keine Notwendigkeit zur Ausbildung
eines weiteren Kondensators besteht, eine
Passivierungsschicht auf der gesamten Oberfläche des
Substrats gebildet werden. Soll andererseits eine größere
Kapazität des Kondensators erhalten werden, indem eine
dritte und vierte Speicherelektrode gebildet werden, so
können die Bearbeitungen von der Abscheidung der ersten
Speicherelektrode bis zur Ausbildung des aus der
Oxidschicht bestehenden Abstandsstücks 20 oder zur Bildung
der zweiten Speicherelektrode 18 so oft wie gewünscht
wiederholt werden. Das heißt, nach Ausbildung einer vierten
Isolierschicht und einer zweiten polykristallinen
Anschlußschicht 17 auf der zweiten Plattenelektrode 22
entsprechend dem gleichen Verfahren, wie es vorstehend
beschrieben wurde, werden das Ätzverfahren und das
Oxidationsverfahren zur Bildung des Abstandsstücks 22
durchgeführt und eine dritte Speicherelektrode wird über
der zweiten Speicherelektrode 18 abgeschieden, wodurch eine
größere Kapazität des Kondensators erhalten wird.
Bei Betrachtung einer durch diese Verarbeitungen gebildeten
DRAM-Zelle umfaßt ein Metalloxidhalbleiter (MOS)-Transistor
Drain, Source und Gate, und die mit dem MOS-Transistor
verbundene Speicherzelle, d. h. der Kondensator umfaßt die
erste und die zweite Speicherelektrode 13 und 18, die erste
und die zweite Plattenelektrode 15 und 22, und die erste,
die zweite und die dritte Isolierschicht 14, 16 und 21
zwischen den Elektroden. Somit haben die Isolierschichten
zwischen den Speicherelektroden und den Plattenelektroden
einen 3-Schichtaufbau, wodurch die maximale
Kondensatorfläche geliefert wird.
Fig. 2 stellt einen Faltkondensator, der entsprechend den
erfindungsgemäßen Verfahren hergestellt wurde, dar.
Der MOS-Transistor, der Source-Bereiche 3 und 3′, einen
Drain-Bereich 4, Gate-Bereiche 7, 8, 9 und 10 und eine
Feldoxidschicht 2 umfaßt, hat den gleichen Aufbau wie eine
bekannte DRAM-Zelle. Der mit dem MOS-Transistor verbundene
Kondensator hat einen Aufbau, bei welchem ein erster
Kondensator auf dem oberen Teil des Kontaktbereichs 12 auf
einem Source-Bereich 3 und Gate-Bereichen einer
Feldoxidschicht 2 und eines Kanalbereichs 5 gebildet wird.
Der erste Kondensator umfaßt eine erste Speicherelektrode
13, eine erste Isolierschicht 14 und eine erste
Plattenelektrode 15. Die erste Isolierschicht 14 ist
zwischen der ersten Speicherelektrode 13 und der ersten
Plattenelektrode 15 eingefügt. Ein auf dem ersten
Kondensator ausgebildeter zweiter Kondensator umfaßt die
erste Plattenelektrode 15, eine zweite Isolierschicht 16
und eine polykristalline Anschlußschicht 17. Die zweite
Isolierschicht 16 ist zwischen der ersten Plattenelektrode
15 und der polykristallinen Anschlußschicht 17 eingefügt.
Ein auf dem zweiten Kondensator ausgebildeter dritter
Kondensator umfaßt eine zweite Speicherelektrode 18, eine
dritte Isolierschicht 21 und eine zweite Plattenelektrode
22. Die dritte Isolierschicht 21 ist zwischen der zweiten
Speicherelektrode 18 und der zweiten Plattenelektrode 22
eingefügt.
Die erste und die zweite Speicherelektrode 13 und 18 sind
miteinander verbunden und die zweite Speicherelektrode 18
und die polykristalline Anschlußschicht 17 sind ebenfalls
miteinander verbunden, so daß der erste, zweite und dritte
Kondensator, die zwischen der ersten Speicherelektrode 13
und der zweiten Plattenelektrode 22 gebildet werden, als
ein Kondensator gebildet werden, womit die Gesamtkapazität
sich erhöht.
Fig. 3 zeigt ein Schaltbild des Kondensators nach Fig. 2,
wobei die erste und die zweite Speicherelektrode 13 und 18
und die erste und zweite Plattenelektrode 15 und 22
vereinfacht sind. In dieser Figur ist jedes Bezugszeichen
für die Elektroden das gleiche wie in Fig. 1 und 2.
Die erste und die zweite Speicherelektrode 13 und 18
treffen sich an einem Knotenpunkt X, während sich die erste
und zweite Plattenelektrode 15 und 22 an einem Knotenpunkt
Y der Schaltung treffen. Schraffierte Bereiche a, b und c
zwischen jeder Elektrode stellen die wirksame Kapazität des
Kondensators dar. Daher kann die Kapazität des Kondensators
entsprechend der aufeinanderfolgenden Schichtung der
Speicher- und Plattenelektroden unbeschränkt erhöht werden.
Wie vorausgehend beschrieben wurde, kann gemäß einem
erfindungsgemäßen Verfahren zur Herstellung von
Faltkondensatoren ein Kondensator mit theoretisch
unbeschränkt großer Kapazität gefertigt werden, ohne
Schwierigkeiten in der Fertigung zu verursachen, da ein
einzelner Schichtkondensatoraufbau mittels einer
3-Schichtausführung unter Verwendung der bekannten
Kondensatorfertigungsverfahren hergestellt wird.
Ferner kann der Kontaktbereich des Source-Bereichs, auf dem
die erste Speicherelektrode auf der verhältnismäßig glatten
Oberfläche des Substrats gebildet wird, und ein Kondensator
mit viel größerer Kapazität erhalten werden, indem die
Isolierschichten zwischen der Speicherelektrode und der
Plattenelektrode gebildet werden, nachdem die Schritte zur
Ausbildung der ersten und der zweiten Speicherelektrode und
Plattenelektrode zur anschließenden Schichtung wiederholt
wurden. Dabei wird zur Bildung der ersten Speicherelektrode
der Verfahrensschritt der Verwendung der ersten
Isolierschicht als Ätzstoppschicht und der
Verfahrensschritt der Herstellung des Abstandsstückes
durchgeführt, um einen elektrischen Kurzschluß mit anderen
Schichten bei der Schichtung der ersten und zweiten
Speicherelektroden zu verhindern.
Schließlich kann die Kapazität des Kondensators in hohem
Maße verbessert werden, da die Isolierschicht zwischen der
Speicherelektrode und der Plattenelektrode durch Verwendung
der polykristallinen Anschlußschicht 17 gebildet wird.
Entsprechend kann die Erfindung die bekannten Probleme
lösen, indem aufeinanderfolgend die Speicherelektrode und
die Plattenelektrode geschichtet werden, ohne daß die
Isolierschicht dünner gemacht wird, selbst wenn die ebene
Fläche des Kondensators im DRAM entsprechend der Tendenz zu
hoher Integration merklich verringert wird, so daß eine
DRAM-Zelle ultrahoher Dichte für eine kommende Generation
realisiert werden kann.
Die Erfindung ist in keiner Weise auf die vorausgehend
beschriebene Ausführungsform beschränkt. Verschiedene
Abänderungen der aufgeführten Ausführungsform, wie auch
andere Ausführungsformen der Erfindung, sind für den
Fachmann bei Bezugnahme auf die Beschreibung der Erfindung
offensichtlich; derartige Abänderungen oder Ausführungen
werden daher im Rahmen der anliegenden Anspüche von der
Erfindung mit umfaßt.
Claims (14)
1. Verfahren zur Herstellung von Faltkondensatoren,
gekennzeichnet durch folgende Schritte:
- a) Ausbildung eines Source-Bereichs (3, 3′), eines Drain-Bereichs (4) und von Gate-Bereichen (7, 8, 9, 10) von MOS-Transistoren nach Ausbildung einer Feldoxidschicht (2) auf einem vorgegebenen Abschnitt eines Halbleitersubstrats und Bildung einer Isolierschicht (11) auf demselben;
- b) Ausbildung eines Kontaktbereichs (12) durch Ätzen der auf dem Source-Bereich (3, 3′) gebildeten Isolierschicht (11), worauf auf dem Kontaktbereich (12) aufeinanderfolgend eine erste Speicherelektrode (13), eine erste Isolierschicht (14), eine erste Plattenelektrode (15) und eine zweite Isolierschicht (16) gebildet werden, auf welcher eine polykristalline Anschlußschicht (17) gebildet wird;
- c) Freilegen der ersten Plattenelektrode (15), die durch ein Lithographie- und Ätzverfahren auf einen vorgegebenen Abschnitt begrenzt wird;
- d) Durchführung einer Oxidation und Aufrechterhaltung nur eines Abstandsstücks (20), das durch Ätzen einer Oxidschicht nach Aufbringen derselben mittels chemischer Dampfabscheidung aufgebracht wurde;
- e) Ausbildung einer zweiten Speicherelektrode (18) mittels des gleichen Verfahrens wie bei der ersten Speicherelektrode und Abscheiden derselben zwecks Verbindung mit der ersten Speicherelektrode (13); und
- f) Aufbringen einer dritten Isolierschicht (21) und darüber einer zweiten Plattenelektrode (22).
2. Verfahren zur Herstellung von Faltkondensatoren
nach Anspruch 1, dadurch gekennzeichnet, daß die erste, die
zweite und die dritte Isolierschicht (14, 16, 21) aus einer
Oxidschicht oder einer Nitridschicht bestehen und zwischen
der ersten und zweiten Speicherelektrode (13, 18) gebildet
werden, und ebenfalls zwischen der ersten und zweiten
Plattenelektrode (15, 22).
3. Verfahren zur Herstellung von Faltkondensatoren
nach Anspruch 1, dadurch gekennzeichnet, daß die erste, die
zweite und die dritte Isolierschicht (14, 16, 21) mit
jeweils verschiedener Dicke gebildet werden.
4. Verfahren zur Herstellung von Faltkondensatoren
nach Anspruch 1, dadurch gekennzeichnet, daß der
Kontaktbereich (12) auf dem Source-Bereich (3, 3′) auf
einer glatten Oberfläche gebildet wird.
5. Verfahren zur Herstellung von Faltkondensatoren
nach Anspruch 1, dadurch gekennzeichnet, daß die am ersten
Speicherkondensator gebildete Isolierschicht (14) als eine
Ätzstoppschicht verwendet wird.
6. Verfahren zur Herstellung von Faltkondensatoren
nach Anspruch 1, dadurch gekennzeichnet, daß das
Abstandsstück (20) mittels Ätzen gebildet wird, nachdem die
Oxidschicht auf der polykristallinen Anschlußschicht (17)
in der Oxidationsatmosphäre gewachsen ist, unter Verwendung
der ersten Isolierschicht (14) als Ätzstopp- und
Antioxidationsschicht im Verfahren zur Verbindung der
ersten Speicherelektrode (13) mit der zweiten
Speicherelektrode (18) .
7. Verfahren zur Herstellung von Faltkondensatoren
nach Anspruch 1, dadurch gekennzeichnet, daß die Maske für
die erste Plattenelektrode (15) gemeinsam an zwei Zellen
gebildet wird, und daß die erste und die zweite
Plattenelektrode (15, 22) miteinander über einen Leiter
einer peripheren Schaltung verbunden werden.
8. Verfahren zur Herstellung von Faltkondensatoren
nach Anspruch 1, dadurch gekennzeichnet, daß die erste und
die zweite Isolierschicht (14, 16) sowohl auf und unter der
ersten Plattenelektrode (15) gebildet werden und daß die
polykristalline Anschlußschicht (17) verwendet wird, um sie
mit der Speicherelektrode (18) zu verbinden.
9. Verfahren zur Herstellung von Faltkondensatoren
nach Anspruch 1, dadurch gekennzeichnet, daß die Kapazität
des Kondensators weiter erhöht wird, indem die
Verfahrensschritte zur Bildung des Oxid-Abstandsstücks (20)
und der zweiten Speicherelektrode (18) im Verfahren zur
Abscheidung der ersten Speicherelektrode (13) wiederholt
werden.
10. Faltkondensator für eine DRAM-Zelle, die einen
MOS-Transistor und einen Kondensator aufweist,
gekennzeichnet durch:
einen ersten Kondensator, der eine erste Speicherelektrode (13) aufweist, eine erste Isolierschicht (14) und eine erste Plattenelektrode (15), wobei die erste Speicherelektrode (13) sich vom oberen Teil eines Gates eines Feldoxids zum oberen Teil eines Gates eines Kanalbereichs (5) durch einen Kontaktbereich (12) erstreckt, und die erste Isolierschicht (14) zwischen der ersten Speicherelektrode (13) und der ersten Plattenelektrode (15) zwischengeschaltet ist;
einen zweiten Kondensator, der die erste Plattenelektrode (15) umfaßt, eine zweite Isolierschicht (16) und eine polykristalline Anschlußschicht (17), der zweite Kondensator auf dem ersten Kondensator gebildet ist, und die zweite Isolierschicht (16) zwischen der ersten Plattenelektrode (15) und der polykristallinen Anschlußschicht (17) zwischengeschaltet ist; und
einen dritten Kondensator, der eine zweite Speicherelektrode (18) umfaßt, eine dritte Isolierschicht (21) und eine zweite Plattenelektrode (22), der dritte Kondensator auf dem zweiten Kondensator gebildet wird, und die dritte Isolierschicht (21) zwischen der zweiten Speicherelektrode (18) und der zweiten Plattenelektrode (22) zwischengeschaltet ist.
einen ersten Kondensator, der eine erste Speicherelektrode (13) aufweist, eine erste Isolierschicht (14) und eine erste Plattenelektrode (15), wobei die erste Speicherelektrode (13) sich vom oberen Teil eines Gates eines Feldoxids zum oberen Teil eines Gates eines Kanalbereichs (5) durch einen Kontaktbereich (12) erstreckt, und die erste Isolierschicht (14) zwischen der ersten Speicherelektrode (13) und der ersten Plattenelektrode (15) zwischengeschaltet ist;
einen zweiten Kondensator, der die erste Plattenelektrode (15) umfaßt, eine zweite Isolierschicht (16) und eine polykristalline Anschlußschicht (17), der zweite Kondensator auf dem ersten Kondensator gebildet ist, und die zweite Isolierschicht (16) zwischen der ersten Plattenelektrode (15) und der polykristallinen Anschlußschicht (17) zwischengeschaltet ist; und
einen dritten Kondensator, der eine zweite Speicherelektrode (18) umfaßt, eine dritte Isolierschicht (21) und eine zweite Plattenelektrode (22), der dritte Kondensator auf dem zweiten Kondensator gebildet wird, und die dritte Isolierschicht (21) zwischen der zweiten Speicherelektrode (18) und der zweiten Plattenelektrode (22) zwischengeschaltet ist.
11. Faltkondensator nach Anspruch 10, dadurch
gekennzeichnet, daß die erste und die zweite
Plattenelektrode (15, 22) elektrisch miteinander verbunden
sind, und daß die erste und die zweite Speicherelektrode
(13, 18) ebenfalls elektrisch miteinander verbunden sind.
12. Faltkondensator nach Anspruch 10, dadurch
gekennzeichnet, daß der erste, der zweite und der dritte
Kondensator jeweils zwischen der ersten, der zweiten
Plattenelektrode (15, 22) und der ersten, der zweiten
Speicherelektrode (13, 18) gebildet werden.
13. Faltkondensator nach Anspruch 10, dadurch
gekennzeichnet, daß das von einer externen Einrichtung
isolierte Abstandsstück (20) dazu verwendet wird, die erste
und die zweite Speicherelektrode (13, 18) elektrisch
miteinander zu verbinden.
14. Faltkondensator nach Anspruch 10 oder 12, dadurch
gekennzeichnet, daß die Kapazität des Kondensators erhöht
wird, indem der Reihe nach die Speicherelektroden (13, 18)
und die Plattenelektroden (15, 22) gebildet werden.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/533,494 US5005103A (en) | 1990-06-05 | 1990-06-05 | Method of manufacturing folded capacitors in semiconductor and folded capacitors fabricated thereby |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE4018412A1 true DE4018412A1 (de) | 1991-12-12 |
Family
ID=24126204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE4018412A Ceased DE4018412A1 (de) | 1990-06-05 | 1990-06-08 | Verfahren zur herstellung von faltkondensatoren in einem halbleiter und dadurch gefertigte faltkondensatoren |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5005103A (de) |
| DE (1) | DE4018412A1 (de) |
| GB (1) | GB2244861B (de) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4306318A1 (de) * | 1992-03-27 | 1993-09-30 | Mitsubishi Electric Corp | Halbleitervorrichtung mit Kondensator vom gestapelten Typ und Herstellungsverfahren dafür |
| DE4345344C2 (de) * | 1992-03-27 | 2002-04-18 | Mitsubishi Electric Corp | Halbleitervorrichtung mit Kondensator und Herstellungsverfahren dafür |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2825135B2 (ja) * | 1990-03-06 | 1998-11-18 | 富士通株式会社 | 半導体記憶装置及びその情報書込読出消去方法 |
| JP2818964B2 (ja) * | 1990-03-30 | 1998-10-30 | 三菱電機株式会社 | 積層構造の電荷蓄積部を有する半導体記憶装置の製造方法 |
| KR920001716A (ko) * | 1990-06-05 | 1992-01-30 | 김광호 | 디램셀의 적층형 캐패시터의 구조 및 제조방법 |
| JPH0449654A (ja) * | 1990-06-19 | 1992-02-19 | Nec Corp | 半導体メモリ |
| US5166858A (en) * | 1991-10-30 | 1992-11-24 | Xilinx, Inc. | Capacitor formed in three conductive layers |
| US5825061A (en) * | 1995-12-06 | 1998-10-20 | Utron Technology Inc. | Channel-type stack capacitor for DRAM cell |
| JP3749776B2 (ja) * | 1997-02-28 | 2006-03-01 | 株式会社東芝 | 半導体装置 |
| JP3626009B2 (ja) * | 1998-04-16 | 2005-03-02 | 富士通株式会社 | 半導体装置の製造方法 |
| US7060584B1 (en) | 1999-07-12 | 2006-06-13 | Zilog, Inc. | Process to improve high performance capacitor properties in integrated MOS technology |
| US7944732B2 (en) * | 2008-11-21 | 2011-05-17 | Xilinx, Inc. | Integrated capacitor with alternating layered segments |
| US7994610B1 (en) | 2008-11-21 | 2011-08-09 | Xilinx, Inc. | Integrated capacitor with tartan cross section |
| US7994609B2 (en) * | 2008-11-21 | 2011-08-09 | Xilinx, Inc. | Shielding for integrated capacitors |
| US8362589B2 (en) * | 2008-11-21 | 2013-01-29 | Xilinx, Inc. | Integrated capacitor with cabled plates |
| US8207592B2 (en) * | 2008-11-21 | 2012-06-26 | Xilinx, Inc. | Integrated capacitor with array of crosses |
| US7956438B2 (en) * | 2008-11-21 | 2011-06-07 | Xilinx, Inc. | Integrated capacitor with interlinked lateral fins |
| US8653844B2 (en) | 2011-03-07 | 2014-02-18 | Xilinx, Inc. | Calibrating device performance within an integrated circuit |
| US8941974B2 (en) | 2011-09-09 | 2015-01-27 | Xilinx, Inc. | Interdigitated capacitor having digits of varying width |
| US9270247B2 (en) | 2013-11-27 | 2016-02-23 | Xilinx, Inc. | High quality factor inductive and capacitive circuit structure |
| US9524964B2 (en) | 2014-08-14 | 2016-12-20 | Xilinx, Inc. | Capacitor structure in an integrated circuit |
| CN111564546A (zh) * | 2019-02-13 | 2020-08-21 | 株式会社辉元 | Led封装件及其制造方法以及具有其的led面板 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4700457A (en) * | 1985-03-29 | 1987-10-20 | Mitsubishi Denki Kabushiki Kaisha | Method of making multilayer capacitor memory device |
| EP0370407A1 (de) * | 1988-11-18 | 1990-05-30 | Nec Corporation | Halbleiterspeicherbauteil vom Typ 1-transistor-1-Kondensator-Speicherzelle |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4475118A (en) * | 1978-12-21 | 1984-10-02 | National Semiconductor Corporation | Dynamic MOS RAM with storage cells having a mainly insulated first plate |
| JPH0666436B2 (ja) * | 1983-04-15 | 1994-08-24 | 株式会社日立製作所 | 半導体集積回路装置 |
| JPH0736437B2 (ja) * | 1985-11-29 | 1995-04-19 | 株式会社日立製作所 | 半導体メモリの製造方法 |
| US4827323A (en) * | 1986-01-07 | 1989-05-02 | Texas Instruments Incorporated | Stacked capacitor |
| DE3856143T2 (de) * | 1987-06-17 | 1998-10-29 | Fujitsu Ltd | Verfahren zum Herstellen einer dynamischen Speicherzelle mit wahlfreiem Zugriff |
| US4951175A (en) * | 1988-05-18 | 1990-08-21 | Kabushiki Kaisha Toshiba | Semiconductor memory device with stacked capacitor structure and the manufacturing method thereof |
-
1990
- 1990-06-05 US US07/533,494 patent/US5005103A/en not_active Expired - Lifetime
- 1990-06-08 GB GB9012834A patent/GB2244861B/en not_active Expired - Fee Related
- 1990-06-08 DE DE4018412A patent/DE4018412A1/de not_active Ceased
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4700457A (en) * | 1985-03-29 | 1987-10-20 | Mitsubishi Denki Kabushiki Kaisha | Method of making multilayer capacitor memory device |
| EP0370407A1 (de) * | 1988-11-18 | 1990-05-30 | Nec Corporation | Halbleiterspeicherbauteil vom Typ 1-transistor-1-Kondensator-Speicherzelle |
Non-Patent Citations (1)
| Title |
|---|
| International Electron Devices Meeting 1988, S. 592-595 * |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4306318A1 (de) * | 1992-03-27 | 1993-09-30 | Mitsubishi Electric Corp | Halbleitervorrichtung mit Kondensator vom gestapelten Typ und Herstellungsverfahren dafür |
| DE4306318C2 (de) * | 1992-03-27 | 2001-07-12 | Mitsubishi Electric Corp | Verfahren zum Herstellen einer Halbleitervorrichtung mit Kondensatorelektroden |
| DE4345344C2 (de) * | 1992-03-27 | 2002-04-18 | Mitsubishi Electric Corp | Halbleitervorrichtung mit Kondensator und Herstellungsverfahren dafür |
| DE4345342C2 (de) * | 1992-03-27 | 2002-04-18 | Mitsubishi Electric Corp | Verfahren zur Herstellung eines DRAMs |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2244861A (en) | 1991-12-11 |
| US5005103A (en) | 1991-04-02 |
| GB2244861B (en) | 1995-01-11 |
| GB9012834D0 (en) | 1990-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE4018412A1 (de) | Verfahren zur herstellung von faltkondensatoren in einem halbleiter und dadurch gefertigte faltkondensatoren | |
| DE69015135T2 (de) | Verfahren zum Herstellen eines Kondensators für DRAM-Zelle. | |
| DE4323363B4 (de) | Verfahren zur Herstellung eines Kondensators für ein Halbleiterspeicherbauelement | |
| DE19521489B4 (de) | Kondensatorplatte und Kondensator, je in einer Halbleitervorrichtung gebildet, die Verwendung eines solchen Kondensators als Speicherkondensator einer Halbleitervorrichtung, Verfahren zur Herstellung eines Kondensators und Verwendung eines solchen Verfahrens zur Herstellung von DRAM-Vorrichtungen | |
| DE3788499T2 (de) | Halbleiter-Grabenkondensator-Struktur. | |
| DE4201004C2 (de) | Verfahren zur Bildung eines Kondensators | |
| DE4418352B4 (de) | Halbleiterbauelement mit einer Siliziumsäulen-Transistorstruktur mit ringförmig umgebendem Gate sowie Verfahren zu dessen Herstellung | |
| DE69221530T2 (de) | Verfahren zum Erhöhen der Kapazität eines DRAMs durch Anodisieren der Polysiliziumschicht einer unteren Kondensatorplatte | |
| DE10306281B4 (de) | Anordnung und Verfahren zur Herstellung von vertikalen Transistorzellen und transistorgesteuerten Speicherzellen | |
| DE4136420C2 (de) | Verfahren zur Bildung eines Kondensators | |
| DE3929129C2 (de) | ||
| DE4031411C2 (de) | Verfahren zur Herstellung einer einen Kondensator aufweisenden Halbleitervorrichtung | |
| DE4424933C2 (de) | Verfahren zur Herstellung einer dynamischen Speicherzelle | |
| DE3916228A1 (de) | Halbleiterspeichervorrichtung mit stapelkondensatorzellenstruktur und verfahren zu ihrer herstellung | |
| DE3844388A1 (de) | Dynamische direktzugriffspeichereinrichtung | |
| DE4412089A1 (de) | Verfahren zur Herstellung eines Kondensators für ein hochintegriertes Halbleiterspeicherbauelement | |
| DE3910033A1 (de) | Halbleiterspeicher und verfahren zu dessen herstellung | |
| DE3785317T2 (de) | Matrix hoher Packungsdichte aus dynamischen VMOS RAM. | |
| DE69024112T2 (de) | Halbleiterspeicheranordnung | |
| DE4327813C2 (de) | Verfahren zur Herstellung eines DRAM's | |
| DE3543937C2 (de) | ||
| DE4034995C2 (de) | Hochintegriertes Halbleiterspeicherbauelement und Verfahren zu seiner Herstellung | |
| EP0917203A2 (de) | Gain Cell DRAM Struktur und Verfahren zu deren Herstellung | |
| DE4441153C2 (de) | Verfahren zur Herstellung eines Kondensators einer Halbleiterspeichervorrichtung | |
| DE3927176C2 (de) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8131 | Rejection |