DE4323363B4 - Verfahren zur Herstellung eines Kondensators für ein Halbleiterspeicherbauelement - Google Patents

Verfahren zur Herstellung eines Kondensators für ein Halbleiterspeicherbauelement Download PDF

Info

Publication number
DE4323363B4
DE4323363B4 DE4323363A DE4323363A DE4323363B4 DE 4323363 B4 DE4323363 B4 DE 4323363B4 DE 4323363 A DE4323363 A DE 4323363A DE 4323363 A DE4323363 A DE 4323363A DE 4323363 B4 DE4323363 B4 DE 4323363B4
Authority
DE
Germany
Prior art keywords
spacer
conductive
layer
pattern
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE4323363A
Other languages
English (en)
Other versions
DE4323363A1 (de
Inventor
Sang-Pil Sim
Joo-Young Yun
Chang-Kyu Hwang
Jeong-Gil Lee
Chul-Ho Shin
Won-Woo Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE4323363A1 publication Critical patent/DE4323363A1/de
Application granted granted Critical
Publication of DE4323363B4 publication Critical patent/DE4323363B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Verfahren zur Herstellung eines Kondensators für ein Halbleiterspeicherbauelement, gekennzeichnet durch die Schrittfolge:
– Bilden einer leitfähigen Struktur (50a; 50b; 50c) auf einem Halbleitersubstrat (10), die aus einem in individuelle Zelleneinheiten unterteilten leitfähigen Muster (50a; 50b) besteht;
– Bilden einer äußeren Ätzmaske (62a; 58a; 86a; 90a) zur Erzeugung eines äußeren Zylinders aus der leitfähigen Struktur an einer Außenseite sowie einer inneren Ätzmaske (62b; 58b; 86b; 90b) zur Erzeugung eines inneren Zylinders aus der leitfähigen Struktur an einer Innenseite eines in Randnähe vorstehenden Teils (50b1) des jeweiligen individuellen leitfähigen Musters,
– anisotropes Ätzen der leitfähigen Struktur unter Verwendung der äußeren und der inneren Ätzmaske zur Erzeugung einer ersten Elektrode (100) mit Doppelzylinderstruktur;
– Entfernen der äußeren und der inneren Ätzmaske;
– Aufbringen einer dünnen dielektrischen Schicht (110) auf die Oberfläche der ersten Elektrode (100); und
– Bilden einer zweiten Elektrode (120) auf der dielektrischen Schicht...

Description

  • Die Erfindung bezieht sich auf ein Verfahren zur Herstellung eines Kondensators mit einer doppelzylindrischen Speicherelektrode für ein, insbesondere hochintegriertes, Halbleiterspeicherbauelement.
  • Die durch Reduzierung der Speicherzellenfläche verursachte Verringerung der Zellenkapazität ist zu einem ernsthaften Hindernis bei der Steigerung der Packungsdichte in dynamischen Speichern mit wahlfreiem Zugriff (DRAMs) geworden. Um eine höhere Packungsdichte in einem Halbleiterspeicherbauelement zu erzielen, ist daher das Problem der verringerten Zellenkapazität zu lösen, da diese die Auslesefähigkeit herabsetzt, die Rate strahlungsinduzierter Fehler ("soft errors") einer Speicherzelle erhöht und im Niederspannungsbetrieb durch Behinderung der Bauelementfunktion eine erhöhte Leistung verbraucht.
  • Normalerweise kann in einem 64Mb DRAM mit einer Speicherzellenfläche von 1,5 μm2 selbst durch Einsatz eines Materials mit höherer Dielektrizitätskonstante, z.B. Tantaloxid (Ta2O5), bei Verwendung einer üblichen, zweidimensionalen, geschichteten Kondensatorzelle keine ausreichende Zellenkapazität erhalten werden. Es sind daher geschichtete Kondensatoren mit einer dreidimensionalen Struktur zur Verbesserung der Zellenkapazität vorgeschlagen worden. Zu derartigen geschichteten Kondensatoren gehören solche mit Doppelschichtstruktur, Rippenstruktur, Zylinderstruktur, ausgedehnter Schichtstruktur und Boxstruktur.
  • Hiervon wird bevorzugt die Zylinderstruktur für den dreidimensionalen, geschichteten Kondensator verwendet, die sich besonders für eine integrierte Speicherzelle mit 64Mb oder mehr eignet, da sowohl deren Außen- wie auch deren Innenfläche als effektive Kondensatorfläche zu wirken vermag. Außerdem ist jüngst ein verbesserter geschichteter Kondensator vorgestellt worden, bei dem innerhalb des Zylinders Säulen oder ein weiterer, innerer Zylinder ausgebildet sind. So können nicht nur die Innen- und Außenseite des Zylinders sondern auch die Außenseite der Säulen bzw. die Innen- und Außenseite des inneren Zylinders, die bzw. der im Inneren dieses äußeren Zylinders gebildet sind bzw. ist, als effektive Kondensatorfläche dienen.
  • Beispielsweise wurde von T. Kaga et al. ein kronenförmiger, geschichteter Kondensator vorgeschlagen (siehe T. Kaga et al., Crown-Shaped Stacked-Capacitor Cell for 1,5V Operation 64Mb DRAMs, IEEE Transactions on Electron Devices, Band 38, Nr. 2, Februar 1991, Seiten 255 bis 260), bei dem im Inneren des (äußeren) Zylinders ein innerer Zylinder ausgebildet ist; dieser Kondensator wird nachfolgend als doppelzylindrischer Kondensator bezeichnet.
  • Die 1 bis 4 zeigen Querschnitte zur Erläuterung des bekannten Verfahrens zur Herstellung des doppelzylindrischen, geschichteten Kondensators für ein Halbleiterspeicherbauelement, wie es in dem obigen Artikel von T. Kaga et al. beschrieben ist.
  • 1 veranschaulicht einen Schritt zur Bildung einer ersten polykristallinen Siliziumschicht (34) zur Bildung äußerer Zylinder und eines Abstandshalters (36). Im einzelnen werden hierzu ein Halbleitersubstrat in aktive Gebiete und Isolationsgebiete mittels einer Feldoxidschicht (12) unterteilt, auf jedem aktiven Gebiet jeweils Transistoren mit gemeinsamer Bitleitung (20) und gemeinsamem Drain-Gebiet (16) sowie jeweils einem Source-Gebiet (14) und einer Gate-Elektrode (18) gebildet, wonach auf der gesamten resultierenden Substratoberseite zur Isolierung der Transistoren von weiteren, nachfolgend zu bildenden, leitfähigen Schichten eine Isolationsschicht (19) aufgebracht wird. Anschließend wird auf die so erhaltene resultierende Struktur eine Planarisierungsschicht (22) aufgebracht. Dann werden Kontaktlöcher zur jeweiligen Verbindung einer Speicherelektrode mit einem Source-Gebiet (14) durch teilweises Entfernen der Planarisierungsschicht (22) und der Isolationsschicht (19) auf dem jeweiligen Source-Gebiet (14) erzeugt. Danach werden durch eine erste Abscheidung von polykristallinem Silizium jeweilige, die Kontaktlöcher füllende Säulenelektrodenteile (30) gebildet, woraufhin nacheinander auf der so erhaltenen resultierenden Struktur ganzflächig eine erste Siliziumdioxidschicht (24), eine Siliziumnitridschicht (26) und eine zweite Siliziumdioxidschicht (32) aufgebracht werden. Anschließend werden durch teilweises Entfernen der zweiten Siliziumdioxidschicht (32), der Siliziumnitridschicht (26) und der ersten Siliziumdioxidschicht (24), die über den jeweiligen Source-Gebieten (14) gebildet sind, Mulden erzeugt. Jede Mulde ist so geformt, daß sie einer individuellen Zelleneinheit zugeordnet ist und die Oberseite des jeweiligen Säulenelektrodenteils (30) freilegt. Dann wird zur Erzeugung der äußeren Zylinder durch ein zweites Abscheiden von polykristallinem Silizium auf der gesamten Oberfläche der resultierenden Struktur eine erste polykristalline Siliziumschicht (34) gebildet, wonach eine dritte Siliziumdioxidschicht auf die erste polykristalline Siliziumschicht (34) aufgebracht wird. Die dritte Siliziumdioxidschicht wird anisotrop geätzt, wodurch aus der dritten Siliziumdioxidschicht der Abstandshalter (36) an der inneren Seitenwand jeder Mulde entsteht.
  • 2 veranschaulicht einen Schritt zur Bildung einer zweiten polykristallinen Siliziumschicht (38) und einer vierten Siliziumdioxidschicht (40). Nach der Schrittfolge von 1 wird hierfür die zweite polykristalline Siliziumschicht (38) zur Erzeugung äußerer Zylinder durch drittes Abscheiden von polykristallinem Silizium auf der gesamten Oberfläche der resultierenden Struktur, die den Abstandshalter (36) beinhaltet, gebildet, wonach die vierte Siliziumdioxidschicht (40) ganzflächig auf die resultierende Struktur aufgebracht wird, damit die zweite polykristalline Siliziumschicht (38) nicht freiliegt.
  • 3 veranschaulicht einen Schritt zur Bildung von Speicherelektroden (100). Nach der Schrittfolge von 2 wird hierfür zunächst die vierte Siliziumdioxidschicht (40) zurückgeätzt. Der Rückätzvorgang wird ganzflächig mit der resultierenden Struktur durchgeführt, bis ein Teil der zweiten polykristallinen Siliziumschicht (38) freigelegt ist. Der freigelegte Teil der zweiten polykristallinen Siliziumschicht wird dann anisotrop geätzt, um einen Teil der ersten polykristallinen Siliziumschicht (34) freizulegen, der ebenso durch anisotropes Ätzen entfernt wird, wodurch Speicherelektroden (100) erzeugt werden, die jeweils einen äußeren Zylinder (34') und einen inneren Zylinder (38') beinhalten. Das Bezugszeichen (40') bezeichnet hierbei einen im inneren Zylinder gebildeten Oxidrest, der vom Zurückätzen der vierten Siliziumdioxidschicht (40) übriggeblieben ist.
  • 4 veranschaulicht einen Schritt zur Vervollständigung der Kondensatoren. Nach Entfernen des Oxidrests (40'), des Abstandshalters (36) und der zweiten Siliziumdioxidschicht (32) wird eine dielektrische Schicht (110) auf der gesamten Oberfläche jeder Speicherelektrode (100) gebildet. Daraufhin wird durch ein viertes Abscheiden von polykristallinem Siliziummaterial auf der gesamten Oberfläche der erhaltenen Struktur eine Plattenelektrode (120) gebildet, wodurch die Kondensatoren, jeweils bestehend aus Speicherelektrode (100), dielektrischer Schicht (110) und Plattenelektrode (120), vervollständigt sind. Mit dem obigen bekannten Verfahren zur Herstellung eines Kondensators für ein Halbleiterspeicherbauelement kann eine Speicherelektrode vom Doppelzylinder-Typ mit einem innerhalb eines äußeren Zylinders gelegenen inneren Zylinders hergestellt werden, wodurch die Zellenkapazität des Halbleiterspeicherbauelements vergrößert wird. Dieses Verfahren ist jedoch mit gewissen Schwierigkeiten verbunden.
  • Erstens werden, wie in 1 gezeigt, die Kontaktlöcher nach deren Erzeugung zur Bildung der Säulenelektrodenteile mit dem ersten polykristallinen Silizium gefüllt. Die genaue Füllung der Kontaktlöcher mit dem ersten polykristallinen Silizium ist entscheidend, weil die Gestalt des über dem jeweiligen Kontaktloch gebildeten äußeren Zylinders von dem Zustand abhängt, der sich durch das Füllen der Kontaktlöcher mit dem ersten polykristallinen Silizium ergibt. Die Einhaltung dieser Prozeßbedingung ist jedoch sehr schwierig.
  • Zweitens geschieht es beim Erzeugen der Mulden durch anisotropes Ätzen der zweiten Siliziumdioxidschicht (32), wie in 1 gezeigt, leicht, daß die Mulden mit einer schrägen Seitenwand gebildet werden, was beim nachfolgenden Bilden der Plattenelektrode Hohlräume zwischen Zellen hervorrufen kann. Die elektrischen Eigenschaften des Speicherbauelements werden dadurch möglicherweise verschlechtert.
  • Drittens ist das in 3 gezeigte Zurückätzen der vierten Siliziumdioxidschicht (40) schwierig zu steuern, so daß eine einheitliche Zellenkapazität nicht in einfacher Weise sichergestellt werden kann.
  • Viertens kann sich, da die Speicherelektrode, wie in 2 gezeigt, aus drei polykristallinen Siliziumschichten besteht, eine natürliche Oxidschicht an den Grenzflächen der polykristallinen Siliziumschichten bilden. Dies führt zu einer Erhöhung des elektrischen Serienwiderstands und einer Verringerung der gegenseitigen Haftfähigkeit der Schichten, so dass sich Teile der polykristallinen Siliziumschicht ablösen können, wenn eine Kraft auf sie einwirkt, z.B. während eines Wafer-Schleuderschritts.
  • Fünftens besteht eine hohe Gefahr der Erzeugung von Leckströmen, da die so erhaltene doppelzylindrische Elektrode scharfkantige Enden aufweist.
  • In der nachveröffentlichten Offenlegungsschrift DE 42 24 946 A1 ist ein Verfahren zur Kondensatorherstellung mit Doppelzylinderstruktur beschrieben, bei dem auf einem Halbleitersubstrat eine sich über mehrere Zelleneinheiten erstreckende, leitfähige Struktur mit einer Vertiefung im Bereich zwischen den einzelnen zu bildenden Zelleneinheiten und einer Vertiefung in einem Mittenbereich der jeweiligen Zelleneinheit unter Belassung eines in Randnähe vorstehend abgestuften Teils sowie eine äußere und innere Ätzmaske gebildet werden, wonach in einem Ätzvorgang die Doppelzylinderstruktur gebildet und gleichzeitig die leitfähige Struktur in die individuellen Zelleneinheiten unterteilt wird.
  • Bei einem in der Offenlegungsschrift GB 2 250 377 A offenbarten Verfahren zur Herstellung von Kondensatoren mit einer mehrsäuligen Struktur werden zunächst die Säulenteile gemeinsam in eine leitfähige Struktur auf einem Halbleitersubstrat über mehrere Zelleneinheiten hinweg eingebracht, bevor dann in einem erneuten Ätzvorgang die Unterteilung der so gemusterten leitfähigen Struktur in die einzelnen Zelleneinheiten erfolgt.
  • In der Offenlegungsschrift JP 4-56265 (A) ist ein Verfahren zur Herstellung eines Kondensators mit Doppelzylinderstruktur offenbart, bei dem nach Aufbringen einer leitfähigen Schicht auf ein Halbleitersubstrat zunächst ein erstes Oxidschichtmuster und als Seitenwandabstandshalter eine innere Ätzmaske gebildet werden. Durch Wiederholen dieses Vorgangs werden auf der gleichen Ebene nach außen anschließend ein zweites Oxidschichtmuster und eine äußere Ätzmaske als Seitenwandabstandshalter erzeugt. Dann wird die leitfähige Struktur im freigebliebenen Bereich bis zu einer gewissen Tiefe geätzt, wonach die beiden Oxidschichtmuster entfernt werden und die leitfähige Struktur geätzt wird, wobei die Doppelzylinderstruktur erzeugt und gleichzeitig die betreffende Kondensatorelektrode nach außen abgegrenzt wird.
    •
  • Der Erfindung liegt als technisches Problem die Bereitstellung eines Verfahrens zur Herstellung eines Kondensators mit doppelzylindrischer Speicherelektrode für ein Halbleiterspeicherbauelement zugrunde, der mit hoher Zuverlässigkeit arbeitet und eine hohe Zellenkapazität für das Speicherbauelement zur Verfügung stellt.
  • Dieses Problem wird durch ein Verfahren mit den Merkmalen des Patentanspruchs 1 oder 2 gelöst. Durch das Bilden der äußeren Ätzmaske zur Erzeugung des äußeren sowie der inneren Ätzmaske zur Erzeugung des inneren Zylinders jeweils auf der leitfähigen Struktur und durch das anisotrope Ätzen der letzteren unter Verwendung dieser äußeren und inneren Ätzmaske wird die doppelzylindrische Speicherelektrode jedes Kondensators aus der einlagig aus einer einzigen leitfähigen Schicht bestehenden leitfähigen Struktur herausgearbeitet. Dies verhindert den Einfluss einer natürlichen Oxidschicht zwischen zwei leitfähigen Schichten, stellt eine sehr haltbare Elektrodenstruktur zur Verfügung und ermöglicht eine hohe Zellenkapazität. Außerdem weist die so gefertigte Speicherelektrode keinen scharfen oberen Rand auf, so dass diesbezügliche Leckströme vermieden werden.
  • In einem Aspekt der Erfindung besteht die leitfähige Struktur aus einem bereits in individuelle Zelleneinheiten unterteilt gefertigten leitfähigen Muster, das mit einem nach oben vorstehend abgestuften Teil versehen ist. In letzterem Fall bestehen die äußere bzw. die innere Ätzmaske bevorzugt aus je einem Abstandshalter an der äußeren bzw. inneren Seitenwand dieses vorstehend abgestuften Teils.
  • Die innere und äußere Ätzmaske zur Doppelzylindererzeugung können als Abstandshalter an den Seitenwänden eines zuvor auf der leitfähigen Struktur gebildeten Abstandshalters angebracht werden, der vor dem Herausarbeiten der Doppelzylinderstruktur entfernt wird. Bei dieser Verfahrensvariante entspricht die Tiefe des Einschnitts zwischen den Zylindern dem mittigen Einschnitt im Inneren des inneren Zylinders, woraus sich eine hohe effektive Elektrodenfläche und damit Speicherkapazität ergibt.
  • Bei einer vorteilhaften Ausgestaltung der Erfindung wird eine zweite Abstandsschicht aus einem leitfähigen Material vorgesehen, die beim Ätzen des leitfähigen Musters zum Herausarbeiten der Doppelzylinderstruktur für die Speicherelektrode mitgeätzt wird und dadurch einen rippenförmig strukturierten Elektrodenzusatzteil zur Verfügung stellt, der die effektive Speicherelektrodenfläche weiter erhöht.
  • Bevorzugte Ausführungsformen der Erfindung, die nachfolgend beschrieben werden, sowie zu deren besserem Verständnis die oben beschriebene bekannte Ausführungsform sind in den Zeichnungen dargestellt. Es zeigen:
  • 1 bis 4 Querschnitte zur Veranschaulichung eines bekannten Verfahrens zur Herstellung eines Kondensators mit doppelzylindrischer Speicherelektrode für ein Halbleiterspeicherbauelement,
  • 5 bis 9 Querschnitte zur Veranschaulichung eines ersten erfindungsgemäßen Verfahrens zur Herstellung eines Kondensators mit doppelzylindrischer Speicherelektrode für ein Halbleiterspeicherbauelement,
  • 10 und 11 Querschnitte zur Veranschaulichung eines zweiten erfindungsgemäßen Verfahrens zur Herstellung eines Kondensators mit doppelzylindrischer Speicherelektrode für ein Halbleiterspeicherbauelement und
  • 12 bis 15 Querschnitte zur Veranschaulichung eines dritten erfindungsgemäßen Verfahrens zur Herstellung eines Kondensators mit doppelzylindrischer Speicherelektrode für ein Halbleiterspeicherbauelement.
  • Die Erfindung wird nachfolgend detaillierter unter Bezugnahme auf die beigefügten Zeichnungen beschrieben.
  • Ausführungsbeispiel 1
  • Dieses erste Beispiel eines erfindungsgemäßen Herstellungsverfahrens wird anhand der 5 bis 9 erläutert.
  • 5 veranschaulicht einen Schritt zur Bildung eines Musters (52) aus einem ersten Material auf einer ersten leitfähigen Schicht (50). Im einzelnen wird hierfür zunächst zur Festlegung eines aktiven Gebietes und eines Isolationsgebietes eine Feldoxidschicht (12) auf einem Halbleitersubstrat (10) gebildet. Danach werden mehrere Transistoren, die sich jeweils gemeinsam eine Bitleitung (20) und ein Drain-Gebiet (16) teilen sowie ein Source-Gebiet (14) und eine Gate-Elektrode (18) aufweisen, auf dem aktiven Gebiet gebildet. Die Gate-Elektrode (18) wird zur Bildung einer Wortleitung (18') in den Bereich über der Feldoxidschicht (12) erstreckt. Daraufhin wird eine reine Oxid schicht, z.B. eine Schicht aus Hochtemperaturoxid (HTO), ganzflächig auf die resultierende Struktur aufgebracht, wodurch eine Isolationsschicht (19) zur Isolierung der Transistoren von in nachfolgenden Prozeßschritten zu bildenden leitfähigen Elementen (z.B. Speicherelektroden) entsteht. Ein isolierendes Material, z.B. Borphosphorglas (BPSG) oder Phosphorglas (PSG), wird ganzflächig auf die resultierende Struktur, d.h. auf die Isolationsschicht (19), aufgebracht, wonach ein Planarisierungsschritt durchgeführt wird, um eine Planarisierungsschicht (22) mit planarer Oberseite zu erzeugen.
  • Auf der Planarisierungsschicht (22) werden zwei isolierende Materialien, deren Ätzraten sich hinsichtlich eines beliebigen Ätzvorgangs unterscheiden, z.B. ein Oxid wie HTO und ein Nitrid wie Siliziumnitrid (Si3N4), abwechselnd abgeschieden, um eine Ätzstoppschicht (42) sowie eine erste, zweite und dritte isolierende Zwischenschicht (44, 46 und 48) als eine erste, eine zweite und eine dritte Abstandsschicht zu bilden. Hierbei werden die Ätzstoppschicht durch Abscheiden eines Nitrids, wie Siliziumnitrid, in einer Dicke von ungefähr 10nm bis 20nm, die erste isolierende Zwischenschicht (44) durch Abscheiden eines Oxids, wie HTO, in einer Dicke von ungefähr 50nm bis 100nm, die zweite isolierende Zwischenschicht (46) durch Abscheiden eines Nitrids, wie Siliziumnitrid, in einer Dicke von ungefähr 50nm bis 100nm und die dritte isolierende Zwischenschicht (48) durch Abscheiden eines Oxids, wie HTO, in einer Dicke von ungefähr 50nm bis 100nm gebildet. Die erste und die dritte isolierende Zwischenschicht (44 und 48) werden zur Trennung der isolierenden Zwischenschicht (46) von der darunterliegenden Struktur, d.h. der Ätzstoppschicht (42) und der darüber liegenden Struktur (z.B. einer in einem nachfolgenden Schritt zu bildenden ersten leitfähigen Schicht) angeordnet.
  • Als nächstes werden durch Entfernen des direkt über einem jeweiligen Source-Gebiet (14) eines Transistors abgeschiedenen Materials Kontaktlöcher zur Verbindung der jeweiligen Speicherelektrode mit dem Source-Gebiet (14) erzeugt. Daraufhin wird ein leitfähiges Material, z.B. störstellendotiertes polykristallines Silizium, in einer Dicke von 400nm bis 600nm auf der Oberfläche der die Kontaktlöcher aufweisenden resultierenden Struktur abgeschieden, wodurch eine die Kontaktlöcher füllende erste leitfähige Schicht (50) entsteht. Auf die erste leitfähige Schicht (50) wird ein erstes Material, dessen Ätzrate sich von derjenigen des die erste leitfähige Schicht bildenden Materials hinsichtlich eines beliebigen Ätzvorgangs unterscheidet, in einer Dicke von ungefähr 100nm bis 150nm aufgebracht, wodurch eine Schicht aus diesem ersten Material entsteht. Diese Schicht aus dem ersten Material wird so strukturiert, daß sie individuelle Zelleneinheiten unterteilt ist, wodurch das Muster (52) aus dem ersten Material gebildet wird. Als Material hierfür kann bevorzugt ein Siliziumoxid Verwendung finden.
  • 6 veranschaulicht einen Schritt zur Bildung eines ersten und eines zweiten Abstandshalters (54 und 56) sowie eines ersten leitfähigen Musters (50a). Nach der Schrittfolge von 5 wird hierfür zunächst Siliziumnitrid ganzflächig auf die resultierende Struktur, die das darauf gebildete Muster (52) aus dem ersten Material beinhaltet, aufgebracht, um eine Siliziumnitridschicht mit einer Dicke von ungefähr 50nm bis 100nm zu erzeugen. Die Siliziumnitridschicht wird daraufhin anisotrop geätzt, so daß der erste Abstandshalter (54) an den Seitenwänden des Musters (52) aus dem ersten Material entsteht. Anschließend wird auf die resultierende Struktur ganzflächig ein Oxid in einer Dicke von ungefähr 50nm bis 100nm zur Bildung einer Oxidschicht aufgebracht, wonach die Oxidschicht zur Bildung des zweiten Abstandshalters (56) an den Seitenwänden der ersten Abstandsschicht (54) anisotrop geätzt wird. Unter Verwendung des Musters (52) aus dem ersten Material sowie des ersten und des zweiten Abstandshalters (54 und 56) als Ätzmaske wird dann der freiliegende Teil der ersten leitfähigen Schicht (50) anisotrop geätzt, bis ein entsprechender Teil der Oberseite der dritten isolierenden Zwischenschicht (48) freiliegt, wodurch das erste leitfähige Muster (50a) hergestellt ist.
  • 7 veranschaulicht einen Schritt zur Bildung eines zweiten leitfähigen Musters (50b), das in der Nähe seines Randes einen hervorstehend abgestuften Teil (50b1 ) aufweist. Hierzu wird nach Entfernen des Musters (52) aus dem ersten Material, des zweiten Abstandshalters (56) und der dritten isolierenden Zwischenschicht (48), die jeweils aus einem Oxid bestehen, das erste leitfähige Muster (50a) in eine vorbestimmte Tiefe, z.B. ungefähr 50nm, unter Verwendung des ersten Abstandshalters (54) als Ätzmaske geätzt, so daß das zweite leitfähige Muster (50b) mit dem in der Nähe seines Randes angeordneten, vorstehend abgestuften Teil (50b1 ) gebildet wird, der in einem nachfolgenden Schritt zur Bildung eines dritten Abstandshalters verwendet wird.
  • 8 veranschaulicht einen Schritt zur Bildung dritter Abstandshalter (58a und 58b) für die Erzeugung einer Doppelzylinderstruktur und zur Ätzung des zweiten leitfähigen Musters (50b). Hierfür werden zunächst nach der Schrittfolge von 7 der erste Abstandshalter (54) und die zweite isolierende Zwischenschicht (56), die beide aus Siliziumnitrid bestehen, entfernt. Dann wird ein zweites Material, dessen Ätzrate sich von derjenigen des ersten leitfähigen Materials (50) hinsichtlich eines beliebigen Ätzvorgangs unterscheidet, z.B. ein Siliziumoxid, wie ein HTO, oder Siliziumnitrid, in einer Dicke von ungefähr 50nm bis 100nm ganzflächig auf die resultierende Struktur zur Bildung einer Schicht aus dem zweiten Material aufgebracht. Als zweites Material wird in diesem Beispiel bevorzugt ein HTO verwendet. Anschließend wird die Schicht aus dem zweiten Material anisotrop geätzt, so daß der Erzeugung einer doppelzylindrischen Struktur dienende dritte Abstandshalter (58a und 58b) an der Seitenwand des hervorstehend abgestuften Teils (50b1 ) des zweiten leitfähigen Musters (50b) sowie ein zusätzlicher Abstandshalter (58') an der Seitenwand des zweiten leitfähigen Musters (50b) entstehen. Hierbei bezeichnen die Bezugszeichen (58a) bzw. (58b) die zur Bildung eines äußeren bzw. eines inneren Zylinders dienenden dritten Abstandshalter. Gleichzeitig wird die erste isolierende Zwischenschicht (44) teilweise geätzt, so daß ein Teil der Ätzstoppschicht (42) zwischen den Teilen des zweiten leitfähigen Musters (50b) freigelegt wird. Daraufhin wird unter Verwendung sowohl des einen dritten Abstandshalters (58a) zur Bildung des äußeren Zylinders als auch des anderen dritten Abstandshalters (58b) zur Bildung des inneren Zylinders als Ätzmaske das zweite leitfähige Muster (50b) anisotrop in eine Tiefe von ungefähr 300nm bis 500nm geätzt, wodurch eine jeweilige Speicherelektrode (100) entsteht. Der mit einer gestrichelten Linie markierte Teil stellt hierbei denjenigen Teil dar, der in diesem Ätzschritt entfernt wird, wobei die Ätztiefe durch eine Kontrolle der Ätzzeit gesteuert wird (dieses Ätzen wird als zeitgenaues Ätzen bezeichnet).
  • 9 veranschaulicht einen Schritt zur Vervollständigung der Kondensatoren. Nach der Schrittfolge von 8 werden hierfür zunächst die dritten Abstandshalter (58a und 58b), der zusätzliche Abstandshalter (58') sowie die erste isolierende Zwischenschicht (44), die sämtlich aus einem Siliziumoxid bestehen, durch Naßätzen unter Verwendung eines gepufferten Oxidätzmittels (BOE) oder einer verdünnten HF-Lösung entfernt. Dann wird eine dünne dielektrische Schicht (110), z.B. eine Oxid/Nitrid/Oxid(ONO)-Schicht, eine Nitrid/Oxid(NO)-Schicht oder eine Ta2O5-Schicht, auf die gesamte Oberfläche der Speicherelektroden (100) in einer SiO2-äquivalenten Dicke von ungefähr 4,5 nm bis 6nm aufgebracht. Anschließend wird ein leitfähiges Material, nämlich störstellendotiertes polykristallines Silizium, auf der dielektrischen Schicht (110) zur Bildung der Plattenelektrode (120) abgeschieden.
  • Ausführungsbeispiel 2
  • Das zweite Beispiel eines erfindungsgemäßen Herstellungsverfahrens wird anhand der 10 und 11 erläutert.
  • Die Verfahrensdurchführung dieses Beispiels entspricht derjenigen des Beispiels 1, mit der Ausnahme, daß statt der zweiten isolierenden Zwischenschicht (46) eine zweite leitfähige Schicht als zweite Abstandsschicht gebildet wird. Als Material für die zweite leitfähige Schicht wird bevorzugt dasselbe Material wie für die erste leitfähige Schicht (50) verwendet.
  • 10 veranschaulicht einen Schritt zur Bildung eines zweiten leitfähigen Musters (50), das nahe seines Randes einen hervorstehend abgestuften Teil (50b1 ) aufweist. Dieser Schritt wird in derselben Weise durchgeführt, wie zu 7 im Beispiel 1 beschrieben. Jedoch wird nun beim anisotropen Ätzen des ersten leitfähigen Musters (50a) unter Verwendung des ersten Abstandshalters (54) als Ätzmaske zur Erzeugung des zweiten leitfähigen Musters (50b) gleichzeitig die zweite leitfähige Schicht (60) geätzt, wodurch ein zweites leitfähiges Schichtmuster (60) in individuelle Zelleneinheiten unterteilt unterhalb des zweiten leitfähigen Musters (50b) gebildet wird. Das zweite leitfähige Schichtmuster (60) wird so zu einem rippenförmig strukturierten Elektrodenzusatzteil, der elektrisch mit dem doppelzylindrischen Speicherelektrodenteil verbunden ist.
  • 11 veranschaulicht einen Schritt zur Vervollständigung der Kondensatoren dieses Ausführungsbeispiels. Hierzu werden nach der Schrittfolge von 10 die zu den 8 und 9 beschriebenen Schritte in gleicher Weise wie im Beispiel 1 durchgeführt, so daß jeweils eine Speicherelektrode (100) entsteht, die einen doppelzylindrischen Elektrodenteil (100b) mit zwei Zylindern (einem inneren und einem äußeren), einen Säulenelektrodenteil (100a), dessen eines Ende mit dem Source-Gebiet (14) eines Transistors und dessen anderes Ende mit dem doppelzylindrischen Elektrodenteil (100b) diesen tragend verbunden sind, sowie einen rippenförmig strukturierten Elektrodenzusatzteil (100c), durch den der Säulenelektrodenteil (100a) mittig hindurchtritt, beinhaltet.
  • Ausführungsbeispiel 3
  • Das dritte Beispiel eines erfindungsgemäßen Herstellungsverfahrens wird anhand der 12 bis 15 erläutert.
  • Im Ausführungsbeispiel 1 werden nach dem teilweisen Ätzen des ersten leitfähigen Musters (50a) zur Erzeugung des zweiten leitfähigen Musters (50b) die dritten Abstandshalter (58a und 58b) zur Erzeugung der doppelzylindrischen Speicherelektrode an der Seitenwand des vorstehenden Teils des zweiten leitfähigen Musters (50b) gebildet. Demgegenüber werden in diesem Ausführungsbeispiel dritte Abstandshalter (62a und 62b) zur Erzeugung einer doppelzylindrischen Speicherelektrode direkt an der Seitenwand des ersten Abstandshalters (54) gebildet, ohne daß das erste leitfähige Muster (50a) (wie in 7) zuvor geätzt wird.
  • 12 veranschaulicht einen Schritt zur Freistellung des ersten Abstandshalters (54) auf dem ersten leitfähigen Muster (50a). Nach Durchführung der in den 5 und 6 gezeigten Schritte werden hierzu der zweite Abstandshalter (56) und das Schichtmuster (52) aus dem ersten Material, die beide aus einem Siliziumoxid bestehen, durch Naßätzen unter Verwendung eines gepufferten Oxidätzmittels (BOE) oder einer verdünnten HF-Lösung entfernt.
  • 13 veranschaulicht einen Schritt zur Bildung der dritten Abstandshalter (62a und 62b). Nach der Schrittfolge von 12 wird hierfür zunächst ein zweites Material, dessen Ätzrate von derjenigen der Materialien für den ersten Abstandshalter (54) und das erste leitfähige Muster (50a) hinsichtlich eines beliebigen Ätzvorgangs verschieden ist, z.B. ein Oxid, wie ein HTO, ganzflächig auf der resultierenden Struktur in einer Dicke von ungefähr 50nm bis 100nm abgeschieden, wodurch eine Schicht aus dem zweiten Material entsteht. Die Schicht aus dem zweiten Material wird dann anisotrop geätzt, um die dritten Abstandshalter (62a und 62b) zur Erzeugung doppelzylindrischer Speicherelektroden zu bilden. Die Bezugszeichen (62a) bzw. (62b) bezeichnen hierbei die jeweiligen dritten Abstandshalter zur Erzeugung eines äußeren bzw. eines inneren Zylinders. Gleichzeitig wird ein zusätzlicher Abstandshalter (62') an der Seitenwand jedes Teils des ersten leitfähigen Musters (50a) gebildet.
  • 14 veranschaulicht einen Schritt zur Ätzung des ersten leitfähigen Musters (50a). Nach Entfernen des ersten Abstandshalters (54) wird hierbei das erste leitfähige Muster (50a) anisotrop in eine Tiefe von ungefähr 300nm bis 500nm unter Verwendung des zur Erzeugung des äußeren Zylinders dienenden einen (62a) und des zur Erzeugung des inneren Zylinders dienenden anderen dritten Abstandshalters (62b) als Ätzmaske in derselben Weise wie im Ausführungsbeispiel 1 geätzt. Mit dem Entfernen des aus Siliziumnitrid bestehenden ersten Abstandshalters (54) wird auch die ebenfalls aus Siliziumnitrid bestehende zweite isolierende Zwischenschicht (46) beseitigt. Der mit einer gestrichelten Linie markierte Teil stellt hierbei denjenigen Teil des ersten leitfähigen Musters (50a) dar, der in diesem Ätzschritt entfernt wird.
  • 15 veranschaulicht einen Schritt zur Vervollständigung der Kondensatoren. Nach der Schrittfolge von 14 werden hierbei zunächst die dritten Abstandshalter (62a und 62b), der zusätzliche Abstandshalter (62') sowie die erste isolierende Zwischenschicht (44) entfernt. Daraufhin werden in derselben Weise wie im Ausführungsbeispiel 1 eine dünne dielektrische Schicht (110) und eine Plattenelektrode (120) gebildet, wodurch die Kondensatoren, jeweils bestehend aus Speicherelektrode (100), dielektrischer Schicht (110) und Plattenelektrode (120), vervollständigt sind.
  • Bei diesem Ausführungsbeispiel ist die Höhe der Speicherelektroden um ungefähr 50nm bis 100nm größer als diejenige der Speicherelektroden im ersten Ausführungsbeispiel. Während im ersten Beispiel das erste leitfähige Muster (50a) zur Erzeugung des zweiten leitfähigen Musters geätzt (50b) wird, benötigt das vorliegende Beispiel keinen derartigen Ätzvorgang. Auf diese Weise wird bei gleicher Dicke der leitfähigen Schichten eine höhere Speicherelektrode erzielt als im ersten Ausführungsbeispiel.
  • Zusätzlich ist zu bemerken, dass es auch in diesem Beispiel möglich ist, die zweite isolierende Zwischenschicht (46) durch eine zweite leitfähige Schicht bestehend aus demselben Material wie die erste leitfähige Schicht zu ersetzen, wodurch eine Speicherelektrode mit derselben Gestalt (d.h. mit einem rippenförmig strukturierten Elektrodenzusatzteil unter dem doppelzylindrischen Elektrodenhauptteil), wie sie in 11 gezeigt ist, auch bei diesem Ausführungsbeispiel erhalten werden kann.
  • Gemäß der vorliegenden Erfindung kann die Speicherelektrode jedes Kondensators aus einer einzigen leitfähigen Schicht erhalten werden. Dies verhindert Einflüsse durch eine natürliche Oxidschicht zwischen verschiedenen leitfähigen Schichten. Die Speicherelektrode ist aus einem Stück dieser leitfähigen Schicht, d.h. einlagig, gebildet, so dass sie nicht leicht bricht, während durch das Vorsehen eines inneren und eines äußeren Zylinders, die gleich hoch sind, eine große Zellenkapazität sichergestellt wird. Die so geformte Speicherelektrode unterliegt auch nicht der Gefahr des Brechens aufgrund schwacher Bindungskräfte zwischen einzelnen Schichtteilen, wie dies der Fall ist, wenn die Speicherelektrode aus mehreren separat gebildeten Schicht aufgebaut ist.
  • Da die Speicherelektrode der vorliegenden Erfindung keine scharfen Enden aufweist, wird das Auftreten von Leckströmen verhindert. Außerdem wird die Bildung von Speicherelektroden mit schrägen Wänden verhindert, da zur Bildung der Speicherelektrode die leitfähige Schicht direkt unter Verwendung einer Ätzmaske geätzt wird. So kann die Bildung von Hohlräumen verhindert werden, wodurch sich bei Anwendung der vorliegenden Erfindung die Zuverlässigkeit für das Halbleiterspeicherbauelement erhöht.
  • Darüber hinaus läßt sich die Unterseite des Speicherelektrodenhauptteils als effektiver Zellenkapazitätsbereich verwenden, was die Zellenkapazität für hohe Integrationsdichten erhöht.
  • Weiterhin ist es möglich, die Speicherelektrode mit einem rippenförmig strukturierten Elektrodenzusatzteil unterhalb des doppelzylindrischen Elektrodenhauptteils auszubilden. Auch dies vergrößert die Zellenkapazität.
  • Es versteht sich, daß der Fachmann neben den oben beschriebenen Ausführungsbeispielen durch naheliegende Änderungen in der Gestaltung und sonstigen Details weitere Beispiele im Rahmen der Erfindung, wie sie durch die beigefügten Patentansprüche festgelegt ist, vorzunehmen vermag.
    •

Claims (8)

  1. Verfahren zur Herstellung eines Kondensators für ein Halbleiterspeicherbauelement, gekennzeichnet durch die Schrittfolge: – Bilden einer leitfähigen Struktur (50a; 50b; 50c) auf einem Halbleitersubstrat (10), die aus einem in individuelle Zelleneinheiten unterteilten leitfähigen Muster (50a; 50b) besteht; – Bilden einer äußeren Ätzmaske (62a; 58a; 86a; 90a) zur Erzeugung eines äußeren Zylinders aus der leitfähigen Struktur an einer Außenseite sowie einer inneren Ätzmaske (62b; 58b; 86b; 90b) zur Erzeugung eines inneren Zylinders aus der leitfähigen Struktur an einer Innenseite eines in Randnähe vorstehenden Teils (50b1 ) des jeweiligen individuellen leitfähigen Musters, – anisotropes Ätzen der leitfähigen Struktur unter Verwendung der äußeren und der inneren Ätzmaske zur Erzeugung einer ersten Elektrode (100) mit Doppelzylinderstruktur; – Entfernen der äußeren und der inneren Ätzmaske; – Aufbringen einer dünnen dielektrischen Schicht (110) auf die Oberfläche der ersten Elektrode (100); und – Bilden einer zweiten Elektrode (120) auf der dielektrischen Schicht (100).
  2. Verfahren zur Herstellung eines Kondensators für ein Halbleiterspeicherbauelement, gekennzeichnet durch die Schrittfolge: – Bilden einer leitfähigen Struktur (50a; 50b; 50c) auf einem Halbleitersubstrat (10), die aus einem in individuelle Zelleneinheiten unterteilten leitfähigen Muster (50a; 50b) besteht; – Bilden einer äußeren Ätzmaske (62a; 58a; 86a; 90a) zur Erzeugung eines äußeren Zylinders aus der leitfähigen Struktur an einer Außenseite sowie einer inneren Ätzmaske (62b; 58b; 86b; 90b) zur Erzeugung eines inneren Zylinders aus der leitfähigen Struktur an einer Innenseite einer in Randnähe des jeweiligen individuellen leitfähigen Musters vorstehenden Abstandshalterstruktur (54), die anschließend entfernt wird; – anisotropes Ätzen der leitfähigen Struktur unter Verwendung der äußeren und der inneren Ätzmaske zur Erzeugung einer ersten Elektrode (100) mit Doppelzylinderstruktur; – Entfernen der äußeren und der inneren Ätzmaske; – Aufbringen einer dünnen dielektrischen Schicht (110) auf die Oberfläche der ersten Elektrode (100); und – Bilden einer zweiten Elektrode (120) auf der dielektrischen Schicht (100).
  3. Verfahren nach Anspruch 1, weiter dadurch gekennzeichnet, dass als äußere Ätzmaske ein Abstandshalter (58a) an der äußeren Seitenwand des vorstehenden Teils und als innere Ätzmaske ein Abstandshalter (58b) an der inneren Seitenwand des vorstehenden Teils des leitfähigen Musters (50b) erzeugt werden.
  4. Verfahren nach Anspruch 3, weiter dadurch gekennzeichnet, dass zur Bildung des leitfähigen Musters (50b) mit dem vorstehenden Teil (50b1 ) und der die äußere und innere Ätzmaske bildenden Abstandshalter (58a, 58b) folgende Schritte durchgeführt werden: – Aufbringen einer leitfähigen Schicht (50) auf das Halbleitersubstrat (10); – Erzeugen eines in individuelle Zelleneinheiten unterteilten Musters (52) aus einem ersten Material auf der leitfähigen Schicht (50); – Bilden eines ersten Abstandshalters (54) an der Seitenwand des Musters (52) aus dem ersten Material; – Bilden eines zweiten Abstandshalters (56) an der Seitenwand des ersten Abstandshalters (54); – anisotropes Ätzen der leitfähigen Schicht (50) unter Verwendung des Musters (52) aus dem ersten Material sowie des ersten und des zweiten Abstandshalters (54 und 56) als Ätzmaske zur Erzeugung eines vorläufigen, in individuelle Zelleneinheiten unterteilten leitfähigen Musters (50a); – Entfernen des Musters (52) aus dem ersten Material und des zweiten Abstandshalters (56); – anisotropes, teilweises Ätzen des vorläufigen leitfähigen Musters (50a) unter Verwendung des ersten Abstandshalters (54) als Ätzmaske zur Erzeugung des leitfähigen Musters (50b) mit dem vorstehend abgestuften Teil; – Erzeugen des inneren Abstandshalters (58b) an der inneren Seitenwand des vorstehenden Teils sowie des äußeren Abstandshalters (58a) an der äußeren Seitenwand des vorstehenden Teils; und – Entfernen des ersten Abstandshalters (54).
  5. Verfahren nach Anspruch 2, weiter dadurch gekennzeichnet, dass zur Erzeugung des leitfähigen Musters (50a, 50b) und von die äußere und innere Ätzmaske bildenden Abstandshaltern (62a, 62b) folgende Schritte durchgeführt werden: – Aufbringen einer leitfähigen Schicht (50) auf das Halbleitersubstrat (10); – Erzeugen eines in individuelle Zelleneinheiten unterteilten Musters (52) aus einem ersten Material auf der leitfähigen Schicht (50); – Bilden eines ersten Abstandshalters als die vorstehende Abstandshalterstruktur (54) an der Seitenwand des Musters (52) aus dem ersten Material; – Bilden eines zweiten Abstandshalters (56) an der Seitenwand des ersten Abstandshalters (54); – anisotropes Ätzen der leitfähigen Schicht (50) unter Verwendung des Musters (52) aus dem ersten Material sowie des ersten und des zweiten Abstandshalters (54 und 56) als Ätzmaske zur Erzeugung des in individuelle Zelleneinheiten unterteilten leitfähigen Musters (50a); – Entfernen des Musters (52) aus dem ersten Material und des zweiten Abstandshalters (56); – Erzeugen eines inneren Abstandshalters (62b) an der inneren Seitenwand des ersten Abstandshalters (54) sowie eines äußeren Abstandshalters (62a) an der äußeren Seitenwand des ersten Abstandshalters (54); und – Entfernen des ersten Abstandshalters (54).
  6. Verfahren nach einem der Ansprüche 1 bis 5, weiter dadurch gekennzeichnet, dass vor der Erzeugung des leitfähigen Musters (50a; 50b) Schritte zum Aufbringen einer Ätzstoppschicht (42) sowie einer ersten, einer zweiten und einer dritten Abstandsschicht (44, 46 und 48) auf das Halbleitersubstrat (10) durchgeführt werden.
  7. Verfahren nach Anspruch 6, weiter dadurch gekennzeichnet, dass für die erste und die dritte Abstandsschicht (44 und 48) ein Oxid und für die zweite Abstandsschicht (46) ein Nitrid verwendet werden.
  8. Verfahren nach Anspruch 6, weiter dadurch gekennzeichnet, dass die erste und die dritte Abstandsschicht (44 und 48) aus einem Oxid und die zweite Abstandsschicht (46) aus einem leitfähigen Material bestehen und dass die zweite Abstandsschicht (46) während der Erzeugung des leitfähigen Musters (50a; 50b) zur Bildung eines rippenförmig strukturier ten Elektrodenzusatzteils (100c), der unterhalb des zylindrischen Elektrodenhauptteils (100a) liegt und mit diesem elektrisch verbunden ist, in individuelle Zelleneinheiten unterteilt wird.
DE4323363A 1992-07-15 1993-07-13 Verfahren zur Herstellung eines Kondensators für ein Halbleiterspeicherbauelement Expired - Lifetime DE4323363B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR92-12648 1992-07-15
KR92012648A KR960008865B1 (en) 1992-07-15 1992-07-15 Method for manufacturing a capacitor in semiconductor memory device

Publications (2)

Publication Number Publication Date
DE4323363A1 DE4323363A1 (de) 1994-01-20
DE4323363B4 true DE4323363B4 (de) 2006-11-23

Family

ID=19336407

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4323363A Expired - Lifetime DE4323363B4 (de) 1992-07-15 1993-07-13 Verfahren zur Herstellung eines Kondensators für ein Halbleiterspeicherbauelement

Country Status (4)

Country Link
US (1) US5399518A (de)
JP (1) JP3940440B2 (de)
KR (1) KR960008865B1 (de)
DE (1) DE4323363B4 (de)

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0132859B1 (ko) * 1993-11-24 1998-04-16 김광호 반도체장치의 커패시터 제조방법
JP3520114B2 (ja) * 1994-07-11 2004-04-19 株式会社ルネサステクノロジ 半導体装置の製造方法
US5451537A (en) * 1994-08-12 1995-09-19 Industrial Technology Research Institute Method of forming a DRAM stack capacitor with ladder storage node
US5573963A (en) * 1995-05-03 1996-11-12 Vanguard International Semiconductor Corporation Method of forming self-aligned twin tub CMOS devices
US5834320A (en) * 1995-06-05 1998-11-10 Motorola, Inc. Method of assembling a semiconductor device using a magnet
US5789291A (en) * 1995-08-07 1998-08-04 Vanguard International Semiconductor Corporation Dram cell capacitor fabrication method
US5643819A (en) * 1995-10-30 1997-07-01 Vanguard International Semiconductor Corporation Method of fabricating fork-shaped stacked capacitors for DRAM cells
JPH09191088A (ja) 1995-11-09 1997-07-22 Mitsubishi Electric Corp 半導体記憶装置およびその製造方法
US5712202A (en) * 1995-12-27 1998-01-27 Vanguard International Semiconductor Corporation Method for fabricating a multiple walled crown capacitor of a semiconductor device
US5543345A (en) * 1995-12-27 1996-08-06 Vanguard International Semiconductor Corp. Method for fabricating crown capacitors for a dram cell
US5656532A (en) * 1996-01-11 1997-08-12 Vanguard International Semiconductor Corporation Method for fabricating a coaxial capacitor of a semiconductor device
US5733808A (en) * 1996-01-16 1998-03-31 Vanguard International Semiconductor Corporation Method for fabricating a cylindrical capacitor for a semiconductor device
US5552334A (en) * 1996-01-22 1996-09-03 Vanguard International Semiconductor Company Method for fabricating a Y-shaped capacitor in a DRAM cell
US5607874A (en) * 1996-02-02 1997-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating a DRAM cell with a T shaped storage capacitor
US5856220A (en) * 1996-02-08 1999-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating a double wall tub shaped capacitor
US5946566A (en) * 1996-03-01 1999-08-31 Ace Memory, Inc. Method of making a smaller geometry high capacity stacked DRAM device
US5604148A (en) * 1996-03-08 1997-02-18 United Microelectronics Corporation Process of fabricating stacked capacitor configuration for dynamic random access memory
US5677221A (en) * 1996-06-19 1997-10-14 Vanguard International Semiconductor Corp. Method of manufacture DRAM capacitor with reduced layout area
TW312831B (en) 1996-08-16 1997-08-11 United Microelectronics Corp Manufacturing method of semiconductor memory device with capacitor(3)
TW312037B (en) * 1996-08-07 1997-08-01 United Microelectronics Corp Manufacturing method of capacitor of dynamic random access memory
GB2324409A (en) * 1996-08-07 1998-10-21 United Microelectronics Corp Method of forming data storage capacitors in dynamic random access memory cells
US5739060A (en) * 1996-08-16 1998-04-14 United Microelecrtronics Corporation Method of fabricating a capacitor structure for a semiconductor memory device
TW306064B (en) * 1996-08-16 1997-05-21 United Microelectronics Corp Semiconductor memory device with capacitor (part 6)
TW351846B (en) * 1996-08-16 1999-02-01 United Microelectronics Corp Method for fabricating memory cell for DRAM
TW312829B (en) * 1996-08-16 1997-08-11 United Microelectronics Corp Semiconductor memory device with capacitor(6)
US5796138A (en) * 1996-08-16 1998-08-18 United Microelectronics Corporation Semiconductor memory device having a tree type capacitor
US5759890A (en) * 1996-08-16 1998-06-02 United Microelectronics Corporation Method for fabricating a tree-type capacitor structure for a semiconductor memory device
TW302524B (en) * 1996-08-16 1997-04-11 United Microelectronics Corp Memory cell structure of dynamic random access memory and manufacturing method thereof
TW427012B (en) * 1996-08-16 2001-03-21 United Microelectronics Corp The manufacturing method of double-combined capacitor DRAM cells
TW306036B (en) * 1996-08-16 1997-05-21 United Microelectronics Corp Semiconductor memory device with capacitor (part 2)
TW304288B (en) * 1996-08-16 1997-05-01 United Microelectronics Corp Manufacturing method of semiconductor memory device with capacitor
TW366592B (en) * 1996-08-16 1999-08-11 United Microelectronics Corp DRAM memory and the manufacturing method for the memory cells
TW304290B (en) * 1996-08-16 1997-05-01 United Microelectronics Corp The manufacturing method for semiconductor memory device with capacitor
TW308727B (en) * 1996-08-16 1997-06-21 United Microelectronics Corp Semiconductor memory device with capacitor (4)
US5744833A (en) * 1996-08-16 1998-04-28 United Microelectronics Corporation Semiconductor memory device having tree-type capacitor
GB2321776A (en) * 1996-08-16 1998-08-05 United Microelectronics Corp Method of fabricating a stacked capacitor
TW308729B (en) * 1996-08-16 1997-06-21 United Microelectronics Corp Semiconductor memory device with capacitor (3)
TW312828B (en) * 1996-08-16 1997-08-11 United Microelectronics Corp Manufacturing method of semiconductor memory device with capacitor(5)
US5688713A (en) * 1996-08-26 1997-11-18 Vanguard International Semiconductor Corporation Method of manufacturing a DRAM cell having a double-crown capacitor using polysilicon and nitride spacers
US5670410A (en) * 1996-09-25 1997-09-23 Chartered Semiconductor Manufacturing Pte Ltd. Method of forming integrated CMP stopper and analog capacitor
US5677223A (en) * 1996-10-07 1997-10-14 Vanguard International Semiconductor Corporation Method for manufacturing a DRAM with reduced cell area
US5731130A (en) * 1996-11-12 1998-03-24 Vanguard International Semiconductor Corporation Method for fabricating stacked capacitors on dynamic random access memory cells
KR100466454B1 (ko) * 1997-02-04 2005-07-25 마츠시타 덴끼 산교 가부시키가이샤 반도체장치및그제조방법
TW418462B (en) * 1997-02-04 2001-01-11 Matsushita Electronics Corp Semiconductor device and manufacturing method thereof
US5893748A (en) * 1997-02-10 1999-04-13 Advanced Micro Devices, Inc. Method for producing semiconductor devices with small contacts, vias, or damascene trenches
US6104055A (en) * 1997-03-27 2000-08-15 Nec Corporation Semiconductor device with memory cell having a storage capacitor with a plurality of concentric storage electrodes formed in an insulating layer and fabrication method thereof
NL1006113C2 (nl) * 1997-05-22 1998-11-25 United Microelectronics Corp Werkwijze voor het vormen van een data-opslagcondensator in een DRAM-cel.
US5851603A (en) * 1997-07-14 1998-12-22 Vanguard International Semiconductor Corporation Method for making a plasma-enhanced chemical vapor deposited SiO2 Si3 N4 multilayer passivation layer for semiconductor applications
US5926710A (en) * 1997-10-23 1999-07-20 Vanguard International Semiconductor Corporation Method for making dynamic random access memory cells using a novel stacked capacitor process
US5854105A (en) * 1997-11-05 1998-12-29 Vanguard International Semiconductor Corporation Method for making dynamic random access memory cells having double-crown stacked capacitors with center posts
US5851877A (en) * 1998-01-06 1998-12-22 Vanguard International Semiconductor Corporation Method of forming a crown shape capacitor
TW382810B (en) * 1998-03-20 2000-02-21 United Semiconductor Corp Method of fabricating stack capacitor
JP3235565B2 (ja) 1998-04-30 2001-12-04 日本電気株式会社 半導体不揮発性記憶装置の製造方法
TW410471B (en) * 1998-05-22 2000-11-01 United Microelectronics Corp Manufacturing method for dual cylinder capacitor
GB2341271B (en) * 1998-09-01 2001-04-18 United Semiconductor Corp Method of fabricating capacitor
US6121108A (en) * 1998-10-28 2000-09-19 United Microelectroincs Corp. Method for fabricating a capacitor in a dynamic random access memory
US6030878A (en) * 1998-11-25 2000-02-29 United Microelectronics Corp. Method of fabricating a dynamic random access memory capacitor
US6403416B1 (en) 1999-01-07 2002-06-11 Taiwan Semiconductor Manufacturing Company Method for making a double-cylinder-capacitor structure for dynamic random access memory (DRAM)
TW413932B (en) * 1999-03-05 2000-12-01 Nanya Plastics Corp Manufacturing method of crown-type capacitor structure
TW415084B (en) * 1999-03-05 2000-12-11 Nanya Technology Corp Fabrication method of crown-shaped capacitor structure
US6136661A (en) * 1999-06-14 2000-10-24 Vanguard International Semiconductor Corporation Method to fabricate capacitor structures with very narrow features using silyated photoresist
US6130127A (en) * 1999-07-23 2000-10-10 Vanguard International Semiconductor Corporation Method for making dynamic random access memory cells having cactus-shaped stacked capacitors with increased capacitance
US6372151B1 (en) 1999-07-27 2002-04-16 Applied Materials, Inc. Storage poly process without carbon contamination
KR100380279B1 (ko) * 2000-10-26 2003-04-16 주식회사 하이닉스반도체 커패시터의 제조방법
US6686235B2 (en) 2001-04-12 2004-02-03 Micron Technology, Inc. Buried digit spacer-separated capacitor array
CN1646854A (zh) * 2002-03-29 2005-07-27 松下电器产业株式会社 照明单元和使用该单元的液晶显示装置
KR100670396B1 (ko) * 2004-12-30 2007-01-16 동부일렉트로닉스 주식회사 사이드 로브 현상을 이용한 실린더형 커패시터 형성 방법
KR100674970B1 (ko) * 2005-04-21 2007-01-26 삼성전자주식회사 이중 스페이서들을 이용한 미세 피치의 패턴 형성 방법
TWI404192B (zh) * 2009-12-29 2013-08-01 Taiwan Memory Corp 冠狀電容器之製造方法
JP6408372B2 (ja) * 2014-03-31 2018-10-17 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及びその駆動制御方法、並びに、電子機器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0456265A (ja) * 1990-06-25 1992-02-24 Matsushita Electron Corp 半導体装置の製造方法
GB2250377A (en) * 1990-11-29 1992-06-03 Samsung Electronics Co Ltd Method for manufacturing a semiconductor device with villus type capacitor
DE4224946A1 (de) * 1991-08-31 1993-03-04 Samsung Electronics Co Ltd Halbleiterbauelement mit einem kondensator und verfahren zu dessen herstellung

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5061650A (en) * 1991-01-17 1991-10-29 Micron Technology, Inc. Method for formation of a stacked capacitor
US5084405A (en) * 1991-06-07 1992-01-28 Micron Technology, Inc. Process to fabricate a double ring stacked cell structure
US5266512A (en) * 1991-10-23 1993-11-30 Motorola, Inc. Method for forming a nested surface capacitor
US5192702A (en) * 1991-12-23 1993-03-09 Industrial Technology Research Institute Self-aligned cylindrical stacked capacitor DRAM cell

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0456265A (ja) * 1990-06-25 1992-02-24 Matsushita Electron Corp 半導体装置の製造方法
GB2250377A (en) * 1990-11-29 1992-06-03 Samsung Electronics Co Ltd Method for manufacturing a semiconductor device with villus type capacitor
DE4224946A1 (de) * 1991-08-31 1993-03-04 Samsung Electronics Co Ltd Halbleiterbauelement mit einem kondensator und verfahren zu dessen herstellung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IEEE Transactions on Eletron Devices, Bd. 38, Nr. 2, 1991, S. 255-260 *

Also Published As

Publication number Publication date
JPH06188384A (ja) 1994-07-08
US5399518A (en) 1995-03-21
KR960008865B1 (en) 1996-07-05
DE4323363A1 (de) 1994-01-20
JP3940440B2 (ja) 2007-07-04
KR940003029A (ko) 1994-02-19

Similar Documents

Publication Publication Date Title
DE4323363B4 (de) Verfahren zur Herstellung eines Kondensators für ein Halbleiterspeicherbauelement
DE4031411C2 (de) Verfahren zur Herstellung einer einen Kondensator aufweisenden Halbleitervorrichtung
DE4220497B4 (de) Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung
DE10007018B4 (de) Halbleiterbauelement mit Kondensator und Herstellungsverfahren hierfür
DE4402216C2 (de) Halbleiterbauelement mit Kondensatoren und zu seiner Herstellung geeignetes Verfahren
DE19521489B4 (de) Kondensatorplatte und Kondensator, je in einer Halbleitervorrichtung gebildet, die Verwendung eines solchen Kondensators als Speicherkondensator einer Halbleitervorrichtung, Verfahren zur Herstellung eines Kondensators und Verwendung eines solchen Verfahrens zur Herstellung von DRAM-Vorrichtungen
DE19933480B4 (de) Verfahren zur Herstellung eines zylindrischen Kondensators
DE4318660C2 (de) Halbleitereinrichtung und Herstellungsverfahren dafür
DE19523743C2 (de) Verfahren zur Herstellung eines Kondensators auf einem Halbleiterbauelement
DE4224946A1 (de) Halbleiterbauelement mit einem kondensator und verfahren zu dessen herstellung
DE4412089A1 (de) Verfahren zur Herstellung eines Kondensators für ein hochintegriertes Halbleiterspeicherbauelement
DE4201506C2 (de) Verfahren zur Herstellung von DRAM-Speicherzellen mit Stapelkondensatoren mit Flossenstruktur
DE4321638A1 (de) Halbleiterspeicherbauelement mit einem Kondensator und Verfahren zu seiner Herstellung
DE4029256C2 (de) Halbleiterspeichervorrichtung mit wenigstens einer DRAM-Speicherzelle und Verfahren zu deren Herstellung
DE4328510C2 (de) Verfahren zur Herstellung eines Halbleiterspeicherbauelementes mit einem Kondensator
DE19842704C2 (de) Herstellverfahren für einen Kondensator mit einem Hoch-epsilon-Dielektrikum oder einem Ferroelektrikum nach dem Fin-Stack-Prinzip unter Einsatz einer Negativform
DE4018412A1 (de) Verfahren zur herstellung von faltkondensatoren in einem halbleiter und dadurch gefertigte faltkondensatoren
DE4210855C2 (de) Herstellungsverfahren für einen gestapelten Kondensator
DE4203565C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE3543937C2 (de)
DE10012198B4 (de) Zylindrisches Kondensatorbauelement mit innenseitigem HSG-Silicium und Verfahren zu seiner Herstellung
DE19726069B4 (de) Halbleitereinrichtung mit einer unteren und einer oberen Elektrode und zugehöriges Herstellungsverfahren
DE4034995A1 (de) Hochintegriertes halbleiterspeicherbauelement und verfahren zu seiner herstellung
DE4320060B4 (de) Verfahren zur Herstellung eines Halbleiterspeicherzellenkondensators
EP1709681B1 (de) Halbleiterspeicherzelle sowie zugehöriges herstellungsverfahren

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8128 New person/name/address of the agent

Representative=s name: PATENTANWAELTE RUFF, WILHELM, BEIER, DAUSTER & PAR

8172 Supplementary division/partition in:

Ref document number: 4345613

Country of ref document: DE

Kind code of ref document: P

Q171 Divided out to:

Ref document number: 4345613

Country of ref document: DE

Kind code of ref document: P

8364 No opposition during term of opposition
R071 Expiry of right
R071 Expiry of right