DE19523743C2

DE19523743C2 - Verfahren zur Herstellung eines Kondensators auf einem Halbleiterbauelement

Info

Publication number: DE19523743C2
Application number: DE19523743A
Authority: DE
Inventors: Suk Soo Kim
Original assignee: Hyundai Electronics Industries Co Ltd
Current assignee: SK Hynix Inc
Priority date: 1994-06-30
Filing date: 1995-06-29
Publication date: 1997-01-30
Anticipated expiration: 2015-06-30
Also published as: JP2591930B2; DE19523743A1; KR0154161B1; KR960002851A; US5595931A; JPH0818017A

Description

Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung eines Kondensators nach dem Oberbegriff des Anspruchs 1, wie es aus US 51 64 337 bekannt ist.

Die hohe Integration von Speicherbauelementen geht einher mit einer starken Verringerung der von den Einheitszellen belegten Fläche, wodurch es schwierig ist, die für die Funktion der Speicherbauelemente erforderliche Kapazität herzustellen. Zusätzlich muß mit steigender Integrations dichte die Größe der Kapazität zunehmen. Es sind viele Versuche unternommen worden, die Kapazität zu vergrößern, um in einer solchen reduzierten Fläche eine ausreichend große Kapazität herzustellen. Es wurden z. B. verschie dene dreidimensionale Kondensatorstrukturen wie z. B. Stapel, Zylinder, Rippen usw. entwickelt.

Derartige Strukturen sind z. B. in US 51 64 337 und DE 42 29 363 A1 beschrieben.

Ein bedeutender Nachteil dieser Techniken besteht darin, daß zu viele Prozeßschritte ausgeführt werden müssen, um die Kapazität zu steigern, begleitet von einer ungünstigen Topologie des entstehenden Konden sators.

Es ist daher die Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung eines Kondensators mit einer großen Kapazität zu schaffen, das gegenüber dem Stand der Technik weiterverbessert ist.

Diese Aufgabe wird erfindungsgemäß gelöst durch ein Verfahren zur Herstellung eines Kondensators, das die im Anspruch 1 angegebenen Merkmale besitzt. Der abhängige Anspruch ist auf eine bevorzugte Ausführungsform der vorliegenden Erfindung gerichtet.

Eine Erläuterung der Erfindung wird deutlich beim Lesen der folgenden Beschreibung bevorzugter Ausführungsformen, die auf die beigefügten Zeichnungen Bezug nimmt; es zeigen:

Fig. 1 bis 6 schematische Querschnittsansichten, die die Herstellungsprozeßschritte eines Kon densators auf einem Halbleiterbauelement erläutern.

In den beigefügten Zeichnungen, sind für ähnliche bzw. einander entsprechende Teile gleiche Bezugszeichen ver wendet.

Die Fig. 1 bis 6 erläutern die Prozeßschritte gemäß der vorliegenden Erfindung zur Herstellung eines Kondensa tors, der für eine DRAM-Zelle verwendet werden kann, wobei der Einfachheit halber der MOSFET auf einem Halb leitersubstrat weggelassen ist.

Wie in Fig. 1 gezeigt, wird zu Beginn in einem Isolier schichtstapel, bestehend aus einer ersten Isolierschicht 1 zur Einebnung und einer zweiten Isolierschicht 2 ein Kondensatorkontaktloch ausgebildet. Danach wird auf der entstehenden Struktur eine erste Polysiliciumschicht 3 abgeschieden, um das Kontaktloch zu füllen, gefolgt von der Ausbildung eines ersten Photosensitivschichtmusters 30 für eine Speicherelektrodenmaske auf einer vorgegebe nen Fläche der ersten Polysiliciumschicht 3.

Wie in Fig. 2 gezeigt, wird das Material der ersten Polysiliciumschicht 3 unter Verwendung des ersten Photo sensitivschichtmusters 30 als Maske bis zu einer geeigne ten Tiefe weggeätzt, um einen Vorsprung auszubilden, woraufhin das erste Photosensitivschichtmuster 30 ent fernt wird. Danach werden durch Einleiten von Quellenga sen in die gleiche Kammer auf der geätzten ersten Polysi liciumschicht 3 nacheinander eine dritte, eine vierte und eine fünfte Isolierschicht 4, 5 und 6, die sich in ihrem Naßätz-Selektivitätsverhältnis voneinander unterscheiden, ausgebildet, gefolgt von der Ausbildung eines zweiten Photosensitivschichtmusters 40 auf der fünften Isolier schicht 6, das breiter ist als das erste Photosensitiv schichtmuster 30. Die dritten, vierten und fünften Iso lierschichten 4, 5 und 6 können aus Oxiden hergestellt werden, wobei die vierte ein größeres Naßätz-Selektivi tätsverhältnis besitzt als die anderen.

Fig. 3 ist ein Querschnitt nach der Durchführung eines Trockenätzvorgangs und eines darauffolgenden Naßätzvor gangs. Unter Verwendung des zweiten Photosensitivschicht musters 40 als Maske werden die fünfte, die vierte und die dritte Isolierschicht 6, 5 und 4 sowie die erste Polysiliciumschicht einem Trockenätzvorgang unterworfen, um ein fünftes, ein viertes und ein drittes Isolier schichtmuster 6′, 5′ und 4′ bzw. ein erstes Polysilicium schichtmuster 3′ auszubilden. Dieser Trockenätzvorgang wird weiter ausgeführt, um das Material der zweiten Isolierschicht 2 bis zu einer geeigneten Tiefe wegzuät zen. Danach höhlt der Naßätzvorgang das vierte Isolier schichtmuster 5′ bis zu einem gewissen Maß aus, um zwi schen dem dritten Isolierschichtmuster 4′ und dem fünften Isolierschichtmuster 6′ einen Hohlraum auszubilden.

Fig. 4 ist eine Querschnittsansicht, nachdem eine zweite Polysiliciumschicht auf der sich ergebenden Struktur abgeschieden worden ist, um den Hohlraum zwischen dem dritten Isolierschichtmuster 4′ und dem fünften Isolier schichtmuster 6′ auszufüllen.

Wie in Fig. 5 gezeigt, wird die zweite Polysilicium schicht 7 einem Rückätzvorgang unterworfen, um an der Seitenwand der dritten und fünften Isolierschichtmuster 4′ und 6′ ein zweites Polysiliciumschichtzwischenstück 7′ auszubilden, das mit der im Hohlraum verbleibenden zwei ten Polysiliciumschicht 7 und dem ersten Polysilicium schichtmuster 3′ elektrisch verbunden ist. Die Materia lien des dritten, vierten und fünften Isolierschichtmu sters 4′, 5′ und 6′ sowie die zweite Isolierschicht 2 werden in einem Naßätzvorgang weggeätzt, um die Oberflä chen einer Speicherelektrode 20, bestehend aus dem Poly siliciumschichtmuster 3′ und dem zweiten Polysilicium schichtzwischenstück 7′, von dem ein Teil über das erste Polysiliciumschichtmuster 3′ hinausragt, freizulegen.

Fig. 6 ist eine Querschnittsansicht nach dem Auftragen einer dielektrischen Schicht auf die Oberflächen der Speicherelektrode 20, gefolgt vom Abscheiden einer drit ten Polysiliciumschicht 9 für eine Plattenelektrode über der Speicherelektrode 20.

Wie oben beschrieben worden ist, kann ein für die nächste Generation von Halbleiterbauelementen geeigneter Konden sator erhalten werden, indem eine Polysiliciumschicht in einem Hohlraum ausgebildet wird, der zwischen mehreren Oxidschichten entsteht, die sich in ihrem Ätzselektivi tätsverhältnis voneinander unterscheiden.

Claims

1. Verfahren zur Herstellung eines Kondensators auf einem Halbleiterbauelement, die folgenden Schritte umfassend:

a) Ausbilden eines Kontaktloches in einer Stapelstruktur, bestehend aus einer ersten Isolierschicht (1) und einer zweiten Isolierschicht (2), die nacheinander auf einem Substrat ausgebildet sind;
b) Abscheiden einer ersten Polysiliciumschicht (3), um das Kontaktloch auszufüllen;
c) Abscheiden einer dritten Isolierschicht (4), einer vierten Isolierschicht (5), sowie einer fünften Iso lierschicht (6) in dieser Reihenfolge;
d) Ausbilden eines Photosensitivschichtmusters (40) für eine Speicherelektrodenmaske auf der fünften Isolier schicht (6);
e) aufeinanderfolgendes Trockenätzen der fünften, der vierten und der dritten Isolierschichten (6, 5, 4), um ein drittes Isolierschichtmuster (4′), ein viertes Iso lierschichtmuster (5′) und ein fünftes Isolierschicht muster (6′) auszubilden, wobei das Photosensitiv schichtmuster (40), das während Schritt d ausgebildet wurde, als Maske dient;
f) Entfernen des Photosensitivschichtmusters (40), das während Schritt d ausgebildet wurde, und Aushöhlen des vierten Isolierschichtmusters (5′) bis zu einem gewis sen Maß, um zwischen den dritten und fünften Isolier schichtmustern (4′, 6′) einen Hohlraum (15) auszubil den;
g) Abscheiden einer zweiten Polysiliciumschicht (7) auf der sich ergebenden Struktur, um den Hohlraum (15) aus zufüllen, und Zurückätzen der zweiten Polysilicium schicht (7), um an der Seitenwand der dritten und fünf ten Isolierschichtmuster (4′, 6′) ein Zwischenstück (71) auszubilden, wobei dieses Zwischenstück (7′) mit dem ersten Polysiliciumschichtmuster (3′) und der im Hohlraum (15) verbleibenden zweiten Polysiliciumschicht (7) elektrisch verbunden ist;
h) Entfernen des Materials der fünften, der vierten und der dritten Isolierschichtmuster (6′, 5′, 4′) sowie des zweiten Isolierschichtmusters (2) durch Naßätzen, um eine Speicherelektrode (20), bestehend aus dem ersten Polysiliciumschichtmuster (3′) und dem zweiten Polysi liciumzwischenstück (7′), von dem ein Teil über das er ste Polysiliciummuster (3) hinausragt, freizulegen; und
i) Auftragen einer dielektrischen Schicht (8) auf die Oberflächen der Speicherelektrode (20) und Ausbilden einer Plattenelektrode (9) auf den Oberflächen,

dadurch gekennzeichnet, daß
zwischen den Schritten b und c die folgenden Schritte zu sätzlich durchgeführt werden:

b1) Ausbilden eines Photosensitivschichtmusters (30) für eine Speicherelektrodenmaske auf der ersten Polysilici umschicht (3);
b2) Wegätzen des Materials der ersten Polysiliciumschicht (3) bis zu einer geeigneten Tiefe, um einen Vorsprung auszubilden, wobei die Photosensitivschicht (30), die während Schritt b1 ausgebildet wurde, als Maske dient;
b3) Entfernen des Photosensitivschichtmusters (30), das während Schritt b1 ausgebildet wurde,
wobei das Photosensitivschichtmuster (40), das in Schritt d ausgebildet wurde, breiter ist als das Photo sensitivschichtmuster (30), das in Schritt b1 ausgebil det wurde und das Trockenätzen, das während Schritte durchgeführt wird, fortgesetzt wird, bis auch die erste Poly siliciumschicht (3) zu einem geätzten Polysilicium schichtmuster (3′) ausgebildet worden ist.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die vierte Isolierschicht (5) aus einem Material hergestellt wird, das sich im Naßätz-Selektivitätsverhältnis von den Ma terialien der dritten Isolierschicht (4) und der fünften Isolierschicht (6) unterscheidet.