DE4328510C2 - Verfahren zur Herstellung eines Halbleiterspeicherbauelementes mit einem Kondensator - Google Patents

Verfahren zur Herstellung eines Halbleiterspeicherbauelementes mit einem Kondensator

Info

Publication number
DE4328510C2
DE4328510C2 DE4328510A DE4328510A DE4328510C2 DE 4328510 C2 DE4328510 C2 DE 4328510C2 DE 4328510 A DE4328510 A DE 4328510A DE 4328510 A DE4328510 A DE 4328510A DE 4328510 C2 DE4328510 C2 DE 4328510C2
Authority
DE
Germany
Prior art keywords
pattern
conductive layer
layer
spacer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4328510A
Other languages
English (en)
Other versions
DE4328510A1 (de
Inventor
Yun-Gi Kim
Jeung-Gil Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE4328510A1 publication Critical patent/DE4328510A1/de
Application granted granted Critical
Publication of DE4328510C2 publication Critical patent/DE4328510C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung eines, insbesondere hochintegrierten, Halbleiterspeicherbauele­ mentes mit einem Kondensator, dessen Speicherelektrodenstruktur wenigstens zwei Zylinder beinhaltet.
Die durch Reduzierung der Speicherzellenfläche verursachte Ver­ ringerung der Zellenkapazität ist zu einem ernsthaften Hinder­ nis bei der Steigerung der Packungsdichte in dynamischen Spei­ chern mit wahlfreiem Zugriff (DRAMs) geworden. Um eine höhere Packungsdichte in einem Halbleiterspeicherbauelement zu er­ zielen, ist daher das Problem der verringerten Zellenkapazität zu lösen, da diese die Auslesefähigkeit herabsetzt, die Rate strahlungsinduzierter Fehler ("soft errors") einer Speicher­ zelle erhöht und im Niederspannungsbetrieb durch Behinderung der Bauelementfunktion eine erhöhte Leistung verbraucht.
Normalerweise kann in einem 64 Mb DRAM mit einer Speicherzellen­ fläche von 1,5 µm2 selbst durch Einsatz eines Materials mit hö­ herer Dielektrizitätskonstante, z. B. Tantaloxid (Ta2O5), bei Verwendung einer üblichen, zweidimensionalen, geschichteten Kondensatorzelle keine ausreichende Zellenkapazität erhalten werden. Es sind daher geschichtete Kondensatoren mit einer dreidimensionalen Struktur zur Verbesserung der Zellenkapazität vorgeschlagen worden. Zu derartigen geschichteten Kondensatoren gehören solche mit Doppelschichtstruktur, Rippenstruktur, Zy­ linderstruktur, ausgedehnter Schichtstruktur und Boxstruktur.
Hiervon wird bevorzugt die Zylinderstruktur für den dreidimen­ sionalen, geschichteten Kondensator verwendet, die sich beson­ ders für eine integrierte Speicherzelle mit 64 Mb oder mehr eig­ net, da sowohl deren Außen- wie auch deren Innenfläche als ef­ fektive Kondensatorfläche zu wirken vermögen. Außerdem ist jüngst ein verbesserter geschichteter Kondensator vorgestellt worden, bei dem innerhalb eines Zylinders Säulen oder ein wei­ terer, innerer Zylinder ausgebildet sind. So können nicht nur die Innen- und Außenseite des äußeren Zylinders sondern auch die Außenseite der Säulen bzw. die Innen- und Außenseite des inneren Zylinders, die bzw. der im Inneren dieses äußeren Zy­ linders gebildet sind bzw. ist, als effektive Kondensatorfläche dienen.
Beispielsweise wurde von T. Kaga et al. ein kronenförmiger, ge­ schichteter Kondensator vorgeschlagen (siehe T. Kaga et al., Crown-Shaped Stacked-Capacitor Cell for 1,5 V Operation 64 Mb DRAMs, IEEE Transactions on Electron Devices, Band 38, Nr. 2, Februar 1991, Seiten 255 bis 260), bei dem im Inneren des (äu­ ßeren) Zylinders ein innerer Zylinder ausgebildet ist; dieser Kondensator wird nachfolgend als doppelzylindrischer Kondensa­ tor bezeichnet.
Die Fig. 1 bis 4 zeigen Querschnitte zur Erläuterung des be­ kannten Verfahrens zur Herstellung des doppelzylindrischen, ge­ schichteten Kondensators für ein Halbleiterspeicherbauelement, wie es in dem obigen Artikel von T. Kaga et al. beschrieben ist.
Fig. 1 veranschaulicht einen Schritt zur Bildung einer ersten polykristallinen Siliziumschicht (34) zur Erzeugung äußerer Zy­ linder und von Abstandshaltern (36). Im einzelnen werden hierzu ein Halbleitersubstrat in aktive Gebiete und Isolationsgebiete mittels einer Feldoxidschicht (12) unterteilt, auf jedem akti­ ven Gebiet Transistoren mit jeweils gemeinsamer Bitleitung (20) und gemeinsamem Drain-Gebiet (16) sowie einem Source-Gebiet (14) und einer Gate-Elektrode (18) gebildet, wonach auf der ge­ samten resultierenden Substratoberseite zur Isolierung der Transistoren von weiteren, nachfolgend zu bildenden, leitfähi­ gen Schichten eine Isolationsschicht (19) aufgebracht wird. An­ schließend wird auf die so erhaltene resultierende Struktur ei­ ne Planarisierungsschicht (22) aufgebracht. Dann werden Kon­ taktlöcher zur jeweiligen Verbindung einer Speicherelektrode mit einem Source-Gebiet (14) durch Entfernen eines Teils der Planarisierungsschicht (22) und der Isolationsschicht (19) über dem jeweiligen Source-Gebiet (14) erzeugt. Danach werden durch ein erstes Abscheiden und Zurückätzen von polykristallinem Si­ lizium jeweilige, die Kontaktlöcher füllende Elektrodensäulen­ teile (30) gebildet, woraufhin nacheinander auf der so erhalte­ nen resultierenden Struktur ganzflächig eine erste Siliziumdio­ xidschicht (24), eine Siliziumnitridschicht (26) und eine zwei­ te Siliziumdioxidschicht (32) aufgebracht werden. Anschließend werden durch Entfernen eines Teils der zweiten Siliziumdioxid­ schicht (32), der Siliziumnitridschicht (26) und der ersten Siliziumdioxidschicht (24) über den jeweiligen Source-Gebieten (14) Mulden erzeugt. Jede Mulde ist so geformt, daß sie einer individuellen Zelleneinheit zugeordnet ist und die Oberseite des jeweiligen Elektrodensäulenteils (30) freilegt. Dann wird zur Erzeugung der äußeren Zylinder durch ein zweites Abscheiden von polykristallinem Silizium auf der gesamten Oberfläche der resultierenden Struktur eine erste polykristalline Silizium­ schicht (34) gebildet, wonach eine dritte Siliziumdioxidschicht auf die erste polykristalline Siliziumschicht (34) aufgebracht wird. Die dritte Siliziumdioxidschicht wird anisotrop geätzt, wodurch aus der dritten Siliziumdioxidschicht ein Abstandshal­ ter (36) an der inneren Seitenwand jeder Mulde entsteht.
Fig. 2 veranschaulicht einen Schritt zur Bildung einer zweiten polykristallinen Siliziumschicht (38) und einer vierten Sili­ ziumdioxidschicht (40). Nach der Schrittfolge von Fig. 1 wird hierfür die zweite polykristalline Siliziumschicht (38) zur Er­ zeugung äußerer Zylinder durch drittes Abscheiden von polykri­ stallinem Silizium auf der gesamten Oberfläche der resultieren­ den Struktur mit den Abstandshaltern (36) gebildet, wonach die vierte Siliziumdioxidschicht (40) ganzflächig auf die resultie­ rende Struktur aufgebracht wird, damit die zweite polykristal­ line Siliziumschicht (38) nicht freiliegt.
Fig. 3 veranschaulicht einen Schritt zur Bildung von Speicher­ elektroden (100). Nach der Schrittfolge von Fig. 2 wird hierfür zunächst die vierte Siliziumdioxidschicht (40) zurückgeätzt. Der Rückätzvorgang wird ganzflächig mit der resultierenden Struktur durchgeführt, bis ein Teil der zweiten polykristal­ linen Siliziumschicht (38) freigelegt ist. Der freigelegte Teil der zweiten polykristallinen Siliziumschicht wird dann aniso­ trop geätzt, um einen Teil der ersten polykristallinen Sili­ ziumschicht (34) freizulegen, der ebenso durch anisotropes Ät­ zen entfernt wird, wodurch Speicherelektroden (100) erzeugt werden, die jeweils einen äußeren Zylinder (34') und einen in­ neren Zylinder (38') beinhalten. Das Bezugszeichen (40') be­ zeichnet hierbei einen im inneren Zylinder gebildeten Oxidrest, der vom Zurückätzen der vierten Siliziumdioxidschicht (40) üb­ riggeblieben ist.
Fig. 4 veranschaulicht einen Schritt zur Vervollständigung der Kondensatoren. Nach Entfernen des Oxidrests (40'), der Abstands­ halter (36) und der zweiten Siliziumdioxidschicht (32) wird eine dielektrische Schicht (110) auf der gesamten Oberfläche jeder Speicherelektrode (100) gebildet. Daraufhin wird durch ein viertes Abscheiden von polykristallinem Siliziummaterial auf der gesamten Oberfläche der erhaltenen Struktur eine Plat­ tenelektrode (120) gebildet, wodurch die Kondensatoren, jeweils bestehend aus Speicherelektrode (100), dielektrischer Schicht (110) und Plattenelektrode (120), vervollständigt sind.
Mit dem obigen bekannten Verfahren zur Herstellung eines Kon­ densators für ein Halbleiterspeicherbauelement kann eine Spei­ cherelektrode vom Doppelzylinder-Typ mit einem innerhalb eines äußeren Zylinders gelegenen inneren Zylinders hergestellt wer­ den, wodurch die Zellenkapazität des Halbleiterspeicherbauele­ ments vergrößert wird. Dieses Verfahren ist jedoch mit gewissen Schwierigkeiten verbunden.
Erstens werden, wie in Fig. 1 gezeigt, die Kontaktlöcher nach deren Erzeugung zur Bildung der Elektrodensäulenteile mit dem ersten polykristallinen Silizium gefüllt. Die genaue Füllung der Kontaktlöcher mit dem ersten polykristallinen Silizium ist entscheidend, weil die Gestalt des über dem jeweiligen Kontakt­ loch gebildeten äußeren Zylinders von dem Zustand abhängt, der sich durch das Füllen der Kontaktlöcher mit dem ersten polykri­ stallinen Silizium ergibt. Die Einhaltung dieser Prozeßbedin­ gung ist jedoch sehr schwierig.
Zweitens geschieht es beim Erzeugen der Mulden durch aniso­ tropes Ätzen der zweiten Siliziumdioxidschicht (32), wie in Fig. 1 gezeigt, leicht, daß die Mulden mit einer schrägen Seitenwand gebildet werden, was beim nachfolgenden Bilden der Plattenelektrode Hohlräume zwischen Zellen hervorrufen kann. Die elektrischen Eigenschaften des Speicherbauelements werden dadurch möglicherweise verschlechtert.
Drittens ist das in Fig. 3 gezeigte Zurückätzen der vierten Si­ liziumdioxidschicht (40) schwierig zu steuern, so daß eine ein­ heitliche Zellenkapazität nicht in einfacher Weise sicherge­ stellt werden kann.
Viertens kann sich, da die Speicherelektrode, wie in Fig. 2 gezeigt, aus drei polykri­ stallinen Siliziumschichten besteht, eine natürliche Oxidschicht an den Grenzflächen der polykristallinen Siliziumschichten bilden. Dies führt zu einer Erhöhung des elekt­ rischen Serienwiderstands und einer Verringerung der gegenseitigen Haftfähigkeit der Schichten, so dass sich Teile der polykristallinen Siliziumschicht ablösen können, wenn eine Kraft auf sie einwirkt, z. B. während eines Wafer-Schleuderschritts.
Fünftens besteht eine hohe Gefahr der Erzeugung von Leckströmen, da die so erhal­ tene doppelzylindrische Elektrode scharfkantige Enden aufweist.
In der Offenlegungsschrift JP 4-56265 (A) ist ein Verfahren zur Herstellung eines Halbleiterspeicherbauelements mit doppelzylindrischer Kondensatorspeicherelektro­ denstruktur beschrieben, bei dem ein erstes Oxidfilmmuster auf einer leitfähigen Schicht und danach ein Abstandshalter aus Siliziumnitrid an der Seitenwand des ers­ ten Oxidfilmmusters gebildet werden. Dann werden durch Wiederholung dieser Pro­ zessschritte seitlich nach außen anschließend ein zweites Oxidfilmmuster und ein zweiter Seitenwandabstandshalter aus Siliziumnitrid erzeugt. Die leitfähige Schicht aus Polysilizium wird dann unter Verwendung der Oxid- und Siliziumnitridfilmmus­ ter als Ätzmasken ein erstes Mal geätzt, wonach die Oxidfilmmuster selektiv entfernt und die leitfähige Schicht ein zweites Mal unter Verwendung der beiden Siliziumnit­ rid-Abstandshalterschichten geätzt wird.
Weitere herkömmliche Verfahren zur Erzeugung von Kondensatorspeicherelektro­ denstrukturen mit mehreren Zylindern und/oder einem mittigen Säulenteil für Halb­ leiterspeicherbauelemente sind in der nachveröffentlichten Offenlegungsschrift DE 42 24 946 A1 offenbart.
Der Erfindung liegt als technisches Problem die Schaffung eines neuartigen Verfah­ rens zur Herstellung eines Halbleiterspeicherbauelements mit einem Kondensator, dessen Speicherelektrodenstruktur wenigstens zwei Zylinder beinhaltet, mit geringem Aufwand und hoher Zuverlässigkeit und Reproduzierbarkeit zugrunde.
Dieses Problem wird durch ein Verfahren mit den Merkmalen des Patentanspruchs 1, des Patentanspruchs 6, des Patentanspruchs 7, des Patentanspruchs 9 oder des Patent­ anspruchs 12 gelöst. Bei einer dieser Lösungen wird die effektive Speicherelektrode unter Ausbildung von zusätzlich wenigstens einer Säule innerhalb eines inneren Zy­ linders der Speicherelektrode erzielt. Bei einer weiteren Lösung wird die effektive Speicherelektrodenfläche durch die Bildung einer Speicherelektrodenstruktur mit wenigstens drei Zylindern vergrößert. Durch das anisotrope Ätzen der ersten leitfähi­ gen Schicht unter Verwendung der Abstandshalter als Ätzmaske lassen sich doppel­ zylindrische Speicherelektroden ohne scharfkantige Ränder ausbilden, so dass Leck­ ströme aufgrund scharfer Ränder verhindert werden. Die doppelzylindrische Spei­ cherelektrode wird in einfacher Weise ohne Bildung von Hohlräu­ men oder Schwierigkeiten aufgrund der Bildung eines natürlichen Oxids hergestellt.
Eine Ausgestaltung der Erfindung nach Anspruch 3 ermöglicht die Freilegung der Unterseite des Speicherelektrodenhauptteils und damit deren Einbeziehung in die effektive Kondensatorspeicher­ fläche.
Das Profil der doppelzylindrischen Speicherelektrode läßt sich mit der Weiterbildung der Erfindung nach Anspruch 4 verbessern, indem die während eines isotropen Ätzschritts angegriffene Oberfläche des leitfähigen Schichtmusters thermisch oxidiert und anschließend abgetragen wird.
Eine Ausgestaltung der Erfindung nach Anspruch 5 hat den Vor­ teil, daß das Vorsehen der natürlichen Oxidschicht zwischen den leitfähigen Schichtmustern deren Verwendung als Bezugspunkt in einem Ätzschritt ermöglicht, so daß die Reproduzierbarkeit des Ätzprozesses beim Erzeugen des ersten leitfähigen Schichtmu­ sters erhöht wird.
Bevorzugte Ausführungsformen der Erfindung, die nachfolgend be­ schrieben werden, sowie zu deren besserem Verständnis die oben beschriebene bekannte Ausführungsform sind in den Zeichnungen dargestellt. Es zeigen:
Fig. 1 bis 4 Querschnitte zur Veranschaulichung eines bekann­ ten Verfahrens zur Herstellung eines Halbleiter­ speicherbauelements mit Kondensatoren mit dop­ pelzylindrischer Speicherelektrode,
Fig. 5 bis 9 Querschnitte zur Veranschaulichung eines ersten erfindungsgemäßen Verfahrens zur Herstellung eines Halbleiterspeicherbauelements mit Kondensatoren,
Fig. 10 bis 13 Querschnitte zur Veranschaulichung eines zweiten erfindungsgemäßen Verfahrens zur Herstellung eines Halbleiterspeicherbauelements mit Konden­ satoren,
Fig. 14 bis 16 Querschnitte zur Veranschaulichung eines dritten erfindungsgemäßen Verfahrens zur Herstellung eines Halbleiterspeicherbauelements mit Konden­ satoren,
Fig. 17 bis 19 Querschnitte zur Veranschaulichung eines vierten erfindungsgemäßen Verfahrens zur Herstellung eines Halbleiterspeicherbauelements mit Konden­ satoren,
Fig. 20 bis 24 Querschnitte zur Veranschaulichung eines fünften erfindungsgemäßen Verfahrens zur Herstellung eines Halbleiterspeicherbauelements mit Konden­ satoren,
Fig. 25 bis 31 Querschnitte zur Veranschaulichung eines sechsten erfindungsgemäßen Verfahrens zur Her­ stellung eines Halbleiterspeicherbauelements mit Kondensatoren, und
Fig. 32 bis 35 Querschnitte zur Veranschaulichung eines siebten erfindungsgemäßen Verfahrens zur Herstellung ei­ nes Halbleiterspeicherbauelements mit Kondensa­ toren.
Die Erfindung wird nachfolgend detaillierter unter Bezugnahme auf die beigefügten Zeichnungen beschrieben, wobei gleiche Be­ zugszeichen jeweils funktionsgleiche Teile bezeichnen.
Ausführungsbeispiel 1
Dieses erste erfindungsgemäße Beispiel wird anhand der Fig. 5 bis 9 erläutert.
Fig. 5 veranschaulicht einen Schritt zur Bildung einer Planari­ sierungsschicht (40), einer Ätzstoppschicht (42), einer Ab­ standsschicht (44) und einer leitfähigen Schicht (50).
Im einzelnen wird hierfür zunächst zur Festlegung aktiver Ge­ biete und Isolationsgebiete eine Feldoxidschicht (12) auf einem Halbleitersubstrat (10) gebildet. Danach werden im aktiven Ge­ biet Transistoren, die sich gemeinsam ein Drain-Gebiet (16) und eine Bitleitung (20) in Kontakt mit dem Drain-Gebiet (16) tei­ len und jeweils ein Source-Gebiet (14) sowie eine Gate-Elektro­ de (18) aufweisen, gebildet. Auf der Feldoxidschicht (12) wer­ den jeweils mit den Gate-Elektroden benachbarter Zellen verbundene Wortleitungen (18') erzeugt. Daraufhin wird eine Isolationsschicht (19) ganzflächig auf die erhaltene Struktur aufgebracht, um die Transistoren von einer in einem nachfolgen­ den Schritt zu bildenden leitfähigen Schicht zu isolieren. Um die durch die Transistoren uneben gewordene Oberseite des Halb­ leitersubstrats zu planarisieren, wird auf die Isolationsschicht (19) ein Material, das die erhaltene Oberfläche zu planarisie­ ren vermag, z. B. ein durch einen plasmaunterstützten TEOS-Pro­ zeß aus Tetraethylorthosilikat gewonnenes Oxid oder Borphos­ phorglas (BPSG) in einer Dicke von 400 nm bis 600 nm ganzflächig auf der resultierenden Struktur abgeschieden und dann zur Bil­ dung der Planarisierungsschicht (40) planarisiert. Anschließend wird ein Nitrid, z. B. Siliziumnitrid (Si3N4), in einer Dicke von 30 nm bis 50 nm auf der Planarisierungsschicht (40) abge­ schieden, wodurch die Ätzstoppschicht (42) entsteht. Darauf wird dann ein Oxid, z. B. ein Hochtemperaturoxid (HTO), in einer Dicke von 50 nm bis 100 nm durch chemische Niederdruck-Gasphasen­ abscheidung (LPCVD) abgeschieden, um die Abstandsschicht (44) zu erzeugen. In einem alternativen erfindungsgemäßen Beispiel kann die Bildung der Planarisierungsschicht unterlassen werden, wobei dann die Ätzstoppschicht (42) direkt auf die Isolations­ schicht (19) aufgebracht wird.
Die Abstandsschicht (44) wird hierbei gebildet, um die späteren Kondensatoren von der darunterliegenden Struktur zu isolieren. Die Unterseite der Kondensator-Speicherelektrode kann auf diese Weise später zur effektiven Kondensatorfläche beitragen und so die Zellenkapazität erhöhen. Dazu wird die Abstandsschicht (44) nach der Bildung der Speicherelektrode entfernt, wodurch die Unterseite der Speicherelektrode freigelegt wird. Die Abstands­ schicht (44) kann unter Verwendung der Ätzstoppschicht (42) entfernt werden, da sie aus einem Material besteht, das bezüg­ lich eines vorbestimmten Ätzvorgangs eine vom Material der Ätz­ stoppschicht unterschiedliche Ätzrate aufweist. Es kann hierbei gesagt werden, daß bezüglich eines vorbestimmten Ätzvorgangs zwei Materialien dann unterschiedliche Ätzraten aufweisen, wenn das eine Material eine um mehr als den Faktor vier größere Ätz­ selektivität gegenüber derjenigen des anderen Materials auf­ weist. Im vorliegenden, obigen Ausführungsbeispiel kann als Ma­ terial für die Ätzstoppschicht (42) ein Nitrid und als Material für die Abstandsschicht (44) ein Oxid verwendet werden. Alter­ nativ kann in einem weiteren erfindungsgemäßen Beispiel der Schritt zur Erzeugung der Abstandsschicht durch Aufbringen ei­ nes Oxids weggelassen werden. Stattdessen kann eine Ätzstopp­ schicht (42) von einer Art verwendet werden, die es erlaubt, die Kondensatorunterseite als effektive Kondensatorfläche ver­ wenden zu können, wozu sie so dick wie die Abstandsschicht auf­ gebracht wird.
Die Isolationsschicht (19), die Planarisierungsschicht (40), die Ätzstoppschicht (42) und die Abstandsschicht (44) werden anschließend, soweit sie über einem Source-Gebiet (14) abge­ schieden sind, mittels eines üblichen Photolithographieprozes­ ses entfernt, um Kontaktlöcher zu erzeugen, die jeweils einen Teil des Source-Gebietes (14) eines Transistors zwecks elektri­ scher Verbindung einer Speicherelektrode mit dem Source-Gebiet (14) freilegen. Ein leitfähiges Material, z. B. störstellendo­ tiertes polykristallines Silizium, wird anschließend in einer Dicke von ungefähr 400 nm bis 600 nm ganzflächig auf der resul­ tierenden Struktur abgeschieden, wodurch die leitfähige Schicht (50) entsteht. Es ist bevorzugt, daß die leitfähige Schicht (50) so gebildet wird, daß sie die Kontaktlöcher füllt und eine glatte und planare Oberfläche besitzt.
Hierzu wird, wenn ein Halbleiterspeicherbauelement mit höherer Integrationsdichte hergestellt wird oder wenn die Zuverlässig­ keit eines Hableiterspeicherbauelements besser sichergestellt werden soll, vorzugsweise ein nicht gezeigter Abstandshalter an der inneren Seitenwand jedes Kontaktloches gebildet. Der Ab­ standshalter wird durch ganzflächige Abscheidung eines isolie­ renden Material, z. B. HTO, auf der die Kontaktlöcher aufweisen­ den, resultierenden Struktur mit den Kontaktlöchern zur Bildung einer Schicht aus dem isolierenden Material sowie durch an­ schließendes anisotropes Ätzen der Schicht aus dem isolierenden Material erzeugt.
Außerdem wird, wenn der obige Abstandshalter gebildet wird, vorzugsweise zwischen der inneren Seitenwandfläche des Kontakt­ lochs und dem Abstandshalter, der an der inneren Seitenwandflä­ che des Kontaktlochs angeordnet wird, eine Schutzschicht ange­ ordnet, die aus einem Material besteht, das hinsichtlich einees vorbestimmten Ätzvorgangs eine von derjenigen des Materials der Abstandsschicht (44) unterschiedliche Ätzrate aufweist (übli­ cherweise dasselbe Material wie dasjenige für die Ätzstopp­ schicht), so daß der Abstandshalter davor bewahrt werden kann, daß er gleichzeitig mit der Abstandsschicht (44) in einem nach­ folgenden Schritt beseitigt wird.
Fig. 6 veranschaulicht einen Schritt zur Bildung eines Musters (66) aus einem ersten Material, eines Musters (68) aus einem zweiten Material sowie eines leitfähigen Schichtmusters (50a). Im einzelnen wird hierfür zunächst ganzflächig auf der resul­ tierenden Struktur mit der leitfähigen Schicht (50) ein Materi­ al mit einer hinsichtlich eines vorbestimmten Ätzvorgangs ge­ genüber derjenigen des Materials der leitfähigen Schicht (50) unterschiedlichen Ätzrate, wie ein Nitrid, z. B. Siliziumnitrid, oder ein Oxid, z. B. HTO, in einer Dicke von 50 nm bis 100 nm zur Bildung einer Schicht aus einem ersten Material abgeschieden. Dann wird ganzflächig auf die Schicht aus dem ersten Material zur Bildung einer Schicht aus einem zweiten Material das zweite Material in einer Dicke von ungefähr 50 nm bis 100 nm aufgebracht, dessen Ätzrate sich hinsichtlich eines vorbestimmten isotropen Ätzvorgangs von derjenigen des ersten Material und hinsichtlich eines vorbestimmten anisotropen Ätzvorgangs von derjenigen des Materials der ersten leitfähigen Schicht (50) unterscheidet, z. B. ein Oxid (wenn als erstes Material ein Nitrid verwendet wurde) oder ein Nitrid (wenn als erstes Material ein Oxid ver­ wendet wurde). Anschließend werden die Schichten aus dem ersten und dem zweiten Material mittels eines üblichen Photolitogra­ phieprozesses anisotrop geätzt, bis die Oberseite der leitfähi­ gen Schicht (50) freiliegt, wodurch ein Mehrschichtmuster ent­ steht, das in individuelle Zelleneinheiten abgegrenzt ist und aus einem vorläufigen Muster des ersten Materials (das einen Vorläufer des späteren Musters (66) aus dem ersten Material darstellt) und einem darauf geschichteten Muster (68) des zwei­ ten Materials mit derselben Ausdehnung besteht.
Das vorläufige Muster aus dem ersten Material wird dann durch Naßätzen isotrop geätzt, so daß es teilweise in seinem Randbe­ reich gemessen von dessen ursprünglicher Seitenwand um ungefähr 100 nm bis 150 nm in horizontaler Richtung abgetragen wird, wo­ durch das endgültige Muster (66) aus dem ersten Material ent­ steht. Hierbei können, wenn das erste Material ein Nitrid ist, Phosphorsäure und, wenn das erste Material ein Oxid ist, ein gepuffertes Oxidätzmittel (BOE) als Ätzmittel verwendet werden. BOE ist ein Oxidätzmittel, das durch Mischung von NH4F und HF in einem geeigneten Verhältnis hergestellt wird. Das Ausmaß des isotropen Ätzvorgangs wird hierbei unter Berücksichtigung der gewünschten Ausdehnung eines in einem nachfolgenden Schritt an der Seitenwand des Musters (66) aus dem ersten Material zu bil­ denden Abstandshalters festgelegt. Die laterale Ausdehnung des weggeätzten Randbereiches muß größer als die Weite (d. h. die größte laterale Ausdehnung oder unterseitige Breite) des Ab­ standshalters sein. Andernfalls kann keine doppelzylindrische Elektrode hergestellt werden.
Als nächstes wird die resultierende Struktur ganzflächig einem anisotropen Ätzvorgang unterworfen, wobei das Muster (68) aus dem zweiten Material als Ätzmaske und die erste leitfähige Schicht (50) als Ätzobjekt fungieren, so daß die erste leitfä­ hige Schicht (50) in eine vorbestimmte Tiefe, z. B. ungefähr 100 nm bis 150 nm geätzt wird, wodurch das leitfähige Schichtmuster (50a) mit Vertiefungen (G) zwischen den einzelnen Zelleneinhei­ ten entsteht. Jede Vertiefung grenzt einen erhöhten, abgestuf­ ten Bereich innerhalb einer individuellen Zelleneinheit ab.
Der Schritt zur Erzeugung des Musters (66) aus dem ersten Ma­ terial kann alternativ auch nach dem Schritt zur Erzeugung des leitfähigen Schichtmusters (50a) durchgeführt werden. Dazu wird dann nach der Bildung des aus dem vorläufigen Muster des ersten Materials und dem Muster (68) des zweiten Materials bestehenden Mehrschichtmusters zunächst die leitfähige Schicht (50) zur Er­ zeugung des leitfähigen Schichtmusters (50a) anisotrop geätzt und daraufhin zur Bildung des Musters (66) aus dem ersten Mate­ rial das vorläufige Muster aus dem ersten Material isotrop ge­ ätzt. Das Muster (66) aus dem ersten Material ist auch schmäler als der erhöhte, abgestufte Bereich des leitfähigen Schichtmu­ sters (50a).
Fig. 7 veranschaulicht einen Schritt zur Bildung erster Ab­ standshalter (70a) an den Seitenwänden des Musters (66) aus dem ersten Material und zweiter Abstandshalter (70b) an den Seiten­ wänden der Vertiefungen (G). Die ersten und die zweiten Ab­ standshalter (70a, 70b) bestehen beide aus einem dritten Mate­ rial. Im einzelnen wird hierfür nach Beseitigen des Musters (68) aus dem zweiten Material ganzflächig auf die resultierende Struktur das dritte Material in einer Dicke von ungefähr 50 nm bis 100 nm aufgebracht, das hinsichtlich eines anisotropen Ätz­ vorgangs eine von denjenigen der Materialien des Musters (66) aus dem ersten Material und des leitfähigen Schichtmusters (50a) verschiedene Ätzrate aufweist, z. B. ein Oxid (wenn das erste Material für das Muster (66) ein Nitrid ist) oder ein Nitrid (wenn das erste Material für das Muster (66) ein Oxid ist), wodurch eine Schicht aus dem dritten Material entsteht, die das leitfähige Schichtmuster (50a) mit dem darauf gebilde­ ten Muster (66) aus dem ersten Material bedeckt. Die ersten und die zweiten Abstandshalter (70a, 70b) werden dann unter Verwen­ dung der Schicht aus dem dritten Material als Ätzobjekt durch anisotropes Ätzen der gesamten Oberfläche der resultierenden Struktur erzeugt.
Die Breite der ersten Abstandshalter (70a) ist dabei geringer als das Ausmaß des lateralen Zurückätzens des vorläufigen Mu­ sters aus dem ersten Material. Andernfalls würden jeweils ein erster und ein zweiter Abstandshalter miteinander verbunden, so daß der Rand des erhöhten abgestuften Bereiches nicht freilie­ gen würde. In einem solchen Fall könnte keine doppelzylindri­ sche Speicherelektrode erhalten werden.
Fig. 8 veranschaulicht einen Schritt zur Bildung von Speicher­ elektroden (100). Im einzelnen werden hierzu, nachdem das Muster (66) aus dem ersten Material durch Naßätzen entfernt wurde, die freigelegten Bereiche des leitfähigen Schichtmusters (50a) anisotrop geätzt, bis die Oberseite der Abstandsschicht (44) zwischen benachbarten zweiten Abstandshaltern (70b) frei­ liegt, wodurch in individuelle Zelleneinheiten abgegrenzt dop­ pelzylindrische Speicherelektroden (100) entstehen. Der durch die gestrichelte Linie umrissene Bereich stellt die jeweilige, nach dem anisotropen Ätzen des leitfähigen Schichtmusters (50a) erhaltene, doppelzylindrische Speicherelektrode dar.
Fig. 9 veranschaulicht einen Schritt zur Bildung einer dünnen dielektrischen Schicht (110) und einer Plattenelektrode (120). Nach Entfernen der ersten und zweiten Abstandshalter (70a, 70b) wird die Abstandsschicht (44) beseitigt, um die Speicherelek­ troden (100) freizulegen. Daraufhin wird eine dünne dielek­ trische Schicht, z. B. eine Oxid/Nitrid/Oxid(ONO)-Schicht oder eine Ta2O5-Schicht in einer Dicke von ungefähr 6 nm auf der ge­ samten Oberfläche der Speicherelektroden (100) gebildet. An­ schließend wird auf der gesamten Oberfläche der resultierenden Struktur mit der dielektrischen Schicht (110) ein leitfähiges Material, z. B. störstellendotiertes polykristallines Silizium, in einer Dicke von ungefähr 250 nm zur Bildung der Plattenelek­ trode (120) abgeschieden, wodurch Kondensatoren (C1) vervoll­ ständigt sind, die jeweils aus einer Speicherelektrode (100), der dünnen dielektrischen Schicht (110) und der Plattenelektro-. de (120) bestehen.
Der Schritt zur Beseitigung der ersten und der zweiten Abstands­ halter (70a, 70b) sowie der Abstandsschicht (44) kann hierbei durch einen einzigen Naßätzschritt bewirkt werden, wenn die er­ sten und die zweiten Abstandshalter (70a, 70b) sowie die Ab­ standsschicht (44) aus demselben Material bestehen. Andernfalls sind zwei Ätzschritte auszuführen, wenn die ersten und die zweiten Abstandshalter (70a, 70b) aus einem von demjenigen der Abstandsschicht (44) verschiedenen Material bestehen.
Gemäß dieses ersten erfindungsgemäßen Ausführungsbeipiels eines Verfahrens zur Herstellung eines Halbleiterspeicherbauelements mit Kondensatoren kann auf einfache Weise jeder Kondensator mit einer doppelzylindrischen Speicherelektrode gefertigt werden, so daß die Zellenkapazität des Halbleiterspeicherbauelements in zuverlässiger Weise erhöht werden kann.
Ausführungsbeispiel 2
Dieses zweite erfindungsgemäße Beispiel wird anhand der Fig. 10 und 13 erläutert.
Die Verfahrensdurchführung dieses Beispiels entspricht derjeni­ gen des Beispiels 1, mit der Ausnahme, daß das vorliegende Bei­ spiel des weiteren einen Schritt zur Bildung einer Schicht (72) aus einem vierten Material auf der gesamten Oberfläche der nach dem Schritt der Beseitigung des Musters (68) aus dem zweiten Material gemäß Fig. 6 des Beispiels 1 erhaltenen Struktur bein­ haltet.
Fig. 10 veranschaulicht einen Schritt zur Bildung des Musters (66) aus dem ersten Material, des Musters (68) aus dem zweiten Material und des leitfähigen Schichtmusters (50a). Im einzelnen werden hierbei auf der gesamten Oberseite des Halbleitersub­ strats, auf der die leitfähige Schicht (50), wie in Fig. 5 ge­ zeigt, aufgebracht wurde, das Muster (66) aus dem ersten Mate­ rial, das Muster (68) aus dem zweiten Material und das leitfä­ hige Schichtmuster (50a) in derselben Weise erzeugt wie im Aus­ führungsbeispiel 1.
Fig. 11 veranschaulicht einen Schritt zur Bildung der Schicht (72) aus dem vierten Material sowie der ersten und zweiten Ab­ standshalter (70a, 70b). Im einzelnen wird hierzu nach dem Be­ seitigen des Musters (68a) aus dem zweiten Material von Fig. 10 das vierte Material zur Bildung der Schicht (72) ganzflächig auf der resultierenden Struktur mit dem leitfähigen Schicht­ muster (50a) und dem darauf gebildeten Muster (66) aus dem ersten Material abgeschieden. Als viertes Material wird hierbei ein Material verwendet, das dieselbe Ätzrate aufweist wie das Material der ersten leitfähigen Schicht (50), vorzugsweise störstellendotiertes polykristallines Silizium, wobei das Material in einer Dicke von ungefähr 100 nm bis 150 nm abgeschie­ den wird. Die so erhaltene, resultierende Struktur weist, wie in Fig. 11 gezeigt, doppelstufige, erhöhte Bereiche auf, die jeweils aus einem oberen abgestuften Abschnitt und einem unte­ ren abgestuften Abschnitt bestehen, da die Schicht (72) aus dem vierten Material das Muster (50a) der ersten leitfähigen Schicht mit den Vertiefungen (zwischen individuellen Zelleneinheiten) und mit dem auf den erhöhten Bereichen desselben gebildeten Mu­ ster (66) aus dem ersten Material bedeckt.
Daraufhin wird ein drittes Material zur Bildung einer Schicht aus dem dritten Material ganzflächig auf die resultierende Struktur aufgebracht, woraufhin diese Schicht zur Bildung der ersten Abstandshalter (70a) an den Seitenwänden von ersten (oberen) abgestuften Abschnitten und der zweite Abstandshalter (70b) an den Seitenwänden der zweiten (unteren) abgestuften Ab­ schnitte der Schicht (72) aus dem vierten Material anisotrop geätzt wird. Für das dritte Material kann unabhängig vom ersten Material für das Muster (66) jegliches Material mit einer von derjenigen des vierten Materials für die Schicht (72) hinsicht­ lich eines anisotropen Ätzvorgangs unterschiedlichen Ätzrate verwendet werden. In diesem Beispiel wird bevorzugt ein Oxid oder ein Nitrid als drittes Material verwendet.
Fig. 12 veranschaulicht einen Schritt zur Bildung von Speicher­ elektroden (100). Im einzelnen werden hierbei nach dem Schritt von Fig. 11 sowohl die Schicht (72) aus dem vierten Material als auch das leitfähige Schichtmuster (50a) unter Verwendung der ersten und zweiten Abstandshalter (70a, 70b) als Ätzmaske anisotrop geätzt, bis die Oberseite der Abstandsschicht (44) zwischen den zweiten Abstandshaltern (70b) freiliegt, wodurch doppelzylindrische Speicherelektroden (100) mit jeweils einer mittigen Säule entstehen. Während dieses Ätzschritts, bei dem die Schicht (72) aus dem vierten Material zur Freilegung des Musters (66) aus dem ersten Material anisotrop geätzt wird, fungiert das freigelegte Muster (66) aus dem ersten Material als zusätzliche Ätzmaske zur Bildung der Säule in dem inneren Zylinder jeder Speicherelektrode. Der durch die ge­ strichelte Linie umrissene Bereich repräsentiert die doppelzy­ lindrischen Speicherelektroden mit der jeweiligen mittigen Säu­ le, wie sie nach dem anisotropen Ätzen der Schicht (72) aus dem vierten Material und des leitfähigen Schichtmusters (50a) er­ halten werden.
Wenn das vierte Material für die Schicht (72) eine hinsichtlich eines vorbestimmten anisotropen Ätzvorgangs von derjenigen des Materials für das leitfähige Schichtmuster (50a) unterschiedli­ che Ätzrate aufweist, sind zwei anisotrope Ätzschritte zum Ätzen der Schicht (72) aus dem vierten Material und des leitfä­ higen Schichtmusters (50a) durchzuführen, was nicht bevorzugt wird.
Wenn das vierte Material für die Schicht (72) dasselbe ist wie dasjenige für das leitfähigen Schichtmuster (50a), werden die unterhalb der ersten und der zweiten Abstandshalter (70a, 70b) verbleibenden Bereiche der Schicht (72) aus dem vierten Materi­ al Teil der Speicherelektroden.
Fig. 13 veranschaulicht einen Schritt zur Bildung einer dünnen dielektrischen Schicht (110) und einer Plattenelektrode (120). Nach Beseitigen der ersten und zweiten Abstandshalter (70a, 70b), des Musters (66) aus dem ersten Material und der Ab­ standsschicht (44) zur Freilegung der Speicherelektroden (100) werden hierzu nacheinander die dünne dielektrische Schicht (110) und die Plattenelektrode (120) in derselben Weise wie im Beispiel 1 gebildet, wodurch die Kondensatoren (C1) vervoll­ ständigt werden, die jeweils aus der Speicherelektrode (100), der dielektrischen Schicht (110) und der Plattenelektrode (120) bestehen.
Gemäß des vorliegenden Ausführungsbeispiels werden doppelzy­ lindrische Speicherelektroden mit einer mittigen Säule inner­ halb des inneren Zylinders erhalten. Es versteht sich, daß auch eine Mehrzahl von Säulen innerhalb des inneren Zylinders gebil­ det werden kann, wenn mehrere Musterteile aus dem ersten Mate­ rial auf dem erhöhten, abgestuften Bereich gebildet werden, z. B. bei einer Teilung jedes zu einer Zelleneinheit gehörigen Teils des obigen Musters aus dem ersten Material in vier ein­ zelne Teile. Der in diesem Beispiel erhaltene Kondensator er­ möglicht daher eine höhere Zellenkapazität als derjenige des Beispiels 1 und des bekannten doppelzylindrischen Kondensators.
Ausführungsbeispiel 3
Das dritte erfindungsgemäße Beispiel wird anhand der Fig. 14 bis 16 erläutert.
Fig. 14 veranschaulicht einen Schritt zur Bildung eines Musters (66) aus dem ersten Material, eines Musters (68) aus dem zwei­ ten Material und einer Schicht (84) aus einem fünften Material. Hierbei werden zunächst auf dieselbe Weise wie im Ausführungs­ beispiel 1 nach der Bildung der leitfähigen Schicht (50) (gemäß Fig. 5) das Muster (66) aus dem ersten Material und das Muster (68) aus dem zweiten Material erzeugt. Anschließend wird auf der resultierenden Struktur ganzflächig das fünfte Material, dessen Ätzrate von derjenigen des zweiten Materials für das Muster (68) hinsichtlich eines vorbestimmten anisotropen Ätz­ vorgangs und von denjenigen des ersten und des zweiten Materi­ als für die entsprechenden Muster (66, 68) hinsichtlich eines vorbestimmten isotropen Ätzvorgangs verschieden ist, z. B. das­ selbe Material wie dasjenige der leitfähigen Schicht (50) (störstellendotiertes polykristallines Silizium), abgeschieden, wodurch die Schicht (84) aus dem fünften Material entsteht. Als nächstes wird die Schicht (84) aus dem fünften Material unter Verwendung des Musters (68) aus dem ersten Material als Ätzmas­ ke anisotrop geätzt, wodurch ein Muster (84') aus der Schicht des fünften Materials stehen bleibt, das den hinterschnittenen Bereich ausfüllt, der durch das isotrope Ätzen des vorläufigen Musters aus dem ersten Material zur Bildung des endgültigen Mu­ sters (66) aus dem ersten Material entstanden war. Nun kann die leitfähige Schicht (50) in dem Bereich, in dem ihre Oberseite freiliegt, durch einen anisotropen Ätzvorgang in eine vorbe­ stimmte Tiefe geätzt werden, um ein leitfähiges Schichtmuster (50b) (mit einer Vertiefung wie das leitfähige Schichtmuster (50a) in Fig. 10), wie es durch die gestrichelte Linie angedeu­ tet ist, zu erzeugen.
Fig. 15 veranschaulicht einen Schritt zur Bildung erster und zweiter Abstandshalter (70a, 70b) an den Seitenwänden des Mu­ sters (84') aus der Schicht des fünften Materials und doppel­ zylindrischer Speicherelektroden (100). Nach Entfernen der Mu­ ster (66, 68) aus dem ersten und zweiten Material wird ganz­ flächig auf der resultierenden Struktur ein Material, dessen Ätzrate von derjenigen des Materials für die leitfähige Schicht (50) hinsichtlich eines vorbestimmten anisotropen Ätzvorgangs verschieden ist, z. B. ein Oxid wie HTO oder ein Nitrid wie Siliziumnitrid, in einer Dicke von ungefähr 100 nm abgeschieden, wodurch eine Schicht aus einem sechsten Material entsteht, die anisotrop geätzt wird, um die ersten Abstandshalter (70a) an inneren Seitenwänden des Musters (84') aus der Schicht des fünften Materials und die zweiten Abstandshalter (70b) an äußeren Seitenwänden des Musters (84') aus der Schicht des fünften Materials zu erzeugen. Die zweiten Abstandshalter (70b) sind dabei so gebildet, daß sie sich auch entlang der Seiten­ wände der Vertiefungen des leitfähigen Schichtmusters (50b) er­ strecken. Anschließend wird die resultierende Struktur ganzflä­ chig einem anisotropen Ätzvorgang unter Verwendung der ersten und der zweiten Abstandshalter (70a, 70b) als Ätzmaske und des Musters (84') aus der Schicht des fünften Materials sowie des leitfähigen Schichtmusters (50b) als Ätzobjekt durchgeführt, bis die Abstandsschicht (44) freigelegt wird. Auf diese Weise entstehen in individuelle Zelleneinheiten abgegrenzte, doppel­ zylindrische Speicherelektroden (100) (wie durch die gestri­ chelte Linie angedeutet ist).
Fig. 16 veranschaulicht einen Schritt zur Bildung einer dünnen dielektrischen Schicht (110) und einer Plattenelektrode (120). Nach Entfernen der ersten und zweiten Abstandshalter (70a, 70b) sowie der Abstandsschicht (44) zwecks Freilegung der Speicher­ elektroden (100) werden die dielektrische Schicht (110) und die Plattenelektrode (120) in derselben Weise wie im Ausführungs­ beispiel 1 aufgebracht, wodurch Kondensatoren (C1) gebildet werden, die jeweils eine Speicherelektrode (100), die dielek­ trische Schicht (110) und die Plattenelektrode (120) beinhalten.
Da bei diesem Ausführungsbeispiel das Muster (84') aus der Schicht des fünften Materials und das leitfähige Schichtmuster (50b) gleichzeitig geätzt werden, werden auf eine gegenüber dem ersten und dem zweiten Ausführungsbeispiel einfachere Weise doppelzylindrische Speicherelektroden erhalten.
Ausführungsbeispiel 4
Das vierte erfindungsgemäße Beispiel wird anhand der Fig. 17 bis 19 erläutert.
Fig. 17 veranschaulicht einen Schritt zur Bildung von Abstands­ haltern (96) an den Seitenwänden der vertieften Bereiche der Schicht (84) aus dem fünften Material sowie eines leitfähigen Schichtmusters (50c). Hierzu wird, nachdem die Schicht aus dem fünften Material mit den Vertiefungen gemäß Fig. 14 in dersel­ ben Weise wie im Ausführungsbeispiel 3 erzeugt wurde, ein sieb­ tes Material, dessen Ätzrate von derjenigen des fünften Materi­ als für die Schicht (84) hinsichtlich eines vorbestimmten an­ isotropen Ätzvorgangs verschieden ist, z. B. ein Nitrid oder ein Oxid (wenn das fünfte Material für die Schicht (84) polykri­ stallines Silizium ist), ganzflächig auf der resultierenden Struktur in einer Dicke von ungefähr 100 nm zur Bildung einer Schicht aus dem siebten Material abgeschieden, die dann aniso­ trop geätzt wird, um die Abstandshalter (96) an den Seitenwän­ den der Vertiefungen der Schicht (84) aus dem fünften Material zu erzeugen. Hierfür ist als zweites Material für das Muster (68) ein Material zu verwenden, das hinsichtlich eines vorbe­ stimmten anisotropen Ätzvorgangs dieselbe Ätzrate aufweist wie das fünfte Material der Schicht (84), z. B. polykristallines Si­ lizium. Die resultierende Struktur wird dann ganzflächig unter Verwendung der dritten Abstandshalter (96) und des Musters (66) aus dem ersten Material als Ätzmaske einem anisotropen Ätzvor­ gang unterworfen, um so die leitfähige Schicht (50) in eine vorbestimmte Tiefe, z. B. ungefähr 150 nm, zu ätzen. Hierbei wer­ den in einer anfänglichen Stufe des anisotropen Ätzschrittes die Schicht (84) aus dem fünften Material geätzt und das Muster (68) aus dem zweiten Material entfernt. Als Ergebnis entsteht das durch die gestrichelte Linie markierte leitfähige Schicht­ muster (50c). Da das Muster (66) aus dem ersten Material wäh­ rend des anisotropen Ätzvorgang nach seiner Freilegung als Ätz­ maske dient und der hinterschnittene Bereich des Musters (68) aus dem zweiten Material mit dem fünften Material der Schicht (84) aufgefüllt ist, weist das so erhaltene leitfähige Schicht­ muster (50c) erste Vertiefungen (G1) (zwischen Abstandshaltern (96) individueller Zelleneinheiten, wo sich die entsprechende Vertiefung der Schicht aus dem fünften Material befand), die jeweils einen erhöhten, abgestuften Bereich innerhalb einer in­ dividuellen Zelleneinheit abgrenzen, sowie zweite Vertiefungen (G2) auf (um Bereiche des Musters (66) aus dem ersten Material herum und zwischen dem Muster (66) aus dem ersten Material und den Abstandshaltern (96)), die eine um ein Maß geringere Tiefe als die ersten Vertiefungen (G1) aufweisen, das der Dicke des Mehrschichtmusters entspricht (d. h. der Dicke des Musters aus dem ersten Material zuzüglich derjenigen des Musters aus dem zweiten Material). Da Fig. 17 eine Querschnittsansicht zeigt, scheint es so, als ob pro Zelleneinheit zwei zweite Vertiefun­ gen (G2) zwischen Abstandshaltern und dem Muster aus dem ersten Material entstanden wären. In Wirklichkeit ist es jedoch so, wie aus einer nicht dargestellten Draufsicht zu erkennen wäre, daß pro Zelleneinheit nur eine zweite Vertiefung (G2) gebildet wird, die den zugehörigen Teil des Musters aus dem ersten Mate­ rial umringt. Nach dem anisotropen Ätzvorgang verbleibt von der Schicht (84) aus dem fünften Material der Teil unterhalb der Abstandshalter (96). Das Bezugszeichen (84a) bezeichnet das Mu­ ster der Schicht aus dem fünften Material, das aus der Schicht (84) des fünften Materials nach dem isotropen Ätzvorgang ent­ standen ist.
Fig. 18 veranschaulicht einen Schritt zur Bildung von ersten, zweiten und dritten Zylinderabstandshaltern (94a, 98b und 98c) an den Seitenwänden der ersten (G1) und zweiten Vertiefungen (G2) sowie von Speicherelektroden (100). Nach der Schrittfolge von Fig. 17 werden hierfür zunächst die Abstandshalter (96) durch Naßätzen entfernt. Dann wird auf die resultierende Struk­ tur ganzflächig das sechste Material, dessen Ätzrate von derje­ nigen des Materials für die leitfähige Schicht (50) (d. h. für das leitfähige Schichtmuster (50c)) hinsichtlich eines vorbe­ stimmten anisotropen Ätzvorgangs verschieden ist, z. B. ein Oxid oder ein Nitrid, in einer Dicke von ungefähr 50 nm bis 100 nm aufgebracht, wodurch eine Schicht aus dem sechsten Material entsteht. Die Schicht aus dem sechsten Material wird anschlie­ ßend anisotrop geätzt, um erste Zylinderabstandshalter (98a) (zur Erzeugung eines äußeren Zylinders für die Speicherelektro­ den) an den Seitenwänden der ersten Vertiefungen (G1) des leit­ fähigen Schichtmusters (50c), zweite Zylinderabstandshalter (89b) (zur Bildung eines mittleren Zylinders zwischen dem äuße­ ren und einem inneren Zylinder) an den äußeren Seitenwänden der zweiten Vertiefungen (G2) des leitfähigen Schichtmusters (50c) sowie dritte Zylinderabstandshalter (98c) (zur Bildung der in­ neren Zylinder der Speicherelektroden) an den inneren Seiten­ wänden der zweiten Vertiefungen (G2) des leitfähigen Schichtmu­ sters (50c) zu erzeugen. Daraufhin wird das leitfähige Schicht­ muster (50c) unter Verwendung der ersten, zweiten und dritten Zylinderabstandshalter (98a, 98b und 98c) als Ätzmaske aniso­ trop geätzt, bis die Oberseite der Abstandsschicht (44) teil­ weise freigelegt wird, wodurch dreifachzylindrische Speicher­ elektroden (100) entstehen.
Fig. 19 veranschaulicht einen Schritt zur Bildung einer dünnen dielektrischen Schicht (110) und einer Plattenelektrode (120). Nach Beseitigen der ersten, zweiten und dritten Zylinderab­ standshalter (98a, 98b und 98c) werden nacheinander in dersel­ ben Weise wie im Ausführungsbeispiel 1 die dielektrische Schicht (110) und die Plattenelektrode (120) gebildet, wodurch Kondensatoren vervollständigt werden, die jeweils aus einer Speicherelektrode (100), der dielektrischen Schicht (110) sowie der Plattenelektrode (120) bestehen.
Gemäß Ausführungsbeispiel 4 können Kondensatoren mit Speicher­ elektroden, die jeweils drei Zylinderwände beinhalten, in einem einfachen Verfahren dergestalt hergestellt werden, daß die so erhaltenen Kondensatoren zur Verwendung für ein hochintegrier­ tes Speicherbauelement geeignet sind.
Das vorliegende Ausführungsbeispiel zeigt, daß durch Bildung einer zweiten Vertiefung (G2) pro Zelleneinheit ein zylindri­ scher Kondensator mit drei Zylindern entsteht. Es versteht sich jedoch, daß bei der Bildung von zwei oder mehr zweiten Vertie­ fungen pro Zelleneinheit in dem leitfähigen Schichtmuster (50c) mehr als zwei innere Zylinder im Inneren des äußeren Zylinders ausgebildet werden können. Auf diese Weise können zylindrische Speicherelektoden mit mehr als drei Zylindern erzeugt werden.
Ausführungsbeispiel 5
Das fünfte erfindungsgemäße Beispiel wird anhand der Fig. 20 bis 23 erläutert. Die Vorgehensweise ist in dem vorliegenden Beispiel dieselbe wie im Ausführungsbeispiel 1, mit der Ausnah­ me, daß im vorliegenden Beispiel Schritte zur Bildung einer dünnen Oxidschicht (51) auf dem freiliegenden Oberflächenteil des leitfähigen Schichtmusters (50a) nach dem Schritt der Bil­ dung dieses leitfähigen Schichtmusters (50a) und zu deren an­ schließender Beseitigung vorgesehen sind.
Fig. 20 veranschaulicht einen Schritt zur Bildung der Oxid­ schicht (51) auf dem freiliegenden Oberflächenbereich des leit­ fähigen Schichtmusters (50a). Hierbei wird nach dem Schritt der Erzeugung des leitfähigen Schichtmusters (50a) gemäß Fig. 6 des Ausführungsbeispiels 1 die Oxidschicht (51) durch thermische Oxidation der freiliegenden Oberfläche des leitfähigen Schicht­ musters (50a) bei einer Temperatur von ungefähr 800°C in einer Dicke von ungefähr 50 nm gebildet.
Im Ausführungsbeispiel 1 wird, wenn das erste Material für das Muster (66) Siliziumnitrid ist, das vorläufige Muster aus dem ersten Material mittels Phosphorsäure isotrop geätzt. Hierdurch wird das leitfähige Schichtmuster (50a), das aus Polysilizium besteht, im Korngrenzenbereich angegriffen, so daß dessen Ober­ fläche beeinträchtigt wird. Wenn daraufhin für die Bildung der Abstandshalter ein Oxid abgeschieden wird, füllt dieses Oxid den Korngrenzenbereich des leitfähigen Schichtmusters (50a). Das Oxid verbleibt nach dem Schritt der Erzeugung der Abstands­ halter für die Bildung der Doppelzylinderstruktur im Korngren­ zenbereich. Wenn dann unter Verwendung der Abstandshalter der anisotrope Ätzvorgang durchgeführt wird, bildet sich unter den Korngrenzenbereichen ein Polysiliziumrest, wodurch das Profil der Speicherelektroden beeinträchtigt wird.
Die zusätzlichen Schritte der Bildung der Oxidschicht (51) und deren anschließender Beseitigung ermöglichen es, zu verhindern, daß Oxid im Korngrenzenbereich verbleibt, der durch die Einwir­ kung der beim isotropen Ätzen zur Erzeugung des Musters (66) aus dem ersten Material verwendeten Phosphorsäure entstanden ist.
Fig. 21 veranschaulicht einen Schritt zur Beseitigung der Oxid­ schicht (51) und zur Bildung der ersten und zweiten Abstands­ halter (70a, 70b). Im einzelnen wird hierzu nach Beseitigung der Oxidschicht (51) und des Musters (68) aus dem zweiten Mate­ rial gemäß Fig. 20 unter Verwendung von BOE das dritte Material, z. B. ein Oxid, ganzflächig auf die resultierende Struktur auf­ gebracht, wodurch die Schicht aus dem dritten Material entsteht, die anschließend anisotrop geätzt wird, um die ersten Abstands­ halter (70a) an den Seitenwänden des Musters (66) aus dem er­ sten Material sowie die zweiten Abstandshalter (70b) an den Seitenwänden der Vertiefungen des leitfähigen Schichtmusters (50c) in derselben Weise wie im Ausführungsbeispiel 1 zu erzeu­ gen.
Die Fig. 22 und 23 veranschaulichen Schritte zur Bildung von Speicherelektroden (100), einer dielektrischen Schicht (110) und einer Plattenelektrode (120). Diese Schritte werden in der­ selben Weise durchgeführt, wie dies im Ausführungsbeispiel 1 beschrieben ist, wodurch Kondensatoren (C1) hergestellt werden, die jeweils aus einer Speicherelektrode (100), der dielektri­ schen Schicht (110) und der Plattenelektrode (120) bestehen.
Mit diesem Ausführungsbeispiel kann die beim isotropen Ätzen zur Bildung des Musters aus dem ersten Material beeinträchtigte Oberfläche des leitfähigen Schichtmusters (50a) kompensiert werden, so daß Speicherelektroden mit gutem Profil herstellbar sind.
Ausführungsbeispiel 6
Das sechste erfindungsgemäße Beispiel wird anhand der Fig. 24 bis 30 erläutert.
Fig. 24 veranschaulicht einen Schritt zur Bildung einer leitfä­ higen Schicht (50), eines Musters (52a) aus einem ersten Mate­ rial und eines Photolackmusters (54). Bis zur Erzeugung der leitfähigen Schicht (50) wird die Vorgehensweise, wie sie im Ausführungsbeispiel 1 angewandt wird, wiederholt, mit der Aus­ nahme, daß vor der Bildung der leitfähigen Schicht (50) ein Oxid und ein Nitrid abwechselnd jeweils in einer Dicke von un­ gefähr 50 nm zur Bildung einer ersten, einer zweiten und einer dritten Abstandsschicht (44, 46 und 48) abgeschieden werden.
Als nächstes wird ein isolierendes Material, dessen Ätzrate von derjenigen des Materials für die leitfähige Schicht (50) hin­ sichtlich eines vorbestimmten anisotropen Ätzvorgangs verschie­ den ist, z. B. ein Oxid wie HTO, auf die leitfähige Schicht (50) in einer Dicke von ungefähr 100 nm aufgebracht, wodurch eine (nicht gezeigte) Schicht aus dem ersten Material entsteht. Dann wird ganzflächig auf die Schicht aus dem ersten Material ein Photolack aufgebracht und mittels eines Photolithographiepro­ zesses strukturiert, um ein in individuelle Zelleneinheiten ab­ gegrenztes Photolackmuster (54) auszubilden. Anschließend wird die Schicht aus dem ersten Material unter Verwendung des Photo­ lackmusters (54) als Ätzmaske anisotrop geätzt, um ein vorläu­ figes Muster aus dem ersten Material zu erzeugen. Als nächstes wird das vorläufige Muster aus dem ersten Material isotrop ge­ ätzt, um den Randbereich des vorläufigen Musters aus dem ersten Material von dessen Seitenwand her horizontal in einer Breite von ungefähr 100 nm bis 150 nm abzutragen, wodurch das Muster (52a) mit einer geringeren Breite als das Photolackmuster (54) gebildet wird.
Fig. 25 veranschaulicht einen Schritt zur Bildung eines ersten leitfähigen Schichtmusters (50d). Nach der Schrittfolge von Fig. 24 wird hierzu die leitfähige Schicht (50) unter Verwen­ dung des Photolackmusters (54) als Ätzmaske anisotrop geätzt, bis ein Bereich der dritten Abstandsschicht (48) freiliegt, wo­ durch das erste leitfähige Schichtmuster (50d) in individuelle Zelleneinheiten abgegrenzt entsteht.
Fig. 26 veranschaulicht einen Schritt zur Bildung erster und zweiter Abstandshalter (56a, 56b). Nach Beseitigung des Photo­ lackmusters (54) wird ganzflächig auf der resultierenden Struk­ tur ein drittes Material in einer Dicke von ungefähr 50 nm bis 100 nm abgeschieden, um eine Schicht aus dem dritten Material zu bilden, die anschließend anisotrop geätzt wird, wodurch die er­ sten Abstandshalter (56a) an den Seitenwänden des Musters (52a) aus dem ersten Material und die zweiten Abstandshalter (56b) an den Seitenwänden des ersten leitfähigen Schichtmusters (50d) gebildet werden.
Fig. 27 veranschaulicht einen Schritt zur Bildung eines zweiten leitfähigen Schichtmusters (50e) aus dem ersten leitfähigen Schichtmuster (50d) mit einem erhöhten, abgestuften Bereich. Nach der Schrittfolge von Fig. 26 wird hierzu zunächst das Mu­ ster (52a) aus dem ersten Material durch ein Oxidätzmittel, d. h. BOE, entfernt. Gleichzeitig wird auch die aus einem Oxid bestehende dritte Abstandsschicht (48) beseitigt. Als nächstes wird das erste leitfähige Schichtmuster (50d) anisotrop in eine vorbestimmte Tiefe von z. B. 50 nm unter Verwendung der ersten und der zweiten Abstandshalter (56a, 56b) als Ätzmaske geätzt, wodurch das zweite leitfähige Schichtmuster (50e) mit einem er­ höhten, abgestuften Bereich im Randbereich von dessen Oberseite gebildet wird.
Fig. 28 veranschaulicht einen Schritt zur Bildung erster und zweiter Zylinderabstandshalter (58a, 58b) und dritter Abstands­ halter (58c). Nach Beseitigung der ersten und zweiten Abstands­ halter (56a, 56b) (gleichzeitig wird in diesem Schritt auch die zweite Abstandsschicht (56) entfernt) wird ein siebtes Material ganzflächig auf der resultierenden Struktur in einer Dicke von ungefähr 50 nm bis 100 nm abgeschieden, um eine Schicht aus dem siebten Material zu bilden, die anisotrop geätzt wird, um die ersten Zylinderabstandshalter (58a) (zur Bildung äußeren Zylin­ derwände der Speicherelektroden) an den äußeren Seitenwänden der erhöhten, abgestuften Bereiche des zweiten leitfähigen Schichtmusters (50e), die zweiten Zylinderabstandshalter (58b) (zur Bildung innerer Zylinderwände der Speicherelektroden) an den inneren Seitenwänden der erhöhten, abgestuften Bereiche des zweiten leitfähigen Schichtmusters (50e) sowie die dritten Abstandshalter (58c) an den Seitenwänden des zweiten leitfähigen Schichtmusters (50e) zu erzeugen.
Fig. 29 veranschaulicht einen Schritt zur Bildung doppelzylind­ rischer Speicherelektroden für die Kondensatoren des Halblei­ terspeicherbauelementes. Nach der Schrittfolge von Fig. 28 wird hierfür das zweite leitfähige Schichtmuster (50e) anisotrop in eine Tiefe von ungefähr 200 nm bis 500 nm unter Verwendung der ersten und zweiten Zylinderabstandshalter (58a, 58b) als Ätz­ maske geätzt, wodurch doppelzylindrische Speicherelektroden (100) entstehen, die einen Elektrodensäulenteil (50') sowie einen doppelzylindrischen Elektrodenhauptteil (50f) aufweisen.
Fig. 30 veranschaulicht einen Schritt zur Bildung einer dünnen dielektrischen Schicht (110) und einer Plattenelektrode (120). Nach Beseitigen der ersten und der zweiten Zylinderabstandshal­ ter (58a, 58b) sowie der dritten Abstandshalter (58c) (in die­ sem Schritt wird gleichzeitig die erste Abstandsschicht (44) entfernt) werden die dielektrische Schicht (110) und die Plat­ tenelektrode (120) in derselben Weise, wie dies im Ausführungs­ beispiel 1 beschrieben ist, erzeugt, wodurch Kondensatoren her­ gestellt werden, die jeweils aus einer Speicherelektrode (100), der dielektrischen Schicht (110) und der Plattenelektrode (120) bestehen.
Ausführungsbeispiel 7
Das siebte erfindungsgemäße Beispiel wird anhand der Fig. 31 bis 35 erläutert. In diesem Ausführungsbeispiel wird die Ver­ fahrensabfolge des Beispiels 1 wiederholt mit der Ausnahme, daß anstelle der Bildung nur der leitfähigen Schicht (50) die leit­ fähige Schicht (50), eine natürliche Oxidschicht (55) und eine weitere leitfähige Schicht aufgebracht werden.
Fig. 31 veranschaulicht einen Schritt zur Bildung des leitfähi­ gen Schichtmusters (50a), einer natürlichen Oxidschicht (55) sowie eines weiteren leitfähigen Schichtmusters (80a).
Im einzelnen wird hierfür die Vorgehensweise in der zum Bei­ spiel 1 gehörigen Weise wiederholt, und zwar bis zur Erzeugung der leitfähigen Schicht (50) in Fig. 5. Anschließend wird das­ selbe leitfähige Material wie dasjenige, aus dem die leitfähige Schicht (50) besteht, auf der leitfähigen Schicht (50) in einer Dicke von 50 nm bis 100 nm zur Bildung einer weiteren leitfähigen Schicht abgeschieden. Die weitere leitfähige Schicht wird hier­ bei erst aufgebracht, nachdem die erste leitfähige Schicht (50) zuvor der Atmosphäre ausgesetzt wurde, so daß sich eine dünne natürliche Oxidschicht (55) zwischen der ersten und der weite­ ren leitfähigen Schicht befindet.
Als nächstes wird ein Material, dessen Ätzrate von derjenigen des Materials für die weitere leitfähige Schicht hinsichtlich eines vorbestimmten Ätzvorgangs verschieden ist, z. B. ein Ni­ trid wie Siliziumnitrid oder ein Oxid wie HTO, ganzflächig auf die resultierende Struktur in einer Dicke von ungefähr 50 nm bis 100 nm zur Bildung einer Schicht aus dem ersten Material aufge­ bracht. Dann wird ein Photolack ganzflächig auf die Schicht aus dem ersten Material zur Bildung einer Schicht aus dem zweiten Material aufgetragen. Anschließend werden die Schichten aus dem zweiten und dem ersten Material in individuelle Zelleneinheiten strukturiert, wodurch ein vorläufiges Muster (66a) aus dem er­ sten Material und ein Muster (68) aus dem zweiten Material ent­ stehen. Daraufhin wird ein Teil der unter dem vorläufigen Mu­ ster (66a) aus dem ersten Material gelegenen weiteren leitfähi­ gen Schicht unter Verwendung des Musters (68) aus dem zweiten Material als Ätzmaske anisotrop so geätzt, daß das weitere leitfähige Schichtmuster (80a) und das erste leitfähige Schicht­ muster (50a) mit einer Vertiefung zwischen den Zelleneinheiten gebildet werden. Hierbei wird die natürliche Oxidschicht (55) in dem Ätzprozeß zur Bildung des weiteren leitfähigen Schicht­ musters (80a) als Ätzendpunkterkennungsschicht verwendet. Die natürliche Oxidschicht (55) erleichtert nicht nur die Beendigung des Trockenätzvorgangs, sondern macht es zudem möglich, daß die leitfähige Schicht (50) in eine Tiefe von ungefähr 50 nm bis 100 nm angeätzt wird, um auf diese Weise das erste leitfähige Schichtmuster (50a) mit den Vertiefungen zwischen den Zellen­ einheiten zu erzeugen. Da die natürliche Oxidschicht (55) zwi­ schen der ersten und der weiteren leitfähigen Schicht in diesem Ätzschritt als Bezugspunkt verwendbar ist, wird die Reprodu­ zierbarkeit des Ätzprozesses erhöht.
Fig. 32 veranschaulicht einen Schritt zur Bildung des Musters (66) aus dem ersten Material. Hierzu wird das vorläufige Muster (66a) aus dem ersten Material von seinen Seitenwänden her iso­ trop geätzt, so daß der Randbereich des vorläufigen Musters (66a) aus dem ersten Material horizontal in einer Breite von ungefähr 100 nm abgetragen wird, wodurch das Muster (66) aus dem ersten Material in derselben Weise wie im Ausführungsbeispiel 1 gebildet wird.
Fig. 33 veranschaulicht einen Schritt zur Bildung der ersten Abstandshalter (70a) an den Seitenwänden des Musters (66) aus dem ersten Material und der zweiten Abstandshalter (70b) an den Seitenwänden des weiteren leitfähigen Schichtmusters (80a) so­ wie der Vertiefungen des ersten leitfähigen Schichtmusters (50a). Dieser Schritt entspricht demjenigen, wie er im Beispiel 1 beschrieben ist.
Fig. 34 veranschaulicht einen Schritt zur Bildung von Speicher­ elektroden (100). Nach Beseitigen des Musters (66) aus dem er­ sten Material werden das weitere leitfähige Schichtmuster (80a) und das erste leitfähige Schichtmuster (50a) gleichzeitig ani­ sotrop geätzt, bis die Oberseite der Abstandsschicht (44) zwi­ schen den zweiten Abstandshaltern (70b) freiliegt, wodurch dop­ pelzylindrische Speicherelektroden (100), wie sie durch die ge­ strichelte Linie angedeutet sind, in derselben Weise wie im Beispiel 1 entstehen.
Fig. 35 veranschaulicht einen Schritt zur Bildung einer dünnen dielektrischen Schicht (110) und einer Plattenelektrode (120). Nach Beseitigen der ersten und zweiten Abstandshalter (70a, 70b) sowie der Abstandsschicht (44) werden die dielektrische Schicht (110) und die Plattenelektrode (120) gebildet, wodurch Kondensatoren hergestellt sind, die jeweils aus einer Speicher­ elektrode (100), der dielektrischen Schicht (110) sowie der Plattenelektrode (120) bestehen.
Gemäß dem siebten Beispiel wird zur Ätzendpunkterkennung eines Ätzvorgangs eine natürliche Oxidschicht verwendet. Die natürli­ che, zwischen zwei aus polykristallinem Silizium bestehenden leitfähigen Schichten gebildete Oxidschicht gewährleistet die Reproduzierbarkeit des Prozesses.
Erfindungsgemäß kann eine Speicherelektrode mit einem äußeren und einem inneren Zylinder und wenigstens einer Säule innerhalb des inneren Zylinders hergestellt werden. Außerdem können Spei­ cherelektroden hergestellt werden, die wenigstens drei ineinan­ derliegende Zylinder beinhalten. Auf diese Weise sind Speicher­ elektroden mit einer höheren Zellenkapazität als bei den übli­ chen doppelzylindrischen Speicherelektroden herstellbar.
Außerdem werden, da die leitfähige Schicht für die Speicher­ elektroden unter Verwendung von Abstandshaltern als Ätzmaske geätzt wird und auf diese Weise doppelzylindrische Speicher­ elektroden ohne scharfkantige Enden gebildet werden, bei dem erfindungsgemäßen Verfahren zur Herstellung eines Halbleiter­ speicherbauelements Leckströme vermieden, wie sie in bekannten doppelzylindrischen Speicherelektroden auftreten können.
Außerdem können die doppelzylindrischen Speicherelektroden aus einer einzigen leitfähigen Schicht, die die Kontaktlöcher zur Verbindung der Speicherelektroden mit einem jeweiligen Source- Gebiet eines Transistors auffüllt, herausgearbeitet werden. Die doppelzylindrischen Speicherelektroden können dadurch auf ein­ fache Weise ohne Entstehung von Hohlräumen und Problemen auf­ grund der Bildung natürlichen Oxids hergestellt werden. Dadurch erhöht sich die Zuverlässigkeit des Halbleiterspeicherbauele­ ments.
Es versteht sich, daß für den Fachmann zahlreiche Änderungen in Form und Detail der oben beschriebenen Ausführungsbeispiele möglich sind, ohne den Umfang der Erfindung zu verlassen.

Claims (13)

1. Verfahren zur Herstellung eines Halbleiterspeicherbau­ elements mit einem Kondensator, gekennzeichnet durch folgende Schritte:
  • - Erzeugen eines leitfähigen Schichtmusters (50a) mit einer Vertiefung (G), die einen erhöhten, abgestuften Bereich innerhalb einer individuellen Zelleneinheit abgrenzt, auf einem Halbleitersubstrat (10), wobei das leitfähige Schichtmuster (50a) auf seinem erhöhten, abgestuften Be­ reich ein Muster (66) aus einem ersten Material aufweist, das schmäler ist als der erhöhte, abgestufte Bereich,
  • - Erzeugen eines ersten Abstandshalters (70a) an der Seiten­ wand des Musters (66) aus dem ersten Material zur Bildung eines inneren Zylinders sowie eines zweiten Abstandshal­ ters (70b) an der Seitenwand der Vertiefung (G) zur Bil­ dung eines äußeren Zylinders und
  • - anisotropes, teilweises Ätzen des leitfähigen Schichtmu­ sters (50a) unter Verwendung des ersten und des zweiten Abstandshalters (70a, 70b) als Ätzmaske zur Bildung einer doppelzylindrischen Elektrode eines zur jeweiligen indivi­ duellen Zelleneinheit gehörigen Kondensators.
2. Verfahren nach Anspruch 1, weiter dadurch gekennzeich­ net, daß das leitfähige Schichtmuster (50a) mit dem darauf er­ zeugten Muster (66) aus dem ersten Material durch folgende Schritte gebildet wird:
  • - Aufbringen einer leitfähigen Schicht (50) auf das Halblei­ tersubstrat (10),
  • - Erzeugen eines in individuelle Zelleneinheiten abgegrenz­ ten Mehrschichtmusters, das aus einem vorläufigen Muster aus dem ersten Material und einem auf dem vorläufigen Muster aus dem ersten Material gebildeten Muster (68) aus einem zweiten Material besteht,
  • - isotropes Ätzen des vorläufigen Musters aus dem ersten Material zum Beseitigen eines Randbereichs des vorläufigen Musters aus dem ersten Material, um das Muster (66) aus dem ersten Material zu erzeugen,
  • - isotropes, teilweises Ätzen der leitfähigen Schicht (50) unter Verwendung des Musters (68) aus dem zweiten Material als Ätzmaske, um das leitfähige Schichtmuster (50a) mit der Vertiefung (G) zu erzeugen, und
  • - Entfernen des Musters (68) aus dem zweiten Material.
3. Verfahren nach Anspruch 1 oder 2, weiter gekennzeich­ net durch folgende Schritte:
  • - ganzflächiges Aufbringen einer Abstandsschicht (44) auf dem Halbleitersubstrat (10) vor dem Aufbringen der leitfä­ higen Schicht (50) und
  • - Entfernen der Abstandsschicht (44) nach dem anisotropen, teilweisen Ätzen des leitfähigen Schichtmusters zur Bil­ dung der doppelzylindrischen Elektrode, damit die Unter­ seite dieser Elektrode (100) zur effektiven Kondensator­ fläche beiträgt.
4. Verfahren nach einem der Ansprüche 1 bis 3, weiter ge­ kennzeichnet durch folgende Schritte:
  • - thermisches Oxidieren des freiliegenden Teils der Ober­ fläche des leitfähigen Schichtmusters (50a) zur Bildung einer Oxidschicht (51) und
  • - nachfolgendes Entfernen der Oxidschicht (51).
5. Verfahren nach einem der Ansprüche 1 bis 4, weiter ge­ kennzeichnet durch folgende Schritte:
  • - Bildung einer natürlichen Oxidschicht (55) auf dem erhöh­ ten Bereich des leitfähigen Schichtmusters (50a) und
  • - Erzeugen eines Musters (80a) aus einer weiteren leitfähi­ gen Schicht auf der natürlichen Oxidschicht (55).
6. Verfahren zur Herstellung eines Halbleiterspeicherbau­ elements mit einem Kondensator, gekennzeichnet durch folgende Schritte:
  • - Erzeugen eines leitfähigen Schichtmusters (50a) mit einer Vertiefung (G), die einen erhöhten Bereich innerhalb einer individuellen Zelleneinheit abgrenzt, auf einem Halblei­ tersubstrat (10), wobei das leitfähige Schichtmuster (50a) wenigstens ein auf dem erhöhten Bereich gebildetes Muster (66) aus einem weiteren Material aufweist, das schmäler als der erhöhte Bereich ist,
  • - Abscheiden eines Materials, das demjenigen für das leitfä­ hige Schichtmuster (50a) entspricht, auf dem leitfähigen Schichtmuster (50a) mit dem darauf gebildeten Muster (66) aus dem ersten Material, um eine Doppelstufenschicht (72) aus diesem Material zu bilden, die einen doppelstufig er­ höhten Bereich besitzt, der einen oberen abgestuften Ab­ schnitt und einen unteren abgestuften Abschnitt beinhal­ tet,
  • - Erzeugen eines ersten Abstandshalters (70a) an der Seiten­ wand des oberen abgestuften Abschnitts zur Bildung eines inneren Zylinders sowie eines zweiten Abstandshalters (70b) an der Seitenwand des unteren abgestuften Abschnitts zur Bildung eines äußeren Zylinders und
  • - anisotropes litzen der Doppelstufenschicht (72) und des leitfähigen Schichtmusters (50a) unter Verwendung des er­ sten und des zweiten Abstandshalters (70a, 70b) sowie des Musters (66) aus dem weiteren Material als Ätzmaske, um eine doppelzylindrische Elektrode mit wenigstens einer mittigen Säule für die individuelle Zelleneinheit zu bil­ den.
7. Verfahren zur Herstellung eines Halbleiterspeicherbau­ elements mit einem Kondensator, gekennzeichnet durch folgende Schritte:
  • - Aufbringen einer leitfähigen Schicht (50) auf ein Halblei­ tersubstrat (10),
  • - Erzeugen eines aus einem vorläufigen Muster eines ersten Materials und eines Musters (68) aus einem zweiten Materi­ al bestehenden Mehrschichtmusters auf der leitfähigen Schicht (50), wobei das Mehrschichtmuster in eine indivi­ duelle Zelleneinheit abgegrenzt ist,
  • - isotropes Ätzen des vorläufigen Musters aus dem ersten Ma­ terial zur Erzeugung eines hinterschnittenen Bereiches un­ terhalb eines Randbereiches des Musters (68) aus dem zwei­ ten Material und zur Erzeugung eines Musters (66) aus dem ersten Material mit einer gegenüber derjenigen des Musters (68) aus dem zweiten Material geringeren Breite,
  • - Abscheiden eines Materials zur Bildung einer den hinter­ schnittenen Bereich füllenden Schicht (84) auf der leitfä­ higen Schicht (50) mit den darauf gebildeten Mustern (66 und 68) aus dem ersten und dem zweiten Material,
  • - anisotropes Ätzen der den hinterschnittenen Bereich fül­ lenden Schicht (84) und der leitfähigen Schicht (50) zur Bildung eines leitfähigen Schichtmusters (50b) mit einer Vertiefung, die einen erhöhten Bereich innerhalb einer in­ dividuellen Zelleneinheit abgrenzt, wobei ein Muster (84') aus der abgeschiedenen Schicht (84) im hinterschnittenen Bereich verbleibt,
  • - Entfernen des Musters (68) aus dem zweiten Material und des Musters (66) aus dem ersten Material,
  • - Erzeugen eines ersten Abstandshalters (70a) an der inneren Seitenwand des im hinterschnittenen Bereich verbliebenen Musters (84') zur Bildung eines inneren Zylinders sowie eines zweiten Abstandshalters (70b) an der äußeren Seiten­ wand des im hinterschnittenen Bereich verbliebenen Musters (84') und an der Seitenwand der Vertiefung zur Bildung eines äußeren Zylinders und
  • - anisotropes Ätzen des im hinterschnittenen Bereich ver­ bliebenen Musters (84') und des leitfähigen Schichtmusters (50b) unter Verwendung des ersten und des zweiten Ab­ standshalters (70a, 70b) als Ätzmaske zur Bildung einer doppelzylindrischen Elektrode für die individuelle Zellen­ einheit.
8. Verfahren nach Anspruch 7, weiter dadurch gekennzeich­ net, daß als Material für die den hinterschnittenen Bereich füllende Schicht (84) dasjenige der ersten leitfähigen Schicht (50) verwendet wird.
9. Verfahren zur Herstellung eines Halbleiterspeicherbau­ elements mit einem Kondensator, gekennzeichnet durch folgende Schritte:
  • - Erzeugen eines leitfähigen Schichtmusters (50c) mit einer ersten Vertiefung (G1), die einen erhöhten Bereich inner­ halb einer individuellen Zelleneinheit abgrenzt sowie min­ destens einer zweiten Vertiefung (G2), die eine geringere Tiefe aufweist als die erste Vertiefung (G1) und in dem erhöhten Bereich gebildet ist,
  • - Erzeugen eines ersten Abstandshalters (98a) an der Seiten­ wand der ersten Vertiefung (G1) zur Bildung eines äußeren Zylinders sowie einer Mehrzahl von zweiten Abstandshaltern (98b, 98c) an den Seitenwänden der zweiten Vertiefungen (G2) zur Bildung innerer Zylinder und
  • - anisotropes Ätzen des leitfähigen Schichtmusters (50c) unter Verwendung des ersten Abstandshalters (98a) sowie der zweiten Abstandshalter (98b, 98c) als Ätzmaske zur Bildung einer aus einem äußeren Zylinder und einer Mehr­ zahl von inneren Zylindern bestehenden ersten Elektrode (100).
10. Verfahren nach Anspruch 9, weiter dadurch gekennzeich­ net, daß das leitfähige Schichtmuster (50c) mit den folgenden Schritten gebildet wird:
  • - Aufbringen einer leitfähigen Schicht (50) auf ein Halb­ leitersubstrat (10),
  • - Erzeugen wenigstens eines aus einem vorläufigen Muster ei­ nes ersten Materials und einem Muster (68) eines zweiten Materials bestehenden Mehrschichtmusters auf der leitfähi­ gen Schicht (50), das in eine individuelle Zelleneinheit abgegrenzt ist,
  • - isotropes Ätzen des vorläufigen Musters aus dem ersten Ma­ terial zur Erzeugung eines hinterschnittenen Bereiches un­ terhalb eines Randbereiches des Musters (68) aus dem zwei­ ten Material und zur Bildung eines Musters (66) aus dem ersten Material mit einer geringeren Breite als diejenige des Musters (68) aus dem zweiten Material,
  • - Abscheiden eines weiteren Materials auf der leitfähigen Schicht (50) mit den darauf gebildeten Mustern (66, 68) aus dem ersten und dem zweiten Material zur Bildung einer Schicht (84) aus dem weiteren Material, die den hinter­ schnittenen Bereich auffüllt und eine Vertiefung (G1) aufweist,
  • - Erzeugen eines dritten Abstandshalters (96) an der Seiten­ wand der Vertiefung (G1) der den hinterschnittenen Bereich füllenden Schicht (84),
  • - anisotropes litzen der den hinterschnittenen Bereich fül­ lenden Schicht (84), des Musters (68) aus dem zweiten Ma­ terial sowie der leitfähigen Schicht (50) unter Verwendung des dritten Abstandshalters (96) und des Musters (66) aus dem ersten Material als Ätzmaske zur Erzeugung des leit­ fähigen Schichtmusters (50c).
11. Verfahren nach Anspruch 10, weiter dadurch gekenn­ zeichnet, daß für die den hinterschnittenen Bereich füllende Schicht (84), für das Muster (66) aus dem ersten Material sowie für die leitfähige Schicht (50) jeweils dasselbe Material ver­ wendet wird.
12. Verfahren zur Herstellung eines Halbleiterspeicherbau­ elements mit einem Kondensator, gekennzeichnet durch folgende Schritte:
- Aufbringen einer leitfähigen Schicht (50) auf ein Halblei­ tersubstrat (10),
  • - Erzeugen eines aus einem vorläufigen Muster eines ersten Materials und einem Muster (54) eines zweiten Materials bestehenden Mehrschichtmusters auf der leitfähigen Schicht (50), wobei das Mehrschichtmuster in eine individuelle Zelleneinheit abgegrenzt ist,
  • - isotropes Ätzen des vorläufigen Musters aus dem ersten Ma­ terial zur Bildung eines hinterschnittenen Bereiches un­ terhalb eines Randbereiches des Musters (54) aus dem zwei­ ten Material und zur Bildung eines Musters (52a) aus dem ersten Material mit einer gegenüber derjenigen des Musters (54) aus dem zweiten Material geringeren Breite,
  • - anisotropes Ätzen der leitfähigen Schicht (50) zur Erzeu­ gung eines in eine individuelle Zelleneinheit abgegrenz­ ten, ersten leitfähigen Musters (50d),
  • - Entfernen des Musters (54) aus dem zweiten Material,
  • - Erzeugen eines ersten Abstandshalters (56a) an der Seiten­ wand des Musters (52a) aus dem ersten Material,
  • - Entfernen des Musters (52a) aus dem ersten Material,
  • - anisotropes Ätzen des ersten leitfähigen Musters (50d) zur Bildung eines zweiten leitfähigen Musters (50e) mit einem erhöhten Stufenbereich im Randbereich seiner Oberseite,
  • - Entfernen des ersten Abstandshalters (56a),
  • - Erzeugen eines ersten Zylinderabstandshalters (58a) an ei­ ner äußeren Seitenwand des erhöhten Bereiches zur Bildung eines äußeren Zylinders sowie eines zweiten Zylinderab­ standshalters (58b) an einer inneren Seitenwand des erhöh­ ten Stufenbereiches zur Bildung eines inneren Zylinders und
  • - anisotropes Ätzen des zweiten leitfähigen Musters (50e) unter Verwendung der ersten und der zweiten Zylinderab­ standshalter (58a, 58b) als Ätzmaske zur Bildung einer doppelzylindrischen Elektrode.
DE4328510A 1992-08-26 1993-08-25 Verfahren zur Herstellung eines Halbleiterspeicherbauelementes mit einem Kondensator Expired - Fee Related DE4328510C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920015349A KR960009998B1 (ko) 1992-06-08 1992-08-26 반도체 메모리장치의 제조방법

Publications (2)

Publication Number Publication Date
DE4328510A1 DE4328510A1 (de) 1994-03-03
DE4328510C2 true DE4328510C2 (de) 2003-08-21

Family

ID=19338497

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4328510A Expired - Fee Related DE4328510C2 (de) 1992-08-26 1993-08-25 Verfahren zur Herstellung eines Halbleiterspeicherbauelementes mit einem Kondensator

Country Status (4)

Country Link
US (1) US5438013A (de)
JP (1) JP3530206B2 (de)
KR (1) KR960009998B1 (de)
DE (1) DE4328510C2 (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5521112A (en) * 1994-10-05 1996-05-28 Industrial Technology Research Institute Method of making capacitor for stack dram cell
KR100207462B1 (ko) * 1996-02-26 1999-07-15 윤종용 반도체 장치의 커패시터 제조방법
JP2790110B2 (ja) * 1996-02-28 1998-08-27 日本電気株式会社 半導体装置の製造方法
JP2795252B2 (ja) * 1996-02-29 1998-09-10 日本電気株式会社 半導体装置の製造方法
US5716535A (en) * 1996-03-05 1998-02-10 Micron Technology, Inc. Methods and etchants for etching oxides of silicon with low selectivity
US5604146A (en) * 1996-06-10 1997-02-18 Vanguard International Semiconductor Corporation Method to fabricate a semiconductor memory device having an E-shaped storage node
TW312037B (en) * 1996-08-07 1997-08-01 United Microelectronics Corp Manufacturing method of capacitor of dynamic random access memory
US5688713A (en) * 1996-08-26 1997-11-18 Vanguard International Semiconductor Corporation Method of manufacturing a DRAM cell having a double-crown capacitor using polysilicon and nitride spacers
DE19637389C1 (de) * 1996-09-13 1997-10-16 Siemens Ag Verfahren zur Herstellung einer DRAM-Zellenanordnung
US6010932A (en) * 1996-12-05 2000-01-04 Micron Technology, Inc. Fork-like memory structure for ULSI DRAM and method of fabrication
GB2323705B (en) * 1997-03-27 2002-02-20 Nec Corp Semiconductor device with memory cell and fabrication method thereof
TW367616B (en) * 1998-02-06 1999-08-21 United Microelectronics Corp Manufacturing method for cylindrical capacitor
TW382810B (en) * 1998-03-20 2000-02-21 United Semiconductor Corp Method of fabricating stack capacitor
TW399211B (en) * 1998-08-14 2000-07-21 Winbond Electronics Corp The multiple stage sensor device applied to flash memory
US6121108A (en) * 1998-10-28 2000-09-19 United Microelectroincs Corp. Method for fabricating a capacitor in a dynamic random access memory
US6030878A (en) * 1998-11-25 2000-02-29 United Microelectronics Corp. Method of fabricating a dynamic random access memory capacitor
JP2007013081A (ja) * 2005-06-30 2007-01-18 Hynix Semiconductor Inc 深いコンタクトホールを有する半導体素子の製造方法
US9699898B2 (en) * 2013-12-27 2017-07-04 Lg Chem, Ltd. Conductive film and method for manufacturing same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0456265A (ja) * 1990-06-25 1992-02-24 Matsushita Electron Corp 半導体装置の製造方法
DE4224946A1 (de) * 1991-08-31 1993-03-04 Samsung Electronics Co Ltd Halbleiterbauelement mit einem kondensator und verfahren zu dessen herstellung

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5314835A (en) * 1989-06-20 1994-05-24 Sharp Kabushiki Kaisha Semiconductor memory device
US5061650A (en) * 1991-01-17 1991-10-29 Micron Technology, Inc. Method for formation of a stacked capacitor
DE4223878C2 (de) * 1992-06-30 1995-06-08 Siemens Ag Herstellverfahren für eine Halbleiterspeicheranordnung
KR960006718B1 (ko) * 1992-12-31 1996-05-22 현대전자산업주식회사 반도체 기억장치의 커패시터 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0456265A (ja) * 1990-06-25 1992-02-24 Matsushita Electron Corp 半導体装置の製造方法
DE4224946A1 (de) * 1991-08-31 1993-03-04 Samsung Electronics Co Ltd Halbleiterbauelement mit einem kondensator und verfahren zu dessen herstellung

Also Published As

Publication number Publication date
DE4328510A1 (de) 1994-03-03
US5438013A (en) 1995-08-01
KR960009998B1 (ko) 1996-07-25
KR940001409A (ko) 1994-01-11
JPH06209086A (ja) 1994-07-26
JP3530206B2 (ja) 2004-05-24

Similar Documents

Publication Publication Date Title
DE4328510C2 (de) Verfahren zur Herstellung eines Halbleiterspeicherbauelementes mit einem Kondensator
DE4323363B4 (de) Verfahren zur Herstellung eines Kondensators für ein Halbleiterspeicherbauelement
DE19521489B4 (de) Kondensatorplatte und Kondensator, je in einer Halbleitervorrichtung gebildet, die Verwendung eines solchen Kondensators als Speicherkondensator einer Halbleitervorrichtung, Verfahren zur Herstellung eines Kondensators und Verwendung eines solchen Verfahrens zur Herstellung von DRAM-Vorrichtungen
DE4217443C2 (de) Verfahren zur Herstellung einer DRAM-Anordnung
DE4136420C2 (de) Verfahren zur Bildung eines Kondensators
DE3842474C2 (de) Verfahren zur Herstellung eines Stapelkondensator-DRAM
DE4412089A1 (de) Verfahren zur Herstellung eines Kondensators für ein hochintegriertes Halbleiterspeicherbauelement
DE4321638A1 (de) Halbleiterspeicherbauelement mit einem Kondensator und Verfahren zu seiner Herstellung
DE4224946A1 (de) Halbleiterbauelement mit einem kondensator und verfahren zu dessen herstellung
DE4016686C2 (de) Verfahren zum Herstellen eines Halbleiterspeichers
DE19933480A1 (de) Zylindrischer Kondensator und Verfahren für dessen Herstellung
DE4220497A1 (de) Halbleiterspeicherbauelement und verfahren zu dessen herstellung
DE4316503C2 (de) Verfahren zur Herstellung von Speicherzellen mit verdeckten Bitleitern
DE4201520A1 (de) Verfahren zur herstellung einer dram-anordnung
DE10007018A1 (de) Halbleiterbauelemente mit Kondensator und Herstellungsverfahren hierfür
DE4203400A1 (de) Auf einem siliziumsubstrat gebildeter speicherkondensator
DE4213945A1 (de) Speicherkondensator und verfahren zu dessen herstellung
DE10021385A1 (de) Verfahren zur Erzeugung einer unteren Kondensatorelektrode unter Verwendung einer CMP-Stoppschicht
DE19842704C2 (de) Herstellverfahren für einen Kondensator mit einem Hoch-epsilon-Dielektrikum oder einem Ferroelektrikum nach dem Fin-Stack-Prinzip unter Einsatz einer Negativform
DE4430771A1 (de) Verfahren zur Herstellung eines Kondensators für einen dynamischen Direktzugriffspeicher
DE4341698A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE19718721A1 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE4327813C2 (de) Verfahren zur Herstellung eines DRAM's
EP0945901A1 (de) DRAM-Zellenanordnung mit vertikalen Transistoren und Verfahren zu deren Herstellung
DE19748274A1 (de) Kondensator und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8128 New person/name/address of the agent

Representative=s name: PATENTANWAELTE RUFF, WILHELM, BEIER, DAUSTER & PAR

8304 Grant after examination procedure
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20130301