DE10021385A1 - Verfahren zur Erzeugung einer unteren Kondensatorelektrode unter Verwendung einer CMP-Stoppschicht - Google Patents

Verfahren zur Erzeugung einer unteren Kondensatorelektrode unter Verwendung einer CMP-Stoppschicht

Info

Publication number
DE10021385A1
DE10021385A1 DE10021385A DE10021385A DE10021385A1 DE 10021385 A1 DE10021385 A1 DE 10021385A1 DE 10021385 A DE10021385 A DE 10021385A DE 10021385 A DE10021385 A DE 10021385A DE 10021385 A1 DE10021385 A1 DE 10021385A1
Authority
DE
Germany
Prior art keywords
insulation layer
layer
capacitor
stop layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10021385A
Other languages
English (en)
Other versions
DE10021385B4 (de
Inventor
In-Kwon Jeong
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE10021385A1 publication Critical patent/DE10021385A1/de
Application granted granted Critical
Publication of DE10021385B4 publication Critical patent/DE10021385B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Es wird ein Verfahren zur Herstellung eines Kondensators angegeben, durch welches die Anzahl von CMP-Verfahrensschritten vermindert werden kann. Das Verfahren vermeidet den Einsatz eines CMP-Verfahrensschrittes auf einer unebenen Isolationszwischenschicht, auf welcher Speicherknotenbereiche gebildet werden sollen, indem die Bildung einer verlorenen Oxidschicht auf der unebenen Isolationszwischenschicht, ferner die Bildung einer CMP-Stoppschicht, die Bildung einer weiteren Oxidschicht, das Ätzen der abgelagerten Schichten bis zur Freilegung einer oberen Fläche der unebenen Isolationszwischenschicht zur Bildung von Gräben darin für einen Speicherknotenbereich, die Ablagerung eines leitfähigen Materials in den Gräben und auf der weiteren Oxidschicht und die Durchführung eines CMP-Verfahrensschrittes vorgesehen werden, bis eine obere Fläche der CMP-Stoppschicht freigelegt ist, um elektrisch die Speicherknotenbereiche voneinander zu trennen. Der Rest der Oxidschicht auf der CMP-Stoppschicht wird dann entfernt und darauf wird die CMP-Stoppschicht entfernt.

Description

HINTERGRUND DER ERFINDUNG
Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines Halbleitergerätes, und, mehr im einzelnen, ein Verfahren zur Herstellung eines Kondensators, bei welchem auf einen CMP-Verfahrensschritt bezüglich einer ungleichförmigen Isolations-Trennschicht verzichtet werden kann, die unter einer verlorenen Oxidschicht liegt, und in der der Kondensator erzeugt werden soll.
Eine integrierte Schaltung in Gestalt eines DRAM-Gerätes enthält typischerweise viele Speicherzellen. Praktisch wird eine Speicherzelle für jedes in dem DRAM-Gerät gespeicherte Bit vorgesehen. Jede einzelne Speicherzelle besteht typischerweise aus einem Speicherkondensator und einem Zugriffstransistor. Entweder ist die Source- Elektrode oder die Drain-Elektrode des Zugriffstransistors mit einem Anschluß des Speicherkondensators verbunden. Die andere Seite des Transistorkanalanschlusses und der Transistor-Gate-Elektrode sind mit äußeren Anschlußleitungen verbunden, die als Bit-Leitung bzw. Wortleitung zu bezeichnen sind. Der andere Anschluß des Kondensators ist an eine Bezugsspannungsquelle gelegt.
Die Erzeugung einer DRAM-Speicherzelle umfaßt die Bildung eines Transistors, eines Kondensators und der Kontakte oder Anschlüsse zu externen Schaltungen. Die Kondensatortypen, welche typischerweise in DRAM-Speicherzellen verwendet werden, sind Planarkondensatoren, da diese verhältnismäßig einfach herzustellen sind.
Um aber DRAM-Schaltgeräte hoher Dichte zu erzeugen, müssen die Speicherzellen bezüglich ihrer Abmessungen in den Unter-Mikrometer-Bereich gebracht werden. Dies verursacht eine Verminderung bezüglich der Kondensatorfläche, was in einer Verminderung der Zellenkapazität resultiert. Da die Fläche des ladungsspeichernden Kondensators ebenfalls abnimmt, wird die Kapazität des planaren Kondensators verhältnismäßig klein. Diese Abnahme der Speicherkapazität führt zu niedrigeren Signal-/Rauschverhältnissen und erhöhten Fehlern aufgrund von α-Partikel- Einflüssen. Demgemäß werden für sehr kleine Speicherzellen Planarkondensatoren unzuverlässig.
Da die Kapazität abnimmt, muß zusätzlich die von dem Speicherkondensator gehaltene Ladung öfter erneuert werden, was die Arbeitsqualität weiter verschlechtert. Ein einfacher Planarkondensator kann im allgemeinen nicht genügend Kapazität für eine gute Arbeitsweise zur Verfügung stellen, selbst bei Verwendung hochwertigster Dielektrika, beispielsweise Ta2O5.
Frühere Versuche zur Überwindung dieser Probleme führten zur Entwicklung eines Grabenkondensators (siehe beispielsweise US-Patent 5,374,580) und des Stapelkondensators (siehe beispielsweise US-Patent 5,021,357). Grabenkondensatoren unterliegen dem allgemein bekannten Problem der "Gate-Dioden-Ableitung". In neuerer Zeit wurden demgemäß vornehmlich Stapelkondensatoren in der Fabrikation verwendet.
Beispielsweise beschreiben die US-Patente 5,763,304, 5,668,036 und 5,717,236, auf welche hier ausdrücklich Bezug genommen sei, einen Stapelkondensator, bei welchem ein Verfahrensschritt des chemisch-mechanischen Polierens (CMP) mit Bezug auf eine isolierende Zwischenschicht zum Einsatz kommt, auf welcher der Stapelkondensator gebildet wird. Bei den herkömmlichen Verfahren wird ein Verfahrensschritt des chemisch-mechanischen Polierens (CMP) auf eine isolierende Zwischenschicht angewendet, da diese eine ungleichförmige Oberflächenstruktur oder Topographie aufweist. In einem nachfolgenden Verfahrensschritt wird der Schritt des chemisch-mechanischen Polierens auch durchgeführt, um jeden Speicherknotenpunkt von einem anderen Speicherknotenpunkt zu trennen.
Wie allgemein bekannt lastet dem Verfahrensschritt des chemisch-mechanischen Polierens der Nachteil hoher Kosten, geringen Durchsatzes, der Kompliziertheit des Verfahrens und hoher Fehlerdichte an. Demgemäß ist es sehr wünschenswert, ein Verfahren zur Herstellung eines Kondensators zu schaffen, bei welchem die Anzahl von Verfahrensschritten des chemisch-mechanischen Polierens, welche notwending sind, vermindert wird.
ZUSAMMENFASSUNG DER ERFINDUNG
Die vorliegende Erfindung wurde unter Berücksichtigung obiger Probleme gemacht und richtet sich auf die Schaffung eines Verfahrens zur Herstellung eines Stapelkondensators, wobei das Verfahren die Verwendung von CMP- Verfahrensschritten minimal hält. Insbesondere läßt man gemäß vorliegender Erfindung einen CMP-Verfahrensschritt bezüglich einer isolierenden Zwischenschicht weg, vermeidet aber die Entwicklung der obigen Schwierigkeiten.
Eines der Merkmale der vorliegenden Erfindung ist die Bildung einer CMP- Stoppschicht auf einer verlorenen Oxidschicht, wobei die Stoppschicht einer CMP- Endpunktdetektierung dient. Eine solche CMP-Stoppschicht macht es möglich, einen CMP-Verfahrensschritt bezüglich der Isolationszwischenschicht wegzulassen.
Kurz gesagt wird eine Isolationszwischenschicht über einem integrierten Schaltungssubstrat gebildet, das verschiedene Verfahrensschritte durchlaufen hat, etwa die Bestimmung aktiver und inaktiver Bereiche, die Bildung von Transistoren und die Bildung von Bit-Leitungen. Da Transistoren und Bit-Leitungen in dem Speicherzellenanordnungsbereich dicht ausgebildet sind und in dem Randbereich mehr vereinzelt gebildet sind, können sich Höhendifferenzen (d. h. einen Absatz verursachende Bereiche) in der Oberfläche der Isolationszwischenschicht an den Randbereichen ergeben. Die Isolationszwischenschicht ist vorzugsweise aus Oxidmaterial gefertigt, das aus der Gruppe gewählt ist, die aus Borphosphorsilikatglas (BPSG) und undotiertem Silikatglas (USG) besteht. Im einzelnen wird dann, wenn eine BPSG-Schicht gebildet wird, dies durch ein Verfahren bewerkstelligt, bei welchem zuerst das BPSG abgelagert wird und dann dieses bei einer vorbestimmten Temperatur wieder verflüssigt wird, um eine gute Oberflächentopologie zu erhalten.
Da leitfähige Muster dicht in der Speicherzellenanordnungszone gebildet sind, hat die Isolationszwischenschicht eine ausreichend ebenmäßige Oberfläche über der Speicherzellenanordnungszone. Da andererseits Leitermuster im Randbereich mehr vereinzelt gebildet sind, hat die Isolationszwischenschicht über dem Randbereich eine ungleichförmige Oberflächentopologie, d. h. sie enthält Stufen.
Kontakteinsätze oder Durchkontaktierungen werden dann in der Isolationszwischenschicht gebildet. Die Kontakteinsätze werden elektrisch mit dem integrierten Schaltungssubstrat verbunden. Abweichend von dem herkömmlichen Verfahren wird auf der Isolationszwischenschicht kein CMP-Verfahrensschritt durchgeführt.
Eine verlorene Oxidschicht wird dann über der Isolationszwischenschicht abgelagert, welche dem Verlauf bzw. der Topographie der Isolationszwischenschicht folgt. Die verlorene Oxidschicht wird in einer Dicke mindestens entsprechend der gewünschten Höhe des Speicherknotenpunktes aufgebracht. Diese verlorene Oxidschicht enthält ein Oxidmaterial, das aus der Gruppe ausgewählt ist, welche aus BPSG, USG, Phosphorsilikatglas (PSG), Spin-Schleuderglas (SOG), Hydrogensilsesquioxan (HSQ), und plasmaverstärktem Tetraethylorthosilikat (PE- TEOS) besteht.
Eine CMP-Stoppschicht wird dann über der verlorenen Oxidschicht gebildet, welche der Topographie oder dem Verlauf der verlorenen Oxidschicht folgt. Die CMP- Stoppschicht enthält vorzugsweise ein Material, welches aus einer Gruppe gewählt ist, die aus Siliziumnitrid; einem Aluminiumoxid, einem diamantartigen Kohlenstoff, Aluminiumnitrid und Bornitrid besteht. Eine zweite Oxidschicht kann außerdem über der CMP-Stoppschicht gebildet werden, um einen weiten Bearbeitungsspielraum für nachfolgende CMP-Verfahren vorzusehen.
Durch photolithographische Verfahrensschritte werden die zweite Oxidschicht, die CMP-Stoppschicht und die verlorene Oxidschicht geätzt, um Gräben zu bilden, welche die Kontakteinsatzbereiche freilegen. Ein leitfähiges Material zur Bildung der Speicherknotenpunkte wird dann in den Gräben und über der zweiten Oxidschicht abgelagert. Ein CMP-Verfahrensschritt wird dann durchgeführt, wobei die CMP- Stoppschicht als Endpunkt oder Anschlagpunkt verwendet wird, wodurch ein Speicherknoten in dem Graben ausgebildet wird. Die CMP-Stoppschicht und irgendwelche Teile der zweiten Oxidschicht, die über der CMP-Stoppschicht an niedrigeren Teilen des Absatzes verblieben sind, werden dann entfernt.
In dem oben angegebenen Verfahren kann auch eine Ätz-Stoppschicht vor der Bildung der verlorenen Oxidschicht gebildet werden. Im einzelnen kann nach der Bildung der Isolationszwischenschicht eine Ätz-Stoppschicht, welche ein Nitrid enthält, auf der Isolationszwischenschicht abgelagert werden und Kontakteinsatzbereiche können in der Isolationszwischenschicht ausgebildet werden, um das integrierte Schaltungssubstrat freizulegen. Diese Ätz-Stoppschicht läßt einen breiten Bearbeitungsspielraum während der Bildung der Gräben in der verlorenen Oxidschicht zu. Außerdem dient diese Ätz-Stoppschicht zur Vergrößerung der Kondensatorfläche.
Nach dem Entfernen der CMP-Stoppschicht und etwa verbleibender Teile der zweiten Oxidschicht wird die verlorene Oxidschicht außerhalb der Speicherknoten entfernt. In dem Falle, in welchem die Ätz-Stoppschicht auf der Isolationszwischenschicht gebildet ist, kann sie nach dem Entfernen der verlorenen Oxidschicht entfernt werden.
Das Verfahren kann auch die Bildung einer Siliziumschicht mit Halbkugelkorn (HSG) auf freigelegten Teilen des Leitermaterials, d. h. der Speicherknoten, vorsehen. Dies bewirkt eine Vergrößerung der Kapazität eines resultierenden Kondensators.
In einer alternativen Form kann ein zylindrisch gestapelter Kondensator hergestellt werden. Im einzelnen wird nach Bildung von Gräben für Speicherknoten in einer rahmenisolierenden Schicht aus einer verlorenen Oxidschicht, einer CMP- Stoppschicht und einer zweiten Oxidschicht ein Leitermaterial in den Gräben abgelagert, so daß es die Gräben nur teilweise ausfüllt. Dann wird eine Einebnungs- Isolationsschicht über der Schicht aus leitfähigem Material abgelagert, um die Gräben vollständig auszufüllen. Diese Einebnungs-Isolationsschicht in den Gräben dient zum Schutze der inneren Gräbenbereiche vor Verunreinigung während des nachfolgenden CMP-Verfahrensschrittes. Es wird dann ein CMP-Verfahrensschritt auf der Einebnungs- Isolationsschicht, der Schicht aus leitfähigem Material und der zweiten Oxidschicht durchgeführt und dieser Schritt kommt an der oberen Fläche der CMP-Stoppschicht zum Stillstand. Auf diese Weise werden zylindrische Speicherknoten in den Gräben gebildet. Die CMP-Stoppschicht und verbleibende Teile der zweiten Oxidschicht werden entfernt und dann werden die verbleibenden Teile der Einebnungs- Isolationsschicht in den inneren Bereichen der Gräben entfernt, um die Innenflächen der zylindrischen Kondensator-Speicherknoten freizulegen.
Das Verfahren kann auch die Bildung einer Siliziumschicht mit halbkugeligem Korn (HSG) auf freiliegenden Bereichen des Leitermaterials, d. h. der zylindrischen Speicherknoten vorsehen. Dies bewirkt eine Erhöhung der Kapazität eines resultierenden Kondensators. Die Bildung der Siliziumschicht mit halbkugeligem Korn (HSG) kann vorgesehen werden, bevor eine Einebnung von Teilen des Leitermaterials und der oberen Isolationsschicht erfolgt, oder die Siliziumschichtbildung kann nach dem Planieren von Teilen des Leitermaterials und der oberen Isolationsschicht durchgeführt werden.
Gemäß einem Aspekt der Erfindung wird ein Verfahren zur Herstellung eines Kondensators in einem integrierten Schaltungsgerät geschaffen. Dieses Verfahren umfaßt die Bildung einer unteren Isolationsschicht mit einem ungleichförmigen Oberflächenverlauf über einem integrierten Schaltungssubstrat, die Bildung eines Kontakteinsatzes, welcher elektrisch mit dem integrierten Schaltungssubstrat in der unteren Isolationsschicht verbunden ist, die Bildung einer oberen Isolationsschicht über der unteren Isolationsschicht und dem Kontakteinsatz, wobei die obere Isolationsschicht eine Einebnungs-Stoppschicht enthält, das Abätzen der oberen Isolationsschicht zur Bildung eines Grabens, der dem Kontakteinsatz und die untere Isolationsschicht rund um den Kontakteinsatz freilegt, das Ablagern von Leitermaterial in dem Graben und über der oberen Isolationsschicht, das Einebnen von Teilen des Leitermaterials und der oberen Isolationsschicht, bis eine obere Fläche der Einebnungs-Stoppschicht freigelegt ist, um das verbleibende Leitermaterial innerhalb der Gräben voneinander zu isolieren, sowie das Entfernen von Resten der oberen Isolationsschicht, bis die untere Isolationsschicht freigelegt ist.
Das Verfahren kann auch die Bildung einer Ätz-Stoppschicht über der unteren Isolationsschicht vor der Bildung der oberen Isolationsschicht, sowie das Ätzen der Ätz- Stoppschicht nach Entfernen der oberen Isolationsschicht umfassen.
Der Vorgang der Bildung der oberen Isolationsschicht kann weiterhin selbst die Bildung einer ersten Oxidschicht über der unteren Isolationsschicht, die Bildung einer Einebnungs-Stoppschicht über der ersten Oxidschicht und die Bildung einer zweiten Oxidschicht über der Einebnungs-Stoppschicht umfassen.
Das Einebnen von Teilen des Leitermaterials und der oberen Isolationsschicht umfaßt vorzugsweise das Einebnen des Leitermaterials und von Teilen der zweiten Oxidschicht, bis die obere Fläche der Einebnungs-Stoppschicht freigelegt ist.
Das Entfernen der Reste der oberen Isolationsschicht, bis eine obere Fläche der unteren Isolationsschicht freigelegt ist, kann seinerseits das Entfernen eines Restes der zweiten Oxidschicht auf der Einebnungs-Stoppschicht, das Entfernen der Einebnungs- Stoppschicht, und das Entfernen der ersten Oxidschicht umfassen.
Das Ablagern des Leitermaterials kann weiter das teilweise Füllen des Grabens oder der Gräben mit Leitermaterial und das vollständige Auffüllen des Restes des Grabens bzw. der Gräben mit einem Isolationsmaterial umfassen. Das Isolationsmaterial wird vorzugsweise aus dem Graben bzw. den Gräben nach Entfernen des Restes der oberen Isolationsschicht entfernt.
Gemäß einem alternativen Aspekt der Erfindung wird ein Verfahren zur Herstellung eines Kondensators in einem integrierten Schaltungsgerät angegeben. Dieses Verfahren umfaßt die Bildung einer ersten Isolationsschicht über einem integrierten Schaltungssubstrat, das einen abgesetzten Bereich aufweist, das Ätzen der ersten Isolationsschicht zur Bildung einer Kontaktöffnung, über welche das integrierte Schaltungssubstrat frei liegt, das Auffüllen der Kontaktöffnung mit einem ersten leitfähigen Material zur Bildung eines Kontakteinsatzes, die Bildung einer zweiten Isolationsschicht über der ersten Isolationsschicht und dem Kontakteinsatz, die Bildung einer Einebnungs-Stoppschicht über der zweiten Isolationsschicht, die Bildung einer dritten Isolationsschicht über der Einebnungs-Stoppschicht, das Ätzen der dritten Isolationsschicht, der Einebnungs-Stoppschicht und der zweiten Isolationsschicht zur Erzeugung eines Grabens, welcher den Kontakteinsatz freilegt, das Bilden einer leitfähigen Schicht in dem Graben und über der dritten Isolationsschicht, das Ebnen der leitfähigen Schicht und der dritten Isolationsschicht bis zum Stillstand des Vorgangs an der oberen Fläche der Einebnungs-Stoppschicht, wodurch Speicherknoten innerhalb der jeweiligen Gräben gebildet werden, fernerhin das Entfernen von Resten der dritten Isolationsschicht auf der Einebnungs-Stoppschicht an tieferen Teilen des abgesetzten Bereiches, sowie das Entfernen der Einebnungs-Stoppschicht und der zweiten Isolationsschicht zum Freilegen einer äußeren Seitenwand des Speicherknotens des Kondensators.
Das Verfahren kann auch die Bildung einer Siliziumschicht mit halbkugeligem Korn (HSG) auf dem Speicherknoten vorsehen.
Das Verfahren kann auch die Bildung einer Ätz-Stoppschicht vor der Bildung der zweiten Isolationsschicht umfassen. Diese Ätz-Stoppschicht wird vorzugsweise aus einem Material gefertigt, das ein selektives Ätzverhalten bezüglich der zweiten Isolationsschicht hat. Insbesondere enthält die Ätz-Stoppschicht vorzugsweise ein Material, das aus einer Gruppe gewählt ist, die aus Siliziumnitrid, Aluminiumoxid, diamantartigem Kohlenstoff, Aluminiumnitrid und Bornitrid besteht.
Die Einebnungs-Stoppschicht enthält vorzugsweise ein Material, das ein selektives Ätzverhalten bezüglich der zweiten und der dritten Isolationsschicht aufweist. Insbesondere enthält die Einebnungs-Stoppschicht vorzugsweise ein Material, das aus der Gruppe gewählt ist, welche aus Siliziumnitrid, Aluminiumoxid, diamantartigem Kohlenstoff, Aluminiumnitrid und Bornitrid besteht.
Die erste Isolationsschicht enthält vorzugsweise ein Oxid, das aus der Gruppe gewählt ist, die aus Borphosphorsilikatglas (BPSG) und Phosphorsilikatglas (PSG) besteht. Die zweite und die dritte Isolationsschicht werden vorzugsweise unabhängig voneinander gefertigt und enthalten vorzugsweise ein Material, das aus der Gruppe gewählt ist, die aus Borphosphorsilikatglas (BPSG), Phosphorsilikatglas (PSG), Spin- Schleuderglas (SOG), Hydrogensilsesquioxan (HSQ) und plasmaverstärktem Tetraethylorthosilikat (PE-TEOS) besteht.
Gemäß einem weiteren Aspekt der Erfindung wird ein Verfahren zur Herstellung eines Kondensators in einem integrierten Schaltungsgerät geschaffen, wobei das Verfahren folgendes umfaßt:
Bereitstellen eines integrierten Schaltungssubstrates mit einem Zellenbereich und einem Randbereich, Bildung einer Anzahl erster Transistoren in dem Zellenbereich, Bildung einer Anzahl von zweiten Transistoren in dem Randbereich, Bilden einer Anzahl von Anschlußflecken zwischen den ersten Transistoren, Bildung einer ersten Isolationsschicht über dem integrierten Schaltungssubstrat zur Isolation der ersten und zweiten Transistoren und der Anschlußflecken, Bilden einer Anzahl von dicht angeordneten Bit-Leitungen über der ersten Isolationsschicht im Zellenbereich, Bilden einer Anzahl von örtlichen Verbindungen in vereinzelter Anordnung über der ersten Isolationsschicht in dem Randbereich, Bilden einer zweiten Isolationsschicht über der ersten Isolationsschicht, der Anzahl von Bit-Leitungen und der Anzahl von örtlichen Verbindungen, wobei die zweite Isolationsschicht dem Verlauf der darunterliegenden örtlichen Verbindungen und der ersten Isolationsschicht angepaßt ist und folgt, derart, daß sich ein Absatz in dem Randbereich ausbildet, Ätzen der zweiten Isolationsschicht zur Bildung einer Mehrzahl von Kontaktöffnungen, über die entsprechende Anschlußflecken freiliegen, Auffüllen der Kontaktöffnungen mit einem Leitermaterial zur Bildung einer Mehrzahl von Kontakteinsätzen, Bilden einer Ätz-Stoppschicht über der zweiten Isolationsschicht und den Kontakteinsätzen, Bilden einer dritten Isolationsschicht über der Ätz-Stoppschicht, wobei die dritte Isolationsschicht eine Höhe eines Speicherknotens bestimmt, Bilden einer Einebnungs-Stoppschicht über der dritten Isolationsschicht, Bilden einer vierten Isolationsschicht über der Einebnungs- Stoppschicht, Ätzen der vierten Isolationsschicht, der Einebnungs-Stoppschicht, der dritten Isolationsschicht und der Ätz-Stoppschicht zur Bildung einer Mehrzahl von Gräben, über welche die Kontakteinsätzen freiliegen, Bilden einer Leiterschicht in den Gräben und über der vierten Isolationsschicht, Einebnen der leitfähigen Schicht und der vierten Isolationsschicht bis zum Stillstand des Vorganges an der oberen Fläche der Einebnungs-Stoppschicht, um Speicherknoten innerhalb der jeweiligen Gräben auszubilden, Entfernen von Resten der vierten Isolationsschicht über der Einebnungs- Stoppschicht im tieferen Teil des abgesetzten Bereiches im Randbereich, sowie Entfernen der Einebnungs-Stoppschicht und der dritten Isolationsschicht zum Freilegen äußerer Seitenwände der Speicherknoten.
Die Ätz-Stoppschicht und die Einebnungs-Stoppschicht werden vorzugsweise unabhängig voneinander gebildet und enthalten vorzugsweise ein Material, das aus der Gruppe gewählt ist, welche aus Siliziumnitrid, einem Aluminiumoxid, einem diamantartigen Kohlenstoff, Aluminiumnitrid und Bornitrid besteht. Die dritte und vierte Isolationsschicht werden vorzugsweise unabhängig voneinander hergestellt und enthalten jeweils vorzugsweise ein Material, das aus der Gruppe gewählt ist, die aus Borphosphorsilikatglas (BPSG), Phosphorsilikatglas (PSG), Spin-Schleuderglas (SOG), Hydrogensilsesquioxan (HSQ) und plasmaverstärktem Tetraethylorthosilikat (PE- TEOS) besteht.
Zusätzlich kann das Verfahren weiter die Bildung einer Siliziumschicht mit halbkugeligem Korn (HSG) auf den Speicherknoten vorsehen.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Vorstehende und weitere Merkmale, Aspekte und Vorteile der Erfindung werden noch besser aus der folgenden Beschreibung, den anliegenden Ansprüchen und den begleitenden Zeichnungen verständlich. In den Zeichnungen zeigen:
Fig. 1A bis 1H Querschnittsansichten eines integrierten Schaltungssubstrates in ausgewählten Verfahrensphasen bei der Herstellung eines Kondensators gemäß einer ersten bevorzugten Ausführungsform der Erfindung;
Fig. 2A bis 2D Querschnittsdarstellungen eines integrierten Schaltungssubstrates in ausgewählten Phasen des Herstellungsverfahrens zur Erzeugung eines Kondensators gemäß einer zweiten bevorzugten Ausführungsform der Erfindung; und
Fig. 3A und 3B Querschnittsansichten eines integrierten Schaltungssubstrates zu ausgewählten Phasen des Herstellungsvorgangs bei der Herstellung eines Kondensators gemäß einer dritten bevorzugten Ausführungsform der Erfindung.
DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGS­ FORMEN
Die vorliegende Erfindung wird nun genauer unter Bezugnahme auf die begleitenden Zeichnungen beschrieben, in welchen bevorzugte Ausführungsformen der Erfindung dargestellt sind. Die Erfindung kann jedoch in verschiedenen Formen verwirklicht werden und ist nicht als auf die hier dargestellten Ausführungsformen beschränkt. Vielmehr sind diese Ausführungsbeispiele so gewählt, daß für den Fachmann die Erfindung genau und vollständig offenbart ist und der Umfang der Erfindung erkennbar ist. In den Zeichnungen sind die Dicken der Schichten und Bereiche aus Deutlichkeitsgründen übertrieben dargestellt. Es versteht sich auch, daß dann, wenn von der Lage einer Schicht "auf" einer anderen Schicht oder einem anderen Substrat die Rede ist, diese Schicht unmittelbar auf der anderen Schicht oder dem Substrat liegen kann oder aber noch dazwischenliegende Schichten vorhanden sein können. Weiter ist jedes hier beschriebene und gezeigte Ausführungsbeispiel dahingehend zu verstehen, daß es den jeweils angegebenen Leitfähigkeitstyp von Halbleitermaterial und den hierzu jeweils komplementären Leitfähigkeitstyp mit umfaßt.
Die Erfindung betrifft ein Verfahren zur Herstellung eines Kondensators. Die Verfahrensschritte zur Erzeugung der Feld-Oxidschicht und der Feldeffekttransistorstruktur, wie sie gegenwärtig bei der Erzeugung von DRAM-Zellen durchgeführt werden, werden nur kurz beschrieben, um die vorliegende Erfindung besser verständlich zu machen.
Die Fig. 1A bis 1G sind Querschnittsdarstellungen eines integrierten Schaltungssubstrates in verschiedenen Stufen des Herstellungsprozesses zur Erzeugung eines einfachen Stapelkondensators gemäß einer ersten Ausführungsform der vorliegenden Erfindung. Es sei zunächst Fig. 1A betrachtet. Hier ist ein integriertes Schaltungssubstrat, vorzugsweise ein Siliziumsubstrat, mit 200 bezeichnet. In dem DRAM-Gerät enthält das Halbleitersubstrat eine Zellenanordnung, welche als ein Speicherbereich zur Speicherung von Stücken oder Teilen von Speicherinformation verwendet wird, sowie einen Randbereich, der für den externen Eingang und Ausgang notwendig ist. Ein Geräte-Isolationsvorgang wird durchgeführt, um aktive Bereiche zu bestimmen, die von dem Feld-Oxid umgeben sind. Beispielsweise wird die Isolationstechnik der flachen Gräben verwendet, doch können auch andere geeignete Techniken eingesetzt werden, beispielsweise die örtliche Oxidation von Silizium. In der vorliegenden Beschreibung und den Ansprüchen werden als aktive Bereiche Teile des Substrates verstanden, zu welchen eine elektrische Verbindung herzustellen ist.
Eine Anzahl von Transistoren 202 ist sowohl auf dem Zellenanordnungsbereich als auch auf dem Randbereich gebildet (gleichwohl sind in den Fig. 1A bis 1G aus Gründen der Klarheit der Darstellung Transistoren 202 nur in dem randnahen Schaltungsbereich dargestellt). Wie allgemein bekannt werden Transistoren in dichter Anordnung im Zellenanordnungsbereich und in nur vereinzelter Anordnung im Randbereich ausgebildet. Es bedarf eines präzisen photolithographischen Prozesses zur Bildung von Kontaktöffnungen in dem Zellenanordnungsbereich. Demgemäß werden Zellen-Anschlußflecken 203 aus einem leitfähigen Material, beispielsweise einem Polysilizium, in dem Zellenanordnungsbereich erzeugt. Da die Bildung der Transistoren 202 und der Zellen-Anschlußflecken 203 in der Technik weithin bekannt ist, sei die Erläuterung diesbezüglich weggelassen.
Nach der Herstellung der Transistoren 202 und der Zellen-Anschlußflecken 203 wird eine erste Isolationszwischenschicht 204 über der Struktur in einer Dicke von etwa 7000 Å bis 9000 Å durch herkömmliche chemische Dampfablagerung CVD aufgebracht. Die erste Isolationszwischenschicht 204 ist vorzugsweise aus einem bekannten Oxid, beispielsweise einem undotierten Silikatglas (USG) oder einem Borphosphorsilikatglas (BPSG) hergestellt.
Als nächstes werden Bit-Leitungsmuster 206 in herkömmlicher Weise auf der ersten Isolationszwischenschicht 204 ausgebildet, um elektrisch mit einem Source- Bereich oder Drain-Bereich des Transistors über ausgewählte Zellen-Anschlußflecken (nicht dargestellt) verbunden zu werden. Wie in den Zeichnungen dargestellt, werden die Bit-Leitermuster 206 ebenfalls in dichter Anordnung im Zellenanordnungsbereich gebildet, werden jedoch spärlich in dem Randbereich gebildet. Vorliegend dienen die Bit-Leitermuster 206 in dem Randbereich als örtliche Verbindungen.
Eine zweite isolierende Zwischenschicht 208 wird dann auf der ersten isolierenden Zwischenschicht 204 und auch auf den Bit-Leitermustern 206 erzeugt. Die zweite isolierende Zwischenschicht 208 hat so, wie sie abgelagert wird, eine ungleichförmige Oberfläche. Mit anderen Worten, da die zweite isolierende Zwischenschicht 208 das Bestreben hat, sich anzupassen, folgt ihre obere Fläche den Konturen, die durch die darunterliegenden Strukturen (Transistoren und Bit- Leitungsmuster) hervorgebracht sind, welche auf dem integrierten Schaltungssubstrat gebildet wurden. Demgemäß entsteht eine Höhendifferenz (d. h. ein Absatzbereich "H1" zwischen dem Randbereich und dem Zellenanordnungsbereich, da die Transistoren und die Bit-Leitungsmuster in dem Zellenanordnungsbereich dicht beieinander gebildet sind. Die zweite Isolationszwischenschicht 208 ist vorzugsweise aus einem allgemein bekannten Oxid, beispielsweise BPSG oder USG, gefertigt. Im vorliegenden Ausführungsbeispiel wird BPSG bei einer Temperatur von etwa 400°C abgelagert und dann bei einer Temperatur von etwa 800°C bis 850°C wieder verflüssigt.
Abweichend von dem herkömmlichen Verfahren kann bei dem vorliegenden Ausführungsbeispiel der CMP-Verfahrensschritt an der zweiten Isolationszwischenschicht 208 weggelassen werden, was auf dem Vorhandensein einer CMP-Stoppschicht beruht, wie weiter unten näher beschrieben wird.
Der nächste Verfahrensschritt in der Folge ist die Bildung eines Kontakteinsatzes, der den aktiven Bereich (genauer gesagt, einen vorbestimmten Source-/Drain-Bereich) mit einer später gebildeten unteren Kondensatorelektrode (Speicherknoten) über den Zellenanschlußflecken verbindet.
Zunächst werden die zweite Isolationsschicht 208 und die erste Isolationsschicht 204 selektiv und anisotrop geätzt, um Kontaktöffnungen zu bilden, welche die Zellanschlußflecken 203 freilegen. Ein leitfähiges Material, beispielsweise Polysilizium, wird dann durch ein herkömmliches CVD-Verfahren auf der zweiten Isolationsschicht 208 abgelagert, um die Kontaktöffnungen auszufüllen und hierdurch die Kontakteinsätze 212 zu bilden, die zu den Zellanschlußflecken 203 elektrische Verbindung haben.
Wie in Fig. 1B dargestellt wird nach Bildung der Kontakteinsätze 212 eine nach Wunsch vorgesehene Graben-Ätz-Stoppschicht 210 auf der zweiten Isolationsschicht 208 einschließlich der Kontakteinsätze 212 bis zu einer Dicke von etwa 10 Å bis 2000 Å abgelagert. Die Graben-Ätz-Stoppschicht 210 ist vorzugsweise aus einem Material gefertigt, das ein selektives Ätzverhalten mit Bezug auf eine später gebildete verlorene Oxidschicht aufweist und ist vorzugsweise eine Siliziumnitridschicht. Diese Siliziumnitridschicht 210 dient als eine Ätz-Stoppschicht, wenn die verlorenen Oxidschichten 214 und 218 zur Bildung der Gräben geätzt werden. Andere geeignete Materialien können jedoch auch verwendet werden. Beispielsweise können anstelle von Siliziumnitrid auch Aluminiumoxid (Al2O3), diamantartiger Kohlenstoff, Aluminiumnitrid, Bornitrid, und dergleichen verwendet werden. Die Liste von Materialien ist nicht als vollständig anzusehen, sondern soll Beispiele angeben. Abhängig von den Verfahrensbedingungen kann der Schritt des Ablagerns der Graben- Ätz-Stoppschicht ausgelassen werden. In diesem Falle wird die verlorene Oxidschicht nach Zeit abgeätzt.
Alternativ kann die Ätz-Stoppschicht 210 vor dem Schritt des Ätzens der zweiten und der ersten Isolationsschichten 208 und 204 abgelagert werden. Mit anderen Worten, die Ätz-Stoppschicht 210 wird auf der zweiten Isolationsschicht 208 abgelagert. Danach werden die Ätz-Stoppschicht 210 und die zweite und die erste Isolationsschicht 208 bzw. 204 geätzt, um die Kontaktöffnungen herzustellen. Dann wird in den Kontaköffnungen leitfähiges Material abgelagert, um die Kontakteinsätze 212 zu bilden.
Als nächstes werden Rahmen-Isolationsschichten 214, 216 und 218 der Reihe nach auf der Ätz-Stoppschicht 210 abgelagert. Die Rahmen-Isolationsschichten 214, 216 und 218 und die Ätz-Stoppschicht 210 werden dann selektiv zur Bildung von Gräben 220 geätzt, in welchen ein Leitermaterial zur Bildung einer unteren Kondensatorelektrode abgelagert wird, wie in Fig. 1C gezeigt.
Im einzelnen werden die Rahmen-Isolationsschichten vorzugsweise aus unteren und oberen Oxidschichten 214 und 218 gebildet, wobei eine CMP-Stoppschicht 216 zwischen diesen Schichten gebildet ist. Die untere Oxidschicht 214 wird als verlorene Oxidschicht bezeichnet und bestimmt die Höhe der unteren Elektrode des Kondensators. Im vorliegenden Ausführungsbeispiel wird die verlorene Oxidschicht 214 vorzugsweise in einer Dicke von etwa 5000 Å bis 20 000 Å vorgesehen. Vorzugsweise enthält die verlorene Oxidschicht 214 BPSG, USG, PSG, SOG, HSQ oder PE-TEOS. Diese Liste von Materialien ist nicht als vollständig zu betrachten sondern soll nur Beispiele angeben. Die Oberfläche der verlorenen Oxidschicht 214 zeigt eine zweite Höhendifferenz "H2" auf.
Die CMP-Stoppschicht 216 ist vorzugsweise aus einem Material gefertigt, das ein selektives Ätzverhalten bezüglich einem Oxid hat. Besonders zu bevorzugen ist eine CMP-Stoppschicht 216 aus Siliziumnitrid. Anstelle von Siliziumnitrid können jedoch auch andere geeignete Materialien, beispielsweise Aluminiumoxid (Al2O3), diamantartiger Kohlenstoff, Aluminiumnitrid, Bornitrid und dergleichen verwendet werden.
Die CMP-Stoppschicht 216 ist vorzugsweise auf der verlorenen Oxidschicht 214 in einer Dicke von etwa 10 Å bis 2000 Å gebildet. Die CMP-Stoppschicht 216 dient als eine Ätz-Stoppschicht, wenn ein CMP-Verfahrensschritt durchgeführt wird, um eine elektrische Trennung zwischen benachbarten unteren Kondensatorelektroden herbeizuführen, was zu einer gleichförmigen Höhe der unteren Kondensatorelektroden führt.
Als nächstes wird dann die obere Oxidschicht 218 auf der CMP-Stoppschicht 216 abgelagert. Die obere Oxidschicht ist vorzugsweise aus einem Material gefertigt, das aus der Gruppe gewählt ist, die aus BPSG, PSG, SOG, HSQ und PE-TEOS besteht. Diese Liste von Materialien ist nicht als vollständig anzusehen, sondern soll nur Beispiele nennen.
Daraufhin wird eine Photoresistschicht (nicht dargestellt) durch Aufsprühen auf die obere Oxidschicht 218 aufgetragen und wird in vorbestimmte Konfiguration (d. h., das Photoresistmuster) gebracht, durch welche untere Kondensatorelektrodenbereiche definiert werden. Unter Verwendung der in ein bestimmtes Muster gebrachten Photoresistschicht werden die Rahmen-Isolationsschichten und die Graben-Ätz- Stoppschicht 210 geätzt, um die Gräben 220 auszubilden. Es sei nun Fig. 1D betrachtet. Eine leitfähige Schicht 222a, beispielsweise eine Polysiliziumschicht, wird nun auf der oberen Oxidschicht 218 abgelagert, um die Gräben 220 zu füllen, vorzugsweise durch ein CVD-Ablagerungsverfahren. Das Polysilizium wird vorzugsweise bis zu einer Dicke von 2000 Å bis 10 000 Å abgelagert.
Nunmehr wird, wie in Fig. 1E gezeigt ist, eine elektrische Trennung zwischen benachbarten unteren Kondensatorelektroden durch Einsatz eines CMP- Verfahrensschrittes erreicht, der unter Ausnutzung der CMP-Stoppschicht 216 zur Bestimmung des Endes des Vorganges durchgeführt wird. Während dieses Verfahrensschrittes werden Teile der oberen Oxidschicht 218 und der leitfähigen Schicht 222a entfernt, so daß nur Restbereiche 218a der oberen Oxidschicht und verbleibende Teile 224a der leitfähigen Schicht zurückbleiben. Die Reste 218a der oberen Oxidschicht im tieferen Teil des Absatzes "H2" in dem Randbereich werden dann entfernt, vorzugsweise durch einen herkömmlichen Oxid-Ätzprozess, wie in Fig. 1F deutlich gemacht ist. Dann wird die CMP-Stoppschicht 216 entfernt.
Wie in Fig. 1G gezeigt ist, wird nach Entfernen der CMP-Stoppschicht 216 die verlorene Oxidschicht 214 gegenüber dem Polysilizium selektiv abgeätzt, bis eine obere Fläche der Ätz-Stoppschicht 210 außerhalb der Gräben freigelegt ist. Als Ergebnis dieses Vorganges werden untere Kondensatorelektroden 224a (d. h., die verbleibenden Teile der Leitermaterialschicht) mit im wesentlichen derselben Höhe ausgebildet, wie aus Fig. 1G ersichtlicht ist.
Würde man jedoch, wie bei herkömmlichen Verfahren, die CMP-Stoppschicht 216 nicht vorsehen, so wären zwei CMP-Verfahrensschritte notwendig. Mit anderen Worten, ein erster CMP-Verfahrensschritt müßte durchgeführt werden, bis die obere Fläche der oberen Oxidschicht 218 freigelegt ist, und ein zweiter CMP- Verfahrensschritt müßte durchgeführt werden, bis der Rest des Polysiliziums an dem tieferen Teil des Absatzes "H2" im Randbereich vollständig entfernt ist. Der zweite CMP-Verfahrensschritt würde in zusätzlichen Kosten und in einer Komplizierung des Verfahrens resultieren.
Um weiter die Oberflächengröße der unteren Kondensatorelektroden 224a zu erhöhen, wird eine Siliziumschicht 226a mit Halbkugelkorn (HSG) durch herkömmliche Mittel auf der Außenfläche der unteren Kondensatorelektroden gebildet, wie in Fig. 1H gezeigt ist. Hierauf wird ein Kondensator-Dielektrikumsfilm (nicht dargestellt) sich der Form anpassend auf der unteren Elektrode abgelagert. Dieser Dielektrikumsfilm kann ein Nitrid-/Oxid-Doppelfilm, ein Oxid-/Nitrid-/Oxid-Dreifachfilm oder ein anderer Film hoher Dielektrizitätskonstante, beispielsweise ein Tantaloxidfilm sein. Danach wird eine obere Kondensatorelektrodenschicht (nicht dargestellt) auf dem dielekrischen Film abgelagert, wobei vorzugsweise ein herkömmlicher CVD-Prozeß eingesetzt wird. Die obere Kondensatorelektrodenschicht wird dann in das gewünschte Muster gebracht und geätzt, um eine obere Elektrode für den Kondensator zu erzeugen. Nachfolgend werden in üblicher Weise Verbindungsvorgänge und Passivierungsvorgänge durchgeführt.
Gemäß dem oben dargelegten Verfahren werden nach der vorliegenden Erfindung Kondensatoren erzeugt, ohne daß ein CMP-Verfahrensschritt für die zweite Isolationsschicht erforderlich ist, indem eine CMP-Stoppschicht auf der verlorenen Oxidschicht gebildet wird. Dies führt zu dem Ergebnis, daß die Verfahrenskosten herabgesetzt und das Verfahren vereinfacht werden können.
Eine zweite bevorzugte Ausführungsform der vorliegenden Erfindung wird nun im folgenden unter Bezugnahme auf die Fig. 2A bis 2D beschrieben. Die zweite Ausführungsform bezieht sich auf einen zylindrischen Kondensator im Unterschied zu dem einfachen Stapelkondensator der ersten Ausführungsform. In den Fig. 2A bis 2D sind Teile, welche funktionsgleich zu denjenigen sind, welche in den Fig. 1A bis 1H gezeigt sind, mit denselben Bezugszahlen versehen und ihre Erläuterung ist weggelassen. Die Verfahrensschritte bis zu der Bildung der Gräben, wie in den Fig. 1A bis 1C gezeigt, sind bei der zweiten Ausführungsform zu denjenigen der ersten Ausführungsform identisch, so daß ihre Beschreibung entfallen kann.
Es sei nun auf Fig. 2A Bezug genommen. Nach Bildung der Gräben wie bei der ersten Ausführungsform, was in Fig. 1C gezeigt ist, wird eine leitfähige Schicht 222b zur Verwendung als untere Kondensatorelektrode in den Gräben und auf der oberen Oxidschicht 218 abgelagert. Die leitfähige Schicht 222b ist vorzugsweise Polysilizium in einer Dicke von etwa 100 Å bis 1000 Å, wodurch die Gräben teilweise aufgefüllt werden. Diese Dicke kann jedoch je nach Verfahrensbedingungen variiert werden.
Wie man unter Bezugnahme auf Fig. 2B erkennt, wird dann eine Einebnungs- Isolationsschicht 228 auf der leitfähigen Schicht 222b abgelagert, um die Gräben vollständig aufzufüllen. Diese Schicht hat eine Dicke von etwa 100 Å bis 5000 Å. Diese Einebnungs-Isolationsschicht 228 dient zum Schutz der inneren Gräbenbereiche und verhindert die Verunreinigung der leitfähigen Schicht 222b innerhalb der Gräben während eines nachfolgende Einebnungs-Verfahrensschrittes. Die Einebnungs- Isolationsschicht 228 ist vorzugsweise aus einer Oxidschicht gebildet, wobei das Material aus BPSG, USG, PSG, SOG, HSQ und PE-TEOS ausgewählt wird.
Ein CMP-Verfahrensschritt wird durchgeführt, um eine elektrische Trennung zwischen benachbarten unteren Kondensatorelektroden herbeizuführen und dieser Verfahrensschritt kommt an der Oberfläche der CMP-Stoppschicht 216 zum Stillstand, so daß die unteren Kondensatorelektroden 224b entstehen. Die verbleibenden Teile 218a der oberen Oxidschicht auf dem tiefergelegenen Teil des Absatzes in dem Randbereich werden dann durch einen herkömmlichen Oxid-Ätzungsschritt entfernt und dann wird die CMP-Stoppschicht 216 selektiv entfernt. Diese Schritte werden in ähnlicher Weise durchgeführt, wie dies für die erste bevorzugte Ausführungsform angegeben wurde.
Nach Entfernen der CMP-Stoppschicht 216 wird die Einebnungs-Oxidschicht 228, welche in den Innenbereichen der Gräben verbleibt, und die verlorene Oxidschicht 214, welche die Gräben umgibt, entfernt, um die inneren Oberflächen und äußeren Seitenwände der unteren Kondensatorelektroden 224b zylindrischer Konfiguration freizulegen, wie dies in Fig. 2C gezeigt ist. Zur Vergrößerung der Oberflächen der unteren Kondensatorelektroden wird darauf eine HSG-Siliziumschicht 226b auf den freigelegten Oberflächen der unteren Kondensatorelektroden 224b erzeugt, wie aus Fig. 2D ersichtlich ist.
Nachfolgend wird ein Kondensator-Dielektrikumsfilm (nicht dargestellt) angepaßt auf den unteren Elektroden 224b abgelagert. Der Dielektrikumsfilm kann von einem Nitrid-/Oxid-Doppelfilm, einem Oxid-/Nitrid-/Oxid-Dreifachfilm oder einem anderen Film hoher Dielektrizitätskonstante gebildet werden, beispielsweise Tantaloxid. Danach wird eine obere Kondensatorelektrodenschicht (nicht dargestellt) auf dem Dielektrikumsfilm abgelagert, wobei herkömmliche CVD-Verfahren zum Einsatz kommen. Die obere Kondensatorelektrodenschicht wird dann in ein bestimmtes Muster gebracht und geätzt, um eine obere Elektrode des jeweiligen Kondensators auszubilden.
Die Fig. 3A und 3B sind Querschnittsansichten bestimmter Stufen eines Verfahrens zur Herstellung eines Kondensators entsprechend einer dritten bevorzugten Ausführungsform der vorliegenden Erfindung. Wie bei der zweiten bevorzugten Ausführungsform wird bei der dritten bevorzugten Ausführungsform ein zylindrischer Kondensator geschaffen. Die dritte bevorzugte Ausführungsform unterscheidet sich jedoch von der zweiten Ausführungsform dadurch, daß eine HSG-Siliziumschicht in einem Verfahrensschritt erzeugt wird, der sich von dem Vorgehen bei der zweiten bevorzugten Ausführungsform unterscheidet. In den Fig. 3A und 3B sind Teile, welche funktionsmäßig denjenigen aus den Fig. 2A bis 2C entsprechen, mit gleichen Bezugszahlen versehen und ihre Erläuterung ist hier ausgelassen.
Es sei nun Fig. 3A betrachtet. Nach Ablagerung einer leitfähigen Schicht 222c wie bei der zweiten bevorzugten Ausführungsform gemäß Fig. 2A wird die HSG- Siliziumschicht 226c auf der leitfähigen Schicht 222c gebildet. Eine Einebnungs- Schutzschicht 228a wird dann auf der HSG-Siliziumschicht 226c abgelagert und dann wird ein Einebnungs-Verfahrensschritt, beispielsweise ein CMP-Verfahrensschritt auf der Einebnungs-Schutzschicht 228a und der leitfähigen Schicht 222c durchgeführt, wobei dieser Schritt an der oberen Fläche der CMP-Stoppschicht 216 zum Stillstand kommt. In den Gräben werden so zylindrische untere Elektroden 224c ausgebildet. Dann wird der Rest der oberen Oxidschicht 218 und die CMP-Stoppschicht 216 geätzt. Der Rest der Einebnungs-Oxidschicht 228a in dem jeweiligen Graben wird dann entfernt, um eine innere Fläche der zylindrischen unteren Kondensatorelektroden 224c freizulegen, wie in Fig. 3B deutlich gemacht ist.
Bei dieser Ausführungsform wird die HSG-Siliziumschicht 226c nur an den inneren Oberflächen der zylindrischen unteren Elektrode 224c ausgebildet. Die verlorene Oxidschicht 214, welche die untere Kondensatorelektrode 224c umgibt, kann gleichzeitig entfernt werden, wenn der Rest der Einebnungs-Oxidschicht aus dem jeweiligen Graben entfernt wird.
Durch die vorliegende Erfindung wird ein Verfahren geringer Kosten und einfachen Verlaufes für die Herstellung eines Kondensators durch Verzicht auf einen CMP-Verfahrensschritt auf der Isolationsschicht geschaffen, auf der ein Kondensator gebildet werden soll.
Der Fachmann erkennt, daß die neuartigen Merkmale und Konzepte, welche hier angegeben wurden, in vielerlei Zusammenhang anwendbar sind. Weiter können die bevorzugten Ausführungsformen in einer außerordentlich großen Vielfalt modifiziert werden. Demgemäß sind die aufgezeigten Modifikationen und Variationen hier nur beispielhaft zu verstehen. Die Beispiele unterstützen das Verständnis des angegebenen erfinderischen Konzeptes, sind jedoch in keiner Weise im Sinne einer vollständigen Aufzählung zu verstehen.

Claims (26)

1. Verfahren zur Herstellung eines Kondensators in einem integrierten Schaltungsgerät mit folgenden Verfahrensschritten:
Bilden einer unteren Isolationsschicht mit einem unebenen Oberflächenverlauf über einem integrierten Schaltungssubstrat;
Bilden eines Kontakteinsatzes, der elektrisch mit dem integrierten Schaltungssubstrat verbunden ist, in der unteren Isolationsschicht;
Bilden einer oberen Isolationsschicht über der unteren Isolationsschicht und dem Kontakteinsatz, wobei die obere Isolationsschicht eine Einebnungs-Stoppschicht enthält;
Ätzen der oberen Isolationsschicht zur Bildung eines Grabens, welcher den Kontakteinsatz und die untere Isolationsschicht um den Kontakteinsatz herum freiliegt;
Ablagern von leitfähigem Material in dem Graben und über der oberen Isolationsschicht;
Einebnen von Teilen des leitfähigen Materials und der oberen Isolationsschicht, bis eine obere Fläche der Einebnungs-Stoppschicht freigelegt ist, um verbleibende Bereiche leitfähigen Materials innerhalb von Gräben elektrisch voneinander zu trennen; und
Entfernen von Resten der oberen Isolationsschicht, bis die untere Isolationsschicht freigelegt ist.
2. Verfahren zur Herstellung eines Kondensators in einem integrierten Schaltungsgerät nach Anspruch 1, mit folgenden weiteren Verfahrensschritten:
Bilden einer Ätz-Stoppschicht über der unteren Isolationsschicht vor der Bildung der oberen Isolationsschicht; und
Ätzen der Ätz-Stoppschicht nach Entfernen der oberen Isolationsschicht.
3. Verfahren zur Herstellung eines Kondensators in einem integrierten Schaltungsgerät nach Anspruch 2, wobei die untere Isolationsschicht ein Oxid enthält, das aus der Gruppe gewählt ist, welche aus Borphosphorsilikatglas (BPSG) und undotiertem Silikatglas (USG) besteht.
4. Verfahren zur Herstellung eines Kondensators in einem integrierten Schaltungsgerät nach Anspruch 2, bei welchem die Ätz-Stoppschicht ein Material enthält, das aus der Gruppe gewählt ist, welche aus Siliziumnitrid, Aluminiumoxid, diamantartigem Kohlenstoff, Aluminiumnitrid und Bornitrid besteht.
5. Verfahren zur Herstellung eines Kondensators in einem integrierten Schaltungsgerät nach Anspruch 1, bei welchem die Einebnungs-Stoppschicht ein Material enthält, das aus der Gruppe gewählt ist, die aus Siliziumnitrid, Aluminiumoxid, diamantartigem Kohlenstoff, Aluminiumnitrid und Bornitrid besteht.
6. Verfahren zur Herstellung eines Kondensators in einem integrierten Schaltungsgerät nach Anspruch 1, bei welchem die Bildung der oberen Isolationsschicht weiter folgende Schritte enthält:
Bilden einer ersten Oxidschicht über der unteren Isolationsschicht;
Bilden einer Einebnungs-Stoppschicht über der ersten Oxidschicht; und
Bilden einer zweiten Oxidschicht über der Einebnungs-Stoppschicht.
7. Verfahren zur Herstellung eines Kondensators in einem integrierten Schaltungsgerät nach Anspruch 6, bei welchem die Einebnungs-Stoppschicht ein Material enthält, das aus der Gruppe gewählt ist, die aus Siliziumnitrid, Aluminiumoxid, diamantartigem Kohlenstoff, Aluminiumnitrid und Bornitrid besteht.
8. Verfahren zur Herstellung eines Kondensators in einem integrierten Schaltungsgerät nach Anspruch 6, bei welchem die erste Oxidschicht ein Material enthält, das aus der Gruppe gewählt ist, die aus Borphosphorsilikatglas (BPSG), Phosphorsilikatglas (PSG), Spin-Schleuderglas (SOG), Hydrogensilsesquioxane (HSQ) und plasmaverstärktem Tetraethylorthosilikat (PE-TEOS) besteht.
9. Verfahren zur Herstellung eines Kondensators in einem integrierten Schaltungsgerät nach Anspruch 6, bei welchem die Einebnung von Teilen des leitfähigen Materials und der oberen Isolationsschicht das Einebnen des leitfähigen Materials und von Teilen der zweiten Oxidschicht umfaßt, bis die obere Fläche der Einebnungs-Stoppschicht freigelegt ist.
10. Verfahren zur Herstellung eines Kondensators in einem integrierten Schaltungsgerät nach Anspruch 9, bei welchem das Entfernen von Resten der oberen Isolationsschicht bis zur Freilegung der unteren Isolationsschicht folgende Verfahrensmaßnahmen umfaßt:
Entfernen eines Restes der zweiten Oxidschicht auf der Einebnungs-Stoppschicht;
Entfernen der Einebnungs-Stoppschicht; und
Entfernen der ersten Oxidschicht.
11. Verfahren zur Herstellung eines Kondensators in einem integrierten Schaltungsgerät nach Anspruch 1, bei welchem die Ablagerung des leitfähigen Materials folgende Verfahrensschritte umfaßt:
teilweises Auffüllen der Gräben mit leitfähigem Material; und
vollständiges Auffüllen des verbleibenden Bereiches der Gräben mit einem Isolationsmaterial,
wobei das Isolationsmaterial aus den Gräben entfernt wird, nachdem die Entfernung der Reste der oberen Isolationsschicht stattgefunden hat.
12. Verfahren zur Herstellung eines Kondensators in einem integrierten Schaltungsgerät nach Anspruch 1, mit dem weiteren Verfahrensschritt der Bildung einer Siliziumschicht mit halbkugeligem Korn (HSG) auf einer ersten Oberfläche des verbleibenden leitfähigen Materials nach Entfernen der Reste der oberen Isolationsschicht.
13. Verfahren zur Herstellung eines Kondensators in einem integrierten Schaltungsgerät nach Anspruch 12, mit dem weiteren Schritt der Bildung der Siliziumschicht mit halbkugeligem Korn (HSG) auf einer zweiten Oberfläche des leitfähigen Materials nach teilweiser Auffüllung der Gräben mit dem leitfähigen Material.
14. Verfahren zur Herstellung eines Kondensators in einem integrierten Schaltungsgerät nach Anspruch 12, bei welchem die Bildung von halbkugeligem Siliziumkorn (HSG) auf freiliegenden Bereichen des leitfähigen Materials durchgeführt wird, nachdem Bereiche des leitfähigen Materials und der oberen Isolationsschicht eingeebnet worden sind.
15. Verfahren zur Herstellung eines Kondensators in einem integrierten Schaltungsgerät mit folgenden Verfahrensschritten:
Bilden einer ersten Isolationsschicht über einem integrierten Schaltungssubstrat, welches einen abgesetzten Bereich aufweist;
Ätzen der ersten Isolationsschicht zur Bildung einer Kontaktierungsöffnung zum Freilegen des integrierten Schaltungssubstrates;
Füllen der Kontaktierungsöffnung mit einem ersten leitfähigen Material zur Bildung eines Kontakteinsatzes;
Bilden einer zweiten Isolationsschicht über der ersten Isolationsschicht und dem Kontakteinsatz;
Bilden einer Einebnungs-Stoppschicht über der zweiten Isolationsschicht;
Bilden einer dritten Isolationsschicht über der Einebnungs-Stoppschicht;
Ätzen der dritten Isolationsschicht, der Einebnungs-Stoppschicht und der zweiten Isolationsschicht zur Bildung eines Grabens, der den Kontakteinsatz freilegt;
Bilden einer leitfähigen Schicht in dem Graben und über der dritten Isolationsschicht;
Einebnen der leitfähigen Schicht und der dritten Isolationsschicht, wobei die Einebnung an der oberen Fläche der Einebnungs-Stoppschicht zum Stillstand kommt, so daß ein Speicherknotenbereich innerhalb des Grabens gebildet wird;
Entfernen von Resten der dritten Isolationsschicht auf der Einebnungs- Stoppschicht in einem tieferliegenden Teil des abgesetzten Bereiches; und
Entfernen der Einebnungs-Stoppschicht und der zweiten Isolationsschicht zum Freilegen einer äußeren Seitenwand des Speicherknotenbereichs des Kondensators.
16. Verfahren zur Herstellung eines Kondensators in einem integrierten Schaltungsgerät nach Anspruch 15, welches weiter den Verfahrensschritt der Bildung einer Ätz-Stoppschicht vor der Bildung der zweiten Isolationsschicht umfaßt, wobei die Ätz-Stoppschicht ein Material enthält, welches ein selektives Ätzverhalten bezüglich der zweiten Isolationsschicht aufweist.
17. Verfahren zur Herstellung eines Kondensators in einem integrierten Schaltungsgerät nach Anspruch 16, bei welchem die zweite Isolationsschicht ein Material enthält, das aus der Gruppe gewählt ist, die aus Borphosphorsilikatglas (BPSG), Phosphorsilikatglas (PSG), Spin-geschleudertem Glas (SOG), Hydrogensilsesquioxan (HSQ) und plasmaverstärktem Tetraethylorthosilikat (PE- TEOS) besteht.
18. Verfahren zur Herstellung eines Kondensators in einem integrierten Schaltungsgerät nach Anspruch 16, bei welchem die Ätz-Stoppschicht ein Material enthält, das aus der Gruppe gewählt ist, die aus Siliziumnitrid, Aluminiumoxid, diamantartigen Kohlenstoff, Aluminiumnitrid und Bornitrid besteht.
19. Verfahren zur Herstellung eines Kondensators in einem integrierten Schaltungsgerät nach Anspruch 15, bei welchem die Einebnungs-Stoppschicht ein Material enthält, welches ein ätzselektives Verhalten mit Bezug auf die zweite und die dritte Isolationsschicht aufweist.
20. Verfahren zur Herstellung eines Kondensators in einem integrierten Schaltungsgerät nach Anspruch 19, bei welchem die Einebnungs-Stoppschicht ein Material enthält, das aus der Gruppe gewählt ist, die aus Siliziumnitrid, Aluminiumoxid, diamantartigem Kohlenstoff, Aluminiumnitrid und Bornitrid besteht.
21. Verfahren zur Herstellung eines Kondensators in einem integriertem Schaltungsgerät nach Anspruch 19, bei welchem die zweite und die dritte Isolationsschicht unabhängig gefertigt werden und jeweils ein Material enthalten, das aus der Gruppe gewählt ist, welche Borphosphorsilikatglas (BPSG), Phosphorsilikatglas (PSG), Spin-geschleudertes Glas (SOG), Hydrogensilsesquioxan (HSQ) und plasmaverstärktes Tetraethylorthosilikat PE- TEOS) besteht.
22. Verfahren zur Herstellung eines Kondensators in einem integrierten Schaltungsgerät nach Anspruch 15, bei welchem die erste Isolationsschicht ein Oxid enthält, das aus der Gruppe gewählt ist, die aus Borphosphorsilikatglas (BPSG) und Phosphorsilikatglas (PSG) besteht.
23. Verfahren zur Herstellung eines Kondensators in einem integrierten Schaltungsgerät nach Anspruch 15 mit dem weiteren Verfahrensschritt der Bildung einer Siliziumschicht mit halbkugeligem Korn (HSG) auf dem Speicherknotenbereich.
24. Verfahren zur Herstellung eines Kondensators in einem integrierten Schaltungsgerät mit folgenden Verfahrensschritten:
Bereitstellen eines integrierten Schaltungssubstrates mit einem Zellenbereich und einem Randbereich;
Bilden einer Mehrzahl erster Transistoren in dem Zellenbereich;
Bilden einer Mehrzahl zweiter Transistoren in dem Randbereich;
Bilden einer Mehrzahl von Anschlußflecken zwischen den ersten Transistoren;
Bilden einer ersten Isolationsschicht über dem integrierten Schaltungssubstrat zur Isolation der ersten und zweiten Transistoren und der Anschlußflecken;
Bilden einer Mehrzahl von Bit-Leitungen in dichter Anordnung über der ersten Isolationsschicht in dem Zellenbereich;
Bilden einer Mehrzahl von örtlichen Verbindungen in verstreuter Anordnung über der ersten Isolationsschicht in dem Randbereich;
Bilden einer zweiten Isolationsschicht über der ersten Isolationsschicht, der Mehrzahl von Bit-Leitungen und der Mehrzahl von örtlichen Verbindungen, wobei die zweite Isolationsschicht angepaßt ist und der Kontur der örtlichen Verbindungen und der ersten Isolationsschicht folgt, so daß sich ein Absatz in dem Randbereich bildet;
Ätzen der zweiten Isolationsschicht zur Bildung einer Mehrzahl von Kontaktierungsöffnungen, welche entsprechende Anschlußflecken freilegen;
Füllen der Kontaktierungsöffnungen mit leitfähigem Material zur Bildung einer Mehrzahl von Kontakteinsätzen;
Bilden einer Ätz-Stoppschicht über der zweiten Isolationsschicht und den Kontakteinsätzen;
Bilden einer dritten Isolationsschicht über der Ätz-Stoppschicht, wobei die dritte Isolationsschicht eine Höhe eines Speicherknotenbereiches definiert;
Bilden einer Einebnungs-Stoppschicht über der dritten Isolationsschicht;
Bilden einer vierten Isolationsschicht über der Einebnungs-Stoppschicht;
Ätzen der vierten Isolationsschicht, der Einebnungs-Stoppschicht, der dritten Isolationsschicht und der Ätz-Stoppschicht zur Bildung einer Mehrzahl von Gräben, welche die Kontakteinsätze freilegen;
Bilden einer leitfähigen Schicht in den Gräben und über der vierten Isolationsschicht;
Einebnen der leitfähigen Schicht und der vierten Isolationsschicht, wobei dieses Einebnen an der oberen Fläche der Einebnungs-Stoppschicht zum Stillstand kommt, wodurch jeweils Speicherknotenbereiche innerhalb der Gräben gebildet werden;
Entfernen von Resten der vierten Isolationsschicht über der Einebnungs- Stoppschicht in einem tieferliegenden Teil des Absatzbereiches im Randbereich; und
Entfernen der Einebnungs-Stoppschicht und der dritten Isolationsschicht zur Freilegung äußerer Seitenwände der Speicherknotenbereiche.
25. Verfahren zur Herstellung eines Kondensators in einem integrierten Schaltungsgerät nach Anspruch 24, bei welchem die Ätz-Stoppschicht und die Einebnungs-Stoppschicht unabhängig gefertigt werden und jeweils ein Material enthalten, das aus der Gruppe gewählt ist, welche aus Siliziumnitrid, einem Aluminiumoxid, einem diamantartigen Kohlenstoff, Aluminiumnitrid und Bornitrid besteht, und wobei die dritte und die vierte Isolationsschicht unabhängig voneinander gefertigt werden und jeweils ein Material enthalten, das aus der Gruppe gewählt ist, die aus Borphosphorsilikatglas (BPSG), Phosphorsilikatglas (PSG), Spin-geschleudertem Glas (SOG), Hydrogensilsesquioxan (HSQ) und plasmaverstärktem Tetraethylorthosilikat (PE-TEOS) besteht.
26. Verfahren zur Herstellung eines Kondensators in einem integrierten Schaltungsgerät nach Anspruch 24, gekennzeichnet durch den weiteren Verfahrensschritt der Bildung einer Siliziumschicht mit halbkugeligem Korn (HSG) auf den Speicherknotenbereichen.
DE10021385A 1999-05-03 2000-05-03 Verfahren zur Herstellung eines Kondensators mit Erzeugung einer unteren Kondensatorelektrode unter Verwendung einer CMP-Stoppschicht Expired - Fee Related DE10021385B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR99-15923 1999-05-03
KR1019990015923A KR100319560B1 (ko) 1999-05-03 1999-05-03 물리 화학적 연마(cmp) 저지막을 사용한 커패시터 스토리지 전극 형성 방법

Publications (2)

Publication Number Publication Date
DE10021385A1 true DE10021385A1 (de) 2000-11-16
DE10021385B4 DE10021385B4 (de) 2011-01-13

Family

ID=19583621

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10021385A Expired - Fee Related DE10021385B4 (de) 1999-05-03 2000-05-03 Verfahren zur Herstellung eines Kondensators mit Erzeugung einer unteren Kondensatorelektrode unter Verwendung einer CMP-Stoppschicht

Country Status (4)

Country Link
US (1) US6465351B1 (de)
JP (1) JP4572020B2 (de)
KR (1) KR100319560B1 (de)
DE (1) DE10021385B4 (de)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7576909B2 (en) * 1998-07-16 2009-08-18 Imra America, Inc. Multimode amplifier for amplifying single mode light
KR100319170B1 (ko) * 1999-12-30 2001-12-29 박종섭 반도체소자의 캐패시터 형성방법
KR100465865B1 (ko) * 2000-06-30 2005-01-13 주식회사 하이닉스반도체 반도체메모리장치의 스토리지노드 전극 제조방법
KR100338958B1 (ko) * 2000-08-31 2002-06-01 박종섭 반도체 소자의 커패시터 형성 방법
KR100378200B1 (ko) * 2001-05-22 2003-03-29 삼성전자주식회사 반도체 소자의 콘택 플러그 형성방법
KR100477807B1 (ko) * 2002-09-17 2005-03-22 주식회사 하이닉스반도체 캐패시터 및 그의 제조 방법
US6986287B1 (en) * 2002-09-30 2006-01-17 Nanodynamics Inc. Method and apparatus for strain-stress sensors and smart skin for aircraft and space vehicles
KR100476932B1 (ko) * 2002-10-02 2005-03-16 삼성전자주식회사 커패시터를 포함하는 반도체 소자의 제조 방법
US6927135B2 (en) * 2002-12-18 2005-08-09 Micron Technology, Inc. Methods of fabricating multiple sets of field effect transistors
US20050084990A1 (en) * 2003-10-16 2005-04-21 Yuh-Turng Liu Endpoint detection in manufacturing semiconductor device
US7279379B2 (en) * 2004-04-26 2007-10-09 Micron Technology, Inc. Methods of forming memory arrays; and methods of forming contacts to bitlines
KR100539268B1 (ko) * 2004-06-24 2005-12-27 삼성전자주식회사 반도체 메모리 소자의 제조 방법
KR101039136B1 (ko) 2004-12-20 2011-06-03 주식회사 하이닉스반도체 코아 영역의 디자인 룰을 줄일 수 있는 반도체 소자의제조방법
US7297639B2 (en) 2005-09-01 2007-11-20 Micron Technology, Inc. Methods for etching doped oxides in the manufacture of microfeature devices
US7425486B2 (en) * 2005-11-21 2008-09-16 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a trench capacitor
US7547598B2 (en) * 2006-01-09 2009-06-16 Hynix Semiconductor Inc. Method for fabricating capacitor in semiconductor device
KR100799125B1 (ko) 2006-05-30 2008-01-29 주식회사 하이닉스반도체 캐패시터를 구비한 반도체 소자의 제조방법
KR100979243B1 (ko) * 2008-04-29 2010-08-31 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
JP2010165742A (ja) * 2009-01-13 2010-07-29 Elpida Memory Inc 半導体装置および半導体装置の製造方法
JP5327139B2 (ja) * 2010-05-31 2013-10-30 富士通セミコンダクター株式会社 半導体装置及びその製造方法
KR20120062988A (ko) * 2010-12-07 2012-06-15 에스케이하이닉스 주식회사 반도체 장치 제조방법
JP2013026599A (ja) * 2011-07-26 2013-02-04 Elpida Memory Inc 半導体装置の製造方法
CN102922415B (zh) * 2011-08-10 2015-05-13 无锡华润上华科技有限公司 延长研磨垫使用周期的化学机械研磨方法
KR101865566B1 (ko) * 2011-09-08 2018-06-11 삼성전자주식회사 수직형 메모리 장치의 제조 방법
JP2015053337A (ja) * 2013-09-05 2015-03-19 マイクロン テクノロジー， インク． 半導体装置及びその製造方法
US9972633B2 (en) * 2016-01-27 2018-05-15 United Microelectronics Corp. Semiconductor device and method for fabricating the same
KR102625567B1 (ko) 2018-08-20 2024-01-16 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN114975450A (zh) * 2022-06-22 2022-08-30 福建省晋华集成电路有限公司 半导体存储装置及其制作方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5170234A (en) 1984-07-03 1992-12-08 Texas Instruments Incorporated High density dynamic RAM with trench capacitor
EP0750347B1 (de) 1987-06-17 2002-05-08 Fujitsu Limited Dynamisches Speicherbauteil mit wahlfreiem Zugriff und Verfahren zu seiner Herstellung
US5286344A (en) * 1992-06-15 1994-02-15 Micron Technology, Inc. Process for selectively etching a layer of silicon dioxide on an underlying stop layer of silicon nitride
JPH08139293A (ja) * 1994-09-17 1996-05-31 Toshiba Corp 半導体基板
JPH08316430A (ja) 1995-05-15 1996-11-29 Mitsubishi Electric Corp 半導体メモリとその製造方法、スタックドキャパシタ
US5518948A (en) * 1995-09-27 1996-05-21 Micron Technology, Inc. Method of making cup-shaped DRAM capacitor having an inwardly overhanging lip
US5643819A (en) * 1995-10-30 1997-07-01 Vanguard International Semiconductor Corporation Method of fabricating fork-shaped stacked capacitors for DRAM cells
US5668036A (en) 1996-06-21 1997-09-16 Vanguard International Semiconductor Corporation Fabrication method of the post structure of the cell for high density DRAM
US5763304A (en) 1996-10-07 1998-06-09 Vanguard International Semiconductor Corporation Method for manufacturing a capacitor with chemical mechanical polishing
US6198122B1 (en) * 1997-02-21 2001-03-06 Kabushiki Kaisha Toshiba Semiconductor memory and method of fabricating the same
KR100244288B1 (ko) * 1997-06-05 2000-02-01 김영환 반도체소자의 커패시터 제조방법
JPH1126713A (ja) * 1997-06-30 1999-01-29 Hitachi Ltd 半導体集積回路装置およびその製造方法
KR100301370B1 (ko) * 1998-04-29 2001-10-27 윤종용 디램셀커패시터의제조방법
KR100292938B1 (ko) * 1998-07-16 2001-07-12 윤종용 고집적디램셀커패시터및그의제조방법
JP2000068471A (ja) * 1998-08-19 2000-03-03 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
US5895239A (en) * 1998-09-14 1999-04-20 Vanguard International Semiconductor Corporation Method for fabricating dynamic random access memory (DRAM) by simultaneous formation of tungsten bit lines and tungsten landing plug contacts
JP2000260957A (ja) * 1999-03-12 2000-09-22 Hitachi Ltd 半導体装置の製造方法
JP3408450B2 (ja) * 1999-04-20 2003-05-19 日本電気株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US6465351B1 (en) 2002-10-15
KR100319560B1 (ko) 2002-01-05
DE10021385B4 (de) 2011-01-13
JP4572020B2 (ja) 2010-10-27
JP2000340772A (ja) 2000-12-08
KR20000072953A (ko) 2000-12-05

Similar Documents

Publication Publication Date Title
DE10021385B4 (de) Verfahren zur Herstellung eines Kondensators mit Erzeugung einer unteren Kondensatorelektrode unter Verwendung einer CMP-Stoppschicht
DE102004002659B4 (de) Halbleitervorrichtung mit einem Kontaktmuster und Herstellungsverfahren dafür
DE10107125B4 (de) Verfahren zum Ausbilden von Kontaktlöchern in einer integrierten Schaltungsvorrichtung durch selektives Ätzen einer Isolationsschicht, um die zu einem Halbleiterbereich benachbarte selbstausrichtende Kontaktfläche zu vergrößern, und dadurch ausgebildeter Kontakt in einer integrierten Schaltungsvorrichtung
DE19521489B4 (de) Kondensatorplatte und Kondensator, je in einer Halbleitervorrichtung gebildet, die Verwendung eines solchen Kondensators als Speicherkondensator einer Halbleitervorrichtung, Verfahren zur Herstellung eines Kondensators und Verwendung eines solchen Verfahrens zur Herstellung von DRAM-Vorrichtungen
DE19933480B4 (de) Verfahren zur Herstellung eines zylindrischen Kondensators
DE102020110366B4 (de) Vertikale Speichervorrichtungen
DE19944012B4 (de) Grabenkondensator mit Kondensatorelektroden und entsprechendes Herstellungsverfahren
DE102018122648A1 (de) Speichervorrichtungen und Verfahren zum Herstellen derselben
DE19941148B4 (de) Speicher mit Grabenkondensator und Auswahltransistor und Verfahren zu seiner Herstellung
DE10206149C1 (de) Verfahren zur Herstellung von Kontakten
DE102004030806B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102004043858A1 (de) Verfahren zur Herstellung einer Speicherzelle, einer Speicherzellenanordnung und Speicherzellenanordnung
DE102020112783A1 (de) Nichtflüchtige speicheranordnung und herstellungstechnologie
DE4328510C2 (de) Verfahren zur Herstellung eines Halbleiterspeicherbauelementes mit einem Kondensator
DE10116529A1 (de) Verfahren zur Herstellung von Kondensatoren mit tiefen Gräben für Drams mit verringerter Facettierung an der Substratkante, und zur Bereitstellung einer gleichförmigeren Anschlussflächenschicht aus SI¶3¶N¶4¶ über das Substrat
EP0987753A2 (de) Gestapelter DRAM-Flossenkondensator und Verfahren zur Herstellung desselben
DE102004007244B4 (de) Verfahren zur Bildung einer Leiterbahn mittels eines Damascene-Verfahrens unter Verwendung einer aus Kontakten gebildeten Hartmaske
DE102004020938B3 (de) Verfahren zum Herstellen einer ersten Kontaktlochebene in einem Speicherbaustein
DE19860884A1 (de) Verfahren zur Herstellung eines Dram-Zellenkondensators
DE102004009292B3 (de) Verfahren zum Bilden von Kontaktlöchern
DE10012198B4 (de) Zylindrisches Kondensatorbauelement mit innenseitigem HSG-Silicium und Verfahren zu seiner Herstellung
DE10347428B4 (de) Herstellungsverfahren für ein DRAM hoher Dichte mit reduziertem Peripherievorrichtungsbereich
DE10242877A1 (de) Halbleitersubstrat sowie darin ausgebildete Halbleiterschaltung und zugehörige Herstellungsverfahren
DE102004016705B4 (de) Verfahren zur Ausbildung einer Öffnung für einen Kontakt in einem Halbleiterbauelement sowie zugehörige Halbleiterbauelementstruktur
EP1709681B1 (de) Halbleiterspeicherzelle sowie zugehöriges herstellungsverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R020 Patent grant now final

Effective date: 20110413

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20141202