KR20120062988A - 반도체 장치 제조방법 - Google Patents

반도체 장치 제조방법 Download PDF

Info

Publication number
KR20120062988A
KR20120062988A KR1020100123961A KR20100123961A KR20120062988A KR 20120062988 A KR20120062988 A KR 20120062988A KR 1020100123961 A KR1020100123961 A KR 1020100123961A KR 20100123961 A KR20100123961 A KR 20100123961A KR 20120062988 A KR20120062988 A KR 20120062988A
Authority
KR
South Korea
Prior art keywords
film
silicon
semiconductor device
mold
storage node
Prior art date
Application number
KR1020100123961A
Other languages
English (en)
Inventor
이성권
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020100123961A priority Critical patent/KR20120062988A/ko
Priority to US13/237,401 priority patent/US20120142189A1/en
Publication of KR20120062988A publication Critical patent/KR20120062988A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 고종횡비를 갖는 오픈영역 제조공정시 낫오픈 및 보잉이 발생하는 것을 방지할 수 있는 반도체 장치 제조방법을 제공하기 위한 것으로, 이를 위해 본 발명은 기판상에 식각정지막 및 몰드막을 순차적으로 형성하는 단계; 상기 식각정지막이 노출될때까지 몰드막을 선택적으로 식각하여 오픈영역을 형성하는 단계; 표면처리를 실시하여 상기 몰드막 표면을 절연막으로 변화시키는 단계; 상기 오픈영역 아래 상기 식각정지막을 식각하는 단계; 및 상기 오픈영역 내부에 도전막을 형성하는 단계를 포함하는 반도체 장치 제조방법을 제공하며, 상술한 본 발명에 따르면, 표면처리를 통해 절연막의 변환가능한 물질로 몰드막을 형성함으로써, 고종횡비를 갖는 오픈영역에서 낫오픈 및 보잉 발생을 동시에 방지할 수 있는 효과가 있다.

Description

반도체 장치 제조방법{METHOD FOR FABRICATING SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치의 제조 기술에 관한 것으로, 특히 반도체 장치의 스토리지노드홀(Storage Node Hole)과 같이 고종횡비(High Aspect Ratio)를 갖는 오픈영역 제조방법에 관한 것이다.
반도체 장치의 집적도가 증가함에 따라 제한된 면적 내에서 충분한 정전용량(capacitance)을 확보하기 위해 스토리지노드홀의 종횡비(Aspect Ratio)가 급격히 증가하고 있다.
도 1a 및 도 1b는 종래기술에 따른 스토리지노드홀 제조방법을 도시한 공정단면도이다.
도 1a에 도시된 바와 같이, 소정의 구조물이 형성된 기판(11) 상에 층간절연막(12)을 형성하고, 층간절연막(12)을 관통하는 스토리지노드콘택플러그(13)를 형성한다. 이어서, 층간절연막(12) 상에 식각정지막(14), 몰드막(15) 및 하드마스크패턴(16)을 순차적으로 형성한다. 이때, 몰드막(15)은 절연막 예컨대, 산화막으로 형성한다.
도 1b에 도시된 바와 같이, 하드마스크패턴(16)을 식각장벽으로 몰드막(15) 및 식각정지막(14)을 식각하여 스토리지노드콘택플러그(13)를 노출시키는 스토리지노드홀(17)을 형성한다. 이어서, 도면에 도시하지는 않았지만, 스토리지노드홀 내부에 스토리지노드를 형성한다.
하지만, 종래기술에서는 스토리지노드홀(17)의 선폭(또는 직경)이 감소함에 따라 스토리지노드홀(17)의 하부영역으로 갈수록 식각특성이 저하되어 충분한 바텀선폭(Bottom CD)을 확보하지 못하거나, 심할경우 낫오픈(Not Open)이 발생하는 문제점이 있다. 이를 해결하기 위하여 과도식각(Over etch) 시간을 증가시키면, 스토리지노드홀(17) 상부의 보잉(Bowing , B)이 심화되는 문제점이 발생한다. 즉, 낫오픈과 보잉(B)은 서로 트레이트오프(trade-off) 관계를 갖기 때문에 이들에 발생한는 것을 동시에 방지할 수 있는 방법에 대한 연구가 절실히 필요하다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 스토리지노드홀과 같은 고종횡비를 갖는 오픈영역 제조공정시 낫오픈 및 보잉이 발생하는 것을 방지할 수 있는 반도체 장치 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 일 측면에 따른 본 발명은 기판상에 식각정지막 및 몰드막을 순차적으로 형성하는 단계; 상기 식각정지막이 노출될때까지 몰드막을 선택적으로 식각하여 오픈영역을 형성하는 단계; 표면처리를 실시하여 상기 몰드막 표면을 절연막으로 변화시키는 단계; 상기 오픈영역 아래 상기 식각정지막을 식각하는 단계; 및 상기 오픈영역 내부에 도전막을 형성하는 단계를 포함하는 반도체 장치 제조방법을 제공한다.
상기 목적을 달성하기 위한 다른 일 측면에 따른 본 발명은 스토리지노드콘택플러그가 형성된 기판상에 식각정지막 및 실리콘막을 순차적으로 형성하는 단계; 상기 식각정지막이 노출될때까지 상기 실리콘막을 선택적으로 식각하여 오픈영역을 형성하는 단계; 표면처리를 실시하여 상기 실리콘막 표면을 실리콘절연막으로 변환시키는 단계; 상기 오픈영역 아래 상기 식각정지막을 순차적으로 식각하여 상기 스토리지노드콘택플러그를 노출시키는 단계; 및 상기 오픈영역 내부에 스토리지노드를 형성하는 단계를 포함하는 반도체 장치 제조방법을 제공한다.
상술한 과제 해결 수단을 바탕으로 하는 본 발명은 표면처리를 통해 절연막의 변환가능한 물질로 몰드막을 형성함으로써, 고종횡비를 갖는 오픈영역에서 낫오픈 및 보잉 발생을 동시에 방지할 수 있는 효과가 있다.
도 1a 및 도 1b는 종래기술에 따른 스토리지노드홀 제조방법을 도시한 공정단면도.
도 2a 내지 도 2e는 본 발명의 일실시예에 따른 반도체 장치 제조방법을 도시한 공정단면도.
이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부도면을 참조하여 설명하기로 한다. 후술할 본 발명은 스토리지노드홀(Storage Node Hole)과 같이 고종횡비(High Aspect Ratio)를 갖는 오픈영역 제조공정시 낫오픈(Not Open) 및 보잉(Bowing) 발생을 방지할 수 있는 반도체 장치 제조방법을 제공한다. 이하, 본 발명의 일실시예에서는 스토리지노드홀 형성방법을 통해 본 발명의 기술사상에 대하여 구체적으로 설명한다.
도 2a 내지 도 2e는 본 발명의 일실시예에 따른 반도체 장치 제조방법을 도시한 공정단면도이다.
도 2a에 도시된 바와 같이, 트랜지스터, 워드라인, 비트라인등의 구조물이 형성된 기판(21) 상에 층간절연막(22)을 형성한다. 이때, 층간절연막(22)은 산화막, 질화막 및 산화질화막으로 이루어진 그룹으로부터 선택된 어느 하나의 단일막 또는 이들이 적층된 적층막으로 형성할 수 있다.
다음으로, 층간절연막(22)을 관통하는 복수의 스토리지노드콘택플러그(23)를 형성한다. 스토리지노드콘택플러그(23)는 텅스텐(W), 티타늄(Ti), 티타늄질화막(TiN)과 같은 금속성막 또는 실리콘막으로 형성하거나, 또는 금속성막과 실리콘막이 적층된 적층막으로 형성할 수 있다.
다음으로, 스토리지노드콘택플러그(23)가 형성된 층간절연막(22) 상에 식각정지막(24)을 형성한다. 일례로, 식각정지막(24)은 질화막으로 형성할 수 있다.
다음으로, 식각정지막(24) 상에 몰드막(25)을 형성한다. 몰드막(25)은 후속 공정을 통해 절연막으로 변환시킬 수 있고, 변환된 절연막과 식각선택비를 갖는 물질로 형성한다. 일례로, 몰드막(25)은 실리콘막으로 형성할 수 있으며, 실리콘막으로는 폴리실리콘막을 사용할 수 있다.
여기서, 종래에는 단일 절연막으로 반도체 장치가 요구하는 몰드막(25) 두께를 구현할 수 없었기 때문에 다수의 절연막을 적층하는 방법을 사용하였으나, 본 발명의 일실시예와 같이 몰드막(25)을 실리콘막으로 형성하는 경우에는 단일막으로 반도체 장치가 요구하는 몰드막(25)의 두께를 구현할 수 있는 장점이 있다. 아울러, 폴리실리콘막은 절연막보다 낮은 온도에서 빠른 속도로 증착할 수 있기 때문에 열적 안정성 및 생산성을 향상시킬 수 있는 장점이 있다.
다음으로, 몰드막(25) 상에 하드마스크패턴(26)을 형성한다.
도 2b에 도시된 바와 같이, 하드마스크패턴(26)을 식각장벽으로 스토리지노드콘택플러그(23) 상부의 식각정지막(24)이 노출될때까지 몰드막(25)을 식각하여 오픈영역(27) 즉, 스토리지노드홀을 형성한다. 이때, 오픈영역(27)을 형성하기 위한 식각공정은 화학적인 식각방식을 사용하여 진행하다. 일례로, 오픈영역(27)을 형성하기 위한 식각공정은 실리콘막을 화학적 반응을 통해 제거할 수 있는 브롬화수소가스(HBr)와 염소가스(Cl2)가 혼합된 혼합가스를 사용하여 실시할 수 있다.
여기서, 몰드막(25)을 절연막으로 형성하는 경우에는 오픈영역(27) 형성공정시 물리적인 방식으로 식각이 진행된다. 이는 화학적 반응을 통해서는 절연막을 식각하기 어려우며, 장시간이 소요되기 때문이다. 이때, 물리적인 방식으로 오픈영역(27)을 형성하게 되면, 물리적인 방식의 식각특성상 오픈영역(27) 측벽이 경사지게 형성되어 낫오픈 및 보잉이 발생하게 된다. 하지만, 몰드막(25)을 화학적 반응을 통해 용이하게 식각할 수 있는 실리콘막으로 형성하는 경우에는 보잉이 발생하는 것을 원천적으로 방지할 수 있으며, 이에 따라 충분한 시간동안 과도식각을 진행할 수 있기 때문에 낫오픈 발생을 방지할 수 있다.
도 2c에 도시된 바와 같이, 스토리지노드홀(27)로 인해 노출된 몰드막(25) 표면을 절연막(25A)으로 변환시키기 위한 표면처리를 실시한다. 이때, 표면처리를 진행하는 동안 오픈영역(27) 아래 식각정지막(24)으로 인해 스토리지노드콘택플러그(23)가 손상되는 것을 방지할 수 있다.
표면처리는 산화법(oxidation), 질화법(nitration) 및 산질화법(oxynitrocarburising)로 이루어진 그룹으로부터 선택된 어느 한 방법을 사용하여 실시할 수 있다. 그리고, 산화법, 질화법 및 산질화법은 각각 열처리(thermal treatment), 플라즈마처리(plasma treatment) 및 라디컬처리(radical treatment)로 이루어진 그룹으로부터 선택된 어느 하나의 방법 또는 둘 이상의 방법을 동시에 사용하여 실시할 수 있다. 예컨대, 열처리, 플라즈마처리 및 라디컬처리 중 어느 하나의 방법으로 표면처리를 실시하거나, 또는 열처리와 플라즈마처리를 동시에 진행하여 표면처리를 실시할 수도 있다.
몰드막(25)을 실리콘막으로 형성한 경우에 절연막(25A)은 실리콘산화막, 실리콘질화막 및 실리콘산화질화막으로 이루어진 그룹으로부터 선택된 어느 하나일 수 있다. 이때, 표면처리를 통해 형성된 절연막(25A)은 일정한 두께로 형성되는 장점이 있다. 이는, 표면처리를 위한 반응제가 가스상태, 이온상태 또는 라디컬상태로 오픈영역(27)이 형성된 구조물 표면에 균일하게 제공되기 때문이다.
도 2d에 도시된 바와 같이, 하드마스크패턴(26)을 식각장벽으로 오픈영역(27) 아래 식각정지막(24)을 식각하여 스토리지노드콘택플러그를 노출시킨다.
다음으로, 하드마스크패턴(26)을 제거한다.
참고로, 상술한 공정을 진행한 이후에 스토리지노드를 형성하면 콘케이브 타입의 스토리지노드를 형성할 수 있다. 이때, 몰드막(25)을 실리콘막과 같은 도전물질로 형성하더라도 식각정지막(24) 및 절연막(25A)에 의하여 스토리지노드와 전기적으로 분리된다.
도 2e에 도시된 바와 같이, 잔류하는 몰드막(25)을 제거한다. 몰드막(25)의 제거는 건식식각 또는 습식식각을 통해 제거할 수 있다. 건식식각으로 몰드막(25)을 제거하는 경우에는 브롬화수소(HBr) 및 염소가스(Cl2)가 혼합된 혼합가스를 사용하여 실시할 수 있고, 습식식각으로 제거하는 경우에는 질산용액(HNO3)을 사용하여 실시할 수 있다.
다음으로, 도면에 도시하지는 않았지만 오픈영역(27) 내부에 실린더형 스토리지노드를 형성한다.
상술한 바와 같이, 본 발명은 표면처리를 통해 절연막(25A)의 변환가능한 물질로 몰드막(25)을 형성함으로써, 고종횡비를 갖는 오픈영역(27)에서 낫오픈 및 보잉 발생을 동시에 방지할 수 있다.
상술한 본 발명의 일실시예에서는 스토리지노드홀 형성방법을 예시하여 설명하였으나, 본 발명의 기술사상은 고종횡비를 갖는 오픈영역 형성방법에 전반적으로 사용가능하다. 일례로, 본 발명의 기술사상은 고종횡비를 갖는 메탈콘택용 플러그(예컨대, M1C) 형성공정에 동일하게 적용할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위내의 다양한 실시예가 가능함을 이해할 수 있을 것이다.
21 : 기판 22 : 층간절연막
23 : 스토리지노드콘택플러그 24 : 식각정지막
25 : 몰드막 25A : 절연막
26 : 하드마스크패턴 27 : 오픈영역

Claims (16)

  1. 기판상에 식각정지막 및 몰드막을 순차적으로 형성하는 단계;
    상기 식각정지막이 노출될때까지 몰드막을 선택적으로 식각하여 오픈영역을 형성하는 단계;
    표면처리를 실시하여 상기 몰드막 표면을 절연막으로 변화시키는 단계;
    상기 오픈영역 아래 상기 식각정지막을 식각하는 단계; 및
    상기 오픈영역 내부에 도전막을 형성하는 단계
    를 포함하는 반도체 장치 제조방법.
  2. 제1항에 있어서,
    상기 오픈영역 내부에 도전막을 형성하기 이전에,
    잔류하는 상기 몰드막을 제거하는 단계를 더 포함하는 반도체 장치 제조방법.
  3. 제1항에 있어서,
    상기 오픈영역을 형성하는 단계는,
    화학적인 식각방식으로 진행하는 반도체 장치 제조방법.
  4. 제1항에 있어서,
    상기 표면처리를 실시하는 단계는,
    산화법, 질화법 및 산질화법으로 이루어진 그룹으로부터 선택된 어느 한 방법을 사용하여 실시하는 반도체 장치 제조방법.
  5. 제4항에 있어서,
    상기 표면처리를 실시하는 단계는,
    열처리, 플라즈마 처리 및 라디컬처리로 이루어진 그룹으로부터 선택된 어느 한 방법 또는 둘 이상의 방법을 동시에 사용하여 실시하는 반도체 장치 제조방법.
  6. 제1항에 있어서,
    상기 몰드막은 상기 몰드막으로부터 변환된 절연막과 식각선택비를 갖는 물질로 형성하는 반도체 장치 제조방법.
  7. 제1항에 있어서,
    상기 도전막은 스토리지노드 및 콘택플러그를 포함하는 반도체 장치 제조방법.
  8. 제1항에 있어서,
    상기 몰드막은 실리콘막을 포함하는 반도체 장치 제조방법.
  9. 제1항에 있어서,
    상기 절연막은 실리콘산화막, 실리콘질화막 및 실리콘산화질화막으로 이루어진 그룹으로부터 선택된 어느 하나를 포함하는 반도체 장치 제조방법.
  10. 스토리지노드콘택플러그가 형성된 기판상에 식각정지막 및 실리콘막을 순차적으로 형성하는 단계;
    상기 식각정지막이 노출될때까지 상기 실리콘막을 선택적으로 식각하여 오픈영역을 형성하는 단계;
    표면처리를 실시하여 상기 실리콘막 표면을 실리콘절연막으로 변환시키는 단계;
    상기 오픈영역 아래 상기 식각정지막을 순차적으로 식각하여 상기 스토리지노드콘택플러그를 노출시키는 단계; 및
    상기 오픈영역 내부에 스토리지노드를 형성하는 단계
    를 포함하는 반도체 장치 제조방법.
  11. 제10항에 있어서,
    상기 오픈영역 내부에 스토리지노드를 형성하기 이전에,
    잔류하는 상기 실리콘막을 제거하는 단계를 더 포함하는 반도체 장치 제조방법.
  12. 제10항에 있어서,
    상기 오픈영역을 형성하는 단계는,
    화학적인 식각방식을 사용하여 실시하는 반도체 장치 제조방법.
  13. 제10항에 있어서,
    상기 표면처리를 실시하는 단계는,
    산화법, 질화법 및 산질화법으로 이루어진 그룹으로부터 선택된 어느 한 방법을 사용하여 실시하는 반도체 장치 제조방법.
  14. 제13항에 있어서,
    상기 표면처리를 실시하는 단계는,
    열처리, 플라즈마 처리 및 라디컬처리로 이루어진 그룹으로부터 선택된 어느 한 방법 또는 둘 이상의 방법을 동시에 사용하여 실시하는 반도체 장치 제조방법.
  15. 제10항에 있어서,
    상기 실리콘막은 폴리실리콘막을 포함하는 반도체 장치 제조방법.
  16. 제10항에 있어서,
    상기 실리콘절연막은 실리콘산화막, 실리콘질화막 및 실리콘산화질화막으로 이루어진 그룹으로부터 선택된 어느 하나를 포함하는 반도체 장치 제조방법.
KR1020100123961A 2010-12-07 2010-12-07 반도체 장치 제조방법 KR20120062988A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100123961A KR20120062988A (ko) 2010-12-07 2010-12-07 반도체 장치 제조방법
US13/237,401 US20120142189A1 (en) 2010-12-07 2011-09-20 Method for fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100123961A KR20120062988A (ko) 2010-12-07 2010-12-07 반도체 장치 제조방법

Publications (1)

Publication Number Publication Date
KR20120062988A true KR20120062988A (ko) 2012-06-15

Family

ID=46162636

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100123961A KR20120062988A (ko) 2010-12-07 2010-12-07 반도체 장치 제조방법

Country Status (2)

Country Link
US (1) US20120142189A1 (ko)
KR (1) KR20120062988A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8962437B2 (en) 2012-03-19 2015-02-24 SK Hynix Inc. Method for fabricating capacitor with high aspect ratio

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100319560B1 (ko) * 1999-05-03 2002-01-05 윤종용 물리 화학적 연마(cmp) 저지막을 사용한 커패시터 스토리지 전극 형성 방법
TW452879B (en) * 2000-07-27 2001-09-01 Promos Technologies Inc Method for removing polishing stop layer
KR100416608B1 (ko) * 2002-01-16 2004-02-05 삼성전자주식회사 반도체 메모리 장치 및 그의 제조방법
US6846744B1 (en) * 2003-10-17 2005-01-25 Nanya Technology Corp. Method of fabricating a bottle shaped deep trench for trench capacitor DRAM devices
US6964898B1 (en) * 2004-10-28 2005-11-15 United Microelectronics Corp. Method for fabricating deep trench capacitor
US7557013B2 (en) * 2006-04-10 2009-07-07 Micron Technology, Inc. Methods of forming a plurality of capacitors
US7910986B2 (en) * 2007-05-31 2011-03-22 Elpida Memory, Inc. Semiconductor memory device and data processing system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8962437B2 (en) 2012-03-19 2015-02-24 SK Hynix Inc. Method for fabricating capacitor with high aspect ratio

Also Published As

Publication number Publication date
US20120142189A1 (en) 2012-06-07

Similar Documents

Publication Publication Date Title
JP4152276B2 (ja) 低温原子層蒸着による窒化膜をエッチング阻止層として利用する半導体素子及びその製造方法
KR100953034B1 (ko) 반도체 소자 및 이의 제조 방법
TWI250579B (en) Method for fabricating semiconductor device
JP2009164553A (ja) フラッシュメモリ素子及びその製造方法
JP2006173558A (ja) 半導体素子のキャパシタ製造方法
KR20080060376A (ko) 반도체 소자의 제조방법
JP2006114896A (ja) 半導体装置の製造方法、湿式エッチングに対する耐性を有するエッチング阻止層の形成方法、及び半導体装置
CN109659222B (zh) 半导体装置的形成方法
US20140162453A1 (en) Semiconductor device and method for fabricating the same
JP5090667B2 (ja) フラッシュメモリ素子の金属配線およびコンタクトプラグ形成方法
KR20120062988A (ko) 반도체 장치 제조방법
JP2006148052A (ja) 半導体素子の格納電極形成方法
KR100942966B1 (ko) 텅스텐함유막이 포함된 패턴을 구비한 반도체 소자의제조방법
KR20090104252A (ko) 반도체 소자 및 이의 제조 방법
KR101145334B1 (ko) 반도체 장치 제조방법
KR101004526B1 (ko) 반도체 소자의 캐패시터 형성 방법
KR20110078133A (ko) 반도체 소자의 캐패시터 형성방법
KR20080084176A (ko) 반도체 소자의 콘택 플러그 형성방법
JP2009253246A (ja) 半導体装置および半導体装置の製造方法
KR100755073B1 (ko) 반도체 소자의 콘택 홀 형성 방법
KR20060023004A (ko) 반도체소자의 콘택 플러그 형성 방법
KR100849773B1 (ko) 반도체 소자의 제조 방법
KR100792372B1 (ko) 반도체 소자 제조 방법
KR20050116487A (ko) 반도체 소자 제조 방법
KR20060036669A (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application
AMND Amendment