CN109659222B - 半导体装置的形成方法 - Google Patents

半导体装置的形成方法 Download PDF

Info

Publication number
CN109659222B
CN109659222B CN201710934059.1A CN201710934059A CN109659222B CN 109659222 B CN109659222 B CN 109659222B CN 201710934059 A CN201710934059 A CN 201710934059A CN 109659222 B CN109659222 B CN 109659222B
Authority
CN
China
Prior art keywords
layer
bromide
mask layer
silicon
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710934059.1A
Other languages
English (en)
Other versions
CN109659222A (zh
Inventor
张峰溢
李甫哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Jinhua Integrated Circuit Co Ltd
United Microelectronics Corp
Original Assignee
Fujian Jinhua Integrated Circuit Co Ltd
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Jinhua Integrated Circuit Co Ltd, United Microelectronics Corp filed Critical Fujian Jinhua Integrated Circuit Co Ltd
Priority to CN201710934059.1A priority Critical patent/CN109659222B/zh
Priority to US16/104,948 priority patent/US10381239B2/en
Publication of CN109659222A publication Critical patent/CN109659222A/zh
Application granted granted Critical
Publication of CN109659222B publication Critical patent/CN109659222B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only

Abstract

本发明公开一种半导体装置的形成方法，其包含以下步骤。首先，提供一个基底，并且在该基底上形成一个堆叠结构。接着，在该堆叠结构上形成一个图案化含硅掩模层，并通过该图案化含硅掩模层，部分移除该堆叠结构，而在该堆叠结构内形成多个开口。然后，进行一溴处理制作工艺，以在该图案化含硅掩模层的表面形成一溴化物层。最后，进行一溴化物升华步骤，完全移除该溴化物层。

Description

半导体装置的形成方法
技术领域
本发明涉及一种半导体装置的制作工艺，特别是涉及一种在堆叠结构内蚀刻出高纵宽比(high aspect ratio)的开口的制作工艺。
背景技术
在半导体制作工艺中，一些微结构的制造，需要在半导体基材/膜层、介电材料层或金属材料层等适当的基材或材料层中，利用光刻及蚀刻等制作工艺，形成具有精确尺寸的微小图案。为达到此目的，在传统的半导体技术中，是在目标材料层之上形成掩模层(mask layer)，以便先在该掩模层中形成/定义这些微小图案，随后将该等图案转移至目标膜层，再完全移除该掩模层。一般而言，掩模层例如是通过光刻制作工艺形成的图案化光致抗蚀剂层，和/或利用该图案化光致抗蚀剂层形成的图案化掩模层，其多是以选择性蚀刻制作工艺等方式进行移除。
随着各种电子产品朝小型化发展的趋势，这些微小图案的尺寸不断地减小，也造成相关制作工艺与设计上的困难度与复杂度不断增加。同时，在移除该掩模层的过程时，也可能使目标膜层内形成的目标图案遭到进一步蚀刻，而影响整体装置的元件效能。因此，现有技术还待进一步改良以有效提升相关存储器元件的效能及可靠度。
发明内容
本发明的一目的在于提供一种半导体装置的形成方法，其是在制作工艺简化的前提下，利用含硅掩模层在一堆叠结构内定义出具高纵宽比的开口。并且，尽可能地在移除该含硅掩模层时，避免过度蚀刻该开口，使该开口可具有垂直的侧壁。
为达上述目的，本发明的一实施例提供一种半导体装置的形成方法，其包含以下步骤。首先，提供一个基底，并且在该基底上形成一个堆叠结构。接着，在该堆叠结构上形成一个图案化含硅掩模层，并通过该图案化含硅掩模层，部分移除该堆叠结构，而在该堆叠结构内形成多个开口。然后，进行一溴处理制作工艺，以在该图案化含硅掩模层的表面形成一溴化物层。最后，进行一溴化物升华步骤，完全移除该溴化物层。
整体来说，本发明是提供一种可有效移除含硅掩模层的方法，其主要是避免以蚀刻制作工艺直接移除，而是重复地进行溴处理步骤与溴化物层移除步骤，以逐层剥离的方式来移除该含硅掩模层。由此，不仅可避免由该掩模层所定义的下方开口于该含硅掩模层移除时，一并遭到蚀刻制作工艺的破坏，还可利用该溴处理步骤所通入的含溴气体保护该开口的侧壁，因而可在有效改善缺陷问题之虞，形成具有优化结构的半导体装置。
附图说明
图1至图6为本发明优选实施例中半导体装置的形成方法的步骤示意图；其中
图1为一半导体装置于形成方法之初的剖面示意图；
图2为一半导体装置于形成开口后的剖面示意图；
图3为一半导体装置于移除氧化层后的剖面示意图；
图4为一半导体装置于进行溴处理步骤后的剖面示意图；
图5为一半导体装置于进行溴化物升华步骤后的剖面示意图；以及
图6为一半导体装置于移除含硅掩模层后的剖面示意图；
图7至图8为本发明优选实施例中半导体装置的形成方法应用于一半导体存储装置的制作工艺的示意图；其中
图7为一半导体存储装置于形成电容开口后的剖面示意图；以及
图8为一半导体存储装置于形成电容结构后的剖面示意图。
主要元件符号说明
100 基底层
101 半导体基底
102 导电结构
103 介电层
105 位线结构
110 堆叠结构
111 第一层
112 开口
113 第二层
115 第三层
130 图案化掩模层
130a 部分图案化掩模层
131 保护层
132 开口图案
135 溴化物层
150 溴化氢
212 电容开口
215 电容
230 堆叠结构
231 第一层
232 第二层
233 第三层
234 第四层
235 第五层
236 第六层
具体实施方式
为使熟悉本发明所属技术领域的一般技术者能更进一步了解本发明，下文特列举本发明的数个优选实施例，并配合所附的附图，详细说明本发明的构成内容及所欲达成的功效。
请参照图1至图6，所绘示者为本发明优选实施例中，半导体装置的形成方法的步骤示意图。如图1所示，提供一基底层100，其例如包含依序堆叠的一半导体基底(未绘示)，如硅基底(silicon substrate)、含硅基底(silicon-containing substrate)、外延硅基底(epitaxial silicon substrate)、硅覆绝缘基底(silicon-on-insulator substrate)等，及/或一介电层(未绘示)，如包含氧化硅(SiOx)、氮化硅(SiN)、氮氧化硅(SiON)等，但不以此为限。基底层100内形成至少一导电结构102，其可以是位于该半导体基底上或是位于该半导体基底内的一主动元件，如晶体管等，或者，也可以是位于该介电层内的一插塞或导线等。本实施例是以形成三个导电结构102作为实施样态说明，并且，使各导电结构102的表面自基底层100的顶面暴露出，如图1所示。然而，需注意的是，在本发明的其他实施例中，也可以依据产品需求而调整该导电结构的具体设置数量与位置。
接着，在基底层100的顶面上形成一堆叠结构110与一图案化掩模层130。堆叠结构110是由材质各不相同的不同膜层堆叠而成，其例如是包含由下而上依序堆叠的第一层111例如是包含硼磷硅玻璃(borophosphosilicate glass,BPSG)、第二层113例如是包含氧化硅(SiO2)与第三层115例如是包含氮化硅(SiN)。而图案化掩模层130则较佳包含相对于堆叠结构130各膜层具有显著蚀刻选择比的材质，例如是包含非晶硅(amorphous silicon,a-Si)、纯硅(pure silicon)或多晶硅(polysilicon,p-Si)等材质的一含硅层(silicon-containing layer)，但不限于此。在本实施例中，虽是以形成具有三层堆叠层的堆叠结构110作为实施样态说明，但在本发明的其他实施例中，也可以依据产品需求而调整堆叠结构的堆叠层数、各堆叠层的材质与堆叠顺序等。
具体来说，图案化掩模层130上定义有至少一开口图案132，开口图案132并不贯穿图案化掩模层130的两相对表面，其形成方法例如是包含以下步骤。首先，形成全面覆盖于堆叠结构110上的一掩模层(未绘示)，并于其上形成一图案化光致抗蚀剂结构(未绘示)，例如是包含依序堆叠的一有机介电材质(organic dielectric layer,ODL)层(未绘示)、一含硅硬掩模(silicon-containing hard mask,SHB)层(未绘示)与一光致抗蚀剂层(如KrF光致抗蚀剂，未绘示)，进行一蚀刻制作工艺，将该光致抗蚀剂层上的图案转移至下方的该含硅硬掩模层、该有机介电材质层与一部分的该掩模材料层，使图案化后的该掩模材料层形成图案化掩模层130与开口图案132，如图1所示。
然后，在该光致抗蚀剂结构的覆盖下再进行一蚀刻制作工艺，先将开口图案132转移至整个图案化掩模层130内，再进一步转移至下方的堆叠结构110中，而在堆叠结构110内形成对应开口图案132的开口112，如图2所示。并且，在开口112形成后，完全移除位于图案化掩模层130上的该光致抗蚀剂结构。需注意的是，在开口图案132形成之初，图案化掩模层130的部分表面即被暴露，并且会与环境中的大气自然反应而形成一保护层(未绘示于图1)。因此，当继续转移开口图案132至整个图案化掩模层130，以及完全移除该光致抗蚀剂结构后，图案化掩模层130的更多表面因而被暴露，并与环境中的大气自然反应，形成均匀地覆盖在所有暴露表面上的保护层131，如图2所示。保护层131例如是包含一氧化物层，如氧化硅等。
具体来说，该蚀刻制作工艺例如是一干蚀刻制作工艺，其主要是利用图案化掩模层130来依序蚀刻下方堆叠结构110的各堆叠层。在一实施例中，该干蚀刻制作工艺例如是使用含二氟甲烷(difluoromethane,CH2F2)、氟仿(fluoroform,CHF3)等搭配氩/氧(Ar/O2)的混合气体，并在低压且高偏压(high bias)的条件下来蚀刻各堆叠层。由此，可在堆叠结构110内形成具有高纵宽比(high aspect ratio)的开口112，且各该口112具有垂直的侧壁，如图2所示。
后续，则进行图案化掩模层130的移除制作工艺。该移除制作工艺较佳是在一真空机台(未绘示)内进行，其是先进行一蚀刻步骤，例如是一干蚀刻制作工艺，利用四氟化碳(tetrafluoromethane,CF4)等气体，针对图案化掩模层130表面所形成的保护层131进行蚀刻，以完全去除保护层131，如图3所示。然后，进行一溴处理(bromoine covering)步骤，其是在无偏压(without bias)的状态下通入一含溴(Br)气体，例如是包含溴化氢(HBr)与氯等混合气体，其中，通入的溴化氢150可均匀地覆盖在图案化掩模层130与堆叠结构110暴露的所有表面上，如图4所示。
需注意的是，通入的溴化氢150可与图案化掩模层130的暴露表面进一步进行步骤1所示的反应，使该些暴露表面发生改质，而形成一溴化物层135。换言之，通入的溴化氢150会与图案化掩模层130的含硅材质(如非晶硅等)内的硅成分进行反应，因此，使得一部分的图案化掩模层130(最外层的部分)改质而形成均匀分布的溴化物层135，如图4所示。另一方面，因堆叠结构110的各堆叠层并不包含含硅成分，通入的溴化氢150不会与堆叠结构110的暴露表面反应，而仅覆盖于其上，而可达到保护开口112侧壁的效果。
步骤1：Si+HBr→SiBrx(s)
而后，再继续进行一溴化物层移除(bromine sublimation)步骤，完全移除在前述溴处理步骤中所形成的溴化物层135。在一实施例中，该溴化物层移除步骤同样是在无偏压的状态下进行，其例如通入一含氢(H)气体，使得溴化物层135在该含氢气体(如氢气)的催化下，会进一步进行步骤2所示的反应，而直接升华为溴(Br2)或溴化硅(SiBr)等气体。由此，可将溴化物层135完全移除，也就是说，图案化掩模层130最外层的部分会因此被移除，而残留下之前未与溴化氢150反应的部分图案化掩模层130a(即较内层的部分)，如图5所示。另一方面，覆盖在堆叠结构110表面的溴化氢150则会在该溴化物层移除步骤中，一并被完全移除，而不会有残留的情形发生。
步骤2：SiBrx(s)→SiBry(g)+Bry(g)
而后，可重复地进行该溴处理步骤与该溴化物层移除步骤，即可通过逐次进行的各溴处理步骤，在残留的图案化掩模层130a的最外层部分继续形成溴化物层(未绘示)，并再通过后续进行的该溴化物层移除步骤，完全移除形成有该溴化物层的部分图案化掩模层130a。由此，通过重复地进行该溴处理步骤与该溴化物层移除步骤，逐次地移除图案化掩模层130a，最后达到完全移除图案化掩模层130的效果，如图6所示。
由此，即完成本发明优选实施例中的半导体装置的形成方法。根据本实施例的形成方法，其主要是利用含硅的图案化掩模层130而在堆叠结构110内定义出开口112，之后，再利用重复进行溴处理步骤与溴化物层移除步骤的方式，逐次地移除含硅的图案化掩模层130。也就是说，本实施例是避免使用蚀刻(etching)制作工艺，而是以逐层剥离(peeling)的方式移除含硅的图案化掩模层130。详细来说，其是在每阶段的溴处理步骤中，通过通入适量的含溴气体，并仅与外层的含硅图案化掩模层130反应并发生改质形成溴化物层135，再于溴化物层移除步骤中，通过通入含氢气体使溴化物层135升华，进而移除含硅图案化掩模层130的该改质外层。由此，可避免开口112在以蚀刻方式移除含硅的图案化掩模层130的过程中可能发生的缺陷，例如是遭到过度蚀刻而发生扩口的情形。同时，该溴处理步骤所通入的含溴气体还可进一步保护开口112的侧壁，使本实施例的制作工艺可达到优化的操作效果。
由上述的实施例可知，本发明的形成方法，可避免使用蚀刻制作工艺直接移除一含硅掩模层，使利用该掩模层所定义的下方开口免于在该蚀刻制作工艺中被过度蚀刻所造成的损害。因此，本发明的形成方法可实际应用于一半导体制作工艺中，例如用以形成一半导体存储装置，例如是一动态随机处理存储器(dynamic random access memory,DRAM)装置中，用以移除可定义各电容开口(storage node fins)的一掩模层。
举例来说，在一实施例中，可使基底层100包含半导体基底101，例如是一硅基底，以及形成于其上的一介电层103，例如包含氮化硅。并且，在半导体基底101内进一步形成有一埋藏式晶体管结构(未绘示)以作为字符线(word line,WL)。其中，导电结构102例如是形成在介电层103内的多个插塞结构，其包含位于下半部的插塞，以及位于上半部的接触垫，该插塞是直接接触形成在半导体基底101表面的一金属硅化物层(silicide layer,未绘示)，而可作为一存储节点(storage node contact,SNC)，而该接触垫则是作为一存储节点接垫(SN pad)，如图7所示。
介电层103内还进一步形成有多个位线(bit line,BL)结构105。位线结构105是通过形成于部分位线结构105下方的一位线接触插塞(bit line contact,BLC,未绘示)，而电连接至该埋藏式晶体管结构的一源极/漏极区(未绘示)，而插塞结构(即导电结构102)则是通过该金属硅化物层而电连接至该埋藏式晶体管结构的另一源极/漏极区(未绘示)，使得一晶体管元件(未绘示)可接收来自于位线结构105及该字符线的电压信号。
具体来说，本实施例的堆叠结构230是由材质各不相同的不同膜层交替堆叠而成，其包含由下而上依序堆叠的第一层231例如是包含氮化硅、第二层232例如是包含硼磷硅玻璃、第三层233例如是包含氧化硅、第四层234例如是包含氮化硅、第五层235例如是包含氧化硅、以及第六层236例如是包含氮化硅等，但不以此为限。然后，可利用如前述图1至图6所示步骤等，通过一含硅掩模层(未绘示)于堆叠结构230内定义出多个电容开口212，暴露出下方位于介电层103内的各该插塞结构(即导电结构102)。并且，在形成电容开口212后，以重复进行溴处理步骤与溴化物层移除步骤的方式，在不损伤各电容开口212侧壁的前提下，完全移除该含硅掩模层。
后续，如图8所示，依序进行沉积制作工艺与平坦化制作工艺，而在各电容开口212内形成一电容215。各电容215例如包含一下电极(bottom electrode,未绘示)、一电容介电层例如包含氧化铪(hafnium oxide,HfO2,未绘示)等介电常数大于4的介电材料，以及一上电极，其中，该上电极与该下电极例如都是包含钨、钛(titanium,Ti)、氮化钛(titaniumnitride,TiN)、钽(tantalum,Ta)、氮化钽(tantalum nitride,TaN)以及铝(aluminum,Al)等导电材料。由此，本实施例的制作工艺可在移除该含硅掩模层的过程中，避免各电容开口212的侧壁进一步受到损伤或遭到过度蚀刻，因此，有利于形成具有结构优化的电容215，而能维持一定的电容值。
整体来说，本发明是提供一种有效移除含硅掩模层的方法，其主要是避免使用蚀刻制作工艺，而以重复进行溴处理步骤与溴化物层移除步骤的方式，而以逐层剥离的方式来移除该含硅掩模层。由此，不仅可避免由该含硅掩模层所定义的下方开口于移除该含硅掩模层的蚀刻制作工艺时，一并遭到蚀刻而被破坏，还可利用该溴处理步骤中所通入的含溴气体保护该开口的侧壁，因而可在有效改善缺陷问题之虞，形成具有优化结构的半导体装置。因此，本发明的形成方法可实际应用于半导体存储装置的制作工艺中，形成具有优化结构的电容结构等，使其能达到较佳的元件效能。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (10)

1.一种半导体装置的形成方法，其特征在于，包含：
提供一个基底；
在该基底上形成一个堆叠结构；
在该堆叠结构上形成一个图案化含硅掩模层；
通过该图案化含硅掩模层，部分移除该堆叠结构，而在该堆叠结构内形成多个开口；
进行一溴处理步骤，以在该图案化含硅掩模层的表面形成一溴化物层；以及
进行一溴化物升华步骤，完全移除该溴化物层。
2.依据权利要求1所述的半导体装置的形成方法，其特征在于，重复进行该溴处理步骤以及该溴化物升华步骤，以完全移除该图案化含硅掩模层。
3.依据权利要求1所述的半导体装置的形成方法，其特征在于，该溴处理步骤以及该溴化物升华步骤是在未提供偏压的条件下进行。
4.依据权利要求1所述的半导体装置的形成方法，其特征在于，该溴化物升华步骤包含通入一含氢气体，使该含氢气体与该溴化物层进行反应。
5.依据权利要求1所述的半导体装置的形成方法，其特征在于，该溴化物升华步骤包含形成溴化硅与溴。
6.依据权利要求1所述的半导体装置的形成方法，其特征在于，在该溴处理步骤之前，还包含：
在该图案化含硅掩模层的暴露表面形成一氧化物层；以及
进行一蚀刻制作工艺，移除该氧化物层。
7.依据权利要求6所述的半导体装置的形成方法，其特征在于，该蚀刻制作工艺包含提供四氟化碳进行蚀刻。
8.依据权利要求1所述的半导体装置的形成方法，其特征在于，还包含：
在该基底上形成一个介电层，该介电层内形成多个插塞，该些插塞的顶面分别自该些开口暴露出。
9.依据权利要求8所述的半导体装置的形成方法，其特征在于，还包含：
在完全移除该图案化含硅掩模层后，在该些开口内形成多个电容，且各该电容分别电连接该些插塞。
10.依据权利要求1所述的半导体装置的形成方法，其特征在于，该图案化含硅掩模层包含纯硅或非晶硅。
CN201710934059.1A 2017-10-10 2017-10-10 半导体装置的形成方法 Active CN109659222B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710934059.1A CN109659222B (zh) 2017-10-10 2017-10-10 半导体装置的形成方法
US16/104,948 US10381239B2 (en) 2017-10-10 2018-08-19 Method of forming semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710934059.1A CN109659222B (zh) 2017-10-10 2017-10-10 半导体装置的形成方法

Publications (2)

Publication Number Publication Date
CN109659222A CN109659222A (zh) 2019-04-19
CN109659222B true CN109659222B (zh) 2020-10-27

Family

ID=65993462

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710934059.1A Active CN109659222B (zh) 2017-10-10 2017-10-10 半导体装置的形成方法

Country Status (2)

Country Link
US (1) US10381239B2 (zh)
CN (1) CN109659222B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109427786B (zh) 2017-08-21 2021-08-17 联华电子股份有限公司 半导体存储装置及其制作工艺
CN109509836B (zh) * 2017-09-14 2022-11-01 联华电子股份有限公司 形成存储器电容的方法
CN112928030B (zh) * 2021-01-28 2023-05-26 长鑫存储技术有限公司 电容结构的处理方法及半导体结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06283477A (ja) * 1993-03-25 1994-10-07 Nippon Steel Corp 半導体装置の製造方法
CN1471134A (zh) * 2002-06-12 2004-01-28 �����ɷ� 缩小导体图案的间距的方法及使用此方法形成的结构
KR20080039000A (ko) * 2006-10-31 2008-05-07 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR20080061165A (ko) * 2006-12-28 2008-07-02 주식회사 하이닉스반도체 반도체 소자의 콘택홀 형성 방법
CN103295882A (zh) * 2013-06-03 2013-09-11 上海华力微电子有限公司 半导体结构的形成方法
CN105097704A (zh) * 2014-05-04 2015-11-25 中芯国际集成电路制造(上海)有限公司 闪存器件及其形成方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5007982A (en) 1988-07-11 1991-04-16 North American Philips Corporation Reactive ion etching of silicon with hydrogen bromide
JP3127454B2 (ja) 1990-08-08 2001-01-22 ソニー株式会社 シリコン系被エッチング材のエッチング方法
TW444341B (en) * 2000-02-16 2001-07-01 United Microelectronics Corp Manufacturing method of ultra-small opening
US7435354B2 (en) * 2005-01-06 2008-10-14 United Microelectronic Corp. Treatment method for surface of photoresist layer and method for forming patterned photoresist layer
US8071487B2 (en) * 2006-08-15 2011-12-06 United Microelectronics Corp. Patterning method using stacked structure
JP2012124351A (ja) 2010-12-09 2012-06-28 Toshiba Corp 集積回路装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06283477A (ja) * 1993-03-25 1994-10-07 Nippon Steel Corp 半導体装置の製造方法
CN1471134A (zh) * 2002-06-12 2004-01-28 �����ɷ� 缩小导体图案的间距的方法及使用此方法形成的结构
KR20080039000A (ko) * 2006-10-31 2008-05-07 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR20080061165A (ko) * 2006-12-28 2008-07-02 주식회사 하이닉스반도체 반도체 소자의 콘택홀 형성 방법
CN103295882A (zh) * 2013-06-03 2013-09-11 上海华力微电子有限公司 半导体结构的形成方法
CN105097704A (zh) * 2014-05-04 2015-11-25 中芯国际集成电路制造(上海)有限公司 闪存器件及其形成方法

Also Published As

Publication number Publication date
CN109659222A (zh) 2019-04-19
US20190109013A1 (en) 2019-04-11
US10381239B2 (en) 2019-08-13

Similar Documents

Publication Publication Date Title
US7563712B2 (en) Method of forming micro pattern in semiconductor device
KR0165496B1 (ko) 고집적 반도체장치의 캐패시터 제조방법
JP2005183918A (ja) 半導体素子のビットライン形成方法
US7196004B2 (en) Method and fabricating semiconductor device
US10672648B2 (en) Method of forming semiconductor memory device
CN109659222B (zh) 半导体装置的形成方法
US11062913B2 (en) Etching process with in-situ formation of protective layer
US20190355732A1 (en) Method of manufacturing memory structure
US20090258469A1 (en) Method of manufacturing semiconductor device
US20070015356A1 (en) Method for forming contact hole in semiconductor device
CN112951760B (zh) 存储器及其形成方法
US8129251B2 (en) Metal-insulator-metal-structured capacitor formed with polysilicon
CN110459507B (zh) 一种半导体存储装置的形成方法
US20070269979A1 (en) Method of forming a pattern and method of manufacturing a semiconductor device using the same
US20070111449A1 (en) Non-volatile memory cell and method for manufacturing the same
KR100576085B1 (ko) 콘택홀 형성 방법 및 이를 이용한 도전성 구조물 형성방법
TWI833380B (zh) 形成半導體結構之方法
US20220093402A1 (en) Method of manufacturing semiconductor device
US20230043874A1 (en) Semiconductor structure and manufacturing method thereof
KR100762869B1 (ko) 캐패시터의 형성방법
KR100321733B1 (ko) 금속 비트라인 산화방지용 질화막을 적용한 반도체 소자제조방법
KR100696774B1 (ko) 반도체소자의 캐패시터 형성방법
KR100841049B1 (ko) 반도체소자 제조방법
KR19990005143A (ko) 반도체 장치의 콘택홀 형성방법
KR100755073B1 (ko) 반도체 소자의 콘택 홀 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant