CN1471134A - 缩小导体图案的间距的方法及使用此方法形成的结构 - Google Patents

缩小导体图案的间距的方法及使用此方法形成的结构 Download PDF

Info

Publication number
CN1471134A
CN1471134A CNA031407498A CN03140749A CN1471134A CN 1471134 A CN1471134 A CN 1471134A CN A031407498 A CNA031407498 A CN A031407498A CN 03140749 A CN03140749 A CN 03140749A CN 1471134 A CN1471134 A CN 1471134A
Authority
CN
China
Prior art keywords
photoresistance
those
patterns
spacing
polymer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA031407498A
Other languages
English (en)
Other versions
CN1249782C (zh
Inventor
赖俊仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN1471134A publication Critical patent/CN1471134A/zh
Application granted granted Critical
Publication of CN1249782C publication Critical patent/CN1249782C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/2815—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects part or whole of the electrode is a sidewall spacer or made by a similar technique, e.g. transformation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明是关于一种缩小导体图案的间距的方法及使用此方法形成的结构，其方法包括形成一结构，其包括一基底、在基底上的一导体层、配置在导体层上的数个光阻图案、在每一光阻图案的顶面与侧壁上的一聚合层以及在聚合层与光阻图案上的一材质层。之后，去除材质层之上部分，以暴露光阻图案与聚合层的上表面，且保留材质层的一剩余部分。接着，去除聚合层，再使用光阻图案与材质层的剩余部分作为蚀刻罩幕，以图案化导体层，藉以形成导体图案。然后去除光阻图案与材质层的剩余部分。

Description

缩小导体图案的间距的方法 及使用此方法形成的结构
技术领域
本发明涉及一种基本电气元件领域半导体器件中的半导体制程，特别是涉及一种缩小图案的间格尺寸(spacing dimension)或间距(pitch)的半导体制程的缩小导体图案的间距的方法及使用此方法形成的结构。
背景技术
目前集成电路具有广泛的功用。而典型的集成电路包括用导体的互相连接的线(interconnect lines)(即内联线)电性连接的电子组件。内联线通常是将位于半导体晶圆表面上形成的导体层图案化而形成的，且可图案化一个或多个导体层并以一个或多个内层介电结构来分隔一层或多层内联线。
在很多应用中，包含金氧半(MOS)晶体管(即电晶体)的集成电路可以提供较其它电路如主动电子组件(如双极性晶体管)优异的功效。而金氧半晶体管是形成在半导体晶圆上，且通常是在主要晶圆表面的定义的主动区域中。
在硅晶圆上形成的集成电路中，大多是使用多晶质硅(即多晶硅)来形成内联线，包括金氧半晶体管的闸极电极。用以形成金氧半晶体管的闸极电极的多晶硅的使用，可使金氧半晶体管的源极与汲极区域精确定义在如自对准制程(self-aligned process)中。在自对准制程中，可将源极/汲极区域与闸极电极之间的重叠部分缩至最小，来增进金氧半晶体管(与电路)的效能。
当用多晶硅形成金氧半晶体管的闸极电极时，通常在闸极绝缘层上沉积无掺杂多晶硅(undoped polysilicon)，其中闸极绝缘层通常是二氧化硅。因此闸极绝缘层通常是作为闸氧化层。
在典型的自对准制程中，会在硅晶圆的定义的主动区域中，先在硅晶圆的暴露表面上成长二氧化硅(即氧化物)的高度控制层(highly controlledlayer)。之后，在整个半导体晶圆上沉积多晶硅，不图案化以形成所需的内联线图案，如闸极电极。部分没被多晶硅图案覆盖的闸氧化层会被蚀刻掉，并且使硅晶圆暴露于一掺质源(dopant source)下。结果掺质原子会植入硅晶圆(即基底)中，而在基底中形成扩散接合(diffusion junction)。这个扩散接合会形成金氧半晶体管的源极与汲极区域。掺质原子也会植入多晶硅图案(即多晶硅图案也是掺杂的)中。多晶硅图案的掺杂会降低多晶硅图案的电阻率(resistivity)、增加多晶硅图案的导电率。
前述自对准制程中，源极与汲极区域只形成在基底上没被多晶硅层覆盖的区域上，而源极与汲极区域不能延伸到多晶硅闸极电极下。而源极/闸极/汲极重叠部分愈小，愈能增进金氧半晶体管的功效。
集成电路图案通常是经由一平版印刷制程(如微影制程)去图案化想要的材质薄片或层。在微影制程期间，会去除(如介层窗的蚀刻)想要的材质层的不想要的部分，而剩下想要的定义图案包含了想要的材质。
在集成电路中，通常在电路中导体图案(如内联线)之间必须互相隔离，以避免电性接触以及降低电容与讯号交互干扰(cross talk)。“间距”通常是用以表示图案的参考点(如一边或中心点等)与相邻类似图案的对应点之间的距离。通常在集成电路的设计期间需列出欲达到一定功效的间距，并在集成电路的制造期间维持间距大小。
而集成电路一般分成电子组件的关键(critical)规格(如尺寸)及/或每一单元面积的电子组件密度(组件积集度)。为了获得较高的效能，半导体制造的趋势逐渐往较小的电子组件与较密集的集成电路(较高的组件积集度)发展。要制造较密集的集成电路就需承担导体图案之间间距的降低，而且用以形成图案的微影制程的限制通常决定了电子组件的关键规格(如尺寸)，如图案之间的最小间距。而通常包括导体图案的集成电路图案是以用来形成图案的微影制程所允许的限制彼此紧邻配置。
为了增加每一单元面积的电子组件密度(即较高的组件积集度)，缩小集成电路的邻近图案之间的间隔距离以及导体图案的间距已成为一大需求。
为了解决上述问题，相关厂商莫不费尽心思来谋求解决的道，但长久以来一直未见适用的设计被发展完成，此显然是相关业者急欲解决的问题。
有鉴于上述现有技术存在的问题，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，积极加以研究创新，以期创设一种新的缩小导体图案的间距的方法及使用此方法形成的结构，能够改进一般现有常规的方法及产品结构，使其更具有实用性。经过不断的研究、设计，并经反复试验及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的主要目的在于，克服上述现有技术中存在的问题，而提供一种缩小导体图案的间距的方法及使用此方法形成的结构，所要解决的主要技术问题是使其能够缩小集成电路的邻近图案之间的间隔距离以及导体图案的间距，可增加半导体基底的每一单元面积的电子组件密度，即可容许更多的电子组件，譬如具有较高阶的组件积集度，从而在总体上具有增进的功效，更加适于实用，且具有产业上的利用价值。
本发明的目的及解决其主要技术问题是采用以下的技术方案来实现的。依据本发明提出的一种缩小导体图案的间距的方法，其包括：提供一结构，该结构包括一基底、在该基底上的一导体层、配置在该导体层上的复数个光阻图案、在每一光阻图案的侧壁上的一聚合层以及在该聚合层与该些光阻图案上的一材质层；暴露该些光阻图案的上表面，以保留该材质层的一剩余部分；去除该聚合层；使用该光阻图案与该材质层的该剩余部分作为蚀刻罩幕，以图案化该导体层，藉以形成复数个导体图案；以及去除该些光阻图案与该材质层的该剩余部分。
本发明的目的及解决其技术问题还可以采用以下的技术措施来进一步实现。
前述的方法，其中所述的该些光阻图案具有一间距，且该些导体图案具有一间距，其中该导体图案的该间距大概是该光阻图案的该间距的一半。
前述的方法，其中所述的该些光阻图案是藉由一微影制程所形成的，其中该些光阻图案的一间距与该微影制程所能容许的间距一样小。
前述的方法，其中所述的材质层包括一种挥发温度大于该聚合层的聚合材质挥发温度的材质。
前述的方法，其中所述的该些光阻图案包括一种挥发温度大于该聚合层的聚合材质挥发温度的材质。
前述的方法，其中所述的材质层包括一底抗反射涂布材质或一旋涂玻璃材质。
前述的方法，其中所述的材质层包括一底抗反射涂布材质，且其中在一道制程中施行去除该些光阻图案与该材质层的该剩余部分去处的该步骤。
前述的方法，其中所述的聚合层的形成是使用一介电解析增进涂布技术来完成。
前述的方法，其中所述的聚合层的形成是在一蚀刻器中完成的。
前述的方法，其中：提供该结构包括提供一结构，该结构具有在每一光阻图案的侧壁上与上表面上的一聚合层；以及暴露该些光阻图案的上表面包括从该些光阻图案的上表面去除部分该材质层，以暴露该些光阻图案的上表面。
前述的方法，其中是在一蚀刻器中修整该结构的该些光阻图案。
前述的方法，其中所述的提供该结构的步骤，包括以下步骤：在该基底上形成该导体层；在该导体层上形成一光阻层；图案化该光阻层，以形成该些光阻图案；修整该些光阻图案；在每一光阻图案的侧壁与顶面上形成该聚合层；以及在该聚合层与该些光阻图案上形成该材质层。
前述的方法，其中所述的该些光阻图案具有一间距，且该些导体图案具有一间距，其中该导体图案的该间距大概是该光阻图案的该间距的一半。
前述的方法，其中所述的该些光阻图案是藉由一微影制程所形成的，其中该些光阻图案的一间距与该微影制程所能容许的间距一样小。
前述的方法，其中：当该材质层包括一种挥发温度大于该聚合层的聚合材质挥发温度的材质时；以及该些光阻图案包括一种挥发温度大于该聚合层的聚合材质挥发温度的材质。
前述的方法，其中所述的聚合层的形成是使用一介电解析增进涂布技术来完成。
前述的方法，其中所述的该些光阻图案是在一蚀刻器中修整该些光阻图案。
前述的方法，其中所述的该些光阻图案是在包括氧气与溴化氢气的一气氛下修整该些光阻图案。
本发明的目的及解决其主要技术问题还采用以下技术方案来实现。依据本发明提出的缩小导体图案的间距的方法，其中包括复数个导体图  案，所述导体图案之间距是微影制程所能容纳的间距的一半。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，为了达到前述发明目的，本发明的主要技术内容如下：
本发明缩小导体图案的间距的方法及使用此方法形成的结构，其方法包括形成一结构，其包括一基底、在基底上的一导体层、配置在导体层上的数个光阻图案、在每一光阻图案的顶面与侧壁上的一聚合层(polymerlayer)以及在该聚合层与光阻图案上的一材质层(material layer)。之后，去除材质层之上部分，以暴露光阻图案与聚合层的上表面，且保留材质层的一剩余部分。接着，去除聚合层，再使用光阻图案与材质层的剩余部分作为蚀刻罩幕，以图案化导体层，藉以形成导体图案。然后去除光阻图案与材质层的剩余部分。
而材质层可由一种挥发温度大于聚合层的聚合材质挥发温度的材质形成。再者，光阻层可由一种挥发温度大于聚合层的聚合材质挥发温度的光阻材质形成。在此情形下，可在一够低的温度下将聚合层的聚合材质在一灰化室(ashing chamber)中挥发掉，且此温度下的材质层及光阻图案并不会发生作用。除了侧壁之外，聚合层也可形成在光阻图案的顶面。
在光阻图案是藉由一微影制程形成，且光阻图案的间距与微影制程所能容许的间距一样小时，用上述方法制作的导体图案的间距大概是光阻图案的间距的一半。所以，最后在导体图案之间在间距上的修整将使得半导体基底的每一单元面积(unit area)可容许更多的电子组件(譬如较高阶的组件积集度)。
综上所述，本发明提出的特殊的缩小导体图案的间距的方法及使用此方法形成的结构，其方法包括形成一结构，其包括一基底、在基底上的一导体层、配置在导体层上的数个光阻图案、在每一光阻图案的顶面与侧壁上的一聚合层以及在聚合层与光阻图案上的一材质层。之后，去除材质层之上部分，以暴露光阻图案与聚合层的上表面，且保留材质层的一剩余部分。接着，去除聚合层，再使用光阻图案与材质层的剩余部分作为蚀刻罩幕，以图案化导体层，藉以形成导体图案。然后，去除光阻图案与材质层的剩余部分。本发明能够缩小集成电路的邻近图案之间的间隔距离以及导体图案的间距，可增加半导体基底的每一单元面积的电子组件密度，即可容许更多的电子组件，譬如具有较高阶的组件积集度，从而在总体上具有增进的功效，更加适于实用，且具有产业上的利用价值。其具有上述诸多优点及实用价值，在方法及产品上确属创新，且在方法、产品或功能上皆有较大改进，在技术上有较大进步，并产生了好用及实用的效果，而确实具有增进的功效，从而更加适于实用，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。
本发明的具体方法及其使用此方法形成的具体结构由以下实施例及附图详细给出。
附图说明
图1是具有一二氧化硅层(即氧化物)形成于其上的一半导体基底的剖面示意图。
图2是图1的剖面示意图，其中在氧化层上形成有一导电层(即导体层)。
图3是图2的剖面示意图，其中在导体层上形成有一光阻层。
图4是图3的剖面示意图，其中在经过光阻层的图案化步骤后，会在导体层上剩下两个光阻图案。
图5是图4的剖面示意图，其中在光阻图案上实施一修整作业之后，光阻图案的暴露出的部分会被去除。
图6是图5的剖面示意图，其是在每一光阻图案侧壁与顶面上形成一聚合层。
图7是图6的剖面示意图，其是在光阻图案与聚合层上形成一材质层。
图8是图7的剖面示意图，其是进行一去除材质层上表面的工作，以使材质层的上表面与聚合层及光阻图案的上表面一样平坦(即齐平)。
图9是图8的剖面示意图，其是接续一灰化制程，以在一够低的温度下将聚合层去除，且此温度下的材质层及光阻图案不会发生作用。
图10是图9的剖面示意图，其是接续一蚀刻作业，期间使用光阻图案与材质层的剩余部分作为蚀刻罩幕，以图案化导体层，藉以在氧化层上形成数个导体图案。
图11是图10的剖面示意图，其是接续去除光阻图案与材质层的剩余部分，以在氧化层上留下导体图案。
20：基底                  22：氧化层
24：导体层                26：上表面
30：上表面                28：光阻层
28A：光阻图案                28B：光阻图案
32A：暴露出的部分            32B：暴露出的部分
34： 聚合层                  34A：部份
34B：部份                    36： 聚合层
36A：部份                    36B：部份
38： 侧壁                    40： 侧壁
42： 侧壁                    44： 侧壁
46： 材质层                  48： 上表面部分
50：上表面                   52A-52C：剩余部分
54A-54E：导体图案            P1、P2：间距
具体实施方式
以下结合附图及较佳实施例，对依据本发明提出的缩小导体图案的间距的方法及使用此方法形成的结构其具体方法、步骤、结构、特征及其功效，详细说明如后。
以下为详细的本发明的较佳实施例，并附有图标说明。而且在图标中以及在描述中所使用的相同或类似标号就表示同一个构件。并请注意图标均为简化形式，而非精确的规格。在此所揭露的仅是为了说明的方便与清晰，而方向性用语如顶部、底部、左、右、上、下、在上、在下、向上、向下、前、后是用于解释图标。然而上述这些方向性用语并非用以限定本发明的范围。
虽然本发明已在该较佳实施例揭露出来，然而其并非是用以限定本发明，而是作为范例之用。以下详细描述是用来涵盖所有在本发明所附的专利保护范围定义的精神与范围的更动、选择与等同者。
在此描述的制程、步骤与结构并没有涵盖制造集成电路所需的所有动作。本发明可结合现有习知的各种技术而实行，而且在此包含的一般制程步骤只是用来帮助理解本发明。
请参阅图1至图11所示，是用以描述一种缩小邻近导体图案的实施例。首先请参阅图1所示，是具有一二氧化硅(即氧化物)层22形成于其上的一半导体基底20的剖面示意图。而该半导体基底20譬如是一半导体晶圆(如硅晶圆)。该氧化层22，包括二氧化硅或是例如一闸氧化层。在此该氧化层22是一闸氧化层的话，则可使用一干氧化制程在基底20上表面上成长氧化层22。在干氧化制程期间，基底20可在一富含氧的气氛中加热。
请参阅图2所示，是图1的剖面示意图，其中在氧化层22的上表面26上形成有一导电(即导体)层24。而氧化层22的底面是相对于上表面26而与基底20接触。导体层24则例如是多晶质硅(即多晶硅)制的。
导体层24如由多晶硅制作，则多晶硅可用化学气相沉积制程沉积在氧化层22的上表面26上。而多晶硅最好有掺杂以增加其导电性。掺杂期间可将掺质原子(如磷)导入多晶硅中。而掺杂可经由后续的扩散制程或是离子植入制程达成。另外也可在前述化学气相沉积制程期间就地(in-situ)掺杂多晶硅。
请参阅图3所示，是图2的剖面示意图，其中在导体层24的上表面30上形成有一光阻层28。该光阻层28譬如是一负光阻材料，其中暴露于光线下的部分光阻层28被聚合，故较难溶解。而光阻层28也可以是一正光阻材料，其中暴露于光线下的部分光阻层28较容易溶解。
请参阅图4所示，是图3的剖面示意图，在一微影制程后，其中部分光阻层28会被去除，而在导体层24的上表面30上剩下两个光阻图案28A与28B，并且暴露出该光阻图案28A与28B周围的部分导体层24的上表面30。在微影制程期间，部分光阻层28被暴露于光线下，而使光阻层28被去除部分较容易溶解。较易溶的被去除部分例如可溶于一溶剂中，并被冲洗掉而在导体层24的上表面30上剩下两个光阻图案28A与28B。
在图4中，光阻图案28A与28B的间距标示为“P1”。而该间距P1最好是与用以图案化光阻层28的微影制程所能容许的一样小，藉以形成光阻图案28A与28B。
请参阅图5所示，是图4的剖面示意图，是在光阻图案28A与28B上实施一修整作业(trimming operation)之后，其中光阻图案28A与28B暴露出的部分32A与32B会被去除。如图5所示，上述暴露出的部分32A与32B包含光阻图案28A与28B的侧壁与上表面。这种修整作业可用干式蚀刻制程来完成，例如是在一高密度电浆(high-density plasma，简称HDP)蚀刻器(etcher)工具(tool)的腔体中施行，且需要导入氧气(O2)与溴化氢(HBr)气至腔体中。
请参阅图6所示，是图5的剖面示意图，其是在光阻图案28A与28B的侧壁与顶面上形成聚合层。一第一聚合层34形成在光阻图案28A的预面与侧壁上，以及一第二聚合层36形成在光阻图案28B的顶面与侧壁上。
在图6中，第一聚合层34的一部份34A与光阻图案28A的右侧侧壁38相接触，而第一聚合层34的另一部份34B则与光阻图案28A的左侧侧壁40相接触。同样地，第二聚合层36的一部份36A与光阻图案28B的右侧侧壁42相接触，而第二聚合层36的另一部份36B则与光阻图案28B的左侧侧壁44相接触。
可在一蚀刻器中使用一介电解析增进涂布技术(dielectricresolution enhancement coating technique)形成上述的聚合层34与36。而且，可用例如美国专利申请号第09/978,546号的全部或部分方法与装置来形成该聚合层34与36，其内容是做为参考之用。关于该聚合层34与36的形成，可以使用一蚀刻器并配合控制反应中的沉积/蚀刻率(deposition/etching ratio)的方法(recipe)，以在光阻图案的侧壁及/或顶面上形成聚合层34与36。而反应中使用的反应气体最好是不能与底层(underlayer)如导体层24作用的气体。在本实施例中，聚合层34与36是在一双电浆(dual plasma)蚀刻器中利用CH2F2与C4F8气体形成的。
请参阅图7所示，是图6的剖面示意图，其是在光阻图案28A与28B及聚合层34与36上形成一材质层46。如图7所示，材质层4 6也与导体层24的上表面30的暴露部分相接触，其是延伸至光阻图案28A与28B及聚合层34与36下。
通常用以形成材质层46的材质有一特性，可使其挥发温度大于聚合层34与36的聚合材质(polymer material)的挥发温度。而用以形成材质层46的材质例如是具有一密度大于聚合材质的密度，如较致密材料在较高温度下才会挥发。另外，用以形成光阻层28(请参阅图3)的光阻材质也是在一大于聚合层34与36的聚合材质的挥发温度的温度被挥发。而光阻材质也可有大于聚合材质密度的密度。
一般是在一氧化气体气氛下藉由加热一表面来使用灰化制程(ashingprocess)去除表面的有机物质(如光阻)。在灰化制程期间，有机物质会被氧化并经挥发(volatilization)而被去除。而在下述的一后续灰化制程中，用以形成聚合层34与36的聚合材质会在够低的温度下在一灰化室中被挥发掉，在此温度下的材质层46的剩余部分及光阻图案28A与28B不会发生反应。
可用以形成材质层46且挥发温度大于聚合层34与36的聚合材质的挥发温度的已知材料包括可用的底抗反射涂布(bottom anti-reflectivecoating，简称BARC)材质与旋涂玻璃(spin-on-glass)材质。
请参阅图8所示，是图7的剖面示意图，其是进行一去除材质层46上表面部分48的工作，以使该材质层46的上表面50与聚合层34与36及光阻图案28A与28B的上表面一样平坦(即齐平)。结果聚合层34与36的上表面及光阻图案28A与28B的上表面与材质层46的上表面50一样暴露出来。而去除作业(removal operation)后材质层46的剩余部分52A-52C如图8所示。可利用化学蚀刻制程、机械研磨制程或化学机械研磨(chemical-mechanical polishing，简称CMP)制程来去除材质层46上表面部分48。
请参阅图9所示，是图8的剖面示意图，其是接续一灰化制程，以在一够低的温度下将聚合层34与36去除，且此温度下的材质层46剩余部分52A-52C及光阻图案28A与28B不会发生作用。在灰化制程期间，例如在双电浆蚀刻器中利用CH2F2与C4F8气体所形成的聚合层34与36的聚合材质可在约摄氏100-150度的相当低温下在一灰化室中被挥发掉。
如图9所示，光阻图案28A与28B及材质层46剩余部分52A-52C在灰化制程后会在导体层24上留下分开的间隔。
请参阅图10所示，是图9的剖面示意图，其是接续一蚀刻作业，期间使用光阻图案28A与28B及材质层46剩余部分52A-52C作为蚀刻罩幕，以图案化导体层24，藉以在氧化层22上形成数个导体图案54A-54E。蚀刻作业可例如是干式电浆蚀刻制程。而蚀刻制程最好是一选择性蚀刻制程，且导体层24的材质(如多晶硅)对氧化物(SiO2)选择比相当大。也就是说，未被光阻图案28A与28B及材质层46剩余部分52A-52C保护的部分会被去除，此时底下的氧化层22不会被影响。
请参阅图11所示，是图10的剖面示意图，其是接续去除光阻图案28A与28B及材质层46剩余部分52A-52C。最后的半导体结构56将包括导体图案54A-54E，如作为金氧半(MOS)晶体管的闸极电极。
当材质层46是底抗反射涂布层时，光阻图案28A与28B及材质层46剩余部分52A-52C可被(如在一单一灰化制程期间)同时去除。而材质层46是旋涂玻璃层时，光阻图案28A与28B及材质层46剩余部分52A-52C可藉由个别制程去除(如用干式电浆蚀刻制程去除材质层46剩余部分52A-52C，以及用一灰化制程去除光阻图案28A与28B)。
在图11中，导体图案54A-54E的间距标示为“P2”。而该间距P2大概是图4中的光阻图案28A与28B的间距P1的一半。如上所述，间距P1最好是与用以图案化光阻层28形成光阻图案28A与28B的微影制程所能容许的一样小。在此情形下，间距P2大概是微影制程所能容许的最小间距的一半。所以，最后在导体图案(如图11中的导体图案54A-54E)的间距上的缩减将使得半导体基底的每一单元面积(unit area)可容许更多的电子组件(譬如较高阶的组件积集度)。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但是凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (20)

1、一种缩小导体图案的间距的方法，其特征在于其包括：
提供一结构，该结构包括一基底、在该基底上的一导体层、配置在该导体层上的复数个光阻图案、在每一光阻图案的侧壁上的一聚合层以及在该聚合层与该些光阻图案上的一材质层；
暴露该些光阻图案的上表面，以保留该材质层的一剩余部分；
去除该聚合层；
使用该光阻图案与该材质层的该剩余部分作为蚀刻罩幕，以图案化该导体层，藉以形成复数个导体图案；以及
去除该些光阻图案与该材质层的该剩余部分。
2、根据权利要求1所述的方法，其特征在于其中所述的该些光阻图案具有一间距，且该些导体图案具有一间距，其中该导体图案的该间距大概是该光阻图案的该间距的一半。
3、根据权利要求1所述的方法，其特征在于其中所述的该些光阻图案是藉由一微影制程所形成的，其中该些光阻图案的一间距与该微影制程所能容许的间距一样小。
4、根据权利要求1所述的方法，其特征在于其中所述的材质层包括一种挥发温度大于该聚合层的聚合材质挥发温度的材质。
5、根据权利要求1所述的方法，其特征在于其中所述的该些光阻图案包括一种挥发温度大于该聚合层的聚合材质挥发温度的材质。
6、根据权利要求1所述的方法，其特征在于其中所述的材质层包括一底抗反射涂布材质或一旋涂玻璃材质。
7、根据权利要求1所述的方法，其特征在于其中所述的材质层包括一底抗反射涂布材质，且其中在一道制程中施行去除该些光阻图案与该材质层的该剩余部分去处的该步骤。
8、根据权利要求1所述的方法，其特征在于其中所述的聚合层的形成是使用一介电解析增进涂布技术来完成。
9、根据权利要求8所述的方法，其特征在于其中所述的聚合层的形成是在一蚀刻器中完成的。
10、根据权利要求1所述的方法，其特征在于其中：
提供该结构包括提供一结构，该结构具有在每一光阻图案的侧壁上与上表面上的一聚合层；以及
暴露该些光阻图案的上表面包括从该些光阻图案的上表面去除部分该材质层，以暴露该些光阻图案的上表面。
11、根据权利要求1所述的方法，其特征在于其中是在一蚀刻器中修整该结构的该些光阻图案。
12、一种使用权利要求3缩小导体图案的间距的方法，其特征在于其中包括复数个导体图案，所述导体图案之间距是微影制程所能容纳的间距的一半。
13、根据权利要求1所述的方法，其特征在于其中所述的提供该结构的步骤，包括以下步骤：
在该基底上形成该导体层；
在该导体层上形成一光阻层；
图案化该光阻层，以形成该些光阻图案；
修整该些光阻图案；
在每一光阻图案的侧壁与顶面上形成该聚合层；以及
在该聚合层与该些光阻图案上形成该材质层。
14、根据权利要求13所述的方法，其特征在于其中所述的该些光阻图案具有一间距，且该些导体图案具有一间距，其中该导体图案的该间距大概是该光阻图案的该间距的一半。
15、根据权利要求13所述的方法，其特征在于其中所述的该些光阻图案是藉由一微影制程所形成的，其中该些光阻图案的一间距与该微影制程所能容许的间距一样小。
16、根据权利要求13所述的方法，其特征在于其中：
当该材质层包括一种挥发温度大于该聚合层的聚合材质挥发温度的材质时；以及
该些光阻图案包括一种挥发温度大于该聚合层的聚合材质挥发温度的材质。
17、根据权利要求13所述的方法，其特征在于其中所述的聚合层的形成是使用一介电解析增进涂布技术来完成。
18、根据权利要求13所述的方法，其特征在于其中所述的该些光阻图案是在一蚀刻器中修整该些光阻图案。
19、根据权利要求13所述的方法，其特征在于其中所述的该些光阻图案是在包括氧气与溴化氢气的一气氛下修整该些光阻图案。
20、一种使用权利要求15缩小导体图案的间距的方法形成的结构，其特征在于其中包括复数个导体图案，所述导体图案之间距是微影制程所能容纳的间距的一半。
CN03140749.8A 2002-06-12 2003-06-11 缩小导体图案的间距的方法及使用此方法形成的结构 Expired - Fee Related CN1249782C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/170,285 US6548385B1 (en) 2002-06-12 2002-06-12 Method for reducing pitch between conductive features, and structure formed using the method
US10/170,285 2002-06-12

Publications (2)

Publication Number Publication Date
CN1471134A true CN1471134A (zh) 2004-01-28
CN1249782C CN1249782C (zh) 2006-04-05

Family

ID=22619284

Family Applications (1)

Application Number Title Priority Date Filing Date
CN03140749.8A Expired - Fee Related CN1249782C (zh) 2002-06-12 2003-06-11 缩小导体图案的间距的方法及使用此方法形成的结构

Country Status (3)

Country Link
US (1) US6548385B1 (zh)
CN (1) CN1249782C (zh)
TW (1) TWI220278B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100424821C (zh) * 2004-12-08 2008-10-08 旺宏电子股份有限公司 缩小图案线距的方法
CN102341888A (zh) * 2009-03-03 2012-02-01 美光科技公司 形成图案的方法
WO2013071631A1 (zh) * 2011-11-18 2013-05-23 深圳市华星光电技术有限公司 完成小线距的导线制作方法
CN103578970A (zh) * 2012-08-08 2014-02-12 爱思开海力士有限公司 制造半导体器件的方法
CN109659222A (zh) * 2017-10-10 2019-04-19 联华电子股份有限公司 半导体装置的形成方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6774051B2 (en) * 2002-06-12 2004-08-10 Macronix International Co., Ltd. Method for reducing pitch
US6734107B2 (en) * 2002-06-12 2004-05-11 Macronix International Co., Ltd. Pitch reduction in semiconductor fabrication
CN1324683C (zh) * 2004-07-02 2007-07-04 旺宏电子股份有限公司 形成超越光学微影制程分辨率的节距的方法
US7611944B2 (en) 2005-03-28 2009-11-03 Micron Technology, Inc. Integrated circuit fabrication
US20070018286A1 (en) * 2005-07-14 2007-01-25 Asml Netherlands B.V. Substrate, lithographic multiple exposure method, machine readable medium
US7393789B2 (en) 2005-09-01 2008-07-01 Micron Technology, Inc. Protective coating for planarization
US7572572B2 (en) 2005-09-01 2009-08-11 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US7488685B2 (en) 2006-04-25 2009-02-10 Micron Technology, Inc. Process for improving critical dimension uniformity of integrated circuit arrays
US8852851B2 (en) 2006-07-10 2014-10-07 Micron Technology, Inc. Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
US7611980B2 (en) 2006-08-30 2009-11-03 Micron Technology, Inc. Single spacer process for multiplying pitch by a factor greater than two and related intermediate IC structures
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US8563229B2 (en) 2007-07-31 2013-10-22 Micron Technology, Inc. Process of semiconductor fabrication with mask overlay on pitch multiplied features and associated structures
US7790531B2 (en) 2007-12-18 2010-09-07 Micron Technology, Inc. Methods for isolating portions of a loop of pitch-multiplied material and related structures
KR101103809B1 (ko) 2008-01-14 2012-01-06 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US8440576B2 (en) * 2008-04-25 2013-05-14 Macronix International Co., Ltd. Method for pitch reduction in integrated circuit fabrication
US7989307B2 (en) 2008-05-05 2011-08-02 Micron Technology, Inc. Methods of forming isolated active areas, trenches, and conductive lines in semiconductor structures and semiconductor structures including the same
US10151981B2 (en) 2008-05-22 2018-12-11 Micron Technology, Inc. Methods of forming structures supported by semiconductor substrates
US8492282B2 (en) * 2008-11-24 2013-07-23 Micron Technology, Inc. Methods of forming a masking pattern for integrated circuits
US8796155B2 (en) * 2008-12-04 2014-08-05 Micron Technology, Inc. Methods of fabricating substrates
US8273634B2 (en) * 2008-12-04 2012-09-25 Micron Technology, Inc. Methods of fabricating substrates
US8247302B2 (en) 2008-12-04 2012-08-21 Micron Technology, Inc. Methods of fabricating substrates
US8268543B2 (en) 2009-03-23 2012-09-18 Micron Technology, Inc. Methods of forming patterns on substrates
US9330934B2 (en) * 2009-05-18 2016-05-03 Micron Technology, Inc. Methods of forming patterns on substrates
US8575032B2 (en) 2011-05-05 2013-11-05 Micron Technology, Inc. Methods of forming a pattern on a substrate
US9177794B2 (en) 2012-01-13 2015-11-03 Micron Technology, Inc. Methods of patterning substrates
US8629048B1 (en) 2012-07-06 2014-01-14 Micron Technology, Inc. Methods of forming a pattern on a substrate
CN104425225A (zh) * 2013-09-04 2015-03-18 中芯国际集成电路制造(上海)有限公司 三重图形的形成方法
CN111092013B (zh) * 2018-10-23 2022-07-19 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4441791A (en) * 1980-09-02 1984-04-10 Texas Instruments Incorporated Deformable mirror light modulator
US5677867A (en) * 1991-06-12 1997-10-14 Hazani; Emanuel Memory with isolatable expandable bit lines

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100424821C (zh) * 2004-12-08 2008-10-08 旺宏电子股份有限公司 缩小图案线距的方法
CN102341888A (zh) * 2009-03-03 2012-02-01 美光科技公司 形成图案的方法
US8703396B2 (en) 2009-03-03 2014-04-22 Micron Technology, Inc. Methods of forming patterns
US9034570B2 (en) 2009-03-03 2015-05-19 Micron Technology, Inc. Methods of forming patterns
WO2013071631A1 (zh) * 2011-11-18 2013-05-23 深圳市华星光电技术有限公司 完成小线距的导线制作方法
CN103578970A (zh) * 2012-08-08 2014-02-12 爱思开海力士有限公司 制造半导体器件的方法
CN103578970B (zh) * 2012-08-08 2017-10-20 爱思开海力士有限公司 制造半导体器件的方法
CN109659222A (zh) * 2017-10-10 2019-04-19 联华电子股份有限公司 半导体装置的形成方法
CN109659222B (zh) * 2017-10-10 2020-10-27 联华电子股份有限公司 半导体装置的形成方法

Also Published As

Publication number Publication date
US6548385B1 (en) 2003-04-15
CN1249782C (zh) 2006-04-05
TWI220278B (en) 2004-08-11
TW200308019A (en) 2003-12-16

Similar Documents

Publication Publication Date Title
CN1249782C (zh) 缩小导体图案的间距的方法及使用此方法形成的结构
CN1249792C (zh) 制造具有多层膜的半导体组件的方法
US6734107B2 (en) Pitch reduction in semiconductor fabrication
CN1661785A (zh) 场效应晶体管及其制造方法
CN1725515A (zh) 具有重叠栅电极的半导体器件及其制造方法
JP2010182725A (ja) 半導体装置の製造方法
CN1234607A (zh) 形成沟槽隔离结构的方法
CN101064244A (zh) 形成用于高孔径比应用的各向异性特征图形的蚀刻方法
CN1750234A (zh) 形成半导体器件精细图形的方法及用其形成接触的方法
CN101030530A (zh) 形成用于高孔径比应用的各向异性特征图形的蚀刻方法
CN1862785A (zh) 制造半导体装置的方法
CN101281857A (zh) 半导体器件的制造方法
CN1797715A (zh) 凹陷栅以及用于制造具有凹陷栅的半导体器件的方法
CN1797738A (zh) 在半导体器件中形成着落塞接触的方法
CN1812062A (zh) 形成半导体结构的方法
TWI380408B (en) Method for manufacturing a semiconductor device
CN1870231A (zh) 制造具有钨栅电极的半导体器件的方法
CN1697154A (zh) 具有沟道隔离的半导体器件的制造方法
CN1761036A (zh) 利用钨作为牺牲硬掩膜制造半导体器件的方法
CN1272845C (zh) 制造半导体器件接触插塞的方法
CN1440049A (zh) 半导体装置的制造方法
CN1574294A (zh) 半导体记忆元件及其记忆胞编程方法和罩幕式只读存储器
CN1315182C (zh) 形成具有自行对准接触窗的存储装置的方法和所形成装置
CN1231064A (zh) 半导体器件及其制造方法
CN1838402A (zh) 制造快闪存储装置的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060405

Termination date: 20190611