CN1315182C - 形成具有自行对准接触窗的存储装置的方法和所形成装置 - Google Patents
形成具有自行对准接触窗的存储装置的方法和所形成装置 Download PDFInfo
- Publication number
- CN1315182C CN1315182C CNB2004100903940A CN200410090394A CN1315182C CN 1315182 C CN1315182 C CN 1315182C CN B2004100903940 A CNB2004100903940 A CN B2004100903940A CN 200410090394 A CN200410090394 A CN 200410090394A CN 1315182 C CN1315182 C CN 1315182C
- Authority
- CN
- China
- Prior art keywords
- layer
- floating
- silicon nitride
- polysilicon gate
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 111
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 111
- 238000000034 method Methods 0.000 claims abstract description 89
- 238000005530 etching Methods 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 22
- 239000010410 layer Substances 0.000 claims description 233
- 229920005591 polysilicon Polymers 0.000 claims description 145
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 142
- 238000003860 storage Methods 0.000 claims description 53
- 230000015572 biosynthetic process Effects 0.000 claims description 44
- 239000011229 interlayer Substances 0.000 claims description 20
- 230000008021 deposition Effects 0.000 claims description 13
- 238000012545 processing Methods 0.000 claims description 9
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 claims description 8
- 150000004767 nitrides Chemical class 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 6
- 230000008569 process Effects 0.000 claims description 6
- 238000000151 deposition Methods 0.000 abstract description 10
- 238000005516 engineering process Methods 0.000 description 12
- 230000002950 deficient Effects 0.000 description 7
- 239000000243 solution Substances 0.000 description 7
- 238000013461 design Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 239000011247 coating layer Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 235000011007 phosphoric acid Nutrition 0.000 description 3
- 230000000717 retained effect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 230000006399 behavior Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical group OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000003701 mechanical milling Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000011295 pitch Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- NHDHVHZZCFYRSB-UHFFFAOYSA-N pyriproxyfen Chemical compound C=1C=CC=NC=1OC(C)COC(C=C1)=CC=C1OC1=CC=CC=C1 NHDHVHZZCFYRSB-UHFFFAOYSA-N 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 235000011149 sulphuric acid Nutrition 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明是一种形成具有自行对准接触窗的存储装置的方法和所形成装置，此方法包括提出一基底，在基底上依序形成一浮置栅极介电层、一浮置多晶硅栅极层、一氮化硅层与一光阻层。并以光阻层作为蚀刻罩幕，蚀刻氮化硅层与浮置多晶硅栅极层。在暴露区表面上形成一氧化层，并移除光阻层与氮化硅层以暴露浮置多晶硅栅极层，之后在浮置多晶硅栅极层中形成多晶硅间隙，以及在浮置多晶硅栅极层的多晶硅间隙上，沉积一氮化硅层，以形成一自行对准接触窗。本发明可配合存储单元的小型化发展、增加光接触窗微影技术的裕度与解决习知随机缺陷所导致的单一位元失效问题。
Description
技术领域
本发明涉及一种存储装置的制造方法，特别是涉及一种形成具有自行对准接触窗(self-aligned contacts)的存储装置的方法和所形成装置。
背景技术
快闪内存是非挥发性储存集成电路成长中的一类。快闪内存具有可电除、可程式化及可读取芯片(即芯片)上存储单元的能力。快闪内存的存储单元由所谓的浮置栅极(floating gate)晶体管组成，其数据(即数据，以下均称为数据)是藉由充电或放电浮置栅极而储存在存储单元里。浮置栅极是一个导电材料，典型为多晶硅。浮置栅极经由一氧化薄层或其他绝缘物质与晶体管的通道隔离，以及经由第二层绝缘材料与控制闸或晶体管的字元线隔离。
浮置栅极充电的行为一般称为快闪内存的程式化步骤。藉由所谓的热电子注射来实现，例如在栅极与源极之间产生一较大正电压，例如是12伏特，以及介于汲极与源极之间的一正电压，例如是7伏特。
浮置栅极放电的行为被称为快闪内存抹除功能。这抹除功能一般是经由在浮置栅极与晶体管的源极之间(源极抹除)或浮置栅极与基底之间(通道抹除)的一F-N穿隧机制完成。例如，一源极抹除操作由一个从源极到栅极的较大正电压所导致，同时，浮置对应存储单元的汲极。这正电压例如是12伏特。
现在，无接触式阵列非挥发性内存设计需求增加。无接触式阵列包括一储存存储单元的阵列，存储单元的阵列经由埋入式扩散与另一存储单元的阵列连结，埋入式扩散只有周期性地与一金属位元线连接。早期的快闪内存设计的每个存储单元需要一半金属接触窗(half metal contact)。因为金属接触窗在集成电路上用了大部分区域，所以这些金属接触窗成为制作高密度存储技术的主要障碍。此外，随着元件变得越来越小，面积缩小(area reduction)被阵列中用以存取储存单元的相邻汲极与源极位元线的接触窗间距(pitches)之上的金属限制住。
因此，需要排除现有技术中存储单元缩小的瓶颈、排除接触窗光阻以及/或是解决随机缺陷导致单一位元失效的问题，更需要发明一种具有自行对准接触窗的存储装置的制造方法。
有鉴于上述问题，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新的形成具有自行对准接触窗的存储装置的方法和所形成装置，使其更具有实用性。经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的目的在于，提供一种新的形成具有自行对准接触窗的存储装置的方法和所形成装置，所要解决的技术问题是提供一种形成具有自行对准接触窗的存储装置的方法和所形成装置，使其自行对准接触窗能增加光接触窗微影技术的裕度，更能容忍对不准现象，而可解决现有习知的接触窗光阻问题，从而更加适于实用。
本发明的另一目的在于，提供一种形成具有自行对准接触窗的存储装置的方法，所要解决的技术问题是因存储单元缩小将不受限于接触窗对不准现象，所以可以解决现有习知的存储单元缩小的瓶颈，从而更加适于实用。
本发明的再一目的在于，提供一种形成具有自行对准接触窗的存储装置的方法，所要解决的技术问题是使其可解决现有习知随机单一位元缺陷的问题，从而更加适于实用。
本发明的还一目的在于，提供一种装置，所要解决的技术问题是因存储单元缩小将不受限于接触窗对不准现象，所以可以解决现有习知的存储单元缩小的瓶颈，从而更加适于实用。
本发明的还一目的在于，提供一种装置，所要解决的技术问题是使其可解决现有习知随机单一位元缺陷的问题，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种形成具有自行对准接触窗的存储装置的方法，其包括以下步骤：提供一基底，该基底具有一浮置栅极介电层形成其上；在该浮置栅极介电层上形成一浮置多晶硅栅极层；在该浮置多晶硅栅极层上形成一第一氮化硅层；在该氮化硅层上形成一光阻层；以该光阻层作为蚀刻罩幕，蚀刻位于多个暴露区中的该氮化硅层与该浮置多晶硅栅极层；在该些暴露区上形成一氧化层；移除该光阻层与该氮化硅层以暴露该浮置多晶硅栅极层；在该浮置多晶硅栅极层中，形成多个多晶硅间隙；在该浮置多晶硅栅极层的该些多晶硅间隙之上，沉积一第二氮化硅层，以形成一自行对准接触窗；以及蚀刻该第二氮化硅层，以暴露部分的该浮置多晶硅栅极层。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的形成具有自行对准接触窗的存储装置的方法，其中所述的第二氮化硅层的沉积包括在该浮置多晶硅栅极层与该氧化层之上，沉积一第二氮化硅层。
前述的形成具有自行对准接触窗的存储装置的方法，其更包括蚀刻该第二氮化硅层，以暴露部分的该浮置栅极介电层。
前述的形成具有自行对准接触窗的存储装置的方法，其更包括蚀刻该第二氮化硅层，以产生多个氮化硅间隙壁。
前述的形成具有自行对准接触窗的存储装置的方法，其中所述的该些氮化硅间隙壁被形成在该浮置多晶硅栅极层上。
前述的形成具有自行对准接触窗的存储装置的方法，其中：该浮置多晶硅栅极层是一第一浮置多晶硅栅极层；该方法更包括在该第一浮置多晶硅栅极层、该氧化层与经蚀刻后的该第二氮化硅层上，沉积一第二浮置多晶硅栅极层。
前述的形成具有自行对准接触窗的存储装置的方法，其更包括在该第二浮置多晶硅栅极层上沉积一层间介电层。
前述的形成具有自行对准接触窗的存储装置的方法，其中所述的层间介电层包括一氧化物/氮化物/氧化物堆迭薄膜。
前述的形成具有自行对准接触窗的存储装置的方法，其中所述的第二氮化硅层的蚀刻包括一干式蚀刻制程。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种形成具有自行对准接触窗的存储装置的方法，其包括以下步骤：提供一基底，该基底具有一浮置多晶硅栅极图案与在浮置多晶硅栅极图案的源极侧与汲极侧上的一氧化物图案；在该浮置多晶硅栅极图案中形成多数个多晶硅间隙；以及在该浮置多晶硅栅极图案的该些多晶硅间隙上沉积一氮化硅层，以形成一自行对准接触窗，该氮化硅层是被沉积在该浮置多晶硅栅极图案与该氧化物图案之上；以及该方法更包括蚀刻该氮化硅层，以暴露部分的该浮置多晶硅栅极图案。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的形成具有自行对准接触窗的存储装置的方法，其中所述的氮化硅层被蚀刻成为多个氮化硅间隙壁。
前述的形成具有自行对准接触窗的存储装置的方法，其中所述的氮化硅层的蚀刻导致该些氮化硅间隙壁形成在该浮置多晶硅栅极图案上。
前述的形成具有自行对准接触窗的存储装置的方法，其中：该浮置多晶硅栅极图案是一第一浮置多晶硅栅极图案；该方法更包括在该第一浮置多晶硅栅极图案、该氧化物图案与该些氮化硅间隙壁上，沉积一第二浮置多晶硅栅极图案；以及在该第二浮置多晶硅栅极图案上沉积一层间介电层。
前述的形成具有自行对准接触窗的存储装置的方法，其中所述的氮化硅层的蚀刻包括一湿式蚀刻制程。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，为了达到前述发明目的，本发明提出一种形成具有自行对准接触窗的存储装置的方法。这存储装置有较佳的栅极耦合比率(gate couplingratio)，光接触窗的裕度(photo window of contact)与存储单元平坦度。
在一实施例，该形成具有自行对准接触窗的存储装置的方法，包括提供一基底，在基底上依序形成一浮置栅极介电、一浮置多晶硅栅极层、一氮化硅层与一光阻层。并以光阻层作为蚀刻罩幕，蚀刻氮化硅层与浮置多晶硅栅极层。在暴露区表面上形成一氧化层，并移除光阻层与氮化硅层以暴露浮置多晶硅栅极层，之后在浮置多晶硅栅极层中形成多晶硅间隙，以及在浮置多晶硅栅极层的多晶硅间隙上，沉积一氮化硅层，以形成一自行对准接触窗。本发明可配合存储单元的小型化发展、增加光接触窗微影技术的裕度与解决现有随机缺陷所导致的单一位元失效问题。这方法更包括蚀刻氮化硅层以产生氮化硅间隙壁，接着，沉积一第二浮置多晶硅栅极，在第二浮置多晶硅栅极表面上，形成一层间介电薄膜(interlayer dielectricfilm)(例如是一氧化物/氮化物/氧化物薄膜)，之后，在层间介电薄膜上形成一控制多晶硅栅极(control poly gate)。
在另一实施例，该形成具有自行对准接触窗的存储装置的方法，包括提供一基底，此基底具有一浮置多晶硅栅极图案与在浮置多晶硅栅极图案的源极侧与汲极侧上的氧化图案，之后，在浮置多晶硅栅极层形成多晶硅间隙(space)，以及沉积一氮化硅层在浮置多晶硅栅极图案的多晶硅间隙的表面上，以形成一自行对准接触窗。氮化硅层被沉积在浮置多晶硅栅极图案与氧化图案的表面上，以及此方法更包括蚀刻氮化硅层以暴露一部分的浮置多晶硅栅极层。其中氮化硅层能被蚀刻成为氮化硅间隙壁。此外，氮化硅层的蚀刻能阻止由汲极/源极氧化缺陷所产生的随机单一位元缺陷的形成，以及氮化硅间隙壁能消除浮置多晶硅栅极层图案的介面与氧化图案之间的随机单一位元缺陷。这方法更包括在浮置多晶硅栅极图案与氧化图案之上沉积一层额外的浮置多晶硅栅极层，以及氮化硅间隙壁，以增加栅极耦合比率。然后，沉积一层间介电层(例如是一氧化物/氮化物/氧化物堆迭薄膜)，之后，沉积一控制多晶闸以形成一快闪元件。本发明另一目的的技术方案，该氮化硅层的蚀刻更包括一干式蚀刻制程。另一实施例中，本发明还提供一种使用上述方法形成的一种装置。
经由上述可知，本发明是一种形成具有自行对准接触窗的存储装置的方法，此方法包括提出一基底，在基底上依序形成一浮置栅极介电层、一浮置多晶硅栅极层、一氮化硅层与一光阻层。并以光阻层作为蚀刻罩幕，蚀刻氮化硅层与浮置多晶硅栅极层。在暴露区表面上形成一氧化层，并移除光阻层与氮化硅层以暴露浮置多晶硅栅极层，之后在浮置多晶硅栅极层中形成多晶硅间隙，以及在浮置多晶硅栅极层的多晶硅间隙上，沉积一氮化硅层，以形成一自行对准接触窗。本发明可配合存储单元的小型化发展、增加光接触窗微影技术的裕度与解决习知随机缺陷所导致的单一位元失效问题。
借由上述技术方案，本发明制造具有自行对准接触窗的存储装置的方法至少具有下列优点：
本发明的形成具有自行对准接触窗的存储装置的方法，所要解决的技术问题是因存储单元缩小将不受限于接触窗对不准现象，所以可以解决现有习知的存储单元缩小的瓶颈，从而更加适于实用。
本发明的形成具有自行对准接触窗的存储装置的方法，所要解决的技术问题是使其可解决现有习知随机单一位元缺陷的问题，从而更加适于实用。
本发明的装置，所要解决的技术问题是因存储单元缩小将不受限于接触窗对不准现象，所以可以解决现有习知的存储单元缩小的瓶颈，从而更加适于实用。
本发明的装置，所要解决的技术问题是使其可解决现有习知随机单一位元缺陷的问题，从而更加适于实用。
本发明能够解决现有技术中的接触窗问题。当使用本发明时，可以自行对准接触窗能增加光接触窗微影技术的裕度，更能容忍对不准现象。而且本发明自行对准接触窗也能配合存储单元的小型化发展，因为存储单元的小型化将不再受限于接触窗的对不准现象。另外，本发明中所沉积的浮置多晶硅栅极层与氮化硅间隙壁，能增加栅极耦合比率，其氮化硅间隙壁能解决现有技术随机缺陷所导致的单一位元失效问题。
综上所述，本发明形成具有自行对准接触窗的存储装置的方法和所形成装置，能够自行对准接触窗能增加光接触窗微影技术的裕度，更能容忍对不准现象，而可解决现有习知的接触窗光阻问题。再者，因存储单元缩小将不受限于接触窗对不准现象，所以可以解决现有习知的存储单元缩小的瓶颈。另外，本发明可解决现有习知随机单一位元缺陷的问题。其具有上述诸多的优点及实用价值，并在同类方法及装置中未见有类似的方法、结构设计公开发表或使用而确属创新，其不论在方法、装置或功能上皆有较大的改进，在技术上有较大的进步，并产生了好用及实用的效果，从而更加适于实用，而具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1是依照本发明一较佳实施例的剖面图，其绘示在一基底具有一埋入式扩散汲极区与埋入式扩散源极区，一浮置栅极介电层形成在基底之上，一浮置多晶硅栅极层形成在浮置栅极介电层之上，以及一氮化硅层形成在浮置多晶硅栅极层之上。
图2是依照本发明一较佳实施例，描述图1结构的剖面示意图，其中一氧化层已形成在基底之上。
图3是依照本发明一较佳实施例，描述图2的结构的剖面示意图，其中使用氧化层作为蚀刻罩幕，移除氮化硅层。
图4a-4c是依照本发明一较佳实施例，描述图3结构的剖面示意图，其中在浮置多晶硅栅极上形成多晶硅间隙。
图5a与5b是依照本发明一较佳实施例，个别地描述图4b与4c的结构的剖面示意图，其中在氮化硅层与氧化层上沉积一氮化硅层。
图6a与6b是依照本发明一较佳实施例，个别地描述图5a与5b的结构的剖面示意图，回蚀刻氮化硅以形成氮化硅间隙壁。
图7是依照本发明一较佳实施例，描述图6a的结构的剖面示意图，其中第二浮置多晶硅栅极层沉积在第一浮置多晶硅栅极层、氧化层、以及蚀刻氮化硅层之上。
图8是描述图7结构的剖面示意图，其中蚀刻第二浮置多晶硅栅极，与在第二浮置多晶硅栅极之上，沉积一层间介电层(例如是一氧化物/氮化物/氧化物堆迭薄膜)。
图9是描述图8结构的剖面示意图，其中沉积与蚀刻一控制闸多晶硅。
图10是描述图9结构的剖面示意图，其中沉积一层间介电层。
100：基底 102：汲极区
104：源极区 106、800、1000：介电层
108、700：浮置多晶硅栅极层 110、500：氮化硅层
112：光阻层 200：氧化层
220：光阻罩幕 400：多晶硅开口
401：浅沟渠隔离结构 505、515：氮化硅层的部分
900：控制多晶硅栅极
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的制造具有自行对准接触窗的存储装置的方法其具体实施方式、结构、特征及其功效，详细说明如后。
在尽可能的情况之下，图解中相同或相似的参考数字，用于描述相同或相似部分。应注意的是，描绘图是简式形式，并非精确的尺寸大小。在此参考方向名称，如顶、底、左、右、上、下、在上面、在下面、向下及背面和前面，是为了简单明了的目的。这些方向专有名称不能用于限制发明的范围。
在此描述的制造流程，并不涵盖整个自行对准接触窗存储装置所有制造流程。本发明可以与不同的微影技术一起使用，只有一般熟练的制程步骤包含于此，以提供对本发明的了解。本发明一般在半导体元件与制造的领域上具有应用性。不过为了说明的目的，接下来的描述是有关于具有自行对准接触窗的存储装置的制造方法。
请参阅图1所示，其为一基底100，具有一埋入式扩散汲极区102与一埋入式扩散源极区104的剖面示意图。接着，在基底100的表面形成一浮置栅极介电层106，并在浮置栅极介电层106形成一浮置多晶硅栅极层108，以及在浮置多晶硅栅极层108上形成一氮化硅层110。因此，在基底100的表面依序形成有浮置栅极介电层106，浮置多晶硅栅极层108，以及氮化硅层110。基底100最好是单晶硅材质。基底100也能选择其它材质，例如以氮化镓(GaN)、砷化镓(GaAs)，或其它一般已知的半导体材质。基底100能少量加入p型硅的掺质(例如是砷、磷与锑)或n型硅的掺质(例如是硼与二氟化硼)。基底具有浅沟渠隔离区401，将基底100分为数个主动区域。浅沟渠隔离区401可使用现有习知浅沟渠隔离制程形成。
该氮化硅层110的顶部形成一光阻层112，将其图案化以定义蚀刻区域。在这一实施例，光阻层112被图案化，以蚀刻部分氮化硅层110、浮置多晶硅栅极层108与浮置栅极介电层106，其位置例如位于在埋入式扩散汲极区102与埋入式扩散源极区104的上面。最好是使用光阻层112作为蚀刻罩幕，使用对硅比对介电材质具有较高选择性的等离子体蚀刻部分氮化硅层110、浮置多晶硅栅极层108与浮置栅极介电层106。特别地，在氮化硅层110与浮置多晶硅栅极层108的蚀刻速率比浮置栅极介电层106的蚀刻速率更快的情况下，在氮化硅层110与浮置多晶硅栅极层108上进行蚀刻，并在基底100的表面被暴露时停止。这类似把基底100当作蚀刻中止层(etching stopper)，蚀刻氮化硅层110、浮置多晶硅栅极层108以及浮置栅极介电层106。在这一实施例中，湿式蚀刻制程是使用磷酸，以能完成移除氮化硅层110、浮置多晶硅栅极层108以及浮置栅极介电层106。
请参阅图2所示，是描述图1结构组成的剖面示意图。这里的氮化硅层110、浮置多晶硅栅极层108以及浮置栅极介电层106已被移除，以及氧化层200已经形成在基底100之上。尤其，氧化层200形成在埋入式扩散汲极区102与埋入式扩散源极区104的单元氧化层。氧化层200最好是高密度等离子体沉积氧化法(high-density plasma deposited oxide)。浮置多晶硅栅极层108的剩下部分有时被称为浮置多晶硅栅极108。在氧化层200形成之前，使用干式脱除法(dry stripping method)移除光阻层112，其使用的等离子体气体例如是O3与O3/N2O，或使用湿式脱除法(wetstripping method)，其使用的酸例如是H2SO4/H2O2或有机溶剂。干湿式脱除法是众所周知的蚀刻技术。
使用氧化层200作为一蚀刻罩幕，蚀刻氮化硅层110，使用的酸例如是磷酸(H3PO4)，其对硅比对介电层有更高的选择比(请结合参阅图3所示)。特别地，在氮化硅层110的蚀刻比率比氧化层200的蚀刻比率高的情况下，执行蚀刻氮化硅层110，以及当浮置多晶硅栅极108的上表面被暴露时停止。这类似使用浮置多晶硅栅极108作为一蚀刻中止层去蚀刻氮化硅层110。
请参阅图4a所示，是描述图3构造的俯视图。其中，根据本发明的一较佳实施例，使用底抗反射涂布层(bottom anti-reflective coating，BARC)与光阻层，在浮置多晶硅栅极108上，使用现有习知的微影技术去形成一光阻罩幕220，然后，蚀刻在浮置多晶硅栅极108的多晶硅间隙400(请参阅图4c所示)。底抗反射涂布层包括一有机抗反射涂布层，其沉积的厚度必须可以用来对曝光光阻罩幕的辐射的光反射达到最小。在蚀刻多晶硅间隙400之后，可以用现有习知的方法移除图案化光阻层与底抗反射涂布层。
请参阅图4b与图4c所示，其分别是顺着图4a的4b-4b′线与4c-4c′线，显示蚀刻完成后以及移除光阻罩幕220所产生的构造。蚀刻制程蚀刻掉浮置多晶硅栅极108暴露出的多晶硅，以形成多晶硅间隙400，同时，只有埋入式汲极与埋入式源极表面上氧化层200的轻微氧化物损失。移除过程期间，部分定义的浮置多晶硅栅极108由光阻罩幕220所覆盖着。
请参阅图5a与5b所示，分别绘示图4b与4c的结构在氮化硅层500已沉积在多晶硅间隙400上以填满多晶硅间隙400与沉积在浮置多晶硅栅极108与氧化层200上后的剖面示意图。根据本发明的一较佳实施例，氮化硅层500填入多晶硅间隙400形成一硬罩幕与一自行对准接触窗(SAC)。自行对准接触窗能增加光接触窗微影技术的裕度(photo window ofcontact lithography)，更能容忍对不准现象。自行对准接触窗也能提供存储单元缩小，因为存储单元缩小将不受限于接触窗对不准现象。在这一实施例，氮化硅层500沉积在浮置多晶硅栅极层108的表面上，其厚度大约在200埃与1000埃之间，以及在氧化层200的表面厚度大约在200埃与1000埃之间。
请参阅图6a与6b所示，分别绘示图5a与5b的剖面示意图，其显示氮化硅层500被回蚀刻以形成氮化硅间隙壁(spacer)的结构。回蚀刻制程包括，例如是湿式蚀刻或干式蚀刻，以及最好是包括干式蚀刻。根据本发明的一较佳实施例，氮化硅层500被回蚀刻以暴露浮置多晶硅栅极108的顶面，例如在图6a的剖面示意图，以及也被回蚀刻以暴露浮置栅极介电层106的顶面，例如在图6b的剖面示意图。
关于回蚀刻制程，根据本发明的一较佳实施例，在回蚀刻制程之后，氮化硅层500的第一部分505与第二部分515保留在氧化层200的侧壁。尤其，氮化硅层500的第一部分505保留在浮置多晶硅栅极108的部分上面，以及氮化硅层500的第二部分515保留在浮置栅极介电层106。根据本发明的一较佳实施例，在回蚀刻制程期间，氮化硅层500的第一部分505在回蚀刻制程被雕塑成氮化硅间隙壁构造。
如熟习该项技术者所知，氮化硅层500能采用对硅比对介电材质更高的选择比的方式被干式蚀刻。而氮化硅层500能被蚀刻一段时间足以暴露部分浮置多晶硅栅极108，并在浮置多晶硅栅极108的实质部分被移除之前停止蚀刻。
氮化硅间隙壁能扩大随后浮置多晶闸700(参阅图7所示)的微影技术的光对不准裕度，这是因为接触窗蚀刻能在氮化物上停止，而且即使当接触窗发生多晶硅闸对不准时，接触窗也不会接近多晶硅闸。请参阅图7所示，其是绘示说明图6a组成的剖面示意图，其中一随后或第二浮置多晶硅栅极层700被沉积在第一浮置多晶硅栅极层108、氧化层106与蚀刻氮化硅层505之上。
请参阅图8所示，其是绘示说明图7组成的剖面示意图，其中一层间介电层800(例如是一氧化物/氮化物/氧化物薄膜)被沉积在浮置多晶硅栅极700上，以隔离浮置多晶硅栅极700与一随后提供的控制多晶硅栅极900(请参阅图9所示)。
请参阅图9所示，其是绘示说明图8组成的剖面示意图，其中一控制多晶硅栅极层被沉积在层间介电层800之上，并在之后被蚀刻，以形成一控制多晶硅栅极900。在这一实施例中，之后提供并回蚀刻一氮化硅薄膜(未绘示)，以暴露一控制多晶硅栅极900。
请参阅图10所示，其是绘示说明图9组成的剖面示意图，其中一层间介电层(ILD)1000被沉积在控制多晶硅栅极900之上，而产生一自行对准接触窗结构。层间介电层1000可由二氧化硅材质或一掺质玻璃材质所制成，厚度大约在7000埃与12000埃之间。层间介电层1000是藉由化学气相沉积法(CVD)沉积在控制多晶硅栅极900之上，且其温度范围为650℃与900℃之间。之后，层间介电层最好是以化学机械研磨法(CMP)或由热回流(thermal reflow)被平坦化。而层间介电层1000将栅极与其上覆盖的导电层相隔离。当层间介电层1000被完成时，以接触窗微影时的硬罩幕定义二氧化硅层500。
回顾前面所描述，本发明是一种半导体元件的形成方法，尤其是具有一自行对准接触窗存储装置的形成。需要指出的是，以上所述仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的结构及技术内容作出些许的更动或修饰为等同变化的等效实施例，但是凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
Claims (14)
1、一种形成具有自行对准接触窗的存储装置的方法，其特征在于其包括以下步骤：
提供一基底，该基底具有一浮置栅极介电层形成其上；
在该浮置栅极介电层上形成一浮置多晶硅栅极层；
在该浮置多晶硅栅极层上形成一第一氮化硅层；
在该氮化硅层上形成一光阻层；
以该光阻层作为蚀刻罩幕，蚀刻位于多个暴露区中的该氮化硅层与该浮置多晶硅栅极层；
在该些暴露区上形成一氧化层；
移除该光阻层与该氮化硅层以暴露该浮置多晶硅栅极层；
在该浮置多晶硅栅极层中，形成多个多晶硅间隙；
在该浮置多晶硅栅极层的该些多晶硅间隙之上，沉积一第二氮化硅层，以形成一自行对准接触窗；以及
蚀刻该第二氮化硅层，以暴露部分的该浮置多晶硅栅极层。
2、根据权利要求1所述的形成具有自行对准接触窗的存储装置的方法，其特征在于其中所述的第二氮化硅层的沉积包括在该浮置多晶硅栅极层与该氧化层之上，沉积一第二氮化硅层。
3、根据权利要求1所述的形成具有自行对准接触窗的存储装置的方法，其特征在于其更包括蚀刻该第二氮化硅层，以暴露部分的该浮置栅极介电层。
4、根据权利要求1所述的形成具有自行对准接触窗的存储装置的方法，其特征在于其更包括蚀刻该第二氮化硅层，以产生多个氮化硅间隙壁。
5、根据权利要求4所述的形成具有自行对准接触窗的存储装置的方法，其特征在于其中所述的该些氮化硅间隙壁被形成在该浮置多晶硅栅极层上。
6、根据权利要求1所述的形成具有自行对准接触窗的存储装置的方法，其特征在于其中：
该浮置多晶硅栅极层是一第一浮置多晶硅栅极层；
该方法更包括在该第一浮置多晶硅栅极层、该氧化层与经蚀刻后的该第二氮化硅层上，沉积一第二浮置多晶硅栅极层。
7、根据权利要求6所述的形成具有自行对准接触窗的存储装置的方法，其特征在于其更包括在该第二浮置多晶硅栅极层上沉积一层间介电层。
8、根据权利要求7所述的形成具有自行对准接触窗的存储装置的方法，其特征在于其中所述的层间介电层包括一氧化物/氮化物/氧化物堆迭薄膜。
9、根据权利要求1所述的形成具有自行对准接触窗的存储装置的方法，其特征在于其中所述的第二氮化硅层的蚀刻包括一干式蚀刻制程。
10、一种形成具有自行对准接触窗的存储装置的方法，其特征在于其包括以下步骤：
提供一基底，该基底具有一浮置多晶硅栅极图案与在该浮置多晶硅栅极图案的源极侧与汲极侧上的一氧化物图案；
在该浮置多晶硅栅极图案中形成多个多晶硅间隙；以及
在该浮置多晶硅栅极图案的该些多晶硅间隙上沉积一氮化硅层，以形成一自行对准接触窗，该氮化硅层是被沉积在该浮置多晶硅栅极图案与该氧化物图案之上，且该方法更包括蚀刻该氮化硅层，以暴露部分的该浮置多晶硅栅极图案。
11、根据权利要求10所述的形成具有自行对准接触窗的存储装置的方法，其特征在于其中所述的氮化硅层被蚀刻成为多个氮化硅间隙壁。
12、根据权利要求11所述的形成具有自行对准接触窗的存储装置的方法，其特征在于其中所述的氮化硅层的蚀刻导致该些氮化硅间隙壁形成在该浮置多晶硅栅极图案上。
13、根据权利要求11所述的形成具有自行对准接触窗的存储装置的方法，其特征在于其中：
该浮置多晶硅栅极图案是一第一浮置多晶硅栅极图案；
该方法更包括在该第一浮置多晶硅栅极图案、该氧化物图案与该些氮化硅间隙壁上，沉积一第二浮置多晶硅栅极图案；以及
在该第二浮置多晶硅栅极图案上沉积一层间介电层。
14、根据权利要求11所述的形成具有自行对准接触窗的存储装置的方法，其特征在于其中所述的氮化硅层的蚀刻包括一湿式蚀刻制程。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/714,128 US6960506B2 (en) | 2003-11-13 | 2003-11-13 | Method of fabricating a memory device having a self-aligned contact |
| US10/714,128 | 2003-11-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1630065A CN1630065A (zh) | 2005-06-22 |
| CN1315182C true CN1315182C (zh) | 2007-05-09 |
Family
ID=34573899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100903940A Expired - Fee Related CN1315182C (zh) | 2003-11-13 | 2004-11-12 | 形成具有自行对准接触窗的存储装置的方法和所形成装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6960506B2 (zh) |
| CN (1) | CN1315182C (zh) |
| TW (1) | TWI291741B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8183106B2 (en) * | 2006-07-26 | 2012-05-22 | Macronix International Co., Ltd. | Apparatus and associated method for making a floating gate memory device with buried diffusion dielectric structures and increased gate coupling ratio |
| US20080237680A1 (en) * | 2007-03-27 | 2008-10-02 | Kiran Pangal | Enabling flash cell scaling by shaping of the floating gate using spacers |
| KR20110090442A (ko) * | 2010-02-04 | 2011-08-10 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조 방법 |
| US8207041B2 (en) | 2010-03-09 | 2012-06-26 | Micron Technology, Inc. | Semiconductor processing methods |
| CN105655343A (zh) * | 2016-03-03 | 2016-06-08 | 上海格易电子有限公司 | 一种闪存存储器及其制作方法 |
| TWI685085B (zh) | 2019-02-26 | 2020-02-11 | 華邦電子股份有限公司 | 記憶元件及其製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5814862A (en) * | 1995-08-03 | 1998-09-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metallic source line and drain plug with self-aligned contacts for flash memory device |
| CN1391285A (zh) * | 2001-06-11 | 2003-01-15 | 力旺电子股份有限公司 | 沟槽式分离栅只读性闪存存储单元结构形成方法以及操作方法 |
| JP2003023117A (ja) * | 2001-07-10 | 2003-01-24 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6727545B2 (en) * | 2000-09-20 | 2004-04-27 | Silicon Storage Technology, Inc. | Semiconductor memory array of floating gate memory cells with low resistance source regions and high source coupling |
| TW578273B (en) * | 2003-01-23 | 2004-03-01 | Macronix Int Co Ltd | Memory device that comprises self-aligned contact and fabrication method thereof |
| US20040197992A1 (en) * | 2003-04-03 | 2004-10-07 | Hsiao-Ying Yang | Floating gates having improved coupling ratios and fabrication method thereof |
-
2003
- 2003-11-13 US US10/714,128 patent/US6960506B2/en not_active Expired - Lifetime
-
2004
- 2004-10-26 TW TW093132319A patent/TWI291741B/zh active
- 2004-11-12 CN CNB2004100903940A patent/CN1315182C/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5814862A (en) * | 1995-08-03 | 1998-09-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metallic source line and drain plug with self-aligned contacts for flash memory device |
| CN1391285A (zh) * | 2001-06-11 | 2003-01-15 | 力旺电子股份有限公司 | 沟槽式分离栅只读性闪存存储单元结构形成方法以及操作方法 |
| JP2003023117A (ja) * | 2001-07-10 | 2003-01-24 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6960506B2 (en) | 2005-11-01 |
| TWI291741B (en) | 2007-12-21 |
| CN1630065A (zh) | 2005-06-22 |
| US20050106819A1 (en) | 2005-05-19 |
| TW200516713A (en) | 2005-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11631691B2 (en) | Three-dimensional flat memory device including a dual dipole blocking dielectric layer and methods of making the same | |
| CN1157763C (zh) | 在半导体器件中形成自对准接触的方法 | |
| US11069410B1 (en) | Three-dimensional NOR-NAND combination memory device and method of making the same | |
| TWI661540B (zh) | 記憶元件的製造方法 | |
| CN1577823A (zh) | 半导体器件及其制造方法 | |
| KR20230018424A (ko) | 메모리 셀들의 스트링을 포함하는 메모리 어레이 및 메모리 셀들의 스트링을 포함하는 메모리 어레이를 형성하는데 사용되는 방법 | |
| CN1315182C (zh) | 形成具有自行对准接触窗的存储装置的方法和所形成装置 | |
| CN1647280A (zh) | 位线结构及其制造方法 | |
| US6893917B2 (en) | Structure and fabricating method to make a cell with multi-self-alignment in split gate flash | |
| US11222825B2 (en) | Integrated circuitry, memory arrays comprising strings of memory cells, methods used in forming integrated circuitry, and methods used in forming a memory array comprising strings of memory cells | |
| CN1285121C (zh) | 用于制造闪存器件的方法 | |
| CN100499080C (zh) | 闪存器件分离栅极的制造方法 | |
| CN1638099A (zh) | 闪存器件及其制造方法 | |
| CN110416218B (zh) | 存储元件的制造方法 | |
| CN113540103A (zh) | 半导体装置及其制造方法 | |
| CN1193420C (zh) | 具有理想栅极轮廓的半导体器件及其制造方法 | |
| CN1542919A (zh) | 具有局部蚀刻栅极的半导体结构及其制作方法 | |
| CN1674292A (zh) | 非挥发性存储单元及其制造方法 | |
| CN1917177A (zh) | 分离栅极快闪存储器及其制造方法 | |
| CN1287458C (zh) | 分离栅极闪存单元及其制造方法 | |
| CN1763958A (zh) | 自我对准非挥发性存储器及其制造方法 | |
| CN1267987C (zh) | 隔离具有部分垂直沟道存储单元的有源区的方法 | |
| CN100339977C (zh) | 分离式栅极快闪存储器及其制造方法 | |
| CN1917166A (zh) | 半导体元件及具有金属硅化物的导线的制造方法 | |
| CN1532893A (zh) | 闪存浮动栅极的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070509 Termination date: 20191112 |