TWI291741B - Method fabricating a memory device having a self-aligned contact - Google Patents

Description

1291741 09929twf.doc/006 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種記憶元件的製造方法，且特別是 有關於一種具有自行對準接觸窗（self_aligne(j c〇ntacts)之 記憶元件的製造方法。 【先前技術】 快閃記憶體疋非揮發性儲存積體電路成長中的一類。 快閃記憶體具有可電除、可程式化及可讀取⑼上記憶胞 的能力。快閃記憶體的記憶胞由所謂的浮置閘(flGating gate) 電晶體組成’其㈣是藉由充電或放電浮置閘⑽存在記 1胞裡:浮置閘是-個導電材料，典型為多晶石夕。浮置問 經由-氧化薄層或其他絕緣物質與電晶體的通道隔離，以 及經由第二層麟材料與控侧或電晶體的字元線隔離。 洋置閘充電的行為—般稱為㈣記憶體的程式 由所謂的熱電子注射來實現，例如在閘 間產生-較大正電壓’例如是12伏 源極之間的一正電壓，例如是7伏特。心於及極與 二置閘放電的行為被稱為㈣記㈣抹除功能 :致斤壓 12伏特。 乂正電壓例如是 體設計需求增加。 現在’無接觸式陣列非揮發性記憶 1291741 09929twf.doc/006 無接觸式陣列包括一健存記憶胞的陣列，記憶胞的陣列經 由埋入式擴散與另一記憶胞的陣列連結，埋入式擴散只有 11地與-金屬位元線連接。早期的快閃記憶體設計的 每個記憶胞需要一半金屬接觸窗(half metal contact)。因為 金屬，觸窗在積體電路上用了大部分區域，所以這些金屬 接觸窗成為製作高密度記憶技術的主要障礙。此外，隨著 元件變得越來越小，面積縮小(area reducti〇n)被陣列中用 以存取儲存胞的相鄰汲極與源極位元線的接觸窗間距 (pitches)之上的金屬限制住。 因此，需要排除先前技術中記憶胞縮小的瓶頸、排除 接觸窗光阻以及/或是解決隨機缺陷導致單一位元失效的 問題。更需要發明-種具有自行對準接觸g的記憶 製造方法。 【發明内容】 本發明的目的就是在提供一種形成具有自行對準接觸 窗之記憶兀件的方法，自行對準接觸窗能增加光接觸窗微 影技術的裕度，更能容忍對不準現象，以解決習知接窗 光阻問題。 本發明的再一目的是提供一種形成具有自行對準接觸 窗之記憶元件的方法，因記憶胞縮小將不受限於接觸窗對 不準現象，所以解決了習知記憶胞縮小的瓶頸。 、 本發明的又一目的是提供一種形成具有自行對準接觸 窗之記憶元件的方法，此方法可解決習知隨機單一位元缺 1291741 09929twf.doc/006 本發明的目的就是在提供一種形成具有自行對準接觸 窗之記憶讀的方法。這記憶元件概佳的雜搞合比率 (gate coupling rati0)，光接觸窗的裕度（ph〇t〇 吋 contact)與記憶胞平坦度。在一實施例，具有自行對準接 觸窗的記憶7L件形成的方法，包括提供—基底，在基底上 依序形成-浮置閘介電、-浮置多晶碎閘層、—氮化 與-光阻層。並以光_作為_罩幕，_氮化石夕層^ 洋置多晶梦閘層。在暴露區表面上形成—氧化層，並移ς 光阻層與氮化矽層以暴露浮置多晶矽閘層，之後在浮置多 晶石夕閘層中形成多晶秒間隙，以及在浮置多晶韻層的多 晶矽間隙上，沉積一氮化矽層，以形成一自行對準接觸窗。 本發明可配合冗憶胞的小型化發展、增加光接觸窗微影技 術的裕度與解決習知隨機缺陷所導致的單一位元失=問 ，。這方法更包括蝕刻氮化矽層以產生氮化矽間隙壁^接 著，沉積一第二浮置多晶矽閘，在第二浮置多晶矽閘表面 上’形成層間；I 電、/專膜(interlayer dielectric film)(例如 是一氧化物/氮化物/氧化物薄膜），之後，在層間介電薄膜 上形成一控制多晶石夕閘極（control p〇ly gate )。 在另一實例，形成具有自行對準接觸窗之記憶元件的 方法包括提供一基底，此基底具有一浮置多晶矽閘圖案與 在浮置多晶砍閘圖案之源極侧與》及極側上的氧化圖案 >，之 後，在浮置多晶秒閘層形成多晶秒間隙(Space)，以及沉矜 一氮化矽層於浮置多晶矽閘圖案的多晶矽間隙之表面上7 以形成一自行對準接觸窗。氮化矽層被沉積於浮置多晶石夕 1291741 〇9929twf.d〇c/〇〇6 閘圖案與氧化0案之表面上，以及此方法更包括侧氮化 石夕層以暴露-部份的浮好晶⑪閘層。其巾氮切層能被 蝕刻成為氮化矽間隙壁。此外，氮化矽層的蝕刻能阻止由 汲極/源極氧化缺陷所產生的隨機單一位元缺陷的形成， 以及氮化矽間隙壁能消除浮置多晶矽閘層圖案的介面與氧 化圖案之間的隨機單一位元缺陷。這方法更包括在浮置多 晶石夕閘圖案與氧化_之上沉積—層額外的浮置多晶石夕閘 層，以及氮化矽間隙壁，以增加閘極耦合比率。然後，沉 積一層間介電層（例如是一氧化物/氮化物/氧化物堆疊薄 膜），之^後，沉積一控制多晶閘以形成一快閃元件。另一 目的，氮化矽層的蝕刻更包括一乾式蝕刻製程。另一實施 例中，提供使用上述方法形成的一種裝置。 本發明能夠解決先前技術中的接觸窗問題。當使用本 發明時，自行對準接觸窗能增加光接觸窗微影技術的裕 度更此谷心對不準現象。而且本發明自行對準接觸窗也 能配合記憶胞的小型化發|，因為記憶胞的小型化將不再 受限於接觸窗崎不準現象。另外，本發财所沉積之浮 置夕aa石夕閘層與氮化石夕間隙壁，能增加閘極搞合比率，其 氮化石夕間義轉決習知隨機缺⑽導朗單-位元失^ 問題。 +為讓本發之上述和其他目的、特徵和優點能更明顯 易懂’下文特舉-較佳實施例，並配合所關式，作詳細 說明如下。 ' 【實施方式】 1291741 09929twf.doc/〇〇6 接下來以參考資料詳述本發明的實施例，實施例將以 附圖^釋。在儘可能的情況之下，圖解中相同或相似的參 子^用於描述相㈤或相似部份。應注意的是，描緣圖 疋簡式形式，並非精確的尺对大小。在此參考方向名稱， 士頂兄底、左、右、上、下、在上面、在下面、向下及背 面牙月J面疋為了簡單明瞭的目白勺。這些方向專有名稱不 能用於限制發明之範圍。 雖然本發明已以較佳實施例揭露於此，然其並非用以 限定本發明，任何熟習此技藝者，在不脫離本發明之精神 摩巳圍*視後附之申請專利範圍所界定者為準。 4在此描述的製造流程，並不涵蓋整個自行對準接觸窗 。己隐70件所有製造流程。本發明可以與不同的微影技術一 起使用，、有叙熟練的製程步驟包含於此，以提供對本 i f的了解。本發明—般在半導體元件與製造的領域上具 且；:性為了說明的目的’接下來的描述是有關於 具有自仃對準接㈣的記憶元件之製造方法。 請特別地參考圖1所示，其縿示為-基底ΗΚ)，具有 埋=式擴放汲極區1()2與一埋入式擴散源極區I。 面示思圖。接著，於基底1〇〇 # 、々里叫人& 1〇6,並在浮置閉介電声形成一斤置閉介電層 位電層106形成一浮置多晶矽閘層108， 以^洋置多晶料層⑽上形成—氮化抑ug。因此， 於土底100之表面依序形成有浮置間介電層106，浮置 晶石夕閘層議’以及氮化石夕層n〇。基底ι〇〇最好是單晶 1291741 09929twf.doc/006 石夕材質。基底100也能選擇其它材質，例如以氮化嫁 (GaN)、砷化鎵(GaAs)，或其它一般已知的半導體材質。 基底100能少、量加人p型石夕的摻質(例如是石申、碟盘錄）或 η型石夕的摻質(例如是贿二氟_)。基底具有淺溝渠隔 離區4(η ’將基底1()〇分為數個主動區域。淺溝渠隔離區 401可使用習知淺溝渠隔離製程形成。 於氮化矽層110之頂部形成一光阻層112，將其圖案 化以定義姓刻區域。在這-實例，光阻層112被圖案化了 ^刻部份氮切層U0、浮置多晶梦閘層權與浮置問 介電層106 ’其位置例如位於在埋入式擴散沒極區逝與 f入式擴政源極區1〇4之上面。最好使用光阻層112作為 餘刻罩幕’使财恃崎介電材質具有較高選擇性的電製 姓刻部份氮切層11()、浮置多晶石夕閘層刚與浮置間介 =應/特別地’在氮切層11G與浮置多晶·層⑽ 、亥1速率比洋置閘介電層1G6的钕 :’^切層㈣與浮置多晶料層⑽上進行^；1 二；土底100的表面被暴露時停止。這類似把基底1〇〇告 夕韻刻中止層（etching stopper)，姓刻氮化石夕層110、浮置 =曰曰石夕閘層108以及浮置閘介電層剛。在這一實例，濕 :敍刻製程使㈣酸’以能完成移除氮化⑪層110、浮置 多曰=夕閘層刚以及浮置閘介電層應。 予1 化石//ιΐο圖述圖1組成的剖面示意圖。這裡的氮 ，予置夕晶矽閘層108以及浮置閘介電層106 被移除’以及氧化層200已經形成於基底100之上。尤 1291741 09929twf.doc/006 其，氧化層200形成於埋入式擴散汲極區1〇2與埋入式擴 散源極區104的胞氧化層。氧化層2〇〇最好是高密度電漿 "匕積氧化法（high-density plasma deposited oxide)。浮置 多晶矽閘層108的剩下部份有時被稱為浮置多晶矽閘 1 〇8。在氧化層200形成之前，使用乾式脫除法stri卯ing method)移除光阻層112，其使用的電漿氣體例如是ο;與 〇3叫〇，或使用濕式脫除法(wet stripping method)，其使

用的酸例如是h2S〇4/H2〇2或有機溶劑。乾濕式脫麟是 眾所週知的钱刻技術。 使用氧化層200作為-敍刻罩幕，餘刻氮化石夕層11〇， 使用的酸例如是咖_3P〇4)，其對石夕比對介電層有更高 的選擇比(參照圖3)。制地，在氮化⑦層UG的侧比 率比氧化層200 _刻比率高的情況下，執行朗氮化石夕 H10,以及當洋置多晶㈣1G8的上表面被暴露時停止。 這類似使用浮置多晶;^閘1Q8作為—似彳巾止層去姓刻氣 化石夕層11 0。 吞月參照圖4a，描述圖

鉻昍夕一松从症 _。具T，根揭 毛月之-較佳實施例，使用底抗反射塗佈層(b〇tt〇m a] reflects coating ’ BARC)與光阻層，在浮置多晶石夕閘 上’使用f知的微影技術去形成-光阻罩幕220，秋德 侧在浮置多晶㈣應的多晶石夕間隙伽(參考圖、4c 底抗反射塗佈層包括—有機抗反射塗佈層，其沉積的厚 必須可以用來對曝光絲罩幕之的光反射達到最小 在侧多晶㈣隙働之後，可以用習知的方法移除圖 11 1291741 〇9929twf.doc/0〇6 化光阻層與底抗反射塗饰層。 一圖4b與圖4c，分別順著圖4a的4b-4b，線與4c_4c，線， 顯示蝕刻完成後以及移除光阻罩幕22〇所產生的構造。蝕 刻製程蝕刻掉浮置多晶矽閘1〇8暴露出的多晶矽，以形成 多晶石夕間隙400，同時，只有埋入式没極與埋入式源極表 f上氧化層2GG的輕微氧化物損失。移除過程期間，部份 疋義的浮置多晶矽閘108由光阻罩幕22〇所覆蓋著。 、圖5a與5b分別繪示圖4b與4c之結構在氮化石夕層· =積於多晶矽間隙400上以填滿多晶矽間隙_與沈積 晶㈣⑽與氧化層細上後的剖面示意圖。根 H 施例’氮切層卿填入多晶顯隙 成—硬罩幕與—自行對準接觸窗（SAQ。自行對準

itm㈣接㈣微影技術的裕度（細G 網*n— ’更能容忍對不準現象。自行對準接 觸ΐ對憶:縮:實因為記憶胞縮小將不受限於接 多晶石夕間層_的沉積在浮置 埃之間，以芬卢片 /、厚度大約在200埃與1000 1000埃之間。&化層喊面厚約在埃與 示氮=。=二5:與 結構。回蝕刻#勺杠 开7成鼠化石夕間隙壁(spacer)的 ，括乾二 化矽層500p/ s _ 奴佳實把例，虱 飯刻以暴路浮置多晶石夕閘108的頂面，例 12 1291741 _ 09929twf.doc/006 如在圖6a的剖面示意圖，以及也被回蝕刻以暴露浮置閘 介電層106的頂面，例如在圖6b的剖面示意圖。 關於回蚀刻製程，根據本發明之一較佳實施例，在回 姓刻製知之後’氣化秒層500的第一部份505盘第二部份 515保留在氧化層200的側壁。尤其，氮化矽層5^^第 一部份505保留在浮置多晶石夕閘log的部份上面，以及氮 化矽層500的第二部份515保留在浮置閘介電層1〇6。根 據本發明之一較佳實施例，在回蝕刻製程期間，氮化矽層 500的第一部份505在回蝕刻製程被雕塑成氮化矽間隙壁 構造。 如熟習該項技術者所知，氮化矽層5〇〇能採用對矽比 對介電材質更高的選擇比的方式被乾式蝕刻。而氮化矽層 500能被蝕刻一段時間足以暴露部份浮置多晶矽閘1〇8, 並在浮置多晶矽閘108的實質部份被移除之前停止蝕刻。 氮化矽間隙壁能擴大隨後浮置多晶閘7〇〇 (參考圖7) 之微影技術的光對不準裕度，這是因為接觸窗蝕刻能在氮 化物上停止，而且即使當接觸窗發生多晶矽閘對不準時， 接觸窗也不會接近多晶矽閘。請參考圖7,其繪示說明圖 6a組成的剖面示意圖，其中一隨後或第二浮置多晶矽閘 層7〇〇被沉積於第一浮置多晶矽閘層108、氧化層1〇6: 蝕刻氮化矽層505之上。 一、 請參考圖8，其繪示說明圖7組成的剖面示意圖，其 中一層間介電層800(例如是一氧化物/氮化物/氧化物薄膜 被沉積在浮置多晶矽閘700上，以隔離浮置多晶矽閘7〇〇 13 Ι291741__ 與一隨後提供的控制多晶矽閘極9〇〇(請參照圖9)。 請參考圖9，其繪示說明圖8組成的剖面示意圖，其 中一控制多晶矽閘極層被沉積於層間介電層8〇〇之上，並 於之後被蝕刻，以形成一控制多晶矽閘極9〇〇。在這一實 例中，之後提供並回侧一氮化石夕薄膜(未緣示），以暴露 一控制多晶矽閘極900。 圖10係繪示說明圖9組成的剖面示意圖，其中一層 間介電層(ILD)IOOO被沉積於控制多晶矽閘極9〇〇之上， 而產生一自行對準接觸窗結構。層間介電層1〇〇〇可由二 氧化石夕材質或-摻質玻璃材質所製成，厚度大約在7〇〇〇 埃與12咖埃之間。層間介電層麵係藉由化學氣相沉 積法(CVD)沉積於控制多晶矽閘極9⑻之上，且坌㈤产# 圍為㈣。(:與之間。之後，層間介電層最 學機械研磨法(cwm由熱料(thennal & 化。而層間介電層誦將閘極與其上覆蓋之導電層: ，望當層間介電層1_被完成時，以接觸窗微影= 罩幕定義二氧化矽層500。 回顧前面所描述，本發明是—種半導體元件的 ^尤其是具有—自行對準接觸窗記憶元件的形成。雖缺 ^明已喻佳實施例揭露如上，财並_以限定^ 此技齡’衫麟本㈣讀神和範圍内: 虽可作些狀更動額飾，因此本 附之申請專鄕圍所界定者轉。 ㈣圍田視後 【圖式簡單說明】 14 1291741 09929twf.doc/006 圖1是依照本發明一較佳實施例的剖面圖，其緣示在 一基底具有一埋入式擴散汲極區與埋入式擴散源極區，一 浮置閘介電層形成於基底之上，—浮好㈣閘層形成於 浮置閘介電層之上，以及一氮化矽層形成於浮置多晶矽閘 層之上。 一圖2是依照本發明一較佳實施例，描述圖丨結構的剖 面示意圖，其中一氧化層已形成於基底之上。 立圖3是依照本發明一較佳實施例，描述圖2之結構的 剖面示意圖，其中使用氧化層作為蝕刻罩幕，移除^化 層0 圖4a-4c是依照本發明一較佳實施例，描述圖3妙構 的剖面示意圖，其中在浮置多晶矽閘上形成多晶矽間；。 圖5a與5b是依照本發明一較佳實施例，個別地描述 圖4b與4c之結構的剖面示意圖，其中在氮化矽層與氧化 層上沉積一氮化石夕層。 、 圖6a與6b是依照本發明一較佳實施例 圖5a與5b之結構的剖面示意圖，回⑽氮 化矽間隙壁。 / 乂办成虱 圖7是依照本發明一較佳實施例，描述圖6a之結 nj面示思圖，其中第一浮置多晶石夕閘層沉積在第一浮置 多晶矽閘層、氧化層、以及蝕刻氮化矽層之上。/ 圖8是描述圖7結構的剖面示意圖，其中蝕 … Ϊ!晶矽Ft’與在第二浮置多晶矽閘之上’沉積-層 電層（例如是一氧化物/氮化物/氧化物堆疊薄犋）。 15 1291741 09929twf.doc/006 圖9是描述圖8結構的剖面示意圖，其中沉積與蝕刻 一控制閘多晶矽。 圖10是描述圖9結構的剖面示意圖，其中沉積一層 間介電層。 【主要元件符號說明】 100 :基底 102 :汲極區 104 :源極區 106、800、1000 :介電層 108、700 :浮置多晶矽閘層 110、500 :氮化矽層 112 :光阻層 200 :氧化層 220 :光阻罩幕 400 :多晶石夕開口 401 :淺溝渠隔離結構 505、515 :氮化矽層的部分 900 :控制多晶矽閘極

Claims (1)

1291741 09929twfl.doc/006

96-8-15 之記憶元件的方法，包 十、申請專利範面： 1· 一種形成具有自行對準接觸窗 括： =二:;底具有一浮置開介電層形成其上； 在心置閘介電層上形成—浮置多晶石夕閉層； 在該f置多晶石夕閘層上形成-氮化石夕層； 在該氮化矽層上形成一光阻層； =該光阻層作核刻罩幕，則該氮切層的多數個 暴路區與該浮置多晶矽閘層； 在5亥些暴露區上形成一氧化層； 移除該光料無氮切層以暴露料置多晶石夕間 層， 在該洋置多晶石夕閘層中，形成多數個多晶石夕間隙；以 及 >在該浮置多晶矽閘層的該些多晶矽間隙之上，沉積一 氮化矽層，以形成一自行對準接觸窗。 、 2.如申請專利範圍第丨項所述之方法，其中該氮化石夕層 的沉積包括在該浮置多晶⑨閘層與該氧化層之上，一 氮化矽層。 、 3.如申請專利範圍第！項所述之方法，更包括侧該氮 化石夕層’以暴露部份的該浮置多晶矽閑層。 4·如申明專利範圍第丨項所述之方法，更包括蝕刻該氮 化矽層’以暴露部份的該浮置閘介電層。 5·如申凊專利範圍第3項所述之方法，更包括蝕刻該氮

17 1291741 09929twfl .doc/006 96-8-15 化矽層，以產生多數個氮化矽間隙壁。 6·如申明專利範圍第5項所述之方法，其中該些氮化石夕 間隙壁被形成於該浮置多晶矽閘層上。 7·如申請專利範圍第6項所述之方法，其中： 該洋置多晶矽閘層是一第一浮置多晶矽閘層； ^該方法更包括在該第一浮置多晶矽閘層、該氧化層與 。亥些氮化矽間隙壁上，沉積一第二浮置多晶矽閘層。 一 8·如申請專利範圍第7項所述之方法，更包括在該第 二浮置多晶矽閘層上沉積一層間介電層。 9·如申请專利範圍第8項所述之方法，其中該層間介電 層包括一氧化物/氮化物/氧化物堆疊薄膜。 10·如申請專利範圍第3項所述之方法，其中該氮化矽 層的蝕刻包括一乾式蝕刻製程。 u· —種具有自行對準接觸窗之記憶元件，係使用申請 專利範圍第1項之方法形成的。 12· —種具有自行對準接觸窗之記憶元件，係使用申請 專利範圍第5項之方法形成的。 13· —種具有自行對準接觸窗之記憶元件，係使用申請 專利範圍第9項之方法形成的。 ^ 14.一種形成具有自行對準接觸窗之記憶元件的方法， 包括： 、、。提供一基底，該基底具有一浮置多晶矽閘圖案與在該 序置多晶矽閘圖案之源極侧與汲極側上的一氧化物圖案； 在該浮置多晶矽閘圖案中形成多數個多晶矽間隙；以 18 1291741 09929twfl.doc/006 96-8-15 及 於4浮置多晶石夕閘圖案的該些多晶矽間隙上沉積一氮 化石夕層，以形成-自行對準接觸窗。 申請專利範圍第14項所述之方法，其中： 該氮化石夕層是被沉積於該浮置多晶矽閘圖案與該氧化 圖案之上；以及 该方法更包括餘刻該氮化矽層，以暴露部份的該浮置 多晶矽閘圖案。 16.如申請專利範圍第15項所述之方法，其中該氮化矽 層被钱刻成為多數個氮化石夕間隙壁。 17·如申請專利範圍第16項所述之方法，其中該氮化矽 層的钱刻導致該些氮化矽間隙壁形成在該浮置多晶矽閘圖 案上。 18·如申請專利範圍第16項所述之方法，更包括： ，、於該浮置多晶矽閘圖案、該氧化圖案與該些氮化矽間 隙壁上，沉積一浮置多晶石夕閘層；以及 於該浮置多晶矽閘層上沉積一層間介電層。 19·如申請專利範圍第16項所述之方法，其中該氮化矽 層的餘刻包括一濕式敍刻製程。 2〇· —種具有自行對準接觸窗之記憶元件，係使用申請 專利範圍第14項之方法形成的。 21· —種具有自行對準接觸窗之記憶元件，係使用申請 專利範圍第16項之方法形成的。 22· —種具有自行對準接觸窗之記憶元件，係使用申請 專利範圍第18項之方法形成的。 19