TW201338023A - 製造電晶體閘極之方法及包含電晶體閘極之半導體裝置 - Google Patents

製造電晶體閘極之方法及包含電晶體閘極之半導體裝置 Download PDF

Info

Publication number
TW201338023A
TW201338023A TW102115754A TW102115754A TW201338023A TW 201338023 A TW201338023 A TW 201338023A TW 102115754 A TW102115754 A TW 102115754A TW 102115754 A TW102115754 A TW 102115754A TW 201338023 A TW201338023 A TW 201338023A
Authority
TW
Taiwan
Prior art keywords
cobalt
forming
germanium
gate
over
Prior art date
Application number
TW102115754A
Other languages
English (en)
Other versions
TWI517222B (zh
Inventor
Jeff Yong-Jun Hu
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW201338023A publication Critical patent/TW201338023A/zh
Application granted granted Critical
Publication of TWI517222B publication Critical patent/TWI517222B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H01L29/4975—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2 being a silicide layer, e.g. TiSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Composite Materials (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Non-Volatile Memory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本發明揭示一種製造具有包括矽化鈷之導電元件的電晶體閘極的方法，其包括使用一犧牲材料作為該電晶體閘極的側壁間隔體之間的佔位體直到已經完成高溫製程(例如製造隆起源極區與汲極區)以後為止。此外，本文還揭示具有在其導電元件之中包括矽化鈷之電晶體閘極的半導體裝置(舉例來說，DRAM裝置與NAND快閃記憶體裝置)，如同在其電晶體閘極之中具有隆起源極區與汲極區以及矽化鈷的電晶體。本文還揭示中間半導體裝置結構，其包括在側壁間隔體的上部部分之間具有犧牲材料或間隙之電晶體閘極。

Description

製造電晶體閘極之方法及包含電晶體閘極之半導體裝置
本發明的各具體實施例大體上係關於製造電晶體閘極的方法，且更明確地說，係關於製造含有包括矽化鈷之導電元件的閘極，以及相關聯的結構。明確地說，本發明的具體實施例係關於在製造矽化鈷特徵之前先完成高溫製程(例如製造電晶體的隆起源極區與汲極區)的方法及相關聯的結構。
電晶體閘極係用在各種不同類型的半導體裝置之中。已經有數種不同類型的導電材料被用來形成電晶體閘極的元件或線路。矽化鎢便係此一導電材料的一範例，並且被普遍用在運用現代技術的半導體裝置之中。
隨著半導體裝置結構的特徵維度縮小，本文中所使用的材料的限制會變得更為突顯。舉例來說，在約55 nm及更小的線寬處，矽化鎢(WSix)的體電阻會提高至約175 μΩ至約250 μΩ。此體電阻量值並不樂見，因為其會降低導電線發射電信號的速率並且可能會導致一半導體裝置的導電線及其他元件被加熱至可能會負面影響該半導體裝置之效能、結構完整性以及可靠度的溫度處。
二矽化鈷(CoSi2)的體電阻遠小於矽化鎢(舉例來說，約為矽化鎢之體電阻的十分之一甚至更小)，但是當曝露在高溫處時(如在眾多半導 體裝置製程期間所遭遇到的溫度)卻無法保持其品質。舉例來說，為在特定類型電晶體(例如動態隨機存取記憶體(DRAM)裝置以及NAND快閃記憶體裝置)的電晶體閘極旁邊形成"隆起的"(也就是，和閘極氧化物具有相同高度或更高高度)源極區與汲極區所需要的磊晶製程便會需要用到900℃甚至更高的溫度。因為二矽化鈷之相對較低熱穩定性的關係，其便無法配合習知技術在完成所有高溫製程之前先製造導電元件之具有隆起源極區與汲極區或其他結構的電晶體之中。
據此，便需要一種製程來幫助使用較低體阻的導電材料來製造具有較小特徵維度的半導體裝置的導電特徵，以及具有由低體阻材料所形成之導電特徵的半導體裝置結構。
於一具體實施例中，本發明包括用於製造半導體裝置之電晶體閘極或"字線"的方法。此一方法包括使用一犧牲材料作為佔位體(place-holder)，直到已經完成高溫製程為止。以一特定但非限制性的範例來說，該犧牲材料可充當一電晶體閘極的側壁間隔體之間的佔位體，直到使用高溫磊晶沈積製程來形成該電晶體閘極兩側旁邊的隆起源極區與汲極區以後為止。一旦已經實施高溫製程之後，便可以移除該犧牲材料並且利用矽化鈷來取代。
根據另一具體實施例，本發明包括含有矽化鈷導電特徵的結構。此一結構的其中一非限制性範例為一半導體裝置(例如DRAM裝置、NAND快閃記憶體裝置)的電晶體以及包括隆起源極區與汲極區的任何其他電晶體，以及包括此等結構的半導體裝置。
包括具有犧牲材料之電晶體閘極結構或是在其側壁間隔體的上部之間包括一間隙的中間半導體裝置結構的具體實施例同樣係落在本發明的範疇內。
熟習本技術的人士經由後面說明、附圖以及隨附申請專利範圍的 討論便可明白本發明的其他特徵以及優點。
10‧‧‧半導體裝置結構
12‧‧‧半導體基板
14‧‧‧作用表面
16‧‧‧隔離結構
18‧‧‧閘極氧化物(層)
18e‧‧‧閘極氧化物層曝露區
18o‧‧‧閘極氧化物
20‧‧‧多晶矽層
20r‧‧‧多晶矽層
30‧‧‧矽化鉭層
30r‧‧‧矽化鉭層
35‧‧‧堆疊
40‧‧‧矽層
40r‧‧‧矽層剩餘部分
42‧‧‧曝露表面
50‧‧‧薄氧化物層
50r‧‧‧薄氧化物層剩餘部分
60‧‧‧犧牲層
60r‧‧‧犧牲層剩餘部分
64‧‧‧頂表面
65‧‧‧閘極堆疊
67‧‧‧橫邊
68‧‧‧閘極堆疊最上方表面
69‧‧‧電晶體閘極
70‧‧‧遮罩
71‧‧‧源極區
72‧‧‧孔徑
73‧‧‧汲極區
80‧‧‧介電材料層
85‧‧‧側壁間隔體
90‧‧‧鈷層
90u‧‧‧鈷層的未反應區
92‧‧‧單矽化鈷
95‧‧‧鈦層或氮化鈦層
100‧‧‧介電層
102‧‧‧區域
105‧‧‧接觸孔
110‧‧‧介電材料層
112‧‧‧電晶體閘極罩蓋
200‧‧‧電子裝置
202‧‧‧半導體裝置
在圖式中描述本發明不同態樣的各項特徵：圖1至24描述用於製造一半導體裝置結構的電晶體的製程的具體實施例，其中該電晶體的閘極包括一至少部分由矽化鈷所構成的導電元件，其中圖1說明製造中的半導體裝置結構之區段，圖2至5顯示製造中的半導體裝置結構的放大、較小區段，而圖6至24描述製造中的半導體裝置結構的更進一步放大、較小區段；圖25說明一包括一電晶體的半導體裝置結構的具體實施例，該電晶體的閘極包括一至少部分由矽化鈷所構成的導電元件；以及圖26係一包括一具有一或多個電晶體的半導體裝置的電子裝置的具體實施例的概略代表圖，該等電晶體的電晶體閘極包括具有矽化鈷的導電元件。
圖1至24顯示用於製造一具有包括矽化鈷之導電元件的電晶體閘極的方法的其中一具體實施例。
圖1中描述一包括一半導體基板12的半導體裝置結構10，其具有一作用表面14以及被形成或製造(藉由本技術中已知的任何合宜方式)在作用表面14之上或之中的隔離結構16(舉例來說，淺溝槽隔離(STI)結構等)。
如圖2中所示，藉由已知製程在作用表面14上方形成一閘極氧化物18。如圖3中所示，接著藉由任何已知製程(舉例來說，化學汽相沈積(CVD)等)在閘極氧化物18與作用表面14上方沈積一多晶矽層20。
而後，如圖4中所示，在多晶矽層20之上或上方形成一矽化鉭(TaSi2)層30。可以藉由本技術中任何合宜的製程來形成矽化鉭層30，其包含(但並不限於)物理汽相沈積(PVD)製程(舉例來說，濺鍍)。不限 制本發明的範疇，矽化鉭層30可以形成具有約200Å至約300Å的厚度。
接著便會在矽化鉭層30之上或上方形成一矽層40，如圖5中所示。可以利用任何適宜的已知製程(舉例來說，PVD)來形成矽層40，其可能包括非晶矽或"α-Si"。藉由非限制性範例來說，矽層40的厚度可能為約300Å至約600Å。
一旦已經形成由矽化鉭層30與矽層40所形成的"堆疊"35之後，便可以植入氮氣穿透矽層40且進入矽化鉭層30之中，如圖6中所示。可以藉由已知的製程來施行此植入，例如在15 KeV，密度為5×1015(或5E15)個粒子/cm2處所施行的N14 +植入製程(也就是，施行N14 + 5E15 15 KeV植入製程)。
如圖7所示，一旦完成氮氣植入之後，便可以在矽層40的曝露表面42之上形成一薄氧化物層50。舉例來說，但並不限制本發明之範疇，薄氧化物層50的厚度可能約30Å。任何已知製程(舉例來說，高溫氧化(HTO)、就地蒸汽產生(ISSG)氧化物等等)均可用來在矽層40的曝露表面42之上形成(舉例來說，成長、沈積等等)薄氧化物層50。
如圖8中所示，可以在氧化物層50之上或上方形成一"犧牲層60"。犧牲層60可能包括n摻雜多晶矽、氮化矽或是任何其他合宜材料，並且可利用合宜的已知製程(舉例來說，CVD等)來形成。犧牲層60的厚度可能約為1,000Å。
接著便可以形成個別的閘極堆疊65，如圖9與10中所示。在形成個別閘極堆疊65中，藉由已知的製程移除犧牲層60、氧化物層50、矽層40、矽化物層30及多晶矽層20之部分。舉例來說，可以藉由已知的製程(參見圖9)在犧牲層60之上或上方形成一遮罩70(舉例來說，碳型(舉例來說，透明碳)遮罩、硬遮罩、光罩等等)，接著該遮罩便會充當一藉以施行材料移除的圖案。舉例來說，可以在提供所需結果(舉例來說，高寬比、側壁形狀及方位等等)的製程條件下使用一或多種合宜的 蝕刻劑(舉例來說，乾式蝕刻劑)來移除層60、50、40、30以及20的材料。層60的材料可以經由遮罩70的孔徑72而被移除，同時可以經由遮罩70中的孔徑72及/或經由移除下層的材料時形成在一或多個上層60、50、40、30之中的開口來移除每一個下層50、40、30、20的材料。
參考圖11與12，圖中會藉由已知的製程在每一個閘極堆疊65的橫邊67之上形成側壁間隔體85。舉例來說，如圖11中所示，可以在半導體裝置結構10上方形成(舉例來說，毯覆性沈積)一合宜的介電材料層80，也就是，相對於犧牲層60的剩餘部分60r(圖8與9)的材料可被選擇性移除此的材料(舉例來說，在多晶矽犧牲層60情況中的氮化矽、氧化矽等等；在氮化矽犧牲層60情況中的藉由分解四乙基矽酸鹽(TEOS)所形成的氧化矽間隔體)。而後，如圖12中所示，可以施行合宜、已知類型的間隔體蝕刻，用以從層80之中位於閘極堆疊65之橫邊67的橫向旁邊的部分處來界定側壁間隔體85。
接著，如圖13中所示，可以在層18之中從相鄰的側壁間隔體85(圖12)之間所曝露的區域18e(圖12)處移除閘極氧化物層18的材料，用以形成個別的閘極氧化物18o結構。可以藉由已知的製程來施行閘極氧化物層18的區域18e的材料之移除，例如，以高於犧牲層60之剩餘部分60r(圖8與9)以及側壁間隔體85的材料料之選擇性的蝕刻劑來移除閘極氧化物層18的材料。在移除閘極氧化物層18的曝露部分時，便會曝露基板12之中於橫向方向中位於閘極堆疊65之間的作用表面14部分。
接著，便可在相鄰的閘極堆疊65之間，於基板12之作用表面14的新曝露區域之上或之中分別形成源極區71與汲極區73，如圖14說明。可以藉由已知的製程來形成源極區71與汲極區73，其包含，但並不受限於沈積、遮蔽以及蝕刻製程，用以從非所需的位置處移除矽。不限制本發明之範疇，可以使用已知的磊晶製程來形成突出自基板12之作用表面14的源極區71與汲極區73或是相對於基板12之作用表面14為隆 起的源極區71與汲極區73。
接著，便可以形成一介電層100，以填充相鄰的閘極堆疊65之間的空間，如圖15中所示。可以藉由已知的製程(舉例來說，CVD、旋塗式玻璃等等)來形成介電層100，其可能包括一摻雜二氧化矽或是玻璃(舉例來說，硼磷矽酸鹽玻璃(BPSG)、磷矽酸鹽玻璃(PSG)、硼矽酸鹽玻璃(BSG)等等)。
所生成的介電層100之中高度超過閘極堆疊65之最上方表面68(舉例來說，犧牲層60的剩餘部分60r的頂表面64)的區域102可以被移除，如圖16中所示。可以藉由已知的製程來實行區域102的材料移除。此一製程的一範例為化學機械拋光(CMP)。該CMP製程可經組態用以快過閘極堆疊65之曝露材料(舉例來說，犧牲層60之剩餘部分60r的多晶矽(圖8與9))被移除的速率來移除介電層100的材料，或者以高於閘極堆疊65之曝露材料的"選擇性"來移除介電層100的材料。舉例來說，可以使用所謂的"矽止動(stop-on-silicon，SOS)"拋光製程。
倘若在犧牲層60之剩餘部分60r的頂表面64之上存在因磊晶沈積製程而產生的任何矽的話，便可以藉由任何已知的合宜製程(例如濕式蝕刻)來移除其(舉例來說，經過分時處理用以移除約300Å的材料)。
一旦經由介電層100曝露犧牲層60的剩餘部分60r(圖8與9)且在剩餘部分60r的上表面64上存在任何矽時，便可以移除犧牲層60的剩餘部分60r，如圖17中所示。可以藉由已知的製程來移除剩餘部分60r(圖16)。藉由非限制性範例來說，可以使用蝕刻劑來移除剩餘部分60r(舉例來說，在用於移除多晶矽的乾式製程之氫氧化四甲銨(TMAH)等)，其會以高於介電層100及側壁間隔體的材料的選擇性來移除犧牲層60的材料(舉例來說，多晶矽)。或者，可以經由一遮罩來移除該等剩餘部分60r(圖中並未顯示)。
亦可以移除薄氧化物層50的剩餘部分50r(參見圖8與9)，如圖18中 所示。可以任何合宜的已知製程，並且會以高於矽層40之剩餘部分40r的N植入α-Si之選擇性來移除剩餘部分50r(參見圖8與9)。
而後，如圖19中所示，矽化鉭層30的剩餘部分30r(參見圖8與9)便可經由新曝露的矽層40之剩餘部分40r(參見圖8與9)而再度接受氮氣植入製程。不限制本發明的範疇，可以運用已知的N14 + 5E15 15 KeV植入製程。此植入可用來改良矽化鉭層30的剩餘部分30r(圖8與9)的阻障性質。
在製程流程的此時點處，可以藉由任何合宜的預清洗製程(舉例來說，使用濕式蝕刻劑)來移除已經形成在矽層40之剩餘部分40r的曝露表面42上的任何俱生氧化物(參見圖8與9)。
圖20顯示後續連續沈積一鈷層90與一鈦層或氮化鈦層95。可以使用已知的製程來形成鈷層90與鈦層95(舉例來說，化學汽相沈積(CVD)、原子層沈積(ALD)、物理汽相沈積(PVD)(舉例來說，濺鍍等))。當使用低壓濺鍍(ALPS)製程來形成鈷層90時，鈷層90可能會具有良好的梯階覆蓋率(舉例來說，從該電晶體閘極之最大關鍵維度(CD)上約80%底部梯階覆蓋率至該電晶體閘極之最小CD上約60%底部梯階覆蓋率)。鈦層或氮化鈦層95會在後續的處理期間防止鈷層90遭到氧化。
在已經形成鈷層90以及鈦層或氮化鈦層95之後，便可以使用合宜已知的快速熱處理(RTP)技術來退火鈷層90之中位於矽層40的剩餘部分40r(參見圖8與9)旁邊且相接觸的部分，如圖21中所示。不限制本發明之範疇，可以在氮氣(N2)環境中，在約450℃至約550℃的溫度處施行此RTP(亦可稱為"第一RTP"或"第一退火")約三十秒之持續時間。該RTP的結果便係單矽化鈷(CoSi)92，在本文中亦稱為"矽化鈷"。
一旦進行退火之後，便可以移除或"剝離"鈦層95以及鈷層90的未反應區90u(參見圖21)，如圖22中所示。可以使用已知的移除製程(舉例來說，蝕刻製程等)。以一非限制性範例為例，可以在所謂的"食人魚 (Piranha)"環境中(舉例來說，溫度約90℃，持續時間約90秒)，利用熱硫酸(舉例來說，溫度約90℃至約100℃，持續時間約90秒)或是利用任何其他合宜的蝕刻劑、剝除劑或是溶劑來移除鈦層95以及鈷層90的未反應區90u。用來移除未反應區90u的製程對鈷的選擇性會高於矽化鈷。
在已經移除鈦層95及鈷層90的未反應區90u(參見圖21)之後，便可在單矽化鈷92之上實施另一次RTP。此RTP亦可稱為"第二RTP"或"第二退火"。不限制本發明之範疇，此RTP可能包括讓單矽化鈷92在約750℃至約850℃的溫度處曝露在氮氣(N2)環境中約三十秒之持續時間。結果係二矽化鈷(CoSi2)，或簡稱為"矽化鈷"。
如圖23與24中所示，可以藉由毯覆式沈積一合宜的介電材料(舉例來說，當由氮化矽來形成側壁間隔體85時的氮化矽；當側壁間隔體85包括二氧化矽時的任何合宜層間介電(ILD)材料、玻璃(舉例來說，BPSG)或是類似的材料等)層110，並且接著移除(舉例來說，藉由CMP、濕式蝕刻製程等等)層110之中不位於側壁間隔體85之間的區域來形成電晶體閘極罩蓋112。
接著便可從相鄰的電晶體閘極69的側壁間隔體85之間移除介電層100的剩餘區域或是僅移除其一部分，如圖25中所示，用以形成使源極區71與汲極區73曝露的接觸孔105。接著，可以本技術中已知的任何合宜方式來進一步處理半導體裝置結構10(其包含(但並不限於)在源極區71與汲極區73上方形成接觸插塞(圖中並未顯示)(舉例來說，多晶矽插塞、鎢質插塞等等))，用以製造完整的半導體裝置。
繼續參考圖25，從本文所述之製程而造成的電晶體閘極69可能包含一導電元件，其具有：一多晶矽層20r、一厚度約為200Å至約300Å的矽化鉭層30r以及一厚度約為300Å至約600Å的矽化鈷層92。如圖所示，可以在相鄰的電晶體閘極69之間形成(例如藉由合宜的遮罩與蝕刻製程)一接觸孔105，用以曝露橫向位於相鄰電晶體閘極69之間的源極 區71或汲極區73。
現在參考圖26，圖中所示的係一電子裝置200，其包含一具有一電晶體閘極的半導體裝置202，該電晶體閘極具有一包括矽化鈷的導電元件。該半導體裝置202可能包括一記憶體裝置，例如DRAM裝置或NAND快閃記憶體裝置。包括NAND快閃記憶體的電子裝置200的範例包括，但並不受限於：可攜式數位音樂播放器(舉例來說，MP3、IPOD®等等)、通用序列匯排流(USB)裝置、移除儲存卡、蜂巢式電話、相機以及需要不需電力便可保留記憶的其他電子裝置。
雖然前面的說明含有許多明確細節，不過，該些細節不應被視為限制本發明的範疇，而僅係解釋某些目前較佳的具體實施例。同樣地，本發明的其他具體實施例亦可被設計成不脫離本發明的精神或範疇。不同具體實施例的特徵可以組合運用。所以，本發明的範疇僅由隨附的申請專利範圍及其合法等效範圍來表示與限制，而非由前述的說明。因此，本發明希望涵蓋本文所揭示之落在申請專利範圍的意義與範疇內之本發明的所有新增、刪除以及修正。
10‧‧‧半導體裝置結構
20r‧‧‧多晶矽層
30r‧‧‧矽化鉭層
69‧‧‧電晶體閘極
71‧‧‧源極區
73‧‧‧汲極區
92‧‧‧單矽化鈷
100‧‧‧介電層
105‧‧‧接觸孔

Claims (28)

  1. 一種製造一記憶體裝置之電晶體閘極的方法，其包括：形成與一基板上之源極區及汲極區接觸之一介電材料；及將一矽區域曝露於鈷以由矽化鈷在一電晶體內製造一導電元件之至少一部份，該矽區域相對於與該等源極區及汲極區接觸之該介電材料為凹陷並配置於該等源極區及汲極區之間。
  2. 如請求項1的方法，其中會在運用至少約900℃製程溫度的所有製程之後施行曝露之動作。
  3. 如請求項1之方法，其中曝露之動作包括：自電晶體閘極之側壁間隔體之間移除一犧牲材料以曝露該矽區域；以及將該矽區域與該鈷接觸以在該等側壁間隔體之間形成該矽化鈷。
  4. 如請求項3的方法，其中自該電晶體閘極之側壁間隔體之間移除一犧牲材料包括自該電晶體閘極之該等側壁間隔體之間移除該犧牲材料以曝露該等側壁間隔體之間的非晶矽。
  5. 如請求項4的方法，其中將該矽區域與該鈷接觸包括在該等側壁間隔體之間引入鈷。
  6. 如請求項5的方法，其中將該矽區域與該鈷接觸進一步包括退火該鈷與該非晶矽。
  7. 如請求項6的方法，其中退火包括一第一退火，於該第一退火中形成該矽化鈷。
  8. 如請求項7的方法，其進一步包括在該矽化鈷的上方形成一罩蓋。
  9. 如請求項8的方法，其中形成一罩蓋包括在該矽化鈷的上方形成一包括鈦及氮化鈦之至少一者的罩蓋。
  10. 如請求項8的方法，其中在該罩蓋位於正確位置處時來施行該第一退火。
  11. 如請求項10的方法，其進一步包括在該第一退火之後移除該罩蓋。
  12. 如請求項11的方法，其進一步包括在一第二退火之中額外退火該矽化鈷以形成二矽化鈷。
  13. 如請求項12的方法，其中在移除該罩蓋之後來施行該第二退火。
  14. 一種製造一電晶體閘極之方法，其包括：在一半導體基板之上之一閘極氧化物上方形成至少一導電材料；在該至少一導電材料上方形成矽；在該至少一導電材料上方形成一犧牲材料；移除部分該犧牲材料、該矽以及該至少一導電材料，用以形成至少一閘極堆疊；在該至少一閘極堆疊的橫邊上形成多個側壁間隔體；在該至少一閘極堆疊每一側之上的該等側壁間隔體旁邊形成多個主動裝置區；在該等主動裝置區上方形成一介電材料且該介電材料與該等主動裝置區接觸；平坦化該介電材料以曝露該犧牲材料之剩餘部分；移除該犧牲材料之該等剩餘部分；將該矽之一剩餘部分曝露於鈷以在該等側壁間隔體之間製造矽化鈷；以及在該矽化鈷上方形成一閘極罩蓋。
  15. 如請求項14的方法，其中形成至少一導電材料包括：在該閘極氧化物上方形成多晶矽及矽化鉭中至少一者。
  16. 如請求項14的方法，其中形成至少一導電材料包括在該閘極氧化物上方形成多晶矽以及在該多晶矽的上方形成矽化鉭。
  17. 如請求項16的方法，其進一步包括利用氮氣物種來植入該矽化鉭。
  18. 如請求項17的方法，其中利用該矽來施行植入。
  19. 如請求項14之方法，其進一步包括：在形成一犧牲材料之前於該矽的上方形成一薄氧化物材料。
  20. 如請求項19之方法，其進一步包括：在移除該犧牲材料的該等剩餘部分之後移除該薄氧化物材料。
  21. 如請求項14的方法，其中將該矽之一剩餘部分曝露於鈷以在該等側壁間隔體之間製造矽化鈷包括：形成與該矽接觸的該鈷；以及退火該鈷與該矽。
  22. 如請求項21之方法，其進一步包括：在該鈷的上方形成鈦及氮化鈦之至少一者。
  23. 如請求項22的方法，其中退火包括在該鈦及氮化鈦之至少一者位於正確位置處時來施行一第一退火，該第一退火形成CoSi。
  24. 如請求項23之方法，其進一步包括：在執行該第一退火之後移除該鈦及氮化鈦之至少一者。
  25. 如請求項24之方法，其進一步包括：在移除該鈦及氮化鈦之至少一者之後實施一第二退火，該第二退火形成CoSi2。
  26. 一種包括至少一電晶體的半導體裝置，其包括：一電晶體閘極，其包括：包括矽化鈷之一導電元件；及一基板之一表面上之一閘極氧化物，其上配置有該電晶體閘 極；源極區與汲極區，其位於該電晶體閘極之對側，該等源極區與汲極區實體上與包含矽化鈷之所有矽材料隔絕；及直接位於該等源極區與汲極區上之一介電材料。
  27. 如請求項26的半導體裝置，其中該電晶體閘極之該導電元件進一步包括位於該矽化鈷下面的矽化鉭。
  28. 如請求項27的半導體裝置，其中該導電元件進一步包括位於該矽化鉭下面的導電性摻雜多晶矽。
TW102115754A 2006-12-08 2007-12-07 製造電晶體閘極之方法及包含電晶體閘極之半導體裝置 TWI517222B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/636,192 US8652912B2 (en) 2006-12-08 2006-12-08 Methods of fabricating a transistor gate including cobalt silicide

Publications (2)

Publication Number Publication Date
TW201338023A true TW201338023A (zh) 2013-09-16
TWI517222B TWI517222B (zh) 2016-01-11

Family

ID=39156098

Family Applications (3)

Application Number Title Priority Date Filing Date
TW102115754A TWI517222B (zh) 2006-12-08 2007-12-07 製造電晶體閘極之方法及包含電晶體閘極之半導體裝置
TW104133084A TWI582841B (zh) 2006-12-08 2007-12-07 製造電晶體閘極之方法及包含電晶體閘極之半導體裝置
TW096146873A TW200832528A (en) 2006-12-08 2007-12-07 Transistor gates including cobalt silicide, semiconductor device structures including the transistor gates, precursor structures, and methods of fabrication

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW104133084A TWI582841B (zh) 2006-12-08 2007-12-07 製造電晶體閘極之方法及包含電晶體閘極之半導體裝置
TW096146873A TW200832528A (en) 2006-12-08 2007-12-07 Transistor gates including cobalt silicide, semiconductor device structures including the transistor gates, precursor structures, and methods of fabrication

Country Status (4)

Country Link
US (2) US8652912B2 (zh)
JP (2) JP2010512648A (zh)
TW (3) TWI517222B (zh)
WO (1) WO2008073776A2 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8652912B2 (en) 2006-12-08 2014-02-18 Micron Technology, Inc. Methods of fabricating a transistor gate including cobalt silicide
US8114750B2 (en) * 2008-04-17 2012-02-14 International Business Machines Corporation Lateral diffusion field effect transistor with drain region self-aligned to gate electrode
KR20110106688A (ko) * 2010-03-23 2011-09-29 삼성전자주식회사 비휘발성 메모리 소자
KR101718794B1 (ko) * 2010-12-16 2017-03-23 삼성전자주식회사 반도체 소자의 제조 방법
US9209098B2 (en) * 2011-05-19 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. HVMOS reliability evaluation using bulk resistances as indices
US9761483B1 (en) * 2016-03-07 2017-09-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices, FinFET devices and methods of forming the same
US10395981B2 (en) * 2017-10-25 2019-08-27 Globalfoundries Inc. Semiconductor device including a leveling dielectric fill material
JP2020043163A (ja) 2018-09-07 2020-03-19 キオクシア株式会社 半導体装置

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03138983A (ja) 1989-10-24 1991-06-13 Casio Comput Co Ltd 薄膜トランジスタメモリの製造方法
US6060387A (en) * 1995-11-20 2000-05-09 Compaq Computer Corporation Transistor fabrication process in which a contact metallization is formed with different silicide thickness over gate interconnect material and transistor source/drain regions
US5902129A (en) 1997-04-07 1999-05-11 Lsi Logic Corporation Process for forming improved cobalt silicide layer on integrated circuit structure using two capping layers
US6054355A (en) 1997-06-30 2000-04-25 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device which includes forming a dummy gate
JP3232043B2 (ja) 1997-06-30 2001-11-26 株式会社東芝 半導体装置の製造方法
JP4160167B2 (ja) 1997-06-30 2008-10-01 株式会社東芝 半導体装置の製造方法
US6291868B1 (en) * 1998-02-26 2001-09-18 Micron Technology, Inc. Forming a conductive structure in a semiconductor device
US6392302B1 (en) * 1998-11-20 2002-05-21 Micron Technology, Inc. Polycide structure and method for forming polycide structure
US6737716B1 (en) * 1999-01-29 2004-05-18 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US6524904B1 (en) * 1999-04-20 2003-02-25 Matsushita Electric Industrial Co., Ltd. Method of fabricating semiconductor device
JP2001077323A (ja) 1999-07-02 2001-03-23 Toshiba Corp 半導体装置の製造方法
JP3554514B2 (ja) * 1999-12-03 2004-08-18 松下電器産業株式会社 半導体装置及びその製造方法
US7391087B2 (en) 1999-12-30 2008-06-24 Intel Corporation MOS transistor structure and method of fabrication
KR20010066122A (ko) * 1999-12-31 2001-07-11 박종섭 반도체 소자의 폴리사이드 듀얼 게이트 형성 방법
TW448508B (en) 2000-02-03 2001-08-01 Taiwan Semiconductor Mfg Self-aligned cobalt silicide process for preventing the bridge connection between the gate and doped region of substrate
TW461047B (en) * 2000-03-09 2001-10-21 Winbond Electronics Corp Manufacturing method of embedded DRAM
US6642592B2 (en) * 2000-07-22 2003-11-04 Hyundai Electronics Industries Co., Ltd. Semiconductor device and method for fabricating same
JP3984020B2 (ja) 2000-10-30 2007-09-26 株式会社東芝 不揮発性半導体記憶装置
US6388327B1 (en) 2001-01-09 2002-05-14 International Business Machines Corporation Capping layer for improved silicide formation in narrow semiconductor structures
JP4886384B2 (ja) 2001-01-18 2012-02-29 株式会社東芝 Ｎａｎｄゲート回路及びダイナミック回路
TWI288472B (en) 2001-01-18 2007-10-11 Toshiba Corp Semiconductor device and method of fabricating the same
TW531795B (en) 2002-02-27 2003-05-11 Taiwan Semiconductor Mfg Self-aligned metal silicide process using cobalt silicide
US6570214B1 (en) * 2002-03-01 2003-05-27 Ching-Yuan Wu Scalable stack-gate flash memory cell and its contactless memory array
KR100432888B1 (ko) * 2002-04-12 2004-05-22 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조방법
US6995081B2 (en) * 2002-08-28 2006-02-07 Micron Technology, Inc. Systems and methods for forming tantalum silicide layers
JP3940660B2 (ja) 2002-10-30 2007-07-04 株式会社東芝 半導体装置およびその製造方法
JP2004200550A (ja) 2002-12-20 2004-07-15 Renesas Technology Corp 半導体装置の製造方法
KR100499159B1 (ko) * 2003-02-28 2005-07-01 삼성전자주식회사 리세스 채널을 갖는 반도체장치 및 그 제조방법
JP2004273556A (ja) 2003-03-05 2004-09-30 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2004273559A (ja) 2003-03-05 2004-09-30 Fujitsu Ltd 半導体装置およびその製造方法
FR2853134B1 (fr) * 2003-03-25 2005-07-01 St Microelectronics Sa Procede de fabrication d'un transistor a grille metallique, et transistor correspondant
US6872606B2 (en) * 2003-04-03 2005-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with raised segment
JP2004349471A (ja) 2003-05-22 2004-12-09 Renesas Technology Corp 半導体装置及びその製造方法
KR100481185B1 (ko) * 2003-07-10 2005-04-07 삼성전자주식회사 완전 게이트 실리사이드화 공정을 사용하여 모스트랜지스터를 제조하는 방법
DE10345374B4 (de) * 2003-09-30 2006-08-10 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauteil mit einem Nickel/Kobaltsilizidgebiet, das in einem Siliziumgebiet gebildet ist und Verfahren zu seiner Herstellung
US7067379B2 (en) * 2004-01-08 2006-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Silicide gate transistors and method of manufacture
US7154779B2 (en) * 2004-01-21 2006-12-26 Sandisk Corporation Non-volatile memory cell using high-k material inter-gate programming
US7030012B2 (en) 2004-03-10 2006-04-18 International Business Machines Corporation Method for manufacturing tungsten/polysilicon word line structure in vertical DRAM
JP4640918B2 (ja) * 2004-03-11 2011-03-02 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置及びその製造方法
JP2005294799A (ja) * 2004-03-12 2005-10-20 Toshiba Corp 半導体装置およびその製造方法
TWI252539B (en) * 2004-03-12 2006-04-01 Toshiba Corp Semiconductor device and manufacturing method therefor
US7135401B2 (en) 2004-05-06 2006-11-14 Micron Technology, Inc. Methods of forming electrical connections for semiconductor constructions
US7498641B2 (en) * 2004-05-28 2009-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Partial replacement silicide gate
US7705405B2 (en) * 2004-07-06 2010-04-27 International Business Machines Corporation Methods for the formation of fully silicided metal gates
TWI235462B (en) * 2004-07-21 2005-07-01 Powerchip Semiconductor Corp Nonvolatile memory and manufacturing method thereof
JP5172083B2 (ja) 2004-10-18 2013-03-27 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法、並びにメモリ回路
US7148097B2 (en) * 2005-03-07 2006-12-12 Texas Instruments Incorporated Integrated circuit containing polysilicon gate transistors and fully silicidized metal gate transistors
JP2006324527A (ja) 2005-05-19 2006-11-30 Elpida Memory Inc 半導体装置およびその製造方法
US8338887B2 (en) * 2005-07-06 2012-12-25 Infineon Technologies Ag Buried gate transistor
JP4303709B2 (ja) 2005-07-11 2009-07-29 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP3971442B2 (ja) 2006-07-20 2007-09-05 株式会社東芝 半導体装置の製造方法
US8652912B2 (en) 2006-12-08 2014-02-18 Micron Technology, Inc. Methods of fabricating a transistor gate including cobalt silicide
TWI422017B (zh) * 2011-04-18 2014-01-01 Powerchip Technology Corp 非揮發性記憶體元件及其製造方法

Also Published As

Publication number Publication date
TW201603129A (zh) 2016-01-16
US9882015B2 (en) 2018-01-30
JP2014146816A (ja) 2014-08-14
WO2008073776A3 (en) 2008-09-12
WO2008073776A2 (en) 2008-06-19
US20080135903A1 (en) 2008-06-12
JP2010512648A (ja) 2010-04-22
TWI517222B (zh) 2016-01-11
TWI582841B (zh) 2017-05-11
WO2008073776B1 (en) 2008-12-11
US8652912B2 (en) 2014-02-18
US20140159172A1 (en) 2014-06-12
TW200832528A (en) 2008-08-01

Similar Documents

Publication Publication Date Title
US10263001B2 (en) Method of forming semiconductor memory device
JP4703669B2 (ja) 半導体記憶装置及びその製造方法
US9882015B2 (en) Transistors, semiconductor devices, and electronic devices including transistor gates with conductive elements including cobalt silicide
US20040029372A1 (en) Semiconductor memory devices having contact pads with silicide caps thereon and related methods
CN110098175A (zh) 半导体器件及其制造方法
JP2004128505A (ja) 不揮発性メモリ装置及びその製造方法
US8187952B2 (en) Method for fabricating semiconductor device
US9780107B2 (en) Methods of forming integrated circuit devices
US7265011B2 (en) Method of manufacturing a transistor
US20150056772A1 (en) Semiconductor device comprising buried gate and method for fabricating the same
JP2008205404A (ja) 半導体装置とその製造方法
JP2008098504A (ja) 半導体装置の製造方法
JP2009231300A (ja) 半導体記憶装置及びその製造方法
JP2006013424A (ja) 半導体素子の製造方法
JP2007158297A (ja) メモリデバイス
JP2007103652A (ja) 半導体装置およびその製造方法
US20110263089A1 (en) Method for fabricating semiconductor device
US7323377B1 (en) Increasing self-aligned contact areas in integrated circuits using a disposable spacer
US9368399B2 (en) Semiconductor device and method for forming the same
TWI262561B (en) Method of forming ultra-shallow junction devices and its application in a memory device
JP2009049138A (ja) 半導体装置の製造方法
JP4191203B2 (ja) 半導体装置及びその製造方法
US20120153374A1 (en) Semiconductor device and method of manufacturing the same
TWI469299B (zh) 埋藏位元線及其製造方法
JP2010129740A (ja) 不揮発性半導体記憶装置およびその製造方法