JP2001077323A

JP2001077323A - 半導体装置の製造方法

Info

Publication number: JP2001077323A
Application number: JP2000193858A
Authority: JP
Inventors: Tsunetoshi Arikado; 経敏有門; Takayuki Ito; 貴之伊藤; Toshihiko Iinuma; 俊彦飯沼; Kyoichi Suguro; 恭一須黒; Katsuya Okumura; 勝弥奥村
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1999-07-02
Filing date: 2000-06-28
Publication date: 2001-03-23

Abstract

(57)【要約】（修正有）【課題】高誘電体酸化膜中の酸素空孔に酸素を充填し、
或は半導体装置内部に形成された不要な酸化膜を取り除
くための素子構成に悪影響を及ぼさない低温熱処理方法
を提供する。【解決手段】熱処理をしない場合ａ、熱処理をした場合
ｂ、電子ビームを照射しながら熱処理をした場合ｃの測
定結果の示すとおり、酸素充填では常圧の酸素雰囲気中
で７００℃以下、不要酸化膜除去では還元性又は不活性
ガス雰囲気中で５００℃以下でいずれも電子ビームを照
射しながら熱処理を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体ウエーハの処
理方法に係わり、さらに詳細には、薄膜の改質、不要な
膜の除去など薄膜プロセスに関する。

【０００２】

【従来の技術】半導体装置の高集積化、高機能化に伴
い、半導体装置の微細化が進行している。これに伴い半
導体装置に形成される絶縁膜、導電膜等の薄膜化が進行
している。しかしながら例えば絶縁膜の場合には絶縁耐
圧を維持するために、また配線に用いる導電膜の場合に
は配線抵抗を所望の値に押さえるために、それぞれの膜
の薄膜化には限界がある。このため、例えば、コンタク
トホール（配線と配線、あるいは拡散層と配線、ゲート
電極と配線などの接続孔）のアスペクト比は大きく成る
傾向にあり、コンタクトホール底部に形成された自然酸
化膜の除去は困難に成ってきている。また、ゲート絶縁
膜が薄膜化されるに及び、ゲート電極空乏化という問題
が顕在化してきている。ゲート電極空乏化層の存在によ
り寄生容量が増大してしまうために、非常に薄いゲート
絶縁膜を形成したとしても実効的な酸化膜厚が厚くなっ
てしまう。これを解決するためには、メタルゲート電極
若しくは高誘電率ゲート絶縁膜を用いることが極めて有
効である。しかし、メタルゲートや高誘電体膜が直面す
る問題点の一つに、コンタクトプロセスの低温化があ
る。現在の６００℃以上の高温での熱処理は、抵抗率の
低い金属であるAlは融点が低いために、また高誘電体材
料であるTa₂O₅は結晶化に伴いゲートリーク電流が増大
するために、各々ゲート電極やゲート絶縁膜として用い
ることができない。素子特性の更なる高性能化への実現
のためには、低誘電率材料を層間絶縁膜に用いらざるを
得ない状況も想定されているが、現在の熱工程では密度
の低下に伴い力学的強度が減少したり吸湿性が増加した
りするため、トランジスタへの適用が困難となってい
る。

【０００３】また、メモリにおいてはキャパシタセルの
面積縮小が求められ、所要の容量を得るためにキャパシ
タ絶縁膜としてシリコン酸化膜に代ってＢＳＴなどの高
誘電体絶縁膜の採用が求められている。また、ＦＲＡＭ
においてはＳＢＴなどの強誘電性を有する絶縁膜が求め
られている。これらの強・高誘電体絶縁膜とキャパシタ
電極との界面ではシリコン酸化膜などの低誘電率層の除
去が必要と成る場合が多い。しかしながら従来このよう
な部所の極薄膜の除去を電極膜に悪影響を及ぼさずに行
うことは困難であった。さらに、上記のＳＢＴなどの強
誘電体、ＢＳＴなどの高誘電体薄膜では膜中に酸素欠陥
が多く存在し、これがリーク電流の増大を引き起こして
いるものと考えられているが、誘電体薄膜、電極膜の特
性を低下させずに酸素を充填する有効な手法は知られて
いない。以下、いくつかの従来例、及びその問題点いつ
いて簡単に述べる。図７は従来のコンタクトホールの形
成工程を説明するための工程断面図である。図７（ａ）
は、シリコン基板１００上の素子分離絶縁膜（ＳＴＩ
膜）１０７に囲まれた領域に形成されたＭＯＳトランジ
スタの一部を示している。シリコン基板１００表面上に
ゲート絶縁膜１０８を介してゲート電極１１０が形成さ
れ、そのゲート電極１１０をマスクとしたイオン注入に
より、ゲート電極１０８両側に自己整合的に、図示しな
いドレインイクステンション領域、ソースイクステンシ
ョン領域１０１Ａが形成され、更にゲート電極１０８側
壁部に側壁１０９を形成後、図示しないドレイン領域、
ソース領域１０１がそれぞれ同様に自己整合的に形成さ
れている。シリコン基板１００上に露出したソース領域
１０１表面には低抵抗化を目的として金属シリサイド、
例えばコバルトシリサイド（ＣｏＳｉ_２）１０２がＣｏ
をスパッタリングして熱処理をすることにより形成され
ており、その上にはシリコン酸化膜が層間絶縁膜（層間
膜）１０３として堆積されている。

【０００４】また、このコバルトシリサイド１０２と図
示しない配線との導通を取るために層間膜１０３にコン
タクトホール１０４が開孔されている。ここで、コンタ
クトホール１０４開孔後のコンタクトホール１０４底面
にはコバルトシリサイド１０２が露出しているが、コン
タクトホール１０４開孔に用いるレジスト（図示せず）
の剥離工程（例えば、酸素プラズマアッシング）やその
後の大気中放置の間にコバルトシリサイド１０２上に自
然酸化膜（シリコン酸化膜、コバルト酸化膜）１０５が
形成される。このシリコン酸化膜１０５が存在したまま
で図７（ｂ）に示す様にコンタクト用バリアメタル（Ｔ
ｉ膜１２０、ＴｉＮ膜１２１）を積層し、更にタングス
テン１０６充填形成すると、シリコン酸化膜及びコバル
ト酸化膜１０５が絶縁膜として作用し、導通が取れない
か、たとえ取れても接触抵抗が高くなってしまう。この
ような不都合を避けるために、通常、コンタクトホール
１０４の開口された半導体基板１００を希ふっ酸（Ｈ
Ｆ）中に浸漬することにより酸化膜１０５を除去してい
る。しかし、上述の様に相対的にシリコン酸化膜１０３
が薄膜化し、かつコンタクトホールのアスペクト比が大
きい場合には、この方法ではトランジスタと配線を絶縁
するための層間膜１０３までがエッチングされてしまう
ため、今後の微細デバイスにはこの方法は適さない。

【０００５】この問題を避ける方法の一つとして、水素
雰囲気中で半導体基板１００を９００℃程度に加熱し、
自然酸化膜１０５を還元するという方法がある。この方
法は反応性ガスを必要としない便利な方法ではあるが、
既に半導体基板１００上にはＭＯＳトランジスタが形成
されており、このような高温で熱処理すると拡散層１０
１内でのドーパントの再拡散やコバルトシリサイド１０
２の凝集などの不都合が起こる。ドーパントの再拡散は
不純物プロファイルの設計値からのずれをもたらし、コ
バルトシリサイド１０２の凝集は、コンタクト抵抗のば
らつきをもたらす。このため、実際の半導体製造工程で
はこのような高温を使うことができないという難点があ
る。また、ＴｉＮをスパッタリングする前に逆スパッタ
リングによって自然酸化膜１０５を除去するという方法
も考えられるが、通常、真空に引くだけで層間膜（Ｓｉ
Ｏ_２膜）１０３中から水分が揮発してコバルトシリサイ
ド１０２表面に再付着し、再びシリコン酸化膜及びコバ
ルト酸化膜１０５が形成されてしまう。以上の様に、コ
ンタクトホール底部に形成された薄い酸化膜を、デバイ
ス特性に悪影響を及ぼさずに除去する適当な方法は従来
知られていなかった。

【０００６】次にＦＲＡＭ用強誘電体キャパシタにおけ
る製造上の問題点に付いて説明する。ＦＲＡＭ用強誘電
体キャパシタ絶縁材料のひとつであるＳｒＢｉ_２Ｔａ_２
Ｏ_９（以下ＳＢＴと略）は、ゾルゲル法など有機化合物
の塗布とその熱分解プロセスで形成される。通常の方法
では、塗布と短時間の熱分解を数回繰り返した後、１時
間程度の焼成を行ってＳＢＴ膜を得ている。しかし、塗
布と熱分解を繰り返すだけでは膜が緻密ではなく、電極
との界面近傍や膜中に空洞が残留する。空洞が存在する
と残留分極量の低下や抗電圧の増大など強誘電特性の劣
化が起こるため、空洞を埋めなければならない。そのた
めに７００〜８００℃で焼成を行い膜を緻密化させる
が、温度が高いために、（１）緻密化と同時に粒成長が
進行して膜表面が凹凸になる、（２）キャパシタ下のプ
ラグ材料が酸化される、など難点がある。この問題を解
決するためには焼成温度の低温化が本質的であるが、空
洞（ボイド）は膜の表面ではなく内部や下部電極との界
面近傍に存在するため、それを消滅させるには、どうし
ても７００〜８００℃程度の高温が避けられない。しか
しながら、ＦＲＡＭ製造工程ではキャパシタ形成時には
ＭＯＳトランジスタ（ゲート電極、ゲート絶縁膜）やソ
ース、ドレイン上のシリサイドなどが形成されており、
これらの構成は高温工程で、上記の従来例でも記載した
ように不都合がおここるため、許容する温度範囲内で、
膜中のボイドを消滅させる方法の開発が望まれている。

【０００７】次に高誘電体、強誘電体膜中の酸素空孔を
低減させる従来の方法について説明する。高誘電体膜や
強誘電体膜中には、濃度が一般には１０^１９ｃｍ^‐３と
言われる酸素空孔が存在する。酸素空孔は、高誘電体膜
の場合はリーク電流の増大、強誘電体膜の場合にはそれ
に加えて分極率の低下の原因となる。したがって、酸素
空孔に酸素を充填しなければならない。また、層間絶縁
膜堆積やエッチングの際にも、それらのプロセスが減圧
下あるいは水素を含む雰囲気中で行われるために、膜中
の酸素が還元され更に酸素空孔が形成される。このよう
なプロセス中に生じた酸素空孔に酸素を導入するため
に、リカバリーアニールと称して酸素雰囲気中で６００
〜７００℃の熱処理を行なう必要がある。この熱処理も
酸素雰囲気中で行われるために、プラグ材料が酸化され
るという上記第１の従来例と同様の問題点を生じる。即
ち、周辺の構成に悪影響を及ぼさないリカバーアニール
は知られていなかった。一方、プロセス温度を下げるた
めの手段として、従来からプラズマプロセスが広く用い
られている。また光励起プロセスが一時盛んに研究され
た。この内、プラズマプロセスは、プラズマ中で低圧の
ガスを放電させ、ラジカルやイオンなど活性な化学種を
形成する。そしてこれらを基板に作用させることで、即
ち、熱エネルギーに替わって電気エネルギーを加えるこ
とによって、プロセスの低温化を可能にするものであ
る。例えばよく知られているプラズマＣＶＤは、熱ＣＶ
Ｄに比較するとかなりの低温で膜形成を行なうことが出
来る。

【０００８】しかしながら、プラズマを起こすために
は、低圧でなければならない。したがって、酸素分圧が
低い。このため、上記の様な、酸化物中の空孔に酸素を
充填するようなプロセスでは酸素分圧が不足してしま
い、効果が得られない。また、イオンやラジカルなど反
応性の高い活性種が作用するのは表面のみであり、その
ため仮に表面近傍に所望の作用を施すことができても、
その作用は膜の内部までには届かず、膜全体を改質する
に至らない。一方、光励起プロセスの場合も同様に、例
えば紫外光の作用によりガスを分解、あるいは半導体基
板を励起することによりプロセス温度の低下を図ること
が可能である。しかしながら、光が膜に吸収されるた
め、極表面部分しか光が到達せず、結局表面あるいは表
層でしか反応が進まないというプラズマプロセスと同様
の難点を持っている。このように膜の内部まで作用を及
ぼす必要があるようなプロセスにおいては、従来のプラ
ズマおよび光励起プロセスは、上に述べたようにはなは
だ無力であった。そのため、膜の深さ方向にまで作用が
及ぶ手法の開発が望まれていた。

【０００９】

【発明が解決しようとする課題】以上述べてきた様に、
コンタクトホール底部に形成された薄い酸化膜を、デバ
イス特性に悪影響を及ぼさずに除去する適当な方法は従
来知られていなかった。また、ＦＲＡＭ製造工程ではキ
ャパシタ形成時にはＭＯＳトランジスタ（ゲート電極、
ゲート絶縁膜）やソース、ドレイン上のシリサイドなど
が形成されており、これらの構成は高温工程で不都合が
おここるため、許容する温度範囲内で、膜中のボイドを
消滅させる方法がなかった。更に、膜の内部まで作用を
及ぼす必要があるようなプロセスにおいては、従来のプ
ラズマおよび光励起プロセスははなはだ無力であった。
そのため、膜の深さ方向にまで作用が及ぶ手法の開発が
望まれていた。本発明の目的とするところは、前記の問
題点を解決する手段を提供することにあり、繰り返すな
らば、低温で膜を除去、あるいは膜の改質を行うプロセ
スであり、かつ膜の深さ方向に一様にそれを可能にす
る、あるいは積層膜中の所望の位置に対して作用するこ
とができる手段を提供することにある。

【００１０】

【課題を解決するための手段】上記の問題を解決するた
めに本発明に係る半導体装置の製造方法では、半導体基
板上にキャパシタ電極となる下層導電体膜を形成する工
程と、前記下層導電体膜上に酸素を含む誘電体膜を形成
する工程と、前記誘電体膜上に上層導電体膜を形成する
工程と、前記誘電体膜を形成する工程の後に前記誘電体
膜の形成された半導体基板を熱処理する工程とを具備
し、前記半導体基板を熱処理する工程と同時に前記半導
体基板に電子ビームを照射する工程を更に有することを
特徴とする。特に、前記電子ビームを照射する工程は常
圧の酸素を含む雰囲気中で行われ、前記半導体基板を熱
処理する工程の熱処理温度は７００℃以下であることを
特徴とする。また、本発明に係る半導体装置の製造方法
では、半導体基板上に不純物領域を形成する工程と、前
記不純物領域上に絶縁膜を形成する工程と、前記絶縁膜
の一部を除去し前記不純物領域に至る開口を形成する工
程と、前記開口に導電膜を埋め込む工程と、前記導電膜
の埋め込まれた半導体基板を熱処理する工程とを具備
し、前記半導体基板を熱処理する工程と同時に前記半導
体基板に電子ビームを照射する工程を更に有することを
特徴とする。

【００１１】特に、前記電子ビームを照射する工程は還
元性雰囲気中ないしは不活性ガス雰囲気中で行われ、前
記半導体基板を熱処理する工程の熱処理温度は５００℃
以下であることを特徴とする。

【００１２】

【発明の実施の形態】以下に本発明の実施の形態（以下
実施形態と略記する）を、図面を参照して詳細に説明す
る。［第１の実施形態］図１は、第１実施形態に係る半導
体製造工程の工程断面図であり、半導体基板１上に強誘
電体膜であるＳＢＴ膜を形成する工程を示したものであ
る。まず、図１（ａ）に示すように、ｐ型シリコン基板
（半導体基板１）を９５０℃で熱酸化し、膜厚２００ｎ
ｍのシリコン酸化膜２を形成した。続いて、キャパシタ
下部電極となる白金（Ｐｔ）膜３を、スパッタリングに
より膜厚２００ｎｍ形成した。この上に、ＳＢＴ膜４を
形成した。具体的には、Ｓｒ、ＢｉおよびＴａの有機化
合物（例えばストロンチウムアルコラート）をヘキサン
等に溶解させた溶液を前記シリコン基板１上に滴下し、
まず１００ｒｐｍで基板表面上に溶液を広げた後、２０
００ｒｐｍで塗布膜を形成した。このように段階的に回
転数を変化させることで、膜厚６００オングストローム
程度の均一な膜を得ることが出来た。次に、この膜の形
成されたシリコン基板１を４００℃の熱板上に載置して
１分間放置した（プリベーク）。これらの処理をたとえ
ば、３回繰り返し、１８００オングストローム程度の所
望の膜厚を得た。最後にこの基板を熱板上に載置し、常
圧の酸素雰囲気中で１時間熱処理を行った（図１
（ｂ））。

【００１３】この際の熱処理の温度をパラメータとして
ＳＢＴ膜の評価を行った。ここで、熱処理の温度として
は７００℃と８００℃を選択し、さらに、７００℃で熱
処理する場合のみ電子ビームを照射した。電子ビームの
照射条件は、加速電圧５ｋＶ、電流１００μＡ／ｃ
ｍ^２、ドーズ量５ｍＣ／ｃｍ^２とした。このようにして
作成した強誘電体膜を破断して断面をＳＥＭで観察した
ところ、７００℃で処理した試料では、図１（ｃ）に示
すごとくＳＢＴ膜４と下部の電極３との界面近傍やＳＢ
Ｔ膜中に直径１００乃至２００オングストローム程度の
空孔５が存在した。一方、８００℃で熱処理した試料で
は、空孔は認められなかったが、図１（ｄ）に模式的に
示すようにＳＢＴ膜表面に段差数百オングストローム程
度の大きな凹凸が形成された。それに対し、７００℃で
電子ビームを照射しながら熱処理した試料では、空洞も
凹凸も観察されなかった。これは、電子ビームによって
構成原子のマイグレーションが促進された結果、空洞が
埋められ、同時に表面も平坦化されたものと推察され
る。［第２の実施形態］次に、前記第１の実施形態と同様
の試料を用いて、今度はプレベーク時に電子ビーム照射
を試みた。すなわち、図１（ａ）と同様の構造を持つ基
板上に、Ｂｉ、ＳｒおよびＴａの有機化合物の溶液を塗
布し、６００、７００、８００℃の３種類の温度でプレ
ベークを１分間行った。その際に、試料を２群に分け、
一方では電子ビームを照射しながらプレベークを行い、
他方では電子ビームを照射せずにプレベークを行った。
この塗布とプレベークからなるプロセスを５回繰り返し
た後、７００℃で１時間焼成を行った。このようにして
形成されたＳＢＴ膜３４上に、改めてＰｔ電極３５を下
部電極と同様の条件でスパッタリング成膜した。

【００１４】このようにして作成したＳＢＴキャパシタ
を破断して断面をＴＥＭで観察したところ、電子ビーム
を照射した場合には６００℃でプレベークした試料でも
ボイドの発生がなく、良好な結晶性を有するＳＢＴ膜が
形成されていた。また、これらのキャパシタの特性を測
定したところ６００℃でプレベークした試料でも図２に
示す様に良好なヒステリシス曲線を得た。また、残留分
極値については、プリベーク温度６００℃、７００℃、
８００℃それぞれの場合に、電子ビームある場合、無い
場合でそれぞれ次に示すような結果を得た。尚、下記
で、残留分極値の単位は、μＣ／ｃｍ^２である。プリベーク温度６００℃、電子ビーム照射有り…残留分
極値１７プリベーク温度６００℃、電子ビーム照射無し…残留分
極値６プリベーク温度７００℃、電子ビーム照射有り…残留分
極値１７プリベーク温度７００℃、電子ビーム照射無し…残留分
極値１４プリベーク温度８００℃、電子ビーム照射有り…残留分
極値２０プリベーク温度８００℃、電子ビーム照射無し…残留分
極値１８上記の様に電子ビームを照射した場合には、有機物の分
解のみならず結晶化も促進されるため、６００℃でプレ
ベークを行った場合でも、充分な残留分極値が得られた
ものと考えられる。

【００１５】また、７００℃、８００℃の場合も電子ビ
ーム照射有りの方が何れも電子ビーム照射無しよりも大
きな残留分極値が得られた。［第３の実施形態］次に
本発明の第３の実施形態として、電子ビームによる膜の
改質作用をＢＳＴ（Ｂａ_０．５Ｓｒ_０．５ＴｉＯ_３）高
誘電体膜に応用した実施形態を図３の工程断面図を用い
て以下に説明する。ｐ型シリコン基板（半導体基板３
１）を９５０℃で熱酸化して、厚さ２００ｎｍのシリコ
ン酸化膜３２を形成した。次に、膜厚５０ｎｍのＳＲＯ
（ＳｒＲｕＯ _３）膜３３をスパッタリングにより形成
し、６００℃で熱処理して結晶化させた（下部電極）。
この上に、膜厚４０ｎｍのＢＳＴ膜３４をスパッタリン
グによって形成した。スパッタリング時の基板温度は室
温とし、成膜後酸素雰囲気中６００℃で熱処理すること
により結晶化した。次に、上部ＳＲＯ膜３５を同様にス
パッタリングで形成した後に結晶化させた（図３ａ）。
次に、リソグラフィによりパターンを形成し、Ｃｌ２と
Ａｒの混合ガスを用いるドライエッチングにより上部の
ＳＲＯ膜３５をエッチングし、ＳＲＯ電極３５Ａを得た
（図３ｂ）。このようにして作成したキャパシタの上部
電極、下部電極間に一定の電圧を印可してリーク電流の
経時変化を測定した。すると概略を図４に示すように、
最初リーク電流は一定であるが、ある時間経過後にリー
ク電流が増大し始め、やがて急激にリーク電流が増加し
絶縁破壊に至ることがわかった。この絶縁破壊の原因は
酸素空孔により導電パスが形成されるためといわれてい
る。そこで、上部ＳＲＯ膜３５の結晶化終了後、酸素雰
囲気中で熱処理し、ＢＳＴ、ＳＲＯの酸素空孔に酸素を
充填することを試みた。この際に、単なる熱処理と電子
ビームを照射しながらの熱処理とを比較した。熱処理条
件は、温度６００℃、酸素雰囲気、時間３０分とした。
電子ビームの照射条件は、実施形態１と全く同様であ
る。

【００１６】上記の方法で作成したキャパシタの上部電
極、下部電極間に一定の電圧を印可してリーク電流の経
時変化を測定した結果を図５に示す。図中には、熱処理
をしなかった試料（ａ：点線）、熱処理した試料（ｂ：
実線）、電子ビームを照射しながら熱処理した試料
（ｃ：太い実線）をそれぞれ示している。酸素雰囲気中
で熱処理することによりリーク電流が増大し始める時間
が遅くなっており、また、絶縁破壊にいたるまでの通電
時間も長くなっている。また、電子ビームを照射しなが
ら熱処理した試料では、少なくとも今回の通電信頼性試
験の時間内ではリーク電流の増大も絶縁破壊も認められ
なかった。このように電子ビーム照射により著しくキャ
パシタの通電信頼性が向上することがわかった。このよ
うな改善が起こった理由としては、上部ＳＲＯ電極３５
Ａ、ＢＳＴ膜３４および下部ＳＲＯ電極３３の全てを電
子ビームが貫通し、上部ＳＲＯ電極３５Ａ、ないし下部
ＳＲＯ電極３５を通過してＢＳＴ膜３４近傍に侵入して
きた酸素に作用して励起解離させ、ＢＳＴ膜３４中及び
ＳＲＯ電極膜３５Ａ、３３中の酸素空孔を埋めたことが
考えられる。電子ビームを照射しながら行なう熱処理
は、下部ＳＲＯ電極３５Ａ成膜後、ＢＳＴ膜３４成膜
後、そして上部ＳＲＯ電極３３成膜後と膜を一つ成膜す
る毎に行なっても全く同様の効果が認められた。

【００１７】同様の電子ビーム照射による信頼性向上効
果は、ＭＯＳトランジスタのゲート酸化膜、ＦＬＡＳＨ
メモリのトンネル酸化膜およびＴａ_２Ｏ_５膜に適用した
場合にも認められた。［第４の実施形態］次に本発明の第４の実施形態とし
て、コンタクトホール上の自然酸化膜除去に電子ビーム
照射を適用した例について図６を用いて説明する。図６
はＭＯＳトランジスタの製造工程断面図であり、図６
（ａ）では、ｐ型シリコン基板（半導体基板６０）上の
素子分離（ＳＴＩ）膜６７に囲まれた領域内に、膜厚６
ｎｍのゲート酸化膜６８を介して、多結晶Ｓｉのゲート
電極７０が形成されている。ゲート電極７０の両側には
自己整合的にソースエクステンション領域６１Ａ、及び
図示しないドレインエクステンション領域である拡散層
が形成されている。また、ゲート電極７０の側壁に形成
された側壁絶縁膜６９の外側にはソース領域６１、及び
図示しないドレイン領域が形成され、その表面にはコバ
ルトシリサイド（ＣｏＳｉ_２）６２が形成されている。
また、上記の各構成要素を覆って半導体基板６０上に層
間膜（酸化シリコン膜）６３が形成され、その層間膜６
３にコバルトシリサイド（ＣｏＳｉ_２）６２との導通を
取るべきコンタクトホール６４を開孔後、コンタクトホ
ール６４開口のために層間膜６３上に形成されていたレ
ジスト膜が除去された状態が示されている。

【００１８】ここで、レジスト膜除去は酸素プラズマア
ッシングを用いたため、拡散層表面には薄いシリコン酸
化膜６５が形成されている。この後、Ｔｉ膜７９を５ｎ
ｍ、ＴｉＮ膜８０を１５ｎｍスパッタリングによってコ
ンタクトホール６４内に堆積した。この後、試料を２群
に分け、第１の試料群は、窒素雰囲気中、温度４００℃
で熱処理を行い、また第２の試料群は、同一の条件下で
電子ビームを照射しながら５分間熱処理した。これによ
り、配線プラグとシリコン基板間の導電性の高いコンタ
クト部の形成を図った。図６（ｃ）に示すA領域にその
コンタクト部が示される。次に、タングステン（Ｗ）膜
８１を化学気相成長法にて堆積させて、コンタクトホー
ル６４に合わせてパターニングして、配線プラグ８１を
形成した。なお、本実施形態におけるトランジスタのコ
ンタクト部形成における熱処理温度は、５００℃以上の
温度で長時間処理されることのないように設定される。
上述の方法によって形成したトランジスタにおいて、W
電極とソース領域（ドレイン領域）間のコンタクト抵抗
を測定した。この結果として、電子ビーム照射無しのコ
ンタクト抵抗は５×１０^−４Ωｃｍ ^２であったが、電子
ビーム照射有りのコンタクト抵抗は２×１０^−７Ωｃｍ
^２と３桁以上の低減効果が見られた。

【００１９】このコンタクト抵抗の違いを見出すため、
電子ビーム照射有無における配線プラグとシリコン基板
間のコンタクト部の反応形態の様子をオージェ分光分析
により調べた。その結果を図8に示す。図８は、本実施
形態のトランジスタのコンタクト部の反応形態におい
て、電子ビーム照射の効果を説明する深さ方向の組成図
であり、縦軸が元素の組成比（ａｔｏｍ％）、横軸が分
析の際のＡｒイオンスパッタリング時間（分）、即ち、
深さを表している。図８（ａ）が電子ビーム照射無しの
場合、図８（ｂ）が電子ビーム照射有りの場合である。
図８に示されるように、電子ビーム照射無しの場合で
は、Ｔｉ／ＣｏＳｉ_２界面に酸素が検出されており、Ｃ
ｏＳｉ_２上に絶縁体の自然酸化膜（ＳｉＯ_２、ＣｏＯ）
が存在していることが分かる。一方、電子ビームを照射
した場合には、ＣｏＳｉ_２上に自然酸化膜は検出され
ず、Ｔｉ膜により還元されていることが分かった。さら
には、このＴｉ膜と下地であるシリコン基板との間に相
互拡散が生じており、チタンシリサイド層（ＴｉＳ
ｉ_２）を形成していることが判明した。ちなみに、電子
ビーム照射無しの場合では、熱処理時間を１時間以上続
けても、チタンシリサイドの形成を確認することはでき
なかった。

【００２０】以上の結果から、コンタクト底部ＣｏＳｉ
_２上に存在する自然酸化膜の還元反応とチタンシリサイ
ド層の形成が、コンタクト抵抗低減化の鍵を握ると考え
られる。電子ビーム照射無しの場合のコンタクト構造
は、絶縁体であるＳｉＯ_２及びＣｏＯ層が形成されてい
たので、高抵抗になっていたが（図９（ａ））、電子ビ
ーム照射有りの場合では、ＳｉＯ_２及びＣｏＯ層を消失
させ、チタンシリサイド層を形成していたことで低抵抗
化が実現できた（図９（ｂ））と考えられる。電子ビー
ムを照射しなくても、Ｔｉは還元性の強い材料であるた
め、熱エネルギーによりコンタクト底部の自然酸化膜を
還元することは可能である。しかし、この場合、熱処理
温度を５５０℃までに上げなくてはならず、コンタクト
抵抗を下げるのに十分なチタンシリサイド層を形成する
ために、１時間の熱処理時間を必要とすることが分かっ
た。この時のコンタクト抵抗は３×１０^−７Ωｃｍ^２で
あった。ここで、ゲート電極７０にアルミニウムが使わ
れている場合、熱工程には気を配る必要がある。アルミ
ニウムの融点は６６０℃であるが、４００℃では１時間
以上加熱を続けても変質しないが、５５０℃では１分程
度で変質してしまうためである。融点より低い温度でも
加熱時間が長い場合には、材料の変質、劣化をもたら
す。そのため、コンタクトプロセスの低温化は必須とな
る。

【００２１】さらに、２４枚のウェハに対し各ウェハ約
２００点のコンタクト抵抗を測定し、そのウェハ内の平
均歩留まり、ウェハ毎の歩留まりのばらつきの範囲を求
めた。その結果、５５０℃１時間の熱処理でコンタクト
部を形成した場合平均歩留まりは９４％、ばらつき範囲
は９０−９６％であった。一方、電子ビーム照射有りの
場合では、４００℃５分と低温短時間の処理でありなが
ら、平均歩留まり９８％、ばらつき範囲９７−１００％
が得られた。電子ビームを照射することの意義は次のよ
うに考えられる。電子ビームからのエネルギーにより、
コンタクト底部の自然酸化膜を構成しているＳｉ−Ｏ結
合及びＣｏ−Ｏ結合が切断され、さらに、ＳｉＯ_２及び
ＣｏＯが電子ビームから電子を得ることで直接還元作用
として働いたものと考えられる。このようにして自然酸
化膜６５が還元除去されたために、チタンシリサイド層
の形成反応も促進したと考えられる。また、上記の実施
形態ではコンタクトプラグ内の自然酸化膜除去について
説明したが、本発明の実施はこれに限ることは無く、５
００℃程度以下の低温処理が必要とされるシリコン酸化
膜除去工程全般に適用可能である。また、電子ビームは
少なくとも処理を要する領域に照射すれば良い。

【００２２】

【発明の効果】以上述べてきた様に、本発明によりコン
タクトホール底部に形成された薄い酸化膜を、デバイス
特性に悪影響を及ぼさずに低温かつ急速に除去すること
が可能となった。また、ＦＲＡＭ製造工程で既に形成さ
れているＭＯＳトランジスタ（ゲート電極、ゲート絶縁
膜）やソース、ドレイン上のシリサイドなどに悪影響を
及ぼさず、強誘電体酸化膜中のボイドを消滅させること
が可能となった。更に、積層膜の内側にあるシリコン酸
化膜を還元除去することが可能となった。

【図面の簡単な説明】

【図１】本発明の第１実施形態に係る半導体製造工程の
工程断面図である。

【図２】本発明の第２実施形態に係る６００℃でプレベ
ークしたキャパシタのヒステリシス曲線である。

【図３】本発明の第３の実施形態に係る半導体製造工程
の工程断面図である。

【図４】成膜後酸素雰囲気中６００℃で熱処理すること
により結晶化したキャパシタに電圧を印可してリーク電
流の経時変化を測定した概略図である。

【図５】第３実施形態にかかるキャパシタの上部電極、
下部電極間に一定の電圧を印可してリーク電流の経時変
化を測定した結果を示した図である。

【図６】本発明の第４の実施形態にかかる半導体製造工
程の工程断面図である。

【図７】従来のコンタクトホールの形成工程を説明する
ための工程断面図である。

【図８】本発明の第４の実施形態におけるコンタクト部
の反応形態において電子ビーム照射の効果を示す組成図
である。

【図９】図６のＡ領域の構造を示す断面図である。

【符号の説明】

１、３１、６０、１００…半導体基板２、３２…シリコン酸化膜３…白金膜４…ＳＢＴ膜５…空洞３３…ＳＲＯ膜３４…ＢＳＴ膜３５…上部ＳＲＯ膜６１、１０１…ソース領域６１Ａ、１０１Ａ…ソースエクステンション領域６２、１０２…コバルトシリサイド６３、１０３…層間膜６４、１０４…コンタクトホール６５、１０５…自然酸化膜６７、１０７…素子分離絶縁膜６８、１０８…ゲート絶縁膜６９、１０９…側壁絶縁膜７０、１１０…ゲート電極７９、１２０…Ｔｉ膜８０、１２１…ＴｉＮ膜８１、１０６…Ｗ膜

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 27/108 Ｈ０１Ｌ 27/10 ６５１ 21/8242 29/78 ３７１ 21/8247 29/788 29/792 (72)発明者飯沼俊彦神奈川県横浜市磯子区新杉田町８番地株式会社東芝横浜事業所内 (72)発明者須黒恭一神奈川県横浜市磯子区新杉田町８番地株式会社東芝横浜事業所内 (72)発明者奥村勝弥神奈川県横浜市磯子区新杉田町８番地株式会社東芝横浜事業所内

Claims

【特許請求の範囲】

【請求項１】半導体基板上にキャパシタ電極となる下層
導電体膜を形成する工程と、前記下層導電体膜上に酸素
を含む誘電体膜を形成する工程と、前記誘電体膜上に上
層導電体膜を形成する工程と、前記誘電体膜を形成する
工程の後に前記誘電体膜の形成された半導体基板を熱処
理する工程とを具備し、前記半導体基板を熱処理する工
程と同時に前記半導体基板に電子ビームを照射する工程
を更に有することを特徴とする半導体装置の製造方法。
【請求項２】前記電子ビームを照射する工程は常圧の酸
素を含む雰囲気中で行われ、前記半導体基板を熱処理す
る工程の熱処理温度は７００℃以下であることを特徴と
する請求項１に記載の半導体装置の製造方法。
【請求項３】半導体基板上に不純物領域を形成する工程
と、前記不純物領域上に絶縁膜を形成する工程と、前記
絶縁膜の一部を除去し前記不純物領域に至る開口を形成
する工程と、前記開口に導電膜を埋め込む工程と、前記
導電膜の埋め込まれた半導体基板を熱処理する工程とを
具備し、前記半導体基板を熱処理する工程と同時に前記
半導体基板に電子ビームを照射する工程を更に有するこ
とを特徴とする半導体装置の製造方法。
【請求項４】前記電子ビームを照射する工程は還元性雰
囲気中ないしは不活性ガス雰囲気中で行われ、前記半導
体基板を熱処理する工程の熱処理温度は５００℃以下で
あることを特徴とする請求項３に記載の半導体装置の製
造方法。