JPH1154718A - 低温処理により安定化される金属酸化膜からなる緩衝膜を具備した集積回路装置及びその製造方法 - Google Patents
低温処理により安定化される金属酸化膜からなる緩衝膜を具備した集積回路装置及びその製造方法Info
- Publication number
- JPH1154718A JPH1154718A JP10055558A JP5555898A JPH1154718A JP H1154718 A JPH1154718 A JP H1154718A JP 10055558 A JP10055558 A JP 10055558A JP 5555898 A JP5555898 A JP 5555898A JP H1154718 A JPH1154718 A JP H1154718A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- metal oxide
- integrated circuit
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
- H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising transition metals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Abstract
(57)【要約】
【課題】 低温処理により安定化される金属酸化膜から
なる緩衝膜を含む半導体集積回路装置を提供する。 【解決手段】 強誘電体膜を含む膜と、絶縁膜と、前記
強誘電体膜を含む膜と絶縁膜との間に形成され、前記強
誘電体膜を含む膜と絶縁膜との相互作用を防止し、６０
０℃以下の低温処理により安定化される金属酸化膜から
なる緩衝膜を含む。前記金属酸化膜としては、アルミニ
ウム酸化膜が用いられる。前記金属酸化膜で構成された
緩衝膜は、強誘電体物質を含む膜と絶縁膜との間に形成
され、強誘電体物質を含む膜と絶縁膜との相互作用を防
止する。更に、前記金属酸化膜からなる緩衝膜は、金属
膜とシリコンを含む膜との間に形成され、障壁膜として
作用する。
なる緩衝膜を含む半導体集積回路装置を提供する。 【解決手段】 強誘電体膜を含む膜と、絶縁膜と、前記
強誘電体膜を含む膜と絶縁膜との間に形成され、前記強
誘電体膜を含む膜と絶縁膜との相互作用を防止し、６０
０℃以下の低温処理により安定化される金属酸化膜から
なる緩衝膜を含む。前記金属酸化膜としては、アルミニ
ウム酸化膜が用いられる。前記金属酸化膜で構成された
緩衝膜は、強誘電体物質を含む膜と絶縁膜との間に形成
され、強誘電体物質を含む膜と絶縁膜との相互作用を防
止する。更に、前記金属酸化膜からなる緩衝膜は、金属
膜とシリコンを含む膜との間に形成され、障壁膜として
作用する。
Description
【０００１】
【発明の属する技術分野】本発明はマイクロ電子工学分
野に係り、特に、低温処理により安定化される金属酸化
膜からなる緩衝膜を具備した集積回路装置及びその製造
方法に関する。
野に係り、特に、低温処理により安定化される金属酸化
膜からなる緩衝膜を具備した集積回路装置及びその製造
方法に関する。
【０００２】
【従来の技術】ＤＲＡＭ素子において、情報はメモリセ
ルキャパシタに電荷の形で保存される。この保存された
電荷は、時間が経つにつれ、各種の経路を通じて消失さ
れる。従って、周期的に情報を再生させるリフレッシュ
（refresh ）動作が必要となる。かかるリフレッシュ動
作間の間隔をリフレッシュタイムと言う。このリフレッ
シュタイムは、キャパシタの容量を増大させ、メモリセ
ルキャパシタにより保存される電荷量（Ｑ）を増やすこ
とにより改良できる。
ルキャパシタに電荷の形で保存される。この保存された
電荷は、時間が経つにつれ、各種の経路を通じて消失さ
れる。従って、周期的に情報を再生させるリフレッシュ
（refresh ）動作が必要となる。かかるリフレッシュ動
作間の間隔をリフレッシュタイムと言う。このリフレッ
シュタイムは、キャパシタの容量を増大させ、メモリセ
ルキャパシタにより保存される電荷量（Ｑ）を増やすこ
とにより改良できる。
【０００３】キャパシタ容量を増大させるための方法と
して、高誘電率の強誘電体物質、あるいは高誘電率のパ
ラ誘電体物質（以下、これらの物質を強誘電体物質と言
う）をキャパシタの誘電膜として用いる方法が汎用され
ている。強誘電体膜を誘電膜として含むキャパシタの全
表面には、後続工程で形成される金属配線などとの絶縁
を目的とする層間絶縁膜、例えば、シリコン酸化膜など
が形成されるようになる。しかしながら、シリコン酸化
膜を強誘電体膜と直接接触させれば、両者間の反応によ
りキャパシタの特性が劣化し、電極物質と接触するシリ
コン酸化膜内にクラックが生じてしまう。かかる問題点
を防ぐとともに、後続工程時に強誘電体膜を構成する物
質が揮発され拡散されることや、水素が強誘電体膜内に
侵入するのを防ぐため、強誘電体膜と白金電極とからな
るキャパシタと層間絶縁膜であるシリコン酸化膜との間
にＴｉＯ2 膜などを緩衝膜として形成した構造及び該製
造方法が米国特許番号第５，２１２，６２０号に開示さ
れている。
して、高誘電率の強誘電体物質、あるいは高誘電率のパ
ラ誘電体物質（以下、これらの物質を強誘電体物質と言
う）をキャパシタの誘電膜として用いる方法が汎用され
ている。強誘電体膜を誘電膜として含むキャパシタの全
表面には、後続工程で形成される金属配線などとの絶縁
を目的とする層間絶縁膜、例えば、シリコン酸化膜など
が形成されるようになる。しかしながら、シリコン酸化
膜を強誘電体膜と直接接触させれば、両者間の反応によ
りキャパシタの特性が劣化し、電極物質と接触するシリ
コン酸化膜内にクラックが生じてしまう。かかる問題点
を防ぐとともに、後続工程時に強誘電体膜を構成する物
質が揮発され拡散されることや、水素が強誘電体膜内に
侵入するのを防ぐため、強誘電体膜と白金電極とからな
るキャパシタと層間絶縁膜であるシリコン酸化膜との間
にＴｉＯ2 膜などを緩衝膜として形成した構造及び該製
造方法が米国特許番号第５，２１２，６２０号に開示さ
れている。
【０００４】前記米国特許によると、チタニウム（Ｔ
ｉ）膜を形成した後、酸素雰囲気下に６５０℃で熱処理
することにより、チタニウム酸化膜（ＴｉＯ2 ）を形成
する。チタニウム酸化膜は、６５０℃以上で熱処理され
てから始めて緩衝膜としての役割を十分に果たせるよう
になる。仮りに、６５０℃以下で熱処理を施すとすれ
ば、チタニウム膜がチタニウム酸化膜に酸化し切れず、
ＴｉＯまたはＴｉＯｘなどに不完全酸化されるからであ
る。不完全酸化された緩衝膜は比抵抗値が低いため、キ
ャパシタの上下部電極間に漏れ電流が増えることにな
る。更に、チタニウム酸化膜は、スパッタリングにより
形成されるため、段差被覆力が低く、しかも一定の膜厚
以上に形成しなければならないという制限条件を伴う。
ｉ）膜を形成した後、酸素雰囲気下に６５０℃で熱処理
することにより、チタニウム酸化膜（ＴｉＯ2 ）を形成
する。チタニウム酸化膜は、６５０℃以上で熱処理され
てから始めて緩衝膜としての役割を十分に果たせるよう
になる。仮りに、６５０℃以下で熱処理を施すとすれ
ば、チタニウム膜がチタニウム酸化膜に酸化し切れず、
ＴｉＯまたはＴｉＯｘなどに不完全酸化されるからであ
る。不完全酸化された緩衝膜は比抵抗値が低いため、キ
ャパシタの上下部電極間に漏れ電流が増えることにな
る。更に、チタニウム酸化膜は、スパッタリングにより
形成されるため、段差被覆力が低く、しかも一定の膜厚
以上に形成しなければならないという制限条件を伴う。
【０００５】しかしながら、コンタクトプラグとキャパ
シタ下部電極とのコンタクト抵抗を十分に確保するため
には、キャパシタ形成後の工程を６００℃以下の低温で
施すことが要求される。その一例として、６００℃以上
の高温処理を施すようになると、下部電極を構成する物
質がコンタクトプラグに広がるのを防ぐために形成され
た障壁金属膜の膜質が変わってしまい、拡散防止膜とし
ての役割を十分に果たせなくなる。従って、６５０℃以
上の高温熱処理が要求されるチタニウム酸化膜は、低温
熱処理が必須の高集積化された集積回路装置には適して
いない。
シタ下部電極とのコンタクト抵抗を十分に確保するため
には、キャパシタ形成後の工程を６００℃以下の低温で
施すことが要求される。その一例として、６００℃以上
の高温処理を施すようになると、下部電極を構成する物
質がコンタクトプラグに広がるのを防ぐために形成され
た障壁金属膜の膜質が変わってしまい、拡散防止膜とし
ての役割を十分に果たせなくなる。従って、６５０℃以
上の高温熱処理が要求されるチタニウム酸化膜は、低温
熱処理が必須の高集積化された集積回路装置には適して
いない。
【０００６】
【発明が解決しようとする課題】従って、本発明が果た
そうとする技術的課題は、以上の従来技術が有している
問題点を解決するため、低温処理により安定化される金
属酸化膜からなる緩衝膜を具備した集積回路装置を提供
することにある。本発明の他の技術的課題は、前記集積
回路装置を製造するに適した製造方法を提供することに
ある。
そうとする技術的課題は、以上の従来技術が有している
問題点を解決するため、低温処理により安定化される金
属酸化膜からなる緩衝膜を具備した集積回路装置を提供
することにある。本発明の他の技術的課題は、前記集積
回路装置を製造するに適した製造方法を提供することに
ある。
【０００７】
【課題を解決するための手段】本発明によれば、前記技
術的課題は、６００℃以下の低温処理により安定化され
る金属酸化膜からなり、強誘電体膜を含む膜と絶縁膜と
の間に形成され、強誘電体膜を含む膜と絶縁膜との相互
作用を防止する緩衝膜を含む集積回路装置によって達成
される。
術的課題は、６００℃以下の低温処理により安定化され
る金属酸化膜からなり、強誘電体膜を含む膜と絶縁膜と
の間に形成され、強誘電体膜を含む膜と絶縁膜との相互
作用を防止する緩衝膜を含む集積回路装置によって達成
される。
【０００８】前記目的を達成するための本発明に係る集
積回路装置では、半導体基板上に絶縁された第１の金属
膜パターン、強誘電体膜パターン及び第２の金属膜パタ
ーンを含む。前記第１の金属膜パターン、強誘電体膜パ
ターン及び第２の金属膜パターンの表面に６００℃以下
の低温処理により安定化される金属酸化膜からなる緩衝
膜を具備し、前記緩衝膜上には絶縁膜を具備する。
積回路装置では、半導体基板上に絶縁された第１の金属
膜パターン、強誘電体膜パターン及び第２の金属膜パタ
ーンを含む。前記第１の金属膜パターン、強誘電体膜パ
ターン及び第２の金属膜パターンの表面に６００℃以下
の低温処理により安定化される金属酸化膜からなる緩衝
膜を具備し、前記緩衝膜上には絶縁膜を具備する。
【０００９】本発明において、前記６００℃以下の低温
処理により安定化される金属酸化膜はアルミニウム酸化
膜であるのが好ましく、更に４０Åないし３００Åの膜
厚でＡＬＤ方式により形成されるのが好ましい。
処理により安定化される金属酸化膜はアルミニウム酸化
膜であるのが好ましく、更に４０Åないし３００Åの膜
厚でＡＬＤ方式により形成されるのが好ましい。
【００１０】また、前記第１の金属膜パターンの下部に
導電性プラグが形成された絶縁膜を更に具備でき、尚、
第１の金属膜パターンと導電性プラグとの間に障壁膜を
更に具備でき、前記障壁金属膜はアルミニウム酸化膜か
らなるのが好ましい。
導電性プラグが形成された絶縁膜を更に具備でき、尚、
第１の金属膜パターンと導電性プラグとの間に障壁膜を
更に具備でき、前記障壁金属膜はアルミニウム酸化膜か
らなるのが好ましい。
【００１１】前記強誘電体膜はＰＺＴ、ＢａＴｉＯ3 、
ＰｂＴｉＯ3 、ＳＴＯ及びＢＳＴからなる群より選択さ
れた何れか一つを含む膜で、前記絶縁膜は、シリコンを
含む酸化膜であり、特に、シリコン酸化膜、ＢＰＳＧ膜
及びＰＳＧ膜からなる群より選択された何れか一つであ
るのが好ましい。前記第１及び第２の金属膜パターン
は、白金、ルテニウム、イリジウム及びパラジウムから
なる群より選択された何れか一つを含むのが好ましい。
ＰｂＴｉＯ3 、ＳＴＯ及びＢＳＴからなる群より選択さ
れた何れか一つを含む膜で、前記絶縁膜は、シリコンを
含む酸化膜であり、特に、シリコン酸化膜、ＢＰＳＧ膜
及びＰＳＧ膜からなる群より選択された何れか一つであ
るのが好ましい。前記第１及び第２の金属膜パターン
は、白金、ルテニウム、イリジウム及びパラジウムから
なる群より選択された何れか一つを含むのが好ましい。
【００１２】前記技術的課題を達成するための本発明の
他の実施例によると、半導体基板上に６００℃以下の低
温処理により安定化される金属酸化膜が形成される。前
記金属酸化膜上に強誘電体膜パターンを含む導電膜パタ
ーンが形成される。
他の実施例によると、半導体基板上に６００℃以下の低
温処理により安定化される金属酸化膜が形成される。前
記金属酸化膜上に強誘電体膜パターンを含む導電膜パタ
ーンが形成される。
【００１３】本実施例において、前記導電膜パターン
は、第１の金属膜パターン、強誘電体膜パターン、第２
の金属膜パターンが順次に積層され形成されるのが好ま
しく、第１の金属膜パターンと第２の金属膜パターン
は、白金、ルテニウム、イリジウム及びパラジウムから
なる群より選択された何れか一つを含み、前記６００℃
以下の低温処理により安定化される金属酸化膜は、アル
ミニウム酸化膜であることが好ましい。
は、第１の金属膜パターン、強誘電体膜パターン、第２
の金属膜パターンが順次に積層され形成されるのが好ま
しく、第１の金属膜パターンと第２の金属膜パターン
は、白金、ルテニウム、イリジウム及びパラジウムから
なる群より選択された何れか一つを含み、前記６００℃
以下の低温処理により安定化される金属酸化膜は、アル
ミニウム酸化膜であることが好ましい。
【００１４】前記他の技術的課題を達成するための本発
明に係る集積回路装置の製造方法によると、まず、半導
体基板上に半導体基板と絶縁され、強誘電体膜を含むパ
ターンを形成する。次いで、前記強誘電体膜を含むパタ
ーン上に６００℃以下の低温処理により安定化される金
属酸化膜を形成する。最後に、前記金属酸化膜上に絶縁
膜を形成する。
明に係る集積回路装置の製造方法によると、まず、半導
体基板上に半導体基板と絶縁され、強誘電体膜を含むパ
ターンを形成する。次いで、前記強誘電体膜を含むパタ
ーン上に６００℃以下の低温処理により安定化される金
属酸化膜を形成する。最後に、前記金属酸化膜上に絶縁
膜を形成する。
【００１５】前記強誘電体膜を含むパターンを形成する
段階は、半導体基板上に絶縁された第１の導電膜パター
ン、強誘電体膜パターン及び第２の導電膜パターンを形
成する段階を含む。更に、第１の導電膜パターンを形成
する段階前に、半導体基板に形成された不純物層を露出
させるコンタクトホールを具備する絶縁層を半導体基板
上に形成した後、前記コンタクトホールを導電物質で埋
め込み、導電性プラグを形成する段階を更に具備するこ
とができる。また、前記導電性プラグを形成する段階後
に、アルミニウム酸化膜を形成する段階を更に具備する
ことも可能である。
段階は、半導体基板上に絶縁された第１の導電膜パター
ン、強誘電体膜パターン及び第２の導電膜パターンを形
成する段階を含む。更に、第１の導電膜パターンを形成
する段階前に、半導体基板に形成された不純物層を露出
させるコンタクトホールを具備する絶縁層を半導体基板
上に形成した後、前記コンタクトホールを導電物質で埋
め込み、導電性プラグを形成する段階を更に具備するこ
とができる。また、前記導電性プラグを形成する段階後
に、アルミニウム酸化膜を形成する段階を更に具備する
ことも可能である。
【００１６】前記強誘電体膜パターンは、ＰＺＴ、Ｂａ
ＴｉＯ3 、ＰｂＴｉＯ3 、ＳＴＯ及びＢＳＴからなる群
より選択された何れか一つを含む膜である。前記絶縁膜
は、シリコン酸化膜、ＢＰＳＧ膜及びＰＳＧ膜からなる
群より選択された何れか一つの膜で形成される。
ＴｉＯ3 、ＰｂＴｉＯ3 、ＳＴＯ及びＢＳＴからなる群
より選択された何れか一つを含む膜である。前記絶縁膜
は、シリコン酸化膜、ＢＰＳＧ膜及びＰＳＧ膜からなる
群より選択された何れか一つの膜で形成される。
【００１７】前記技術的課題を達成するための本発明の
他の実施例によると、まず、半導体基板上に６００℃以
下の低温処理により安定化される金属酸化膜を形成す
る。次いで、前記金属酸化膜上に強誘電膜を含む導電膜
パターンを形成する。
他の実施例によると、まず、半導体基板上に６００℃以
下の低温処理により安定化される金属酸化膜を形成す
る。次いで、前記金属酸化膜上に強誘電膜を含む導電膜
パターンを形成する。
【００１８】本発明において、前記金属酸化膜を形成す
る段階は、アルミニウム酸化膜を用いて形成するのが好
ましい。
る段階は、アルミニウム酸化膜を用いて形成するのが好
ましい。
【００１９】前記金属酸化膜を形成する段階は、金属酸
化膜を蒸着する段階と前記金属酸化膜を熱処理する段階
とを含む。前記金属酸化膜を蒸着する段階は、２５０℃
ないし４５０℃で、ＡＬＤ方式により行われ、１０Åな
いし２５０Åで蒸着するのが好ましい。更に、前記ＡＬ
Ｄ方式によれば、まず、金属酸化膜蒸着のための反応チ
ャンバ内に金属ソースを注入する。次いで、１〜３０秒
間の浄化時間を通じて反応器内を非活性状態に形成す
る。それから、酸素ソースを注入し、金属酸化膜を形成
する。更に、前記金属酸化膜を熱処理する段階は、４０
０℃ないし８００℃で行われるのが好ましい。
化膜を蒸着する段階と前記金属酸化膜を熱処理する段階
とを含む。前記金属酸化膜を蒸着する段階は、２５０℃
ないし４５０℃で、ＡＬＤ方式により行われ、１０Åな
いし２５０Åで蒸着するのが好ましい。更に、前記ＡＬ
Ｄ方式によれば、まず、金属酸化膜蒸着のための反応チ
ャンバ内に金属ソースを注入する。次いで、１〜３０秒
間の浄化時間を通じて反応器内を非活性状態に形成す
る。それから、酸素ソースを注入し、金属酸化膜を形成
する。更に、前記金属酸化膜を熱処理する段階は、４０
０℃ないし８００℃で行われるのが好ましい。
【００２０】本発明に係る緩衝膜は、６００℃以下の低
温処理だけで安定化される金属酸化膜、例えばアルミニ
ウム酸化膜で構成される。一般に、集積回路装置を高集
積化させるには、６００℃以下に製造工程を低温化する
ことが求められている。そのため、集積回路装置の緩衝
膜として、本発明による緩衝膜を用いれば、集積回路装
置を容易に高集積化し得る。また、本発明に係る緩衝膜
は、薄膜で形成されるとしても、緩衝膜としての役割が
十分に果たせるとともに、ＡＬＤ方式により形成される
ので、均一性及び段差被覆力に優れるという長所があ
る。よって、本発明に係る緩衝膜を強誘電膜を含むキャ
パシタと絶縁膜との緩衝膜として使うと、キャパシタの
分極特性が良くなり、しかも漏れ電流の発生を抑えるこ
とができる。
温処理だけで安定化される金属酸化膜、例えばアルミニ
ウム酸化膜で構成される。一般に、集積回路装置を高集
積化させるには、６００℃以下に製造工程を低温化する
ことが求められている。そのため、集積回路装置の緩衝
膜として、本発明による緩衝膜を用いれば、集積回路装
置を容易に高集積化し得る。また、本発明に係る緩衝膜
は、薄膜で形成されるとしても、緩衝膜としての役割が
十分に果たせるとともに、ＡＬＤ方式により形成される
ので、均一性及び段差被覆力に優れるという長所があ
る。よって、本発明に係る緩衝膜を強誘電膜を含むキャ
パシタと絶縁膜との緩衝膜として使うと、キャパシタの
分極特性が良くなり、しかも漏れ電流の発生を抑えるこ
とができる。
【００２１】
【発明の実施の形態】以下、添付した図面に基づき本発
明の好ましい実施例を更に詳細に説明する。本発明は以
下に開示される実施例に限定されることなく、相異なる
多様な形態で具現可能である。但し、本実施例は、本発
明の開示を完全なものにするとともに、通常の知識を有
した者にとって発明の範疇を確実に知らせるため提供さ
れるものである。添付した図面において、多数の膜と領
域などの膜厚はこの明瞭性のために強調されている。さ
らに、一つの膜が他の膜、または基板上に存在すると示
される場合には、他の膜、または基板の真上にある場合
もあれば、層間膜が存在する場合もある。さらに、以下
で強誘電体物質は、高誘電率の強誘電体物質、若しくは
高誘電率のパラ誘電体物質を含む。図面において、同一
の参照符号は同一部材を示す。
明の好ましい実施例を更に詳細に説明する。本発明は以
下に開示される実施例に限定されることなく、相異なる
多様な形態で具現可能である。但し、本実施例は、本発
明の開示を完全なものにするとともに、通常の知識を有
した者にとって発明の範疇を確実に知らせるため提供さ
れるものである。添付した図面において、多数の膜と領
域などの膜厚はこの明瞭性のために強調されている。さ
らに、一つの膜が他の膜、または基板上に存在すると示
される場合には、他の膜、または基板の真上にある場合
もあれば、層間膜が存在する場合もある。さらに、以下
で強誘電体物質は、高誘電率の強誘電体物質、若しくは
高誘電率のパラ誘電体物質を含む。図面において、同一
の参照符号は同一部材を示す。
【００２２】集積回路装置
【００２３】
【実施例１】図１は、本発明の第１の実施例による高集
積回路装置の断面図である。第１の実施例によると、６
００℃以下の低温処理により安定化される金属酸化膜、
すなわち、アルミニウム酸化膜を高誘電率の強誘電体膜
を含むキャパシタと層間絶縁膜との相互作用を防止する
ための緩衝膜として形成することにより、キャパシタの
分極特性を向上させ、漏れ電流を減らす。
積回路装置の断面図である。第１の実施例によると、６
００℃以下の低温処理により安定化される金属酸化膜、
すなわち、アルミニウム酸化膜を高誘電率の強誘電体膜
を含むキャパシタと層間絶縁膜との相互作用を防止する
ための緩衝膜として形成することにより、キャパシタの
分極特性を向上させ、漏れ電流を減らす。
【００２４】図１を参照すれば、半導体基板１００の所
定領域に素子分離領域１０２が形成され、活性領域を限
定している。活性領域上にスペーサ１０６の形成された
ゲート電極１０４と不純物領域１０８とが形成され、ト
ランジスタを構成している。トランジスタの形成された
基板上にトランジスタの絶縁及び平坦化のための層間絶
縁膜１１０が積層されている。層間絶縁膜１１０内に形
成され、基板１００の不純物領域１０８を露出させるコ
ンタクトホール内に多結晶シリコン膜が充填され、コン
タクトプラグ１１２が形成されている。コンタクトプラ
グ１１２の形成された層間絶縁膜１１０上に第１の緩衝
膜パターン１１４、下部電極パターン１１６、高誘電率
の強誘電体膜パターン１１８及び上部電極パターン１２
０が順次に形成され、キャパシタをなしている。
定領域に素子分離領域１０２が形成され、活性領域を限
定している。活性領域上にスペーサ１０６の形成された
ゲート電極１０４と不純物領域１０８とが形成され、ト
ランジスタを構成している。トランジスタの形成された
基板上にトランジスタの絶縁及び平坦化のための層間絶
縁膜１１０が積層されている。層間絶縁膜１１０内に形
成され、基板１００の不純物領域１０８を露出させるコ
ンタクトホール内に多結晶シリコン膜が充填され、コン
タクトプラグ１１２が形成されている。コンタクトプラ
グ１１２の形成された層間絶縁膜１１０上に第１の緩衝
膜パターン１１４、下部電極パターン１１６、高誘電率
の強誘電体膜パターン１１８及び上部電極パターン１２
０が順次に形成され、キャパシタをなしている。
【００２５】第１の緩衝膜パターン１１４は、半導体基
板１００及びコンタクトプラグ１１２等にドープされて
いる不純物若しくはシリコン原子が下部電極１１６に広
がるのを防止するために形成される。したがって、第１
の緩衝膜パターン１１４は従来のＴｉＮ、ＴｉＳｉＮ、
ＴａＮ、ＴａＳｉＮ、ＴｉＡｌＮ、ＴａＡｌＮあるいは
ＲｕＯ2 などを用いて形成する。更に好ましくは、薄膜
状態でも優れた障壁特性を有する１０Å以下の膜厚のア
ルミニウム酸化膜とＴｉＮ、ＴｉＳｉＮ、ＴａＮ、Ｔａ
ＳｉＮ、ＴｉＡｌＮ、ＴａＡｌＮまたはルテニウム酸化
膜の複合二重膜を用いて形成する。
板１００及びコンタクトプラグ１１２等にドープされて
いる不純物若しくはシリコン原子が下部電極１１６に広
がるのを防止するために形成される。したがって、第１
の緩衝膜パターン１１４は従来のＴｉＮ、ＴｉＳｉＮ、
ＴａＮ、ＴａＳｉＮ、ＴｉＡｌＮ、ＴａＡｌＮあるいは
ＲｕＯ2 などを用いて形成する。更に好ましくは、薄膜
状態でも優れた障壁特性を有する１０Å以下の膜厚のア
ルミニウム酸化膜とＴｉＮ、ＴｉＳｉＮ、ＴａＮ、Ｔａ
ＳｉＮ、ＴｉＡｌＮ、ＴａＡｌＮまたはルテニウム酸化
膜の複合二重膜を用いて形成する。
【００２６】下部電極パターン１１６及び上部電極パタ
ーン１２０は、白金Ｐｔ、ルテニウムＲｕ、イリジウム
ＩｒまたはパラジウムＰｄ等の耐酸化性金属物質からな
る。高誘電率の強誘電体膜パターン１１２は、ＰＺＴ
（Ｐｂ（Ｚｒ1-X Ｔｉｘ）Ｏ3、ＢａＴｉＯ3 、ＰｂＴ
ｉＯ3 またはＳｒＴｉＯ3 （ＳＴＯ）で形成される。
ーン１２０は、白金Ｐｔ、ルテニウムＲｕ、イリジウム
ＩｒまたはパラジウムＰｄ等の耐酸化性金属物質からな
る。高誘電率の強誘電体膜パターン１１２は、ＰＺＴ
（Ｐｂ（Ｚｒ1-X Ｔｉｘ）Ｏ3、ＢａＴｉＯ3 、ＰｂＴ
ｉＯ3 またはＳｒＴｉＯ3 （ＳＴＯ）で形成される。
【００２７】完成されたキャパシタの全表面には、第２
の緩衝膜１２２が形成されており、前記第２の緩衝膜１
２２上に絶縁膜１２４が形成されている。第２の緩衝膜
１２２は６００℃以下の低温処理により安定化される金
属酸化膜からなるのが好ましい。従って、金属酸化膜と
してはアルミニウム酸化膜が用いられ得る。アルミニウ
ム酸化膜の膜厚は４０Åないし３００Åであるのが好ま
しいが、更に好ましくは、８０Åないし２００Åの膜厚
を有する。アルミニウム酸化膜としては２５０〜４５０
℃で、更に好ましくは３５０℃で蒸着されたものが用い
られる。特に、ＡＬＤ（atomic layer deposition ）方
式により蒸着され、均一性と段差被覆力の進んだアルミ
ニウム酸化膜を用いる。さらに、蒸着後、酸素雰囲気下
に２５０〜６００℃で、好ましくは４００℃〜５００℃
で熱処理され、安定化した膜質を有するアルミニウム酸
化膜を用いる。
の緩衝膜１２２が形成されており、前記第２の緩衝膜１
２２上に絶縁膜１２４が形成されている。第２の緩衝膜
１２２は６００℃以下の低温処理により安定化される金
属酸化膜からなるのが好ましい。従って、金属酸化膜と
してはアルミニウム酸化膜が用いられ得る。アルミニウ
ム酸化膜の膜厚は４０Åないし３００Åであるのが好ま
しいが、更に好ましくは、８０Åないし２００Åの膜厚
を有する。アルミニウム酸化膜としては２５０〜４５０
℃で、更に好ましくは３５０℃で蒸着されたものが用い
られる。特に、ＡＬＤ（atomic layer deposition ）方
式により蒸着され、均一性と段差被覆力の進んだアルミ
ニウム酸化膜を用いる。さらに、蒸着後、酸素雰囲気下
に２５０〜６００℃で、好ましくは４００℃〜５００℃
で熱処理され、安定化した膜質を有するアルミニウム酸
化膜を用いる。
【００２８】
【実施例２】図２は、本発明の第２の実施例に係る集積
回路装置の断面図である。第２の実施例と第１の実施例
との違いは、キャパシタの誘電膜として高誘電率の強誘
電体膜の代わりに高誘電率のパラ誘電体膜誘電体膜、例
えば（Ｂａ、Ｓｒ）ＴｉＯ3（ＢＳＴ）が用いられると
いうことである。高誘電率のパラ誘電体膜を用いる場合
には、図２の如く、下部電極膜パターン１１６の上面ば
かりでなく、両側壁にも高誘電率のパラ誘電体膜１１８
が形成される。さらに、高誘電率のパラ誘電体膜１１８
は、後続工程で上部電極膜１２０と共にセルブロック単
位でパタニングされ、キャパシタセルユニットを形成す
る。
回路装置の断面図である。第２の実施例と第１の実施例
との違いは、キャパシタの誘電膜として高誘電率の強誘
電体膜の代わりに高誘電率のパラ誘電体膜誘電体膜、例
えば（Ｂａ、Ｓｒ）ＴｉＯ3（ＢＳＴ）が用いられると
いうことである。高誘電率のパラ誘電体膜を用いる場合
には、図２の如く、下部電極膜パターン１１６の上面ば
かりでなく、両側壁にも高誘電率のパラ誘電体膜１１８
が形成される。さらに、高誘電率のパラ誘電体膜１１８
は、後続工程で上部電極膜１２０と共にセルブロック単
位でパタニングされ、キャパシタセルユニットを形成す
る。
【００２９】第２の実施例によれば、第２の緩衝膜１２
２、すなわちアルミニウム酸化膜は第１の実施例と同様
にキャパシタと層間絶縁膜との相互作用を防止し、キャ
パシタの漏れ電流を減らすなどキャパシタの特性を向上
させる。さらには、第２の緩衝膜１２２は、酸素拡散の
抑え能力に優れている。従って、第２の緩衝膜１２２形
成後、ＢＳＴ膜１１８の誘電率を増やすためのアニーリ
ング工程時に第２の緩衝膜１２２が酸素拡散を防止し、
アニーリング温度が６５０℃以上になるとしても、第１
の緩衝膜１１４の酸化が防止されるので下部電極パター
ン１１６とコンタクトプラグ１１２とのコンタクト抵抗
の増加が防止される。
２、すなわちアルミニウム酸化膜は第１の実施例と同様
にキャパシタと層間絶縁膜との相互作用を防止し、キャ
パシタの漏れ電流を減らすなどキャパシタの特性を向上
させる。さらには、第２の緩衝膜１２２は、酸素拡散の
抑え能力に優れている。従って、第２の緩衝膜１２２形
成後、ＢＳＴ膜１１８の誘電率を増やすためのアニーリ
ング工程時に第２の緩衝膜１２２が酸素拡散を防止し、
アニーリング温度が６５０℃以上になるとしても、第１
の緩衝膜１１４の酸化が防止されるので下部電極パター
ン１１６とコンタクトプラグ１１２とのコンタクト抵抗
の増加が防止される。
【００３０】
【実施例３】図３は、本発明の第３の実施例に係る集積
回路装置の断面図である。第３の実施例は第１の実施例
に示した集積回路装置より低い集積度の集積回路装置に
本発明による６００℃以下の低温処理により安定化され
る金属酸化膜を緩衝膜として適用した場合を示す。
回路装置の断面図である。第３の実施例は第１の実施例
に示した集積回路装置より低い集積度の集積回路装置に
本発明による６００℃以下の低温処理により安定化され
る金属酸化膜を緩衝膜として適用した場合を示す。
【００３１】図３に示した集積回路装置は、図１に示し
た集積回路装置より集積度が低い。従って、図１のごと
き、キャパシタと基板１００に形成された不純物領域と
を結ぶためのコンタクトホールの上部にキャパシタが形
成されるのでなく、コンタクトホールの周りにキャパシ
タが形成されている点が違う。したがって、第３の実施
例で、第１の緩衝膜パターン１１４は基板１００に対す
る接着膜としての機能が更に強く、第２の緩衝膜パター
ン１２２Ａは第１の実施例と同じくキャパシタと層間絶
縁膜１２４との相互作用を防止するための緩衝膜として
作用する。本実施例では、下部電極パターン１１８を形
成してから第２の緩衝膜１２２を形成したが、下部電極
パターンを形成する前に第２の緩衝膜を形成し、第２の
緩衝膜と下部電極を同時にパタニングすることによりキ
ャパシタを形成することも可能である。
た集積回路装置より集積度が低い。従って、図１のごと
き、キャパシタと基板１００に形成された不純物領域と
を結ぶためのコンタクトホールの上部にキャパシタが形
成されるのでなく、コンタクトホールの周りにキャパシ
タが形成されている点が違う。したがって、第３の実施
例で、第１の緩衝膜パターン１１４は基板１００に対す
る接着膜としての機能が更に強く、第２の緩衝膜パター
ン１２２Ａは第１の実施例と同じくキャパシタと層間絶
縁膜１２４との相互作用を防止するための緩衝膜として
作用する。本実施例では、下部電極パターン１１８を形
成してから第２の緩衝膜１２２を形成したが、下部電極
パターンを形成する前に第２の緩衝膜を形成し、第２の
緩衝膜と下部電極を同時にパタニングすることによりキ
ャパシタを形成することも可能である。
【００３２】
【実施例４】図４には、本発明の第４の実施例に係るス
イッチング素子が示されている。第４の実施例では、本
発明に係る金属酸化膜、すなわち、アルミニウム酸化膜
がＭＦＭＩＳ（metal ferroelectric metal insulator
silicon ）あるいはＭＦＩＳ（metal ferroelectric in
sulator silicon ）の絶縁膜として用いられる。図３を
参照すれば、半導体基板３００上に絶縁膜３１０が形成
されており、絶縁膜上に第１の金属膜パターン−強誘電
体膜パターン−第２の金属膜パターン３２０Ａ−３３０
Ａ−３４０Ａからなる電極が形成されている。絶縁膜３
１０はアルミニウム酸化膜からなるのが好ましい。アル
ミニウム酸化膜の膜厚は１０Åないし２５０Åであるの
が好ましいが、更に好ましくは１０Åないし１００Åの
膜厚を有する。アルミニウム酸化膜は２５０〜４５０℃
で、更に好ましくは３５０℃で蒸着されたものが用いら
れる。特に、ＡＬＤ方式で蒸着され、均一性と段差被覆
力とが進んだアルミニウム酸化膜を用いる。それから、
蒸着後酸素雰囲気下に２５０〜６００℃で、好ましくは
４００℃〜５００℃で熱処理され、安定化した膜質を有
するアルミニウム酸化膜を用いる。
イッチング素子が示されている。第４の実施例では、本
発明に係る金属酸化膜、すなわち、アルミニウム酸化膜
がＭＦＭＩＳ（metal ferroelectric metal insulator
silicon ）あるいはＭＦＩＳ（metal ferroelectric in
sulator silicon ）の絶縁膜として用いられる。図３を
参照すれば、半導体基板３００上に絶縁膜３１０が形成
されており、絶縁膜上に第１の金属膜パターン−強誘電
体膜パターン−第２の金属膜パターン３２０Ａ−３３０
Ａ−３４０Ａからなる電極が形成されている。絶縁膜３
１０はアルミニウム酸化膜からなるのが好ましい。アル
ミニウム酸化膜の膜厚は１０Åないし２５０Åであるの
が好ましいが、更に好ましくは１０Åないし１００Åの
膜厚を有する。アルミニウム酸化膜は２５０〜４５０℃
で、更に好ましくは３５０℃で蒸着されたものが用いら
れる。特に、ＡＬＤ方式で蒸着され、均一性と段差被覆
力とが進んだアルミニウム酸化膜を用いる。それから、
蒸着後酸素雰囲気下に２５０〜６００℃で、好ましくは
４００℃〜５００℃で熱処理され、安定化した膜質を有
するアルミニウム酸化膜を用いる。
【００３３】絶縁膜に用いられるアルミニウム酸化膜３
１０は、薄膜で形成可能であり、薄膜状態においても優
れた障壁特性を有する。従って、半導体基板のシリコン
原子が第１の金属膜パターン３２０Ａに広がるのを防止
できる。従って、ＭＦＭＩＳまたはＭＦＩＳの絶縁膜
と、本発明に係るアルミニウム酸化膜とを形成すれば、
スイッチング素子の特性が向上する。
１０は、薄膜で形成可能であり、薄膜状態においても優
れた障壁特性を有する。従って、半導体基板のシリコン
原子が第１の金属膜パターン３２０Ａに広がるのを防止
できる。従って、ＭＦＭＩＳまたはＭＦＩＳの絶縁膜
と、本発明に係るアルミニウム酸化膜とを形成すれば、
スイッチング素子の特性が向上する。
【００３４】集積回路装置の製造方法 図５ないし図７は本発明の第１の実施例に係る集積回路
装置の製造方法につき説明するための製造工程の中間段
階の構造物の断面図である。図５を参照すれば、半導体
基板１００上にＬＯＣＯＳ工程などを通じて素子分離膜
１０２を形成する。素子分離膜により限定された活性領
域上にゲート電極１０４及び側壁スペーサ１０６を順次
に形成する。次いで、前記ゲート電極１０４と側壁スペ
ーサ１０６及び所定のマスクパターンをイオン注入マス
クとして用いて不純物イオンを注入し、不純物領域１０
８を形成することにより、トランジスタを完成する。ト
ランジスタの形成された基板の全面に層間絶縁膜１１０
を形成し、各トランジスタを絶縁させ、平坦化する。次
に、層間絶縁膜１１０をパタニングし、不純物領域１０
８を露出させるコンタクトホールを形成する。次いで、
多結晶シリコンを基板の全面に塗布し、前記コンタクト
ホールを埋め込むコンタクトプラグ１１２を形成する。
コンタクトプラグ１１２の形成された層間絶縁膜１１０
上に第１の緩衝膜、下部電極用導電膜、強誘電体膜及び
上部電極用導電膜を順次に形成した後、所定のパターン
でパタニングし、上部電極パターン１２０、高誘電率の
強誘電体膜パターン１１８、下部電極パターン１１６及
び第１の緩衝膜パターン１１４からなるキャパシタを完
成する。
装置の製造方法につき説明するための製造工程の中間段
階の構造物の断面図である。図５を参照すれば、半導体
基板１００上にＬＯＣＯＳ工程などを通じて素子分離膜
１０２を形成する。素子分離膜により限定された活性領
域上にゲート電極１０４及び側壁スペーサ１０６を順次
に形成する。次いで、前記ゲート電極１０４と側壁スペ
ーサ１０６及び所定のマスクパターンをイオン注入マス
クとして用いて不純物イオンを注入し、不純物領域１０
８を形成することにより、トランジスタを完成する。ト
ランジスタの形成された基板の全面に層間絶縁膜１１０
を形成し、各トランジスタを絶縁させ、平坦化する。次
に、層間絶縁膜１１０をパタニングし、不純物領域１０
８を露出させるコンタクトホールを形成する。次いで、
多結晶シリコンを基板の全面に塗布し、前記コンタクト
ホールを埋め込むコンタクトプラグ１１２を形成する。
コンタクトプラグ１１２の形成された層間絶縁膜１１０
上に第１の緩衝膜、下部電極用導電膜、強誘電体膜及び
上部電極用導電膜を順次に形成した後、所定のパターン
でパタニングし、上部電極パターン１２０、高誘電率の
強誘電体膜パターン１１８、下部電極パターン１１６及
び第１の緩衝膜パターン１１４からなるキャパシタを完
成する。
【００３５】第１の緩衝膜パターン１１４は、半導体基
板１００及びコンタクトプラグ１１２等にドープされて
いる不純物またはシリコン原子が下部電極パターン１１
６に広がるのを防止するために形成される。ＴｉＮ、Ｔ
ｉＳｉＮ、ＴａＮ、ＴａＳｉＮ、ＴｉＡｌＮ、ＴａＡｌ
ＮまたはＲｕＯ2 等を用いて第１の緩衝膜を形成するこ
ともできるが、本実施例では薄膜状態においても優れた
障壁特性を有するアルミニウム酸化膜とＴｉＮ、ＴｉＳ
ｉＮ、ＴａＮ、ＴａＳｉＮ、ＴｉＡｌＮ、ＴａＡｌＮま
たはＲｕＯ2 等との複合二重膜を用いて形成する。図５
では、第１の緩衝膜１１４がコンタクトプラグ１１２の
上部に形成されているが、図５に示した集積回路装置よ
り低い集積度の場合には、コンタクトプラグ１１２の上
部にキャパシタが形成されないので、この場合第１の緩
衝膜１１４は図３に示したごとき主に接着層としての役
割を果たすことになる。
板１００及びコンタクトプラグ１１２等にドープされて
いる不純物またはシリコン原子が下部電極パターン１１
６に広がるのを防止するために形成される。ＴｉＮ、Ｔ
ｉＳｉＮ、ＴａＮ、ＴａＳｉＮ、ＴｉＡｌＮ、ＴａＡｌ
ＮまたはＲｕＯ2 等を用いて第１の緩衝膜を形成するこ
ともできるが、本実施例では薄膜状態においても優れた
障壁特性を有するアルミニウム酸化膜とＴｉＮ、ＴｉＳ
ｉＮ、ＴａＮ、ＴａＳｉＮ、ＴｉＡｌＮ、ＴａＡｌＮま
たはＲｕＯ2 等との複合二重膜を用いて形成する。図５
では、第１の緩衝膜１１４がコンタクトプラグ１１２の
上部に形成されているが、図５に示した集積回路装置よ
り低い集積度の場合には、コンタクトプラグ１１２の上
部にキャパシタが形成されないので、この場合第１の緩
衝膜１１４は図３に示したごとき主に接着層としての役
割を果たすことになる。
【００３６】下部電極パターン１１６及び上部電極パタ
ーン１２０は、白金Ｐｔ、ルテニウムＲｕ、イリジウム
ＩｒまたはパラジウムＰｄなどの耐酸化性金属物質を用
いて形成する。高誘電率の強誘電体膜パターン１１２は
ＰＺＴ（Ｐｂ（Ｚｒ1-X ＴｉｘＯ3 、ＢａＴｉＯ3 、Ｐ
ｂＴｉＯ3 またはＳｒＴｉＯ3 （ＳＴＯ）で形成され
る。
ーン１２０は、白金Ｐｔ、ルテニウムＲｕ、イリジウム
ＩｒまたはパラジウムＰｄなどの耐酸化性金属物質を用
いて形成する。高誘電率の強誘電体膜パターン１１２は
ＰＺＴ（Ｐｂ（Ｚｒ1-X ＴｉｘＯ3 、ＢａＴｉＯ3 、Ｐ
ｂＴｉＯ3 またはＳｒＴｉＯ3 （ＳＴＯ）で形成され
る。
【００３７】図６を参照すると、前記キャパシタが形成
された結果物の全面に第２の緩衝膜１２２を形成する。
第２の緩衝膜１２２は６００℃以下の低温処理により安
定化される金属酸化膜で形成されるのが好ましい。従っ
て、金属酸化膜としてはアルミニウム酸化膜を用いるの
が好ましい。
された結果物の全面に第２の緩衝膜１２２を形成する。
第２の緩衝膜１２２は６００℃以下の低温処理により安
定化される金属酸化膜で形成されるのが好ましい。従っ
て、金属酸化膜としてはアルミニウム酸化膜を用いるの
が好ましい。
【００３８】アルミニウム酸化膜は、ＡＬＤ方式で蒸着
するのが均一性及び段差被覆力の向上面で好ましい。ま
ず、２５０〜４５０℃に温度が保たれる反応器内にアル
ミニウムソースを注入した上で、１〜３０秒間の浄化
（purge ）時間を通じて反応器内を非活性状態にした
後、酸素ソースを注入し、アルミニウム酸化膜を形成す
る。アルミニウム酸化膜は４０Åないし３００Åの膜厚
で、好ましくは、８０Åないし２００Åの膜厚で形成す
る。蒸着されたアルミニウム酸化膜は、後続工程のアニ
ーリングにより膜質が安定化される。アニーリングは酸
素雰囲気下に２５０〜６００℃で、好ましくは４００〜
５００℃でアルミニウム酸化膜を熱処理する。
するのが均一性及び段差被覆力の向上面で好ましい。ま
ず、２５０〜４５０℃に温度が保たれる反応器内にアル
ミニウムソースを注入した上で、１〜３０秒間の浄化
（purge ）時間を通じて反応器内を非活性状態にした
後、酸素ソースを注入し、アルミニウム酸化膜を形成す
る。アルミニウム酸化膜は４０Åないし３００Åの膜厚
で、好ましくは、８０Åないし２００Åの膜厚で形成す
る。蒸着されたアルミニウム酸化膜は、後続工程のアニ
ーリングにより膜質が安定化される。アニーリングは酸
素雰囲気下に２５０〜６００℃で、好ましくは４００〜
５００℃でアルミニウム酸化膜を熱処理する。
【００３９】図６を参照すれば、安定化された金属酸化
膜１２２上に絶縁膜１２４を形成する。絶縁膜１２４
は、シリコンを含む酸化膜を用いて形成する。従って、
シリコン酸化膜、ＢＰＳＧ及びＰＳＧからなる群より選
択された何れか一つで形成されるのが好ましい。
膜１２２上に絶縁膜１２４を形成する。絶縁膜１２４
は、シリコンを含む酸化膜を用いて形成する。従って、
シリコン酸化膜、ＢＰＳＧ及びＰＳＧからなる群より選
択された何れか一つで形成されるのが好ましい。
【００４０】本発明によると、下部電極パターン１１
６、強誘電体膜パターン１１８及び上部電極パターン１
２０からなるキャパシタと前記絶縁膜１２４との間に形
成される金属酸化膜１２２は、６００℃以下の低温熱処
理だけで安定した膜質を形成する。従って、高温工程を
要求しないので集積回路の高集積化に有利であり、コン
タクトプラグ１１２と下部電極パターン１１６間の第１
の緩衝膜１１４も後続する熱処理工程により変成される
ことがない。従って、全般的なキャパシタの特性を良好
に形成することができる。
６、強誘電体膜パターン１１８及び上部電極パターン１
２０からなるキャパシタと前記絶縁膜１２４との間に形
成される金属酸化膜１２２は、６００℃以下の低温熱処
理だけで安定した膜質を形成する。従って、高温工程を
要求しないので集積回路の高集積化に有利であり、コン
タクトプラグ１１２と下部電極パターン１１６間の第１
の緩衝膜１１４も後続する熱処理工程により変成される
ことがない。従って、全般的なキャパシタの特性を良好
に形成することができる。
【００４１】図８ないし図１１には、本発明の第２の実
施例に係る集積回路装置の製造方法につき説明するため
の製造工程の中間段階の構造物等の断面図が示されてい
る。
施例に係る集積回路装置の製造方法につき説明するため
の製造工程の中間段階の構造物等の断面図が示されてい
る。
【００４２】第２の実施例に係る集積回路装置の製造方
法は、図５ないし図７に示した第１の実施例に係る集積
回路装置の製造方法と異なって、図８に示されているよ
うに、第１の緩衝膜パターン１１４と下部電極パターン
１１６とを先に形成するという点で違う。次いで、図９
の如く、高誘電率のパラ誘電体膜１１８、例えば、ＢＳ
Ｔ膜及び上部電極１２０を順次に形成した後、所定のパ
ターンにパタニングし、キャパシタを完成する。
法は、図５ないし図７に示した第１の実施例に係る集積
回路装置の製造方法と異なって、図８に示されているよ
うに、第１の緩衝膜パターン１１４と下部電極パターン
１１６とを先に形成するという点で違う。次いで、図９
の如く、高誘電率のパラ誘電体膜１１８、例えば、ＢＳ
Ｔ膜及び上部電極１２０を順次に形成した後、所定のパ
ターンにパタニングし、キャパシタを完成する。
【００４３】次に、図１０に示したように、第２の緩衝
膜１２２を形成した後、酸素雰囲気下でアニーリングを
行うことにより、膜質を安定化させる工程は第１の実施
例と同じく進める。アニーリング工程によって第２の緩
衝膜１２２の膜質が安定化されるとともに、高誘電率の
強誘電体膜１１８の誘電率が増加するので、キャパシタ
のキャパシタンスも増えるという長所がある。それか
ら、第２の緩衝膜１２２を構成するアルミニウム酸化膜
は、酸素拡散を抑える能力が優れている。従って、アニ
ーリング工程に際して、第１の緩衝膜１１４の酸化を防
止するので、下部電極パターン１１６とコンタクトプラ
グ１１２との接触抵抗の増加を抑える。図１１に示した
ごとく、以降の絶縁膜１２４を形成する工程は、第１の
実施例と同じく進める。
膜１２２を形成した後、酸素雰囲気下でアニーリングを
行うことにより、膜質を安定化させる工程は第１の実施
例と同じく進める。アニーリング工程によって第２の緩
衝膜１２２の膜質が安定化されるとともに、高誘電率の
強誘電体膜１１８の誘電率が増加するので、キャパシタ
のキャパシタンスも増えるという長所がある。それか
ら、第２の緩衝膜１２２を構成するアルミニウム酸化膜
は、酸素拡散を抑える能力が優れている。従って、アニ
ーリング工程に際して、第１の緩衝膜１１４の酸化を防
止するので、下部電極パターン１１６とコンタクトプラ
グ１１２との接触抵抗の増加を抑える。図１１に示した
ごとく、以降の絶縁膜１２４を形成する工程は、第１の
実施例と同じく進める。
【００４４】図１２ないし図１３は、本発明の第４の実
施例に係るＭＦＭＩＳの製造方法につき説明するための
製造工程の中間段階の構造物等の断面図である。
施例に係るＭＦＭＩＳの製造方法につき説明するための
製造工程の中間段階の構造物等の断面図である。
【００４５】図１２を参照すれば、半導体基板４００上
に絶縁膜４１０を形成する。絶縁膜４１０は６００℃以
下の低温処理により安定化される金属酸化膜からなる。
従って、アルミニウム酸化膜が用いられる。アルミニウ
ム酸化膜は、ＡＬＤ方式で蒸着するのが均一性及び段差
被覆力の向上面で好ましい。まず、２５０〜４５０℃に
温度が保たれる反応器内にアルミニウムソースを注入し
てから、１〜３０秒間の浄化時間を通じ反応器内を非活
性状態にする。次いで、酸素ソースを注入することによ
りアルミニウム酸化膜を形成する。アルミニウム酸化膜
は、１０Åないし２５０Åの膜厚で形成するのが好まし
い。アルミニウム酸化膜を蒸着した後、酸素雰囲気下に
２５０〜６００℃で、好ましくは４００〜５００℃でア
ルミニウム酸化膜を熱処理し、アルミニウム酸化膜から
なる絶縁膜４１０を完成する。この際、アルミニウム酸
化膜の熱処理は下部シリコン基板４００の酸化を抑える
ために窒素、アンモニア、アルゴンまたは真空雰囲気下
で熱処理することも可能である。
に絶縁膜４１０を形成する。絶縁膜４１０は６００℃以
下の低温処理により安定化される金属酸化膜からなる。
従って、アルミニウム酸化膜が用いられる。アルミニウ
ム酸化膜は、ＡＬＤ方式で蒸着するのが均一性及び段差
被覆力の向上面で好ましい。まず、２５０〜４５０℃に
温度が保たれる反応器内にアルミニウムソースを注入し
てから、１〜３０秒間の浄化時間を通じ反応器内を非活
性状態にする。次いで、酸素ソースを注入することによ
りアルミニウム酸化膜を形成する。アルミニウム酸化膜
は、１０Åないし２５０Åの膜厚で形成するのが好まし
い。アルミニウム酸化膜を蒸着した後、酸素雰囲気下に
２５０〜６００℃で、好ましくは４００〜５００℃でア
ルミニウム酸化膜を熱処理し、アルミニウム酸化膜から
なる絶縁膜４１０を完成する。この際、アルミニウム酸
化膜の熱処理は下部シリコン基板４００の酸化を抑える
ために窒素、アンモニア、アルゴンまたは真空雰囲気下
で熱処理することも可能である。
【００４６】図１３を参照すれば、絶縁膜４１０上に第
１の金属膜４２０、強誘電体膜４３０及び第２金属膜４
４０を順次に形成する。第１の金属膜４２０及び第２の
金属膜４４０は、白金Ｐｔ、ルテニウムＲｕ、イリジウ
ムＩｒ、またはパラジウムＰｄなどの耐酸化性金属物質
を用いて形成し、強誘電体膜４３０はＰＺＴ（Ｐｂ（Ｚ
ｒ1-X Ｔｉｘ）Ｏ3 ）、ＢａＴｉＯ3 、ＰｂＴｉＯ3 、
ＳｒＴｉＯ3 （ＳＴＯ）または（Ｂａ、Ｓｒ）ＴｉＯ3
（ＢＳＴ）を用いて形成する。
１の金属膜４２０、強誘電体膜４３０及び第２金属膜４
４０を順次に形成する。第１の金属膜４２０及び第２の
金属膜４４０は、白金Ｐｔ、ルテニウムＲｕ、イリジウ
ムＩｒ、またはパラジウムＰｄなどの耐酸化性金属物質
を用いて形成し、強誘電体膜４３０はＰＺＴ（Ｐｂ（Ｚ
ｒ1-X Ｔｉｘ）Ｏ3 ）、ＢａＴｉＯ3 、ＰｂＴｉＯ3 、
ＳｒＴｉＯ3 （ＳＴＯ）または（Ｂａ、Ｓｒ）ＴｉＯ3
（ＢＳＴ）を用いて形成する。
【００４７】図１４を参照すれば、前記第２の金属膜４
４０、強誘電体膜４３０及び第１の金属膜４２０を順次
にパタニングし、第２の金属膜パターン４４０Ａ、強誘
電体膜パターン４３０Ａ及び第１の金属膜パターン４２
０Ａからなる電極を形成することによりＭＦＭＩＳ構造
を完成する。
４０、強誘電体膜４３０及び第１の金属膜４２０を順次
にパタニングし、第２の金属膜パターン４４０Ａ、強誘
電体膜パターン４３０Ａ及び第１の金属膜パターン４２
０Ａからなる電極を形成することによりＭＦＭＩＳ構造
を完成する。
【００４８】本発明によると、低温工程において薄膜の
アルミニウム酸化膜をＭＦＭＩＳ構造の絶縁膜４１０と
して用いる。特に、アルミニウム酸化膜４１０は薄膜状
態においても優れた障壁特性を有する。従って、半導体
基板４００のシリコン原子が第１の金属膜パターン４２
０Ａに広がるのを防止することができる。さらに、アル
ミニウム酸化膜４１０は酸素拡散を抑える能力が優れて
いるので、後続する熱処理工程中に酸素が拡散し、シリ
コン基板４００が酸化を防止できる。従って、シリコン
基板４００の誘電率が減少するのを抑えることが可能と
なる。また、アルミニウム酸化膜４１０は誘電率が８〜
１０程度であり、シリコン酸化膜の誘電率である４に比
べて誘電率が大きい。従って、ＭＦＩＳまたはＭＦＭＩ
Ｓの強誘電体膜に多量の電圧を印加することができるの
で、ＭＦＩＳまたはＭＦＭＩＳの絶縁膜として適してい
る。
アルミニウム酸化膜をＭＦＭＩＳ構造の絶縁膜４１０と
して用いる。特に、アルミニウム酸化膜４１０は薄膜状
態においても優れた障壁特性を有する。従って、半導体
基板４００のシリコン原子が第１の金属膜パターン４２
０Ａに広がるのを防止することができる。さらに、アル
ミニウム酸化膜４１０は酸素拡散を抑える能力が優れて
いるので、後続する熱処理工程中に酸素が拡散し、シリ
コン基板４００が酸化を防止できる。従って、シリコン
基板４００の誘電率が減少するのを抑えることが可能と
なる。また、アルミニウム酸化膜４１０は誘電率が８〜
１０程度であり、シリコン酸化膜の誘電率である４に比
べて誘電率が大きい。従って、ＭＦＩＳまたはＭＦＭＩ
Ｓの強誘電体膜に多量の電圧を印加することができるの
で、ＭＦＩＳまたはＭＦＭＩＳの絶縁膜として適してい
る。
【００４９】本発明は、下記の実験例を通じて更に詳し
く説明する。本発明はこの実験例に限定されなく、多種
の変形が可能である。
く説明する。本発明はこの実験例に限定されなく、多種
の変形が可能である。
【００５０】アルミニウム酸化膜の蒸着直後のキャパシ
タ分極特性 図２に示した集積回路装置の如く、基板上に第１の緩衝
膜としてチタニウム酸化膜を、下部電極として白金膜
を、誘電体膜としてＰＺＴ膜を、上部電極として白金膜
をそれぞれ蒸着した。上部電極及び誘電体膜のみをパタ
ニングした後、下記の表１の条件下でアルミニウム酸化
膜を蒸着した。
タ分極特性 図２に示した集積回路装置の如く、基板上に第１の緩衝
膜としてチタニウム酸化膜を、下部電極として白金膜
を、誘電体膜としてＰＺＴ膜を、上部電極として白金膜
をそれぞれ蒸着した。上部電極及び誘電体膜のみをパタ
ニングした後、下記の表１の条件下でアルミニウム酸化
膜を蒸着した。
【００５１】
【表１】
【００５２】＜表１＞ アルミニウム酸化膜の蒸着条件 アルミニウム酸化膜の蒸着直後、キャパシタの分極特性
を測定し、その結果を図１５Ａないし図１５Ｃに示し
た。図１５Ａないし図１５Ｃから分かるように、アルミ
ニウム酸化膜の蒸着条件に拘わらず、アルミニウム酸化
膜の蒸着直後のキャパシタはいかなる分極特性も示さな
かった。
を測定し、その結果を図１５Ａないし図１５Ｃに示し
た。図１５Ａないし図１５Ｃから分かるように、アルミ
ニウム酸化膜の蒸着条件に拘わらず、アルミニウム酸化
膜の蒸着直後のキャパシタはいかなる分極特性も示さな
かった。
【００５３】アルミニウム酸化膜のアニーリング後のキ
ャパシタ分極特性 キャパシタの上部電極パターンと強誘電体膜パターンま
では以上の実験例と同様に形成し、下記の表２の如く、
アルミニウム酸化膜を蒸着した。次いで、４５０℃の酸
素雰囲気下で３０分間アニーリングした上で、キャパシ
タの分極特性をそれぞれ測定した。
ャパシタ分極特性 キャパシタの上部電極パターンと強誘電体膜パターンま
では以上の実験例と同様に形成し、下記の表２の如く、
アルミニウム酸化膜を蒸着した。次いで、４５０℃の酸
素雰囲気下で３０分間アニーリングした上で、キャパシ
タの分極特性をそれぞれ測定した。
【００５４】
【表２】
【００５５】＜表２＞ アルミニウム酸化膜の蒸着及び
アニーリング条件 アルミニウム酸化膜の膜厚が１００Åの時の結果が図１
６Ａに、３００Åの時の結果が図１６Ｂにそれぞれ示さ
れている。アルミニウム酸化膜を１００Åの膜厚で形成
した後、アニーリング処理前の結果を示す図１５Ｃとア
ニーリング処理後の結果を示す図１６Ａとを比較してみ
ると、アニーリング前には分極特性が現れなかったもの
の、アニーリング後には分極特性を完全に取り戻したこ
とが解かる。更に、図１６Ｂからアルミニウム酸化膜の
膜厚が３００Åの時にも分極特性が完全に取り戻された
ことが解かる。
アニーリング条件 アルミニウム酸化膜の膜厚が１００Åの時の結果が図１
６Ａに、３００Åの時の結果が図１６Ｂにそれぞれ示さ
れている。アルミニウム酸化膜を１００Åの膜厚で形成
した後、アニーリング処理前の結果を示す図１５Ｃとア
ニーリング処理後の結果を示す図１６Ａとを比較してみ
ると、アニーリング前には分極特性が現れなかったもの
の、アニーリング後には分極特性を完全に取り戻したこ
とが解かる。更に、図１６Ｂからアルミニウム酸化膜の
膜厚が３００Åの時にも分極特性が完全に取り戻された
ことが解かる。
【００５６】アルミニウム酸化膜のアニーリング後のキ
ャパシタ残留分極 及び漏れ電流の特性 下記の表３の如く、アルミニウム酸化膜の蒸着条件とア
ニーリング条件とを設定した上で、アルミニウム酸化膜
を形成し、アニーリング処理を行なうことにより、各々
に対し残留分極特性と漏れ電流特性を測定した。この
時、各条件別のサンプル数は６個にした。
ャパシタ残留分極 及び漏れ電流の特性 下記の表３の如く、アルミニウム酸化膜の蒸着条件とア
ニーリング条件とを設定した上で、アルミニウム酸化膜
を形成し、アニーリング処理を行なうことにより、各々
に対し残留分極特性と漏れ電流特性を測定した。この
時、各条件別のサンプル数は６個にした。
【００５７】
【表３】
【００５８】＜表３＞ アルミニウム酸化膜の蒸着及び
アニーリング条件 表３に従ってアルミニウム酸化膜を形成した後、残留分
極を測定した結果が図１７に示されている。図１７の結
果から、大部分の場合、アニーリング処理を経てからは
残留分極値がほとんど一定に現れるのが解かる。
アニーリング条件 表３に従ってアルミニウム酸化膜を形成した後、残留分
極を測定した結果が図１７に示されている。図１７の結
果から、大部分の場合、アニーリング処理を経てからは
残留分極値がほとんど一定に現れるのが解かる。
【００５９】しかしながら、の場合の如きアルミニウ
ム蒸着温度を２５０℃に下げた場合、残留分極値が一定
でなかった。その理由は、蒸着温度が低い場合にはアル
ミニウム酸化膜内に不純物が含まれる可能性が高いから
であろう。それから、の場合の如く、浄化時間が９．
９秒と長い場合にも残留分極値が一定でなかった。その
理由は、アルミニウム断層を形成した後、浄化時間が長
い場合、アルミニウム断層がＰＺＴと反応し、分極特性
の不安定をもたらすためであると見なされる。
ム蒸着温度を２５０℃に下げた場合、残留分極値が一定
でなかった。その理由は、蒸着温度が低い場合にはアル
ミニウム酸化膜内に不純物が含まれる可能性が高いから
であろう。それから、の場合の如く、浄化時間が９．
９秒と長い場合にも残留分極値が一定でなかった。その
理由は、アルミニウム断層を形成した後、浄化時間が長
い場合、アルミニウム断層がＰＺＴと反応し、分極特性
の不安定をもたらすためであると見なされる。
【００６０】さらに、アルミニウム酸化膜を８０Åの膜
厚で形成したの場合にも残留分極値が不均一に現れ
た。しかしながら、図１６Ａと図１６Ｂから分かるよう
に、アルミニウム酸化膜の膜厚を１００Åと３００Åに
した場合には分極特性が良好であることから、アルミニ
ウム酸化膜の膜厚と残留分極間の相関関係はないと判断
される。
厚で形成したの場合にも残留分極値が不均一に現れ
た。しかしながら、図１６Ａと図１６Ｂから分かるよう
に、アルミニウム酸化膜の膜厚を１００Åと３００Åに
した場合には分極特性が良好であることから、アルミニ
ウム酸化膜の膜厚と残留分極間の相関関係はないと判断
される。
【００６１】各サンプルに対する漏れ電流特性は図１８
に示されている。図１８から分かるように、アルミニウ
ム酸化膜の蒸着条件に関係なく、酸素雰囲気下に４５０
℃で約３０分間アニーリングを行なってからは、いずれ
も１０-9（Ａ／１．４×１０-9μｍ2 ）以下の漏れ電流
を示した。
に示されている。図１８から分かるように、アルミニウ
ム酸化膜の蒸着条件に関係なく、酸素雰囲気下に４５０
℃で約３０分間アニーリングを行なってからは、いずれ
も１０-9（Ａ／１．４×１０-9μｍ2 ）以下の漏れ電流
を示した。
【００６２】比較例として、従来技術で触れた米国特許
番号第５，２１２，６２０号に開示されている方法によ
りチタニウム酸化膜を蒸着した後、アニーリング温度の
みを６５０℃、５５０℃及び４５０℃に相異なるように
した上で、キャパシタの漏れ電流を測定した。この結果
を下記の表４に示した。
番号第５，２１２，６２０号に開示されている方法によ
りチタニウム酸化膜を蒸着した後、アニーリング温度の
みを６５０℃、５５０℃及び４５０℃に相異なるように
した上で、キャパシタの漏れ電流を測定した。この結果
を下記の表４に示した。
【００６３】
【表４】
【００６４】＜表４＞ 従来技術によるキャパシタの漏
れ電流測定値 従来の技術によりチタニウム酸化膜を緩衝膜として形成
した場合、６５０℃で熱処理する場合にも漏れ電流が１
０-6Ａ／ｃｍ2 程度であり、熱処理温度が低くなれば低
くなるほど漏れ電流値が増え、４５０℃で熱処理した場
合には漏れ電流が１０-6Ａ／ｃｍ2 で非常に高く現れる
ことが分かる。
れ電流測定値 従来の技術によりチタニウム酸化膜を緩衝膜として形成
した場合、６５０℃で熱処理する場合にも漏れ電流が１
０-6Ａ／ｃｍ2 程度であり、熱処理温度が低くなれば低
くなるほど漏れ電流値が増え、４５０℃で熱処理した場
合には漏れ電流が１０-6Ａ／ｃｍ2 で非常に高く現れる
ことが分かる。
【００６５】すなわち、従来の技術に係るチタニウム酸
化膜は低温工程を要求する高集積化された集積回路装置
の製造には適していないことが分かる。一方、本発明に
係るアルミニウム酸化膜は低温のアニーリング処理だけ
で該膜質が安定化し、キャパシタとコンタクトプラグと
の間に形成されている障壁膜が高温処理により変成され
るのを防止することができる。したがって、本発明に係
るアルミニウム酸化膜は、低温工程を必要とする高集積
化された集積回路装置の製造に当てはまる。
化膜は低温工程を要求する高集積化された集積回路装置
の製造には適していないことが分かる。一方、本発明に
係るアルミニウム酸化膜は低温のアニーリング処理だけ
で該膜質が安定化し、キャパシタとコンタクトプラグと
の間に形成されている障壁膜が高温処理により変成され
るのを防止することができる。したがって、本発明に係
るアルミニウム酸化膜は、低温工程を必要とする高集積
化された集積回路装置の製造に当てはまる。
【００６６】絶縁膜の蒸着後のキャパシタ残留分極と漏
れ電流特性 下記の表５の如く、アルミニウム酸化膜を蒸着し、アニ
ーリングした上で、結果物の全面にシリコン酸化膜を形
成した。シリコン酸化膜は、ＥＣＲ−ＣＶＤ法を用いて
蒸着した。
れ電流特性 下記の表５の如く、アルミニウム酸化膜を蒸着し、アニ
ーリングした上で、結果物の全面にシリコン酸化膜を形
成した。シリコン酸化膜は、ＥＣＲ−ＣＶＤ法を用いて
蒸着した。
【００６７】
【表５】
【００６８】＜表５＞ アルミニウム酸化膜の蒸着及び
アニーリング条件とシリコン酸化膜の蒸着条件 それぞれの標本に対し残留分極特性を測定したグラフが
図１４に示されている。−●−で表示されたグラフはシ
リコン酸化膜の蒸着前に測定した残留分極値を示し、−
○−で表示されたグラフはシリコン酸化膜の蒸着後に測
定した残留分極値を示す。
アニーリング条件とシリコン酸化膜の蒸着条件 それぞれの標本に対し残留分極特性を測定したグラフが
図１４に示されている。−●−で表示されたグラフはシ
リコン酸化膜の蒸着前に測定した残留分極値を示し、−
○−で表示されたグラフはシリコン酸化膜の蒸着後に測
定した残留分極値を示す。
【００６９】図１９によると、アルミニウム酸化膜の膜
厚を４０Åで形成した場合（）は、シリコン酸化膜の
蒸着後の残留分極特性が蒸着前に比べて劣化したことが
分かる。更に、アルミニウム酸化膜を２５０℃で、６０
Åの膜厚で形成した場合（）にも残留分極特性が不均
一に現れることが分かる。反面、６０Åの膜厚のアルミ
ニウム酸化膜を３５０℃で蒸着した場合、浄化時間に関
係なく、残留分極特性がシリコン酸化膜の蒸着後に更に
良好になったことが分かる。
厚を４０Åで形成した場合（）は、シリコン酸化膜の
蒸着後の残留分極特性が蒸着前に比べて劣化したことが
分かる。更に、アルミニウム酸化膜を２５０℃で、６０
Åの膜厚で形成した場合（）にも残留分極特性が不均
一に現れることが分かる。反面、６０Åの膜厚のアルミ
ニウム酸化膜を３５０℃で蒸着した場合、浄化時間に関
係なく、残留分極特性がシリコン酸化膜の蒸着後に更に
良好になったことが分かる。
【００７０】更に、それぞれの標本に対する漏れ電流特
性を測定したグラフが図２０に示されている。−●−で
表示されたグラフはシリコン酸化膜の蒸着前に測定した
漏れ電流値を示し、−○−で表示されたグラフはシリコ
ン酸化膜の蒸着後に測定した漏れ電流値を示す。図２０
からアルミニウム酸化膜蒸着前には漏れ電流値が高かっ
た場合（、）にも、シリコン酸化膜を蒸着してから
は漏れ電流値がχ×１０-10 （Ａ／１．４×１０-4μｍ
2 ）程度に低くなったことが分かる。
性を測定したグラフが図２０に示されている。−●−で
表示されたグラフはシリコン酸化膜の蒸着前に測定した
漏れ電流値を示し、−○−で表示されたグラフはシリコ
ン酸化膜の蒸着後に測定した漏れ電流値を示す。図２０
からアルミニウム酸化膜蒸着前には漏れ電流値が高かっ
た場合（、）にも、シリコン酸化膜を蒸着してから
は漏れ電流値がχ×１０-10 （Ａ／１．４×１０-4μｍ
2 ）程度に低くなったことが分かる。
【００７１】ＮＨ 3 プラズマ処理と残留分極特性との関
係測定 アルミニウム酸化膜が後続工程で生じる水素の侵入に対
する拡散防止膜としての役割を十分に果たせるかどうか
を調べるため、アルミニウム酸化膜を２０Å及び８０Å
でそれぞれ形成した後、ＮＨ3 プラズマ処理を行なっ
た。ＮＨ3 プラズマ処理は、ＮＨ3 を１０mTorr の圧力
と１２００Ｗのマイクロ波動力下で８０sccmにフローさ
せた。ＮＨ3 フロー直前と直後の分極特性を各々測定
し、図２１に示した。図２１はアルミニウム酸化膜の膜
厚が８０Åの時の分極特性を示すグラフであり、ＮＨ3
フロー前後の分極特性が全く変わっていないことが分か
る。一方、アルミニウム酸化膜の膜厚が２０Åの時に
は、ウェーハの全面でリフティングが生じ、キャパシタ
特性を測定し得なくなった。
係測定 アルミニウム酸化膜が後続工程で生じる水素の侵入に対
する拡散防止膜としての役割を十分に果たせるかどうか
を調べるため、アルミニウム酸化膜を２０Å及び８０Å
でそれぞれ形成した後、ＮＨ3 プラズマ処理を行なっ
た。ＮＨ3 プラズマ処理は、ＮＨ3 を１０mTorr の圧力
と１２００Ｗのマイクロ波動力下で８０sccmにフローさ
せた。ＮＨ3 フロー直前と直後の分極特性を各々測定
し、図２１に示した。図２１はアルミニウム酸化膜の膜
厚が８０Åの時の分極特性を示すグラフであり、ＮＨ3
フロー前後の分極特性が全く変わっていないことが分か
る。一方、アルミニウム酸化膜の膜厚が２０Åの時に
は、ウェーハの全面でリフティングが生じ、キャパシタ
特性を測定し得なくなった。
【００７２】アルミニウム酸化膜の膜厚とリフティング
発生との関係 アルミニウム酸化膜の膜厚とリフティング発生との間に
はいかなる関係があるかを調べるため、下記の表６のよ
うな条件下でアルミニウム酸化膜を形成した。各条件別
に、リフティングが生じたかの可否を○、×で表示し
た。表６からアルミニウム酸化膜の膜厚が２０Åの時と
３００Å以上の時には、シリコン酸化膜の形成の可否に
関係なく、４５０℃で３０分間アニーリングした後にリ
フティングが生じたことが分かった。また、１００Åの
時にもアニーリング直後にはリフティングが生じなかっ
たものの、シリコン酸化膜の形成後にはリフティングが
生じたことから、リフティング点で、アルミニウム酸化
膜の適正膜厚は４０Åないし８０Åであることが分か
る。更に、アルミニウム酸化膜が適正膜厚の６０Åで形
成されたとしても、蒸着温度が２５０℃の場合と浄化時
間が９．９秒の場合にはリフティングが生じたことが分
かる。従って、リフティングが生じないようにするため
には、アルミニウム酸化膜の膜厚は４０〜８０Åで、し
かも蒸着温度は３００℃ないし４００℃、浄化時間は
９．９秒以下、好ましくは３．３秒以下であることが分
かる。
発生との関係 アルミニウム酸化膜の膜厚とリフティング発生との間に
はいかなる関係があるかを調べるため、下記の表６のよ
うな条件下でアルミニウム酸化膜を形成した。各条件別
に、リフティングが生じたかの可否を○、×で表示し
た。表６からアルミニウム酸化膜の膜厚が２０Åの時と
３００Å以上の時には、シリコン酸化膜の形成の可否に
関係なく、４５０℃で３０分間アニーリングした後にリ
フティングが生じたことが分かった。また、１００Åの
時にもアニーリング直後にはリフティングが生じなかっ
たものの、シリコン酸化膜の形成後にはリフティングが
生じたことから、リフティング点で、アルミニウム酸化
膜の適正膜厚は４０Åないし８０Åであることが分か
る。更に、アルミニウム酸化膜が適正膜厚の６０Åで形
成されたとしても、蒸着温度が２５０℃の場合と浄化時
間が９．９秒の場合にはリフティングが生じたことが分
かる。従って、リフティングが生じないようにするため
には、アルミニウム酸化膜の膜厚は４０〜８０Åで、し
かも蒸着温度は３００℃ないし４００℃、浄化時間は
９．９秒以下、好ましくは３．３秒以下であることが分
かる。
【００７３】以上で述べた結果は、下部電極をパタニン
グをしなかった状態で形成してから、表６に示した条件
下で処理した後、リフティングの可否を観察したもので
ある。反面、下部電極をパタニングした上で、アルミニ
ウム酸化膜を蒸着した場合には、アルミニウム酸化膜が
１００Å以上の膜厚で形成された場合にもリフティング
が生じなかった。これは、下部電極が基板の全面に形成
されている時はストレスによるリフティング余裕度（li
fting margin）が小さいものの、下部電極がパタニング
された状態では、下部電極パターンとのストレスが減る
ので、リフティング抑えの余裕度が増えるからである。
グをしなかった状態で形成してから、表６に示した条件
下で処理した後、リフティングの可否を観察したもので
ある。反面、下部電極をパタニングした上で、アルミニ
ウム酸化膜を蒸着した場合には、アルミニウム酸化膜が
１００Å以上の膜厚で形成された場合にもリフティング
が生じなかった。これは、下部電極が基板の全面に形成
されている時はストレスによるリフティング余裕度（li
fting margin）が小さいものの、下部電極がパタニング
された状態では、下部電極パターンとのストレスが減る
ので、リフティング抑えの余裕度が増えるからである。
【００７４】
【表６】
【００７５】＜表６＞ アルミニウム酸化膜の形成条件
とアニーリング及びシリコン酸化膜形成の可否アルミニウム酸化膜形成とＢＳＴキャパシタ特性との関
係 以上の実験例は、高誘電率の強誘電体膜ＰＺＴを用いた
キャパシタの特性を測定した結果を示したものである。
次は、高誘電率のパラ誘電体膜であるＢＳＴ膜を含むキ
ャパシタにアルミニウム酸化膜を形成する場合、キャパ
シタの特性にいかなる影響が及ぶかを調べるため、以下
の通りに施した。障壁膜としてＴａＳｉＮを形成し、そ
の上にＢＳＴ膜を含むキャパシタを形成した。次いで、
ＢＳＴキャパシタ上に１００Åの膜厚のアルミニウム酸
化膜を形成した。アルミニウム酸化膜を酸素雰囲気下に
６００℃で１０分間アニーリングした後、ＢＳＴキャパ
シタのキャパシタンスと漏れ電流を測定し、その結果を
図２２と図２１に示した。
とアニーリング及びシリコン酸化膜形成の可否アルミニウム酸化膜形成とＢＳＴキャパシタ特性との関
係 以上の実験例は、高誘電率の強誘電体膜ＰＺＴを用いた
キャパシタの特性を測定した結果を示したものである。
次は、高誘電率のパラ誘電体膜であるＢＳＴ膜を含むキ
ャパシタにアルミニウム酸化膜を形成する場合、キャパ
シタの特性にいかなる影響が及ぶかを調べるため、以下
の通りに施した。障壁膜としてＴａＳｉＮを形成し、そ
の上にＢＳＴ膜を含むキャパシタを形成した。次いで、
ＢＳＴキャパシタ上に１００Åの膜厚のアルミニウム酸
化膜を形成した。アルミニウム酸化膜を酸素雰囲気下に
６００℃で１０分間アニーリングした後、ＢＳＴキャパ
シタのキャパシタンスと漏れ電流を測定し、その結果を
図２２と図２１に示した。
【００７６】図２２と図２３の如く、ＢＳＴキャパシタ
のキャパシタは約３０fF／cellであり、漏れ電流は２Ｖ
で５×１０-16 Ａ／cellであった。これは、アルミニウ
ム酸化膜のアニーリング工程によりＢＳＴの誘電率が向
上したので、キャパシタンスが増えたと見なされる。更
に、アルミニウム酸化膜が酸素の拡散防止膜として作用
するので、障壁膜のＴａＳｉＮがアニーリング工程時に
酸化されなく、キャパシタの接触抵抗の増加が防止され
たからであると解釈される。
のキャパシタは約３０fF／cellであり、漏れ電流は２Ｖ
で５×１０-16 Ａ／cellであった。これは、アルミニウ
ム酸化膜のアニーリング工程によりＢＳＴの誘電率が向
上したので、キャパシタンスが増えたと見なされる。更
に、アルミニウム酸化膜が酸素の拡散防止膜として作用
するので、障壁膜のＴａＳｉＮがアニーリング工程時に
酸化されなく、キャパシタの接触抵抗の増加が防止され
たからであると解釈される。
【００７７】以上で本発明の好ましい実施例を述べた。
ここには特定の用語が使われているが、これは請求範囲
に開示されている発明の範疇にこれを制限しようとする
目的でなく、技術的な概念で使われたものである。従っ
て、本発明は前記実施例に限定されなく、当業者にとっ
てその変形及び改良が可能であることは言うまでもな
い。
ここには特定の用語が使われているが、これは請求範囲
に開示されている発明の範疇にこれを制限しようとする
目的でなく、技術的な概念で使われたものである。従っ
て、本発明は前記実施例に限定されなく、当業者にとっ
てその変形及び改良が可能であることは言うまでもな
い。
【００７８】
【発明の効果】以上述べたように、本発明に係る緩衝膜
は６００℃以下の低温処理だけで安定化される金属酸化
膜、例えばアルミニウム酸化膜で構成される。一般に、
集積回路装置を高集積化させるには、６００℃以下に製
造工程を低温化させることが要求される。従って、集積
回路装置の緩衝膜として本発明による緩衝膜を用いる
と、集積回路装置を容易に高集積化させることができ
る。
は６００℃以下の低温処理だけで安定化される金属酸化
膜、例えばアルミニウム酸化膜で構成される。一般に、
集積回路装置を高集積化させるには、６００℃以下に製
造工程を低温化させることが要求される。従って、集積
回路装置の緩衝膜として本発明による緩衝膜を用いる
と、集積回路装置を容易に高集積化させることができ
る。
【００７９】更に、本発明による緩衝膜は薄膜に形成さ
れた場合にも、緩衝膜としての役割を十分に果たせると
ともに、ＡＬＤ方式により形成されるので、均一性及び
段差被覆力に優れているという長所がある。そのため、
本発明による緩衝膜を強誘電体膜を含むキャパシタと絶
縁膜との緩衝膜として用いれば、キャパシタの分極特性
が良くなり、しかも漏れ電流の発生をも縮めることがで
きる。更には、本発明による緩衝膜は障壁特性が良好で
あるため、ＭＦＭＩＳの絶縁膜として用いれば、シリコ
ン基板のシリコン原子が金属層に広がるのを効率よく防
止できる。
れた場合にも、緩衝膜としての役割を十分に果たせると
ともに、ＡＬＤ方式により形成されるので、均一性及び
段差被覆力に優れているという長所がある。そのため、
本発明による緩衝膜を強誘電体膜を含むキャパシタと絶
縁膜との緩衝膜として用いれば、キャパシタの分極特性
が良くなり、しかも漏れ電流の発生をも縮めることがで
きる。更には、本発明による緩衝膜は障壁特性が良好で
あるため、ＭＦＭＩＳの絶縁膜として用いれば、シリコ
ン基板のシリコン原子が金属層に広がるのを効率よく防
止できる。
【図１】 本発明の第１の実施例に係る集積回路装置の
断面図である。
断面図である。
【図２】 本発明の第２の実施例に係る集積回路装置の
断面図である。
断面図である。
【図３】 本発明の第３の実施例に係る集積回路装置の
断面図である。
断面図である。
【図４】 本発明の第４の実施例に係るスイッチング素
子の断面図である。
子の断面図である。
【図５】 本発明の第１の実施例に係る集積回路装置の
製造方法につき説明するための製造工程の中間段階の構
造物の断面図である。
製造方法につき説明するための製造工程の中間段階の構
造物の断面図である。
【図６】 本発明の第１の実施例に係る集積回路装置の
製造方法につき説明するための製造工程の中間段階の構
造物の断面図である。
製造方法につき説明するための製造工程の中間段階の構
造物の断面図である。
【図７】 本発明の第１の実施例に係る集積回路装置の
製造方法につき説明するための製造工程の中間段階の構
造物の断面図である。
製造方法につき説明するための製造工程の中間段階の構
造物の断面図である。
【図８】 本発明の第２の実施例に係る集積回路装置の
製造方法につき説明するための製造工程の中間段階の構
造物の断面図である。
製造方法につき説明するための製造工程の中間段階の構
造物の断面図である。
【図９】 本発明の第２の実施例に係る集積回路装置の
製造方法につき説明するための製造工程の中間段階の構
造物の断面図である。
製造方法につき説明するための製造工程の中間段階の構
造物の断面図である。
【図１０】 本発明の第２の実施例に係る集積回路装置
の製造方法につき説明するための製造工程の中間段階の
構造物の断面図である。
の製造方法につき説明するための製造工程の中間段階の
構造物の断面図である。
【図１１】 本発明の第２の実施例に係る集積回路装置
の製造方法につき説明するための製造工程の中間段階の
構造物の断面図である。
の製造方法につき説明するための製造工程の中間段階の
構造物の断面図である。
【図１２】 本発明の第４の実施例に係るスイッチング
素子の製造方法につき説明するための製造工程の中間段
階の構造物の断面図である。
素子の製造方法につき説明するための製造工程の中間段
階の構造物の断面図である。
【図１３】 本発明の第４の実施例に係るスイッチング
素子の製造方法につき説明するための製造工程の中間段
階の構造物の断面図である。
素子の製造方法につき説明するための製造工程の中間段
階の構造物の断面図である。
【図１４】 本発明の第４の実施例に係るスイッチング
素子の製造方法につき説明するための製造工程の中間段
階の構造物の断面図である。
素子の製造方法につき説明するための製造工程の中間段
階の構造物の断面図である。
【図１５】 アルミニウム酸化膜の蒸着後に測定した分
極特性を示すグラフである。
極特性を示すグラフである。
【図１６】 アニーリング後に測定した分極特性を示す
グラフである。
グラフである。
【図１７】 アルミニウム酸化膜の形成条件に伴う残留
分極値を示すグラフである。
分極値を示すグラフである。
【図１８】 アルミニウム酸化膜の形成条件に伴う漏れ
電流値を示すグラフである。
電流値を示すグラフである。
【図１９】 シリコン酸化膜の蒸着後に測定した残留分
極値を示すグラフである。
極値を示すグラフである。
【図２０】 シリコン酸化膜の蒸着後に測定した漏れ電
流値を示すグラフである。
流値を示すグラフである。
【図２１】 ＮＨ３プラズマ処理の直前と直後に測定し
た分極特性を示すグラフである。
た分極特性を示すグラフである。
【図２２】 アルミニウム酸化膜のアニーリング後に測
定したＢＳＴキャパシタのキャパシタンスを示すグラフ
である。
定したＢＳＴキャパシタのキャパシタンスを示すグラフ
である。
【図２３】 アルミニウム酸化膜のアニーリング後に測
定したＢＳＴキャパシタの漏れ電流を示すグラフであ
る。
定したＢＳＴキャパシタの漏れ電流を示すグラフであ
る。
１００…半導体基板、１０２…素子分離領域、１０４…
ゲート電極 １０６…スペーサ、１０８…不純物領域、１１０…層間
絶縁膜、１１２…コンタクトプラグ、１１４…第１の緩
衝膜パターン、１１６…下部電極パターン、１１８…強
誘電体膜パターン、１２０…上部電極パターン、１２２
…第２の緩衝膜、１２４…絶縁膜。
ゲート電極 １０６…スペーサ、１０８…不純物領域、１１０…層間
絶縁膜、１１２…コンタクトプラグ、１１４…第１の緩
衝膜パターン、１１６…下部電極パターン、１１８…強
誘電体膜パターン、１２０…上部電極パターン、１２２
…第２の緩衝膜、１２４…絶縁膜。
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/8247 29/788 29/792 (72)発明者 金 秉 煕 大韓民国ソウル特別市麻浦區望遠洞415− 49番地 (72)発明者 李 相 旻 大韓民国京畿道龍仁市器興邑農書里山24番 地 (72)発明者 朴 昌 洙 大韓民国京畿道水原市八達區梅灘１洞167 −17番地 宇宙タウン11棟101號
Claims (40)
- 【請求項１】 強誘電体膜を含む膜と、 絶縁膜と、 前記強誘電体膜を含む膜と絶縁膜との間に形成され、前
記強誘電体膜を含む膜と絶縁膜との相互作用を防止し、
６００℃以下の低温処理により安定化される金属酸化膜
からなる緩衝膜を含むことを特徴とする集積回路装置。 - 【請求項２】 前記強誘電体膜はＰＺＴ、ＢａＴｉ
Ｏ3 、ＰｂＴｉＯ3 、ＳＴＯ及びＢＳＴからなる群より
選択された何れか一つを含む膜であることを特徴とする
請求項１に記載の集積回路装置。 - 【請求項３】 前記絶縁膜は、シリコンを含む酸化膜で
あることを特徴とする請求項１に記載の集積回路装置。 - 【請求項４】 前記シリコンを含む酸化膜は、シリコン
酸化膜、ＢＰＳＧ膜及びＰＳＧ膜からなる群より選択さ
れた何れか一つであることを特徴とする請求項３に記載
の集積回路装置。 - 【請求項５】 前記６００℃以下の低温処理により安定
化される金属酸化膜は、アルミニウム酸化膜であること
を特徴とする請求項１に記載の集積回路装置。 - 【請求項６】 前記アルミニウム酸化膜は、ＡＬＤ方式
で形成されたことを特徴とする請求項５に記載の集積回
路装置。 - 【請求項７】 前記強誘電体膜を含む膜は、上下部にそ
れぞれ金属膜が更に形成された多層膜であることを特徴
とする請求項１に記載の集積回路装置。 - 【請求項８】 前記金属膜は、白金、ルテニウム、イリ
ジウム及びパラジウムからなる群より選択された何れか
一つを含むことを特徴とする請求項７に記載の集積回路
装置。 - 【請求項９】 前記多層膜はキャパシタを形成すること
を特徴とする請求項７に記載の集積回路装置。 - 【請求項１０】 半導体基板と、 前記基板上に形成され、前記基板と絶縁された第１の金
属膜パターンと、 前記第１の金属膜上に形成された強誘電体膜パターン
と、 前記強誘電体膜上に形成された第２の金属膜パターン
と、 前記第１の金属膜パターン、強誘電体膜パターン及び第
２の金属膜パターンの表面に形成され、６００℃以下の
低温処理により安定化される金属酸化膜からなる緩衝膜
と、 前記緩衝膜上に形成された絶縁膜とを含むことを特徴と
する集積回路装置。 - 【請求項１１】 前記６００℃以下の低温処理により安
定化される金属酸化膜は、アルミニウム酸化膜であるこ
とを特徴とする請求項１０に記載の集積回路装置。 - 【請求項１２】 前記６００℃以下の低温処理により安
定化される金属酸化膜の膜厚は４０Åないし３００Åで
あることを特徴とする請求項１０に記載の集積回路装
置。 - 【請求項１３】 前記絶縁された第１の金属膜パターン
の下部に導電性プラグが形成された絶縁膜を更に具備す
ることを特徴とする請求項１０に記載の集積回路装置。 - 【請求項１４】 前記絶縁された第１の金属膜パターン
と導電性プラグとが形成された絶縁膜の間に障壁膜を更
に具備することを特徴とする請求項１３に記載の集積回
路装置。 - 【請求項１５】 前記障壁金属膜は、アルミニウム酸化
膜を含む膜からなることを特徴とする請求項１４に記載
の集積回路装置。 - 【請求項１６】 半導体基板と、 前記基板上に形成され、６００℃以下の低温処理により
安定化される金属酸化膜と、 前記金属酸化膜上に形成され、強誘電体膜パターンを含
む導電膜パターンとを含むことを特徴とするスイッチン
グ素子。 - 【請求項１７】 前記導電膜パターンは、第１の金属膜
パターン、強誘電体膜パターン、第２の金属膜パターン
が順次に積層されてなることを特徴とする請求項１６に
記載のスイッチング素子。 - 【請求項１８】 前記第１の金属膜パターンと第２の金
属膜パターンは、白金、ルテニウム、イリジウム及びパ
ラジウムからなる群より選択された何れか一つを含むこ
とを特徴とする請求項１７に記載のスイッチング素子。 - 【請求項１９】 前記６００℃以下の低温処理により安
定化される金属酸化膜は、アルミニウム酸化膜であるこ
とを特徴とする請求項１６に記載のスイッチング素子。 - 【請求項２０】 半導体基板と絶縁され、強誘電体膜を
含むパターンを半導体基板上に形成する段階と、 前記強誘電体膜を含むパターン上に６００℃以下の低温
処理により安定化される金属酸化膜を形成する段階と、 前記金属酸化膜上に絶縁膜を形成する段階とを含むこと
を特徴とする半導体集積回路装置の製造方法。 - 【請求項２１】 前記強誘電体膜を含むパターンを形成
する段階は、 半導体基板上に絶縁された第１の導電膜パターンを形成
する段階と、 前記第１の導電膜パターン上に強誘電体膜パターンを形
成する段階と、 前記強誘電体膜パターン上に第２の導電膜パターンを形
成する段階とを含むことを特徴とする請求項２０に記載
の半導体集積回路装置の製造方法。 - 【請求項２２】 前記第１の導電膜パターンを形成する
段階前に、 半導体基板に形成された不純物層を露出させるコンタク
トホールを具備した絶縁層を半導体基板上に形成する段
階と、 前記コンタクトホールを導電物質で埋め込み、導電性プ
ラグを形成する段階とを更に具備することを特徴とする
請求項２１に記載の半導体集積回路装置の製造方法。 - 【請求項２３】 前記導電性プラグを形成する段階後
に、アルミニウム酸化膜を形成する段階を更に具備する
ことを特徴とする請求項２２に記載の半導体集積回路装
置の製造方法。 - 【請求項２４】 前記強誘電体膜パターンは、ＰＺＴ、
ＢａＴｉＯ3 、ＰｂＴｉＯ3 、ＳＴＯ及びＢＳＴからな
る群より選択された何れか一つを含む膜であることを特
徴とする請求項２０に記載の半導体集積回路装置の製造
方法。 - 【請求項２５】 前記金属酸化膜を形成する段階は、ア
ルミニウム酸化膜を用いて形成することを特徴とする請
求項２０に記載の半導体集積回路装置の製造方法。 - 【請求項２６】 前記金属酸化膜を形成する段階は、 前記強誘電体膜を含む膜上に金属酸化膜を蒸着する段階
と、 前記金属酸化膜を熱処理する段階とを含むことを特徴と
する請求項２０に記載の半導体集積回路装置の製造方
法。 - 【請求項２７】 前記金属酸化膜を蒸着する段階は、２
５０℃ないし４５０℃で行われることを特徴とする請求
項２６に記載の半導体集積回路装置の製造方法。 - 【請求項２８】 前記金属酸化膜を蒸着する段階は、Ａ
ＬＤ方式で行われることを特徴とする請求項２６に記載
の半導体集積回路装置の製造方法。 - 【請求項２９】 前記ＡＬＤ方式は、 金属酸化膜蒸着のための反応チャンバ内に金属ソースを
注入する段階と、 １〜３０秒間の浄化時間を通じて反応器内を非活性状態
に形成する段階と、 酸素ソースを注入し、金属酸化膜を形成する段階とを含
むことを特徴とする請求項２８に記載の半導体集積回路
装置の製造方法。 - 【請求項３０】 前記金属酸化膜は、４０Åないし３０
０Åの膜厚で蒸着されることを特徴とする請求項２６に
記載の半導体集積回路装置の製造方法。 - 【請求項３１】 前記金属酸化膜を熱処理する段階は、
４００℃ないし５００℃で行われることを特徴とする請
求項２６に記載の半導体集積回路装置の製造方法。 - 【請求項３２】 前記絶縁膜は、シリコン酸化膜、ＢＰ
ＳＧ膜及びＰＳＧ膜からなる群より選択された何れか一
つの膜であることを特徴とする請求項２０に記載の半導
体集積回路装置の製造方法。 - 【請求項３３】 半導体基板上に６００℃以下の低温処
理により安定化される金属酸化膜を形成する段階と、 前記金属酸化膜上に強誘電体膜を含む導電膜パターンを
形成する段階とを含むことを特徴とするスイッチング素
子の製造方法。 - 【請求項３４】 前記金属酸化膜を形成する段階は、ア
ルミニウム酸化膜を用いて行われることを特徴とする請
求項３３に記載のスイッチング素子の製造方法。 - 【請求項３５】 前記金属酸化膜を形成する段階は、 前記半導体基板上に金属酸化膜を蒸着する段階と、 前記金属酸化膜を熱処理する段階とを含むことを特徴と
する請求項３３に記載のスイッチング素子の製造方法。 - 【請求項３６】 前記金属酸化膜を蒸着する段階は、２
５０℃ないし４５０℃で行われることを特徴とする請求
項３５に記載のスイッチング素子の製造方法。 - 【請求項３７】 前記金属酸化膜を蒸着する段階は、Ａ
ＬＤ方式で行なわれることを特徴とする請求項３５に記
載のスイッチング素子の製造方法。 - 【請求項３８】 前記ＡＬＤ方式は、 金属酸化膜の蒸着のための反応チャンバ内に金属ソース
を注入する段階と、 １〜３０秒間の浄化時間を通じて反応器内を非活性状態
に形成する段階と、 酸素ソースを注入し、金属酸化膜を形成する段階とを含
むことを特徴とする請求項３７に記載のスイッチング素
子の製造方法。 - 【請求項３９】 前記金属酸化膜は、１０Åないし２５
０Åの膜厚で蒸着されることを特徴とする請求項３３に
記載のスイッチング素子の製造方法。 - 【請求項４０】 前記金属酸化膜を熱処理する段階は、
４００℃ないし５００℃で行なわれることを特徴とする
請求項３５に記載のスイッチング素子の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970036558A KR100269306B1 (ko) | 1997-07-31 | 1997-07-31 | 저온처리로안정화되는금속산화막으로구성된완충막을구비하는집적회로장치및그제조방법 |
| KR97P36558 | 1997-07-31 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1154718A true JPH1154718A (ja) | 1999-02-26 |
Family
ID=19516501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10055558A Pending JPH1154718A (ja) | 1997-07-31 | 1998-03-06 | 低温処理により安定化される金属酸化膜からなる緩衝膜を具備した集積回路装置及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6144060A (ja) |
| JP (1) | JPH1154718A (ja) |
| KR (1) | KR100269306B1 (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000315778A (ja) * | 1999-04-30 | 2000-11-14 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP2001044377A (ja) * | 1999-07-26 | 2001-02-16 | Samsung Electronics Co Ltd | 三重金属配線一つのトランジスター／一つのキャパシタ及びその製造方法 |
| WO2001042529A1 (en) * | 1999-12-09 | 2001-06-14 | Tokyo Electron Limited | METHOD FOR FORMING TiSiN FILM, DIFFUSION PREVENTIVE FILM COMPRISING TiSiN FILM, SEMICONDUCTOR DEVICE AND ITS PRODUCTION METHOD, AND APPARATUS FOR FORMING TiSiN FILM |
| JP2001230386A (ja) * | 1999-12-22 | 2001-08-24 | Hynix Semiconductor Inc | 高誘電キャパシタ誘電体を含む半導体デバイス及びその製造方法 |
| KR20010098549A (ko) * | 2000-04-26 | 2001-11-08 | 마찌다 가쯔히꼬 | 반도체장치 및 그의 제조방법 |
| JP2002026295A (ja) * | 2000-06-19 | 2002-01-25 | Hynix Semiconductor Inc | 高誘電体キャパシタ及びその製造方法 |
| WO2002029865A2 (en) * | 2000-10-05 | 2002-04-11 | Motorola, Inc. | Method of manufacturing a semiconductor component and semiconductor component thereof |
| JP2002203949A (ja) * | 2000-12-20 | 2002-07-19 | Samsung Electronics Co Ltd | 強誘電体キャパシタ及びその製造方法 |
| DE10116875A1 (de) * | 2001-04-04 | 2002-10-17 | Infineon Technologies Ag | Verfahren zur Herstellung eines integrierten ferroelektrischen Speichers |
| JP2002353414A (ja) * | 2001-05-22 | 2002-12-06 | Oki Electric Ind Co Ltd | 誘電体キャパシタおよびその製造方法 |
| JP2003282831A (ja) * | 2001-11-10 | 2003-10-03 | Samsung Electronics Co Ltd | 強誘電体キャパシタ及びその製造方法 |
| US6707082B2 (en) | 1999-09-28 | 2004-03-16 | Infineon Technologies | Ferroelectric transistor |
| US6790741B1 (en) | 1999-10-25 | 2004-09-14 | Nec Corporation | Process for producing a semiconductor device |
| US6995417B2 (en) | 2004-05-18 | 2006-02-07 | Kabushiki Kaisha Toshiba | Semiconductor device having ferroelectric capacitors |
| JP2006203255A (ja) * | 2006-04-14 | 2006-08-03 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
Families Citing this family (218)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FI119941B (fi) * | 1999-10-15 | 2009-05-15 | Asm Int | Menetelmä nanolaminaattien valmistamiseksi |
| US6586790B2 (en) * | 1998-07-24 | 2003-07-01 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
| FI108375B (fi) * | 1998-09-11 | 2002-01-15 | Asm Microchemistry Oy | Menetelmõ eristõvien oksidiohutkalvojen valmistamiseksi |
| US6974766B1 (en) | 1998-10-01 | 2005-12-13 | Applied Materials, Inc. | In situ deposition of a low κ dielectric layer, barrier layer, etch stop, and anti-reflective coating for damascene application |
| KR100329781B1 (ko) * | 1999-06-28 | 2002-03-25 | 박종섭 | 수소확산을 방지할 수 있는 강유전체 메모리 소자 제조 방법 |
| US7060584B1 (en) * | 1999-07-12 | 2006-06-13 | Zilog, Inc. | Process to improve high performance capacitor properties in integrated MOS technology |
| AU1208201A (en) | 1999-10-15 | 2001-04-30 | Asm America, Inc. | Method for depositing nanolaminate thin films on sensitive surfaces |
| KR100705926B1 (ko) * | 1999-12-22 | 2007-04-11 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
| KR100323874B1 (ko) * | 1999-12-22 | 2002-02-16 | 박종섭 | 반도체 소자의 알루미늄 산화막 형성 방법 |
| US6548343B1 (en) * | 1999-12-22 | 2003-04-15 | Agilent Technologies Texas Instruments Incorporated | Method of fabricating a ferroelectric memory cell |
| KR100356473B1 (ko) * | 1999-12-29 | 2002-10-18 | 주식회사 하이닉스반도체 | 반도체 소자의 알루미늄 옥사이드 박막 형성 방법 |
| US6319766B1 (en) | 2000-02-22 | 2001-11-20 | Applied Materials, Inc. | Method of tantalum nitride deposition by tantalum oxide densification |
| JP3548488B2 (ja) * | 2000-03-13 | 2004-07-28 | 沖電気工業株式会社 | 強誘電体を用いた半導体装置の製造方法 |
| US7494927B2 (en) | 2000-05-15 | 2009-02-24 | Asm International N.V. | Method of growing electrical conductors |
| TW508658B (en) * | 2000-05-15 | 2002-11-01 | Asm Microchemistry Oy | Process for producing integrated circuits |
| US6620723B1 (en) | 2000-06-27 | 2003-09-16 | Applied Materials, Inc. | Formation of boride barrier layers using chemisorption techniques |
| KR100351056B1 (ko) * | 2000-06-27 | 2002-09-05 | 삼성전자 주식회사 | 선택적 금속산화막 형성단계를 포함하는 반도체 소자의 제조방법 |
| US6551929B1 (en) | 2000-06-28 | 2003-04-22 | Applied Materials, Inc. | Bifurcated deposition process for depositing refractory metal layers employing atomic layer deposition and chemical vapor deposition techniques |
| US7101795B1 (en) * | 2000-06-28 | 2006-09-05 | Applied Materials, Inc. | Method and apparatus for depositing refractory metal layers employing sequential deposition techniques to form a nucleation layer |
| US7964505B2 (en) | 2005-01-19 | 2011-06-21 | Applied Materials, Inc. | Atomic layer deposition of tungsten materials |
| US7732327B2 (en) | 2000-06-28 | 2010-06-08 | Applied Materials, Inc. | Vapor deposition of tungsten materials |
| US7405158B2 (en) | 2000-06-28 | 2008-07-29 | Applied Materials, Inc. | Methods for depositing tungsten layers employing atomic layer deposition techniques |
| US6592942B1 (en) * | 2000-07-07 | 2003-07-15 | Asm International N.V. | Method for vapour deposition of a film onto a substrate |
| US6420230B1 (en) * | 2000-08-31 | 2002-07-16 | Micron Technology, Inc. | Capacitor fabrication methods and capacitor constructions |
| US7112503B1 (en) | 2000-08-31 | 2006-09-26 | Micron Technology, Inc. | Enhanced surface area capacitor fabrication methods |
| US7217615B1 (en) | 2000-08-31 | 2007-05-15 | Micron Technology, Inc. | Capacitor fabrication methods including forming a conductive layer |
| US6660660B2 (en) | 2000-10-10 | 2003-12-09 | Asm International, Nv. | Methods for making a dielectric stack in an integrated circuit |
| JP4333900B2 (ja) * | 2000-11-30 | 2009-09-16 | エーエスエム インターナショナル エヌ．ヴェー． | 磁気メモリセル、磁気構造体及び磁気素子の製造方法、並びに磁気構造体用金属層の成長方法 |
| US6825447B2 (en) | 2000-12-29 | 2004-11-30 | Applied Materials, Inc. | Apparatus and method for uniform substrate heating and contaminate collection |
| US6765178B2 (en) | 2000-12-29 | 2004-07-20 | Applied Materials, Inc. | Chamber for uniform substrate heating |
| US6951804B2 (en) | 2001-02-02 | 2005-10-04 | Applied Materials, Inc. | Formation of a tantalum-nitride layer |
| US6660126B2 (en) | 2001-03-02 | 2003-12-09 | Applied Materials, Inc. | Lid assembly for a processing system to facilitate sequential deposition techniques |
| US6878206B2 (en) | 2001-07-16 | 2005-04-12 | Applied Materials, Inc. | Lid assembly for a processing system to facilitate sequential deposition techniques |
| US6734020B2 (en) * | 2001-03-07 | 2004-05-11 | Applied Materials, Inc. | Valve control system for atomic layer deposition chamber |
| KR100420117B1 (ko) * | 2001-03-12 | 2004-03-02 | 삼성전자주식회사 | 수소 확산방지막을 포함하는 반도체 장치 및 그 제조 방법 |
| KR100389033B1 (ko) * | 2001-04-11 | 2003-06-25 | 삼성전자주식회사 | 강유전체 메모리소자 및 그 제조방법 |
| DE10121132A1 (de) * | 2001-04-30 | 2002-10-31 | Infineon Technologies Ag | Verfahren zum Erzeugen einer metallischen oder metallhaltigen Schicht unter Verwendung eines Präkursors auf einer silizium- oder germaniumhaltigen Schicht, insbesondere eines elektronischen Bauelements |
| KR100406534B1 (ko) * | 2001-05-03 | 2003-11-20 | 주식회사 하이닉스반도체 | 루테늄 박막의 제조 방법 |
| US6759081B2 (en) * | 2001-05-11 | 2004-07-06 | Asm International, N.V. | Method of depositing thin films for magnetic heads |
| US7037574B2 (en) * | 2001-05-23 | 2006-05-02 | Veeco Instruments, Inc. | Atomic layer deposition for fabricating thin films |
| KR100418581B1 (ko) * | 2001-06-12 | 2004-02-11 | 주식회사 하이닉스반도체 | 메모리 소자의 제조방법 |
| KR100422565B1 (ko) | 2001-06-12 | 2004-03-12 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
| US6849545B2 (en) | 2001-06-20 | 2005-02-01 | Applied Materials, Inc. | System and method to form a composite film stack utilizing sequential deposition techniques |
| CN1290194C (zh) | 2001-06-25 | 2006-12-13 | 松下电器产业株式会社 | 电容元件、半导体存储器及其制备方法 |
| US7211144B2 (en) | 2001-07-13 | 2007-05-01 | Applied Materials, Inc. | Pulsed nucleation deposition of tungsten layers |
| US20030198754A1 (en) * | 2001-07-16 | 2003-10-23 | Ming Xi | Aluminum oxide chamber and process |
| US20090004850A1 (en) | 2001-07-25 | 2009-01-01 | Seshadri Ganguli | Process for forming cobalt and cobalt silicide materials in tungsten contact applications |
| US9051641B2 (en) | 2001-07-25 | 2015-06-09 | Applied Materials, Inc. | Cobalt deposition on barrier surfaces |
| WO2003030224A2 (en) | 2001-07-25 | 2003-04-10 | Applied Materials, Inc. | Barrier formation using novel sputter-deposition method |
| US20030029715A1 (en) | 2001-07-25 | 2003-02-13 | Applied Materials, Inc. | An Apparatus For Annealing Substrates In Physical Vapor Deposition Systems |
| US8110489B2 (en) | 2001-07-25 | 2012-02-07 | Applied Materials, Inc. | Process for forming cobalt-containing materials |
| KR100423906B1 (ko) * | 2001-08-08 | 2004-03-22 | 삼성전자주식회사 | 강유전성 메모리 장치 및 그 제조방법 |
| US6806145B2 (en) | 2001-08-31 | 2004-10-19 | Asm International, N.V. | Low temperature method of forming a gate stack with a high k layer deposited over an interfacial oxide layer |
| KR100422594B1 (ko) * | 2001-09-12 | 2004-03-16 | 주식회사 하이닉스반도체 | 반도체 소자의 커패시터 및 제조방법 |
| US6718126B2 (en) | 2001-09-14 | 2004-04-06 | Applied Materials, Inc. | Apparatus and method for vaporizing solid precursor for CVD or atomic layer deposition |
| US7049226B2 (en) * | 2001-09-26 | 2006-05-23 | Applied Materials, Inc. | Integration of ALD tantalum nitride for copper metallization |
| US7204886B2 (en) | 2002-11-14 | 2007-04-17 | Applied Materials, Inc. | Apparatus and method for hybrid chemical processing |
| US6916398B2 (en) | 2001-10-26 | 2005-07-12 | Applied Materials, Inc. | Gas delivery apparatus and method for atomic layer deposition |
| US7780785B2 (en) | 2001-10-26 | 2010-08-24 | Applied Materials, Inc. | Gas delivery apparatus for atomic layer deposition |
| US6773507B2 (en) | 2001-12-06 | 2004-08-10 | Applied Materials, Inc. | Apparatus and method for fast-cycle atomic layer deposition |
| US7081271B2 (en) | 2001-12-07 | 2006-07-25 | Applied Materials, Inc. | Cyclical deposition of refractory metal silicon nitride |
| US6729824B2 (en) | 2001-12-14 | 2004-05-04 | Applied Materials, Inc. | Dual robot processing system |
| US6939801B2 (en) * | 2001-12-21 | 2005-09-06 | Applied Materials, Inc. | Selective deposition of a barrier layer on a dielectric material |
| KR100449247B1 (ko) * | 2001-12-26 | 2004-09-18 | 주식회사 하이닉스반도체 | 반도체 커패시터의 Ｉｒ／Ｉｒ02 전극 제조방법 |
| US6620670B2 (en) | 2002-01-18 | 2003-09-16 | Applied Materials, Inc. | Process conditions and precursors for atomic layer deposition (ALD) of AL2O3 |
| AU2003238853A1 (en) | 2002-01-25 | 2003-09-02 | Applied Materials, Inc. | Apparatus for cyclical deposition of thin films |
| US6911391B2 (en) | 2002-01-26 | 2005-06-28 | Applied Materials, Inc. | Integration of titanium and titanium nitride layers |
| US6998014B2 (en) | 2002-01-26 | 2006-02-14 | Applied Materials, Inc. | Apparatus and method for plasma assisted deposition |
| US6827978B2 (en) | 2002-02-11 | 2004-12-07 | Applied Materials, Inc. | Deposition of tungsten films |
| US6787185B2 (en) * | 2002-02-25 | 2004-09-07 | Micron Technology, Inc. | Deposition methods for improved delivery of metastable species |
| US6833161B2 (en) | 2002-02-26 | 2004-12-21 | Applied Materials, Inc. | Cyclical deposition of tungsten nitride for metal oxide gate electrode |
| US6972267B2 (en) | 2002-03-04 | 2005-12-06 | Applied Materials, Inc. | Sequential deposition of tantalum nitride using a tantalum-containing precursor and a nitrogen-containing precursor |
| US6753618B2 (en) * | 2002-03-11 | 2004-06-22 | Micron Technology, Inc. | MIM capacitor with metal nitride electrode materials and method of formation |
| US6825134B2 (en) * | 2002-03-26 | 2004-11-30 | Applied Materials, Inc. | Deposition of film layers by alternately pulsing a precursor and high frequency power in a continuous gas flow |
| JP2003297956A (ja) * | 2002-04-04 | 2003-10-17 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| US6720027B2 (en) | 2002-04-08 | 2004-04-13 | Applied Materials, Inc. | Cyclical deposition of a variable content titanium silicon nitride layer |
| US6846516B2 (en) | 2002-04-08 | 2005-01-25 | Applied Materials, Inc. | Multiple precursor cyclical deposition system |
| US6750066B1 (en) * | 2002-04-08 | 2004-06-15 | Advanced Micro Devices, Inc. | Precision high-K intergate dielectric layer |
| US7279432B2 (en) * | 2002-04-16 | 2007-10-09 | Applied Materials, Inc. | System and method for forming an integrated barrier layer |
| US6861094B2 (en) * | 2002-04-25 | 2005-03-01 | Micron Technology, Inc. | Methods for forming thin layers of materials on micro-device workpieces |
| US7053433B1 (en) * | 2002-04-29 | 2006-05-30 | Celis Semiconductor Corp. | Encapsulated ferroelectric array |
| US6838114B2 (en) * | 2002-05-24 | 2005-01-04 | Micron Technology, Inc. | Methods for controlling gas pulsing in processes for depositing materials onto micro-device workpieces |
| JP4316188B2 (ja) * | 2002-05-29 | 2009-08-19 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| US7041335B2 (en) | 2002-06-04 | 2006-05-09 | Applied Materials, Inc. | Titanium tantalum nitride silicide layer |
| US6858547B2 (en) | 2002-06-14 | 2005-02-22 | Applied Materials, Inc. | System and method for forming a gate dielectric |
| US20030232501A1 (en) | 2002-06-14 | 2003-12-18 | Kher Shreyas S. | Surface pre-treatment for enhancement of nucleation of high dielectric constant materials |
| US7118783B2 (en) * | 2002-06-26 | 2006-10-10 | Micron Technology, Inc. | Methods and apparatus for vapor processing of micro-device workpieces |
| JP2004039699A (ja) * | 2002-06-28 | 2004-02-05 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US6617178B1 (en) * | 2002-07-02 | 2003-09-09 | Agilent Technologies, Inc | Test system for ferroelectric materials and noble metal electrodes in semiconductor capacitors |
| US6821347B2 (en) * | 2002-07-08 | 2004-11-23 | Micron Technology, Inc. | Apparatus and method for depositing materials onto microelectronic workpieces |
| US6838125B2 (en) | 2002-07-10 | 2005-01-04 | Applied Materials, Inc. | Method of film deposition using activated precursor gases |
| US7186385B2 (en) * | 2002-07-17 | 2007-03-06 | Applied Materials, Inc. | Apparatus for providing gas to a processing chamber |
| US6955211B2 (en) | 2002-07-17 | 2005-10-18 | Applied Materials, Inc. | Method and apparatus for gas temperature control in a semiconductor processing system |
| US7066194B2 (en) | 2002-07-19 | 2006-06-27 | Applied Materials, Inc. | Valve design and configuration for fast delivery system |
| US6772072B2 (en) | 2002-07-22 | 2004-08-03 | Applied Materials, Inc. | Method and apparatus for monitoring solid precursor delivery |
| US6915592B2 (en) | 2002-07-29 | 2005-07-12 | Applied Materials, Inc. | Method and apparatus for generating gas to a processing chamber |
| US6955725B2 (en) | 2002-08-15 | 2005-10-18 | Micron Technology, Inc. | Reactors with isolated gas connectors and methods for depositing materials onto micro-device workpieces |
| US6887521B2 (en) * | 2002-08-15 | 2005-05-03 | Micron Technology, Inc. | Gas delivery system for pulsed-type deposition processes used in the manufacturing of micro-devices |
| US6821563B2 (en) | 2002-10-02 | 2004-11-23 | Applied Materials, Inc. | Gas distribution system for cyclical layer deposition |
| US6905737B2 (en) | 2002-10-11 | 2005-06-14 | Applied Materials, Inc. | Method of delivering activated species for rapid cyclical deposition |
| US20040077142A1 (en) * | 2002-10-17 | 2004-04-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Atomic layer deposition and plasma treatment method for forming microelectronic capacitor structure with aluminum oxide containing dual dielectric layer |
| US7540920B2 (en) * | 2002-10-18 | 2009-06-02 | Applied Materials, Inc. | Silicon-containing layer deposition with silicon compounds |
| US6876021B2 (en) * | 2002-11-25 | 2005-04-05 | Texas Instruments Incorporated | Use of amorphous aluminum oxide on a capacitor sidewall for use as a hydrogen barrier |
| US6940111B2 (en) * | 2002-11-29 | 2005-09-06 | Infineon Technologies Aktiengesellschaft | Radiation protection in integrated circuits |
| WO2004064147A2 (en) | 2003-01-07 | 2004-07-29 | Applied Materials, Inc. | Integration of ald/cvd barriers with porous low k materials |
| US6753248B1 (en) | 2003-01-27 | 2004-06-22 | Applied Materials, Inc. | Post metal barrier/adhesion film |
| US20040198069A1 (en) | 2003-04-04 | 2004-10-07 | Applied Materials, Inc. | Method for hafnium nitride deposition |
| US6841396B2 (en) | 2003-05-19 | 2005-01-11 | Texas Instruments Incorporated | VIA0 etch process for FRAM integration |
| JP2007523994A (ja) | 2003-06-18 | 2007-08-23 | アプライド マテリアルズ インコーポレイテッド | バリヤ物質の原子層堆積 |
| US6984857B2 (en) * | 2003-07-16 | 2006-01-10 | Texas Instruments Incorporated | Hydrogen barrier for protecting ferroelectric capacitors in a semiconductor device and methods for fabricating the same |
| US7440255B2 (en) | 2003-07-21 | 2008-10-21 | Micron Technology, Inc. | Capacitor constructions and methods of forming |
| US7019352B2 (en) * | 2003-08-07 | 2006-03-28 | Texas Instruments Incorporated | Low silicon-hydrogen sin layer to inhibit hydrogen related degradation in semiconductor devices having ferroelectric components |
| US6818517B1 (en) | 2003-08-29 | 2004-11-16 | Asm International N.V. | Methods of depositing two or more layers on a substrate in situ |
| US7056806B2 (en) | 2003-09-17 | 2006-06-06 | Micron Technology, Inc. | Microfeature workpiece processing apparatus and methods for controlling deposition of materials on microfeature workpieces |
| US20050067103A1 (en) | 2003-09-26 | 2005-03-31 | Applied Materials, Inc. | Interferometer endpoint monitoring device |
| US7306956B2 (en) * | 2003-09-30 | 2007-12-11 | Intel Corporation | Variable temperature and dose atomic layer deposition |
| US7166528B2 (en) | 2003-10-10 | 2007-01-23 | Applied Materials, Inc. | Methods of selective deposition of heavily doped epitaxial SiGe |
| US7647886B2 (en) | 2003-10-15 | 2010-01-19 | Micron Technology, Inc. | Systems for depositing material onto workpieces in reaction chambers and methods for removing byproducts from reaction chambers |
| US7001821B2 (en) * | 2003-11-10 | 2006-02-21 | Texas Instruments Incorporated | Method of forming and using a hardmask for forming ferroelectric capacitors in a semiconductor device |
| US7071118B2 (en) * | 2003-11-12 | 2006-07-04 | Veeco Instruments, Inc. | Method and apparatus for fabricating a conformal thin film on a substrate |
| US7258892B2 (en) | 2003-12-10 | 2007-08-21 | Micron Technology, Inc. | Methods and systems for controlling temperature during microfeature workpiece processing, e.g., CVD deposition |
| US7906393B2 (en) * | 2004-01-28 | 2011-03-15 | Micron Technology, Inc. | Methods for forming small-scale capacitor structures |
| US6982448B2 (en) * | 2004-03-18 | 2006-01-03 | Texas Instruments Incorporated | Ferroelectric capacitor hydrogen barriers and methods for fabricating the same |
| US20050210455A1 (en) * | 2004-03-18 | 2005-09-22 | International Business Machines Corporation | Method for generating an executable workflow code from an unstructured cyclic process model |
| JP4284228B2 (ja) * | 2004-04-19 | 2009-06-24 | 株式会社東芝 | 半導体装置の製造方法 |
| US8133554B2 (en) | 2004-05-06 | 2012-03-13 | Micron Technology, Inc. | Methods for depositing material onto microfeature workpieces in reaction chambers and systems for depositing materials onto microfeature workpieces |
| US20050252449A1 (en) | 2004-05-12 | 2005-11-17 | Nguyen Son T | Control of gas flow and delivery to suppress the formation of particles in an MOCVD/ALD system |
| US8119210B2 (en) | 2004-05-21 | 2012-02-21 | Applied Materials, Inc. | Formation of a silicon oxynitride layer on a high-k dielectric material |
| US8323754B2 (en) | 2004-05-21 | 2012-12-04 | Applied Materials, Inc. | Stabilization of high-k dielectric materials |
| US7699932B2 (en) | 2004-06-02 | 2010-04-20 | Micron Technology, Inc. | Reactors, systems and methods for depositing thin films onto microfeature workpieces |
| JP2006005234A (ja) * | 2004-06-18 | 2006-01-05 | Seiko Epson Corp | 半導体装置の製造方法及び半導体装置 |
| US7241686B2 (en) | 2004-07-20 | 2007-07-10 | Applied Materials, Inc. | Atomic layer deposition of tantalum-containing materials using the tantalum precursor TAIMATA |
| US7312128B2 (en) | 2004-12-01 | 2007-12-25 | Applied Materials, Inc. | Selective epitaxy process with alternating gas supply |
| US7560352B2 (en) | 2004-12-01 | 2009-07-14 | Applied Materials, Inc. | Selective deposition |
| US7682940B2 (en) | 2004-12-01 | 2010-03-23 | Applied Materials, Inc. | Use of Cl2 and/or HCl during silicon epitaxial film formation |
| US7180141B2 (en) * | 2004-12-03 | 2007-02-20 | Texas Instruments Incorporated | Ferroelectric capacitor with parallel resistance for ferroelectric memory |
| US7429402B2 (en) | 2004-12-10 | 2008-09-30 | Applied Materials, Inc. | Ruthenium as an underlayer for tungsten film deposition |
| US7235492B2 (en) | 2005-01-31 | 2007-06-26 | Applied Materials, Inc. | Low temperature etchant for treatment of silicon-containing surfaces |
| JP4953580B2 (ja) * | 2005-03-03 | 2012-06-13 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| US7666773B2 (en) | 2005-03-15 | 2010-02-23 | Asm International N.V. | Selective deposition of noble metal thin films |
| US8025922B2 (en) | 2005-03-15 | 2011-09-27 | Asm International N.V. | Enhanced deposition of noble metals |
| JP2006310637A (ja) * | 2005-04-28 | 2006-11-09 | Toshiba Corp | 半導体装置 |
| US20060272577A1 (en) * | 2005-06-03 | 2006-12-07 | Ming Mao | Method and apparatus for decreasing deposition time of a thin film |
| US7651955B2 (en) | 2005-06-21 | 2010-01-26 | Applied Materials, Inc. | Method for forming silicon-containing materials during a photoexcitation deposition process |
| US7648927B2 (en) | 2005-06-21 | 2010-01-19 | Applied Materials, Inc. | Method for forming silicon-containing materials during a photoexcitation deposition process |
| KR100675895B1 (ko) * | 2005-06-29 | 2007-02-02 | 주식회사 하이닉스반도체 | 반도체소자의 금속배선구조 및 그 제조방법 |
| US20070049021A1 (en) * | 2005-08-31 | 2007-03-01 | Micron Technology, Inc. | Atomic layer deposition method |
| US8993055B2 (en) | 2005-10-27 | 2015-03-31 | Asm International N.V. | Enhanced thin film deposition |
| KR101019293B1 (ko) | 2005-11-04 | 2011-03-07 | 어플라이드 머티어리얼스, 인코포레이티드 | 플라즈마-강화 원자층 증착 장치 및 방법 |
| US7534693B2 (en) * | 2006-01-04 | 2009-05-19 | Freescale Semiconductor, Inc. | Thin-film capacitor with a field modification layer and methods for forming the same |
| KR101379015B1 (ko) | 2006-02-15 | 2014-03-28 | 한국에이에스엠지니텍 주식회사 | 플라즈마 원자층 증착법을 이용한 루테늄 막 증착 방법 및고밀도 루테늄 층 |
| US7674337B2 (en) | 2006-04-07 | 2010-03-09 | Applied Materials, Inc. | Gas manifolds for use during epitaxial film formation |
| US7798096B2 (en) | 2006-05-05 | 2010-09-21 | Applied Materials, Inc. | Plasma, UV and ion/neutral assisted ALD or CVD in a batch tool |
| KR101369355B1 (ko) | 2006-07-31 | 2014-03-04 | 어플라이드 머티어리얼스, 인코포레이티드 | 에피택셜 층 형성 동안에 형태를 제어하는 방법 |
| US8029620B2 (en) | 2006-07-31 | 2011-10-04 | Applied Materials, Inc. | Methods of forming carbon-containing silicon epitaxial layers |
| US7582549B2 (en) | 2006-08-25 | 2009-09-01 | Micron Technology, Inc. | Atomic layer deposited barium strontium titanium oxide films |
| KR100755373B1 (ko) * | 2006-09-15 | 2007-09-04 | 삼성전자주식회사 | 도전성 산화막을 갖는 콘택 구조체, 이를 채택하는강유전체 메모리 소자 및 그 제조방법들 |
| US8158526B2 (en) | 2006-10-30 | 2012-04-17 | Applied Materials, Inc. | Endpoint detection for photomask etching |
| US7775508B2 (en) | 2006-10-31 | 2010-08-17 | Applied Materials, Inc. | Ampoule for liquid draw and vapor draw with a continuous level sensor |
| US7678298B2 (en) | 2007-09-25 | 2010-03-16 | Applied Materials, Inc. | Tantalum carbide nitride materials by vapor deposition processes |
| US7585762B2 (en) | 2007-09-25 | 2009-09-08 | Applied Materials, Inc. | Vapor deposition processes for tantalum carbide nitride materials |
| US7824743B2 (en) | 2007-09-28 | 2010-11-02 | Applied Materials, Inc. | Deposition processes for titanium nitride barrier and aluminum |
| KR101544198B1 (ko) | 2007-10-17 | 2015-08-12 | 한국에이에스엠지니텍 주식회사 | 루테늄 막 형성 방법 |
| US8445913B2 (en) * | 2007-10-30 | 2013-05-21 | Spansion Llc | Metal-insulator-metal (MIM) device and method of formation thereof |
| US7655564B2 (en) | 2007-12-12 | 2010-02-02 | Asm Japan, K.K. | Method for forming Ta-Ru liner layer for Cu wiring |
| US7799674B2 (en) | 2008-02-19 | 2010-09-21 | Asm Japan K.K. | Ruthenium alloy film for copper interconnects |
| US7659158B2 (en) | 2008-03-31 | 2010-02-09 | Applied Materials, Inc. | Atomic layer deposition processes for non-volatile memory devices |
| WO2009129332A2 (en) | 2008-04-16 | 2009-10-22 | Asm America, Inc. | Atomic layer deposition of metal carbide films using aluminum hydrocarbon compounds |
| US8383525B2 (en) | 2008-04-25 | 2013-02-26 | Asm America, Inc. | Plasma-enhanced deposition process for forming a metal oxide thin film and related structures |
| US8084104B2 (en) | 2008-08-29 | 2011-12-27 | Asm Japan K.K. | Atomic composition controlled ruthenium alloy film formed by plasma-enhanced atomic layer deposition |
| US8491967B2 (en) | 2008-09-08 | 2013-07-23 | Applied Materials, Inc. | In-situ chamber treatment and deposition process |
| US20100062149A1 (en) | 2008-09-08 | 2010-03-11 | Applied Materials, Inc. | Method for tuning a deposition rate during an atomic layer deposition process |
| US8133555B2 (en) | 2008-10-14 | 2012-03-13 | Asm Japan K.K. | Method for forming metal film by ALD using beta-diketone metal complex |
| US8146896B2 (en) | 2008-10-31 | 2012-04-03 | Applied Materials, Inc. | Chemical precursor ampoule for vapor deposition processes |
| US9379011B2 (en) | 2008-12-19 | 2016-06-28 | Asm International N.V. | Methods for depositing nickel films and for making nickel silicide and nickel germanide |
| US8329569B2 (en) | 2009-07-31 | 2012-12-11 | Asm America, Inc. | Deposition of ruthenium or ruthenium dioxide |
| US20110293830A1 (en) | 2010-02-25 | 2011-12-01 | Timo Hatanpaa | Precursors and methods for atomic layer deposition of transition metal oxides |
| US8778204B2 (en) | 2010-10-29 | 2014-07-15 | Applied Materials, Inc. | Methods for reducing photoresist interference when monitoring a target layer in a plasma process |
| US8871617B2 (en) | 2011-04-22 | 2014-10-28 | Asm Ip Holding B.V. | Deposition and reduction of mixed metal oxide thin films |
| US9034774B2 (en) * | 2011-04-25 | 2015-05-19 | Tokyo Electron Limited | Film forming method using plasma |
| JP5869112B2 (ja) * | 2011-06-27 | 2016-02-24 | シン フイルム エレクトロニクス エイエスエイ | フレキシブルな基板上に設けられた積層体を含む強誘電体メモリセル中の短絡回路の低減 |
| US9062390B2 (en) | 2011-09-12 | 2015-06-23 | Asm International N.V. | Crystalline strontium titanate and methods of forming the same |
| US8961804B2 (en) | 2011-10-25 | 2015-02-24 | Applied Materials, Inc. | Etch rate detection for photomask etching |
| US8808559B2 (en) | 2011-11-22 | 2014-08-19 | Applied Materials, Inc. | Etch rate detection for reflective multi-material layers etching |
| US8900469B2 (en) | 2011-12-19 | 2014-12-02 | Applied Materials, Inc. | Etch rate detection for anti-reflective coating layer and absorber layer etching |
| WO2013154574A1 (en) | 2012-04-13 | 2013-10-17 | Intel Corporation | Conversion of strain-inducing buffer to electrical insulator |
| US9805939B2 (en) | 2012-10-12 | 2017-10-31 | Applied Materials, Inc. | Dual endpoint detection for advanced phase shift and binary photomasks |
| US8778574B2 (en) | 2012-11-30 | 2014-07-15 | Applied Materials, Inc. | Method for etching EUV material layers utilized to form a photomask |
| US9018108B2 (en) | 2013-01-25 | 2015-04-28 | Applied Materials, Inc. | Low shrinkage dielectric films |
| US9412602B2 (en) | 2013-03-13 | 2016-08-09 | Asm Ip Holding B.V. | Deposition of smooth metal nitride films |
| US8841182B1 (en) | 2013-03-14 | 2014-09-23 | Asm Ip Holding B.V. | Silane and borane treatments for titanium carbide films |
| US8846550B1 (en) | 2013-03-14 | 2014-09-30 | Asm Ip Holding B.V. | Silane or borane treatment of metal thin films |
| CN105409005B (zh) | 2013-08-23 | 2019-04-02 | 英特尔公司 | 在mos晶体管的iv族衬底上沉积的iii-v沟道的高阻层 |
| US9394609B2 (en) | 2014-02-13 | 2016-07-19 | Asm Ip Holding B.V. | Atomic layer deposition of aluminum fluoride thin films |
| US10134732B2 (en) * | 2014-04-07 | 2018-11-20 | International Business Machines Corporation | Reduction of negative bias temperature instability |
| US10643925B2 (en) | 2014-04-17 | 2020-05-05 | Asm Ip Holding B.V. | Fluorine-containing conductive films |
| US9263577B2 (en) | 2014-04-24 | 2016-02-16 | Micron Technology, Inc. | Ferroelectric field effect transistors, pluralities of ferroelectric field effect transistors arrayed in row lines and column lines, and methods of forming a plurality of ferroelectric field effect transistors |
| US9472560B2 (en) | 2014-06-16 | 2016-10-18 | Micron Technology, Inc. | Memory cell and an array of memory cells |
| US9159829B1 (en) | 2014-10-07 | 2015-10-13 | Micron Technology, Inc. | Recessed transistors containing ferroelectric material |
| US10002936B2 (en) | 2014-10-23 | 2018-06-19 | Asm Ip Holding B.V. | Titanium aluminum and tantalum aluminum thin films |
| US9305929B1 (en) * | 2015-02-17 | 2016-04-05 | Micron Technology, Inc. | Memory cells |
| US10134982B2 (en) | 2015-07-24 | 2018-11-20 | Micron Technology, Inc. | Array of cross point memory cells |
| US9853211B2 (en) | 2015-07-24 | 2017-12-26 | Micron Technology, Inc. | Array of cross point memory cells individually comprising a select device and a programmable device |
| US9607842B1 (en) | 2015-10-02 | 2017-03-28 | Asm Ip Holding B.V. | Methods of forming metal silicides |
| US9941425B2 (en) | 2015-10-16 | 2018-04-10 | Asm Ip Holdings B.V. | Photoactive devices and materials |
| US9786491B2 (en) | 2015-11-12 | 2017-10-10 | Asm Ip Holding B.V. | Formation of SiOCN thin films |
| US9786492B2 (en) | 2015-11-12 | 2017-10-10 | Asm Ip Holding B.V. | Formation of SiOCN thin films |
| KR102378021B1 (ko) | 2016-05-06 | 2022-03-23 | 에이에스엠 아이피 홀딩 비.브이. | SiOC 박막의 형성 |
| US10186420B2 (en) | 2016-11-29 | 2019-01-22 | Asm Ip Holding B.V. | Formation of silicon-containing thin films |
| US10510538B2 (en) * | 2016-11-29 | 2019-12-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reducing EUV-induced material property changes |
| US10396145B2 (en) | 2017-01-12 | 2019-08-27 | Micron Technology, Inc. | Memory cells comprising ferroelectric material and including current leakage paths having different total resistances |
| US10847529B2 (en) | 2017-04-13 | 2020-11-24 | Asm Ip Holding B.V. | Substrate processing method and device manufactured by the same |
| US10504901B2 (en) | 2017-04-26 | 2019-12-10 | Asm Ip Holding B.V. | Substrate processing method and device manufactured using the same |
| CN114875388A (zh) | 2017-05-05 | 2022-08-09 | Asm Ip 控股有限公司 | 用于受控形成含氧薄膜的等离子体增强沉积方法 |
| JP6887307B2 (ja) * | 2017-05-19 | 2021-06-16 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US10991573B2 (en) | 2017-12-04 | 2021-04-27 | Asm Ip Holding B.V. | Uniform deposition of SiOC on dielectric and metal surfaces |
| US11170834B2 (en) | 2019-07-10 | 2021-11-09 | Micron Technology, Inc. | Memory cells and methods of forming a capacitor including current leakage paths having different total resistances |
| US20220293766A1 (en) * | 2021-03-15 | 2022-09-15 | Cerfe Labs, Inc. | Semiconducting Ferroelectric Device |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5434742A (en) * | 1991-12-25 | 1995-07-18 | Hitachi, Ltd. | Capacitor for semiconductor integrated circuit and method of manufacturing the same |
| US5212620A (en) * | 1992-03-03 | 1993-05-18 | Radiant Technologies | Method for isolating SiO2 layers from PZT, PLZT, and platinum layers |
| US5350705A (en) * | 1992-08-25 | 1994-09-27 | National Semiconductor Corporation | Ferroelectric memory cell arrangement having a split capacitor plate structure |
| US5330931A (en) * | 1993-09-22 | 1994-07-19 | Northern Telecom Limited | Method of making a capacitor for an integrated circuit |
| US5438023A (en) * | 1994-03-11 | 1995-08-01 | Ramtron International Corporation | Passivation method and structure for a ferroelectric integrated circuit using hard ceramic materials or the like |
| US5426075A (en) * | 1994-06-15 | 1995-06-20 | Ramtron International Corporation | Method of manufacturing ferroelectric bismuth layered oxides |
| US5625233A (en) * | 1995-01-13 | 1997-04-29 | Ibm Corporation | Thin film multi-layer oxygen diffusion barrier consisting of refractory metal, refractory metal aluminide, and aluminum oxide |
-
1997
- 1997-07-31 KR KR1019970036558A patent/KR100269306B1/ko not_active IP Right Cessation
-
1998
- 1998-03-06 JP JP10055558A patent/JPH1154718A/ja active Pending
- 1998-07-31 US US09/127,353 patent/US6144060A/en not_active Expired - Lifetime
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000315778A (ja) * | 1999-04-30 | 2000-11-14 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP2001044377A (ja) * | 1999-07-26 | 2001-02-16 | Samsung Electronics Co Ltd | 三重金属配線一つのトランジスター／一つのキャパシタ及びその製造方法 |
| KR100309077B1 (ko) * | 1999-07-26 | 2001-11-01 | 윤종용 | 삼중 금속 배선 일 트랜지스터/일 커패시터 및 그 제조 방법 |
| US6707082B2 (en) | 1999-09-28 | 2004-03-16 | Infineon Technologies | Ferroelectric transistor |
| US6790741B1 (en) | 1999-10-25 | 2004-09-14 | Nec Corporation | Process for producing a semiconductor device |
| WO2001042529A1 (en) * | 1999-12-09 | 2001-06-14 | Tokyo Electron Limited | METHOD FOR FORMING TiSiN FILM, DIFFUSION PREVENTIVE FILM COMPRISING TiSiN FILM, SEMICONDUCTOR DEVICE AND ITS PRODUCTION METHOD, AND APPARATUS FOR FORMING TiSiN FILM |
| US7153773B2 (en) | 1999-12-09 | 2006-12-26 | Tokyo Electron Limited | TiSiN film forming method, diffusion barrier TiSiN film, semiconductor device, method of fabricating the same and TiSiN film forming system |
| US6919273B1 (en) | 1999-12-09 | 2005-07-19 | Tokyo Electron Limited | Method for forming TiSiN film, diffusion preventive film comprising TiSiN film, semiconductor device and its production method, and apparatus for forming TiSiN film |
| JP2001230386A (ja) * | 1999-12-22 | 2001-08-24 | Hynix Semiconductor Inc | 高誘電キャパシタ誘電体を含む半導体デバイス及びその製造方法 |
| KR20010098549A (ko) * | 2000-04-26 | 2001-11-08 | 마찌다 가쯔히꼬 | 반도체장치 및 그의 제조방법 |
| JP2002026295A (ja) * | 2000-06-19 | 2002-01-25 | Hynix Semiconductor Inc | 高誘電体キャパシタ及びその製造方法 |
| WO2002029865A3 (en) * | 2000-10-05 | 2003-04-10 | Motorola Inc | Method of manufacturing a semiconductor component and semiconductor component thereof |
| WO2002029865A2 (en) * | 2000-10-05 | 2002-04-11 | Motorola, Inc. | Method of manufacturing a semiconductor component and semiconductor component thereof |
| US6603169B2 (en) * | 2000-12-20 | 2003-08-05 | Samsung Electronics Co., Ltd. | Ferroelectric capacitors for integrated circuit memory devices and methods of manufacturing same |
| JP2002203949A (ja) * | 2000-12-20 | 2002-07-19 | Samsung Electronics Co Ltd | 強誘電体キャパシタ及びその製造方法 |
| DE10116875A1 (de) * | 2001-04-04 | 2002-10-17 | Infineon Technologies Ag | Verfahren zur Herstellung eines integrierten ferroelektrischen Speichers |
| DE10116875B4 (de) * | 2001-04-04 | 2006-06-14 | Infineon Technologies Ag | Verfahren zur Herstellung eines integrierten ferroelektrischen Speichers |
| JP2002353414A (ja) * | 2001-05-22 | 2002-12-06 | Oki Electric Ind Co Ltd | 誘電体キャパシタおよびその製造方法 |
| JP2003282831A (ja) * | 2001-11-10 | 2003-10-03 | Samsung Electronics Co Ltd | 強誘電体キャパシタ及びその製造方法 |
| US8257984B2 (en) | 2001-11-10 | 2012-09-04 | Samsung Electronics Co., Ltd. | Ferroelectric capacitor and method of manufacturing the same |
| US6995417B2 (en) | 2004-05-18 | 2006-02-07 | Kabushiki Kaisha Toshiba | Semiconductor device having ferroelectric capacitors |
| JP2006203255A (ja) * | 2006-04-14 | 2006-08-03 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990012976A (ko) | 1999-02-25 |
| KR100269306B1 (ko) | 2000-10-16 |
| US6144060A (en) | 2000-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100269306B1 (ko) | 저온처리로안정화되는금속산화막으로구성된완충막을구비하는집적회로장치및그제조방법 | |
| KR100775721B1 (ko) | 용량 소자 및 그 제조 방법 | |
| US6509601B1 (en) | Semiconductor memory device having capacitor protection layer and method for manufacturing the same | |
| KR100449949B1 (ko) | 강유전체 메모리 소자의 캐패시터 제조방법 | |
| US6815226B2 (en) | Ferroelectric memory device and method of forming the same | |
| KR20090017758A (ko) | 강유전체 커패시터의 형성 방법 및 이를 이용한 반도체장치의 제조 방법 | |
| JP2007043166A (ja) | 多層下部電極及び多層上部電極を含む強誘電体構造物及びそれの製造方法 | |
| KR100505397B1 (ko) | 반도체메모리소자의캐패시터제조방법 | |
| US6872618B2 (en) | Methods of forming ferroelectric capacitors with metal oxide for inhibiting fatigue | |
| KR20090052455A (ko) | 강유전체 캐패시터 및 이의 제조 방법 | |
| JP2004023086A (ja) | 半導体装置の製造方法 | |
| KR100474589B1 (ko) | 캐패시터제조방법 | |
| KR100607163B1 (ko) | 강유전체 메모리 소자 및 그 제조방법 | |
| KR100614576B1 (ko) | 캐패시터 제조 방법 | |
| US6783996B2 (en) | Capacitor of semiconductor device and fabrication method thereof | |
| JP4500248B2 (ja) | 半導体記憶装置 | |
| JP2004039816A (ja) | 半導体装置及びその製造方法 | |
| KR100321690B1 (ko) | 에프램 소자의 캐패시터 제조 방법 | |
| KR19990080412A (ko) | 이중 유전막을 가지는 고유전율 커패시터 및 그제조방법 | |
| KR100388465B1 (ko) | 루테늄 하부전극을 갖는 강유전체 캐패시터 및 그 형성방법 | |
| JP5493326B2 (ja) | 半導体装置の製造方法 | |
| KR100388466B1 (ko) | 루테늄 하부전극을 갖는 강유전체 캐패시터 및 그 형성방법 | |
| JP2023091207A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR100576355B1 (ko) | 2단계 급속 열처리를 이용한 강유전체 메모리 소자의 제조방법 | |
| KR20000042399A (ko) | 강유전 메모리 소자의 캐패시터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060627 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060927 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061024 |