KR100607163B1 - 강유전체 메모리 소자 및 그 제조방법 - Google Patents

강유전체 메모리 소자 및 그 제조방법 Download PDF

Info

Publication number
KR100607163B1
KR100607163B1 KR1019990037847A KR19990037847A KR100607163B1 KR 100607163 B1 KR100607163 B1 KR 100607163B1 KR 1019990037847 A KR1019990037847 A KR 1019990037847A KR 19990037847 A KR19990037847 A KR 19990037847A KR 100607163 B1 KR100607163 B1 KR 100607163B1
Authority
KR
South Korea
Prior art keywords
ferroelectric
film
ebl
metal oxide
oxide film
Prior art date
Application number
KR1019990037847A
Other languages
English (en)
Other versions
KR20010026495A (ko
Inventor
조학주
이용탁
김창정
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019990037847A priority Critical patent/KR100607163B1/ko
Publication of KR20010026495A publication Critical patent/KR20010026495A/ko
Application granted granted Critical
Publication of KR100607163B1 publication Critical patent/KR100607163B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

플라즈마 처리로 안정화되는 금속 산화막으로 구성된 EBL(encapsulating barrier layer)을 포함하는 강유전체 메모리 소자 및 이의 제조방법이 개시된다. 본 발명에 따른 플라즈마 처리로 절연성이 강화된 EBL은 강유전체 캐패시터와 절연막과의 사이에 형성되어, 상기 강유전체 캐패시터와 절연막간의 상호작용을 방지하며, 플라즈마 처리를 이용하기 때문에 고온 열처리에 따른 COB(capacitor on bit-line) 구조에서의 하부 전극과 콘택 플러그 물질간의 접촉 불량을 방지할 수 있으며, 기존의 열처리에 비해 누설 전류를 현저히 감소시킬 수 있다.

Description

강유전체 메모리 소자 및 그 제조방법{Ferroelectric Memory Device and Fabrication Method Thereof}
도 1은 본 발명에 따라 제작된 강유전체 캐패시터의 단면도,
도 2는 플라즈마 처리된 티타늄 산화막의 특성을 평가하기 위해 제작된 샘플의 단면도,
도 3은 종래기술 및 본 발명에 따라 제작된 완충막의 누설전류 특성을 요약 설명하기 위한 그래프이다.
본 발명은 강유전체 메모리(FRAM; Ferroelectric Random Access Memory) 소자에 관한 것으로서, 특히 플라즈마 처리로 안정화되는 금속 산화막으로 구성된 EBL(encapsulating barrier layer)을 구비하는 강유전체 메모리 소자 및 그 제조방법에 관한 것이다.
반도체 집적회로 장치에서 정보는 메모리 셀 캐패시터에 전하의 형태로 저장 된다. 이 저장된 전하는 시간이 지나면서 여러 경로를 통해 소실된다. 따라서, 주기적으로 정보를 재생시키는 리프레쉬(refresh) 동작이 필요하다. 이러한 리프레쉬 동작간의 간격을 리프레쉬 타임이라고 한다. 이러한 리프레쉬 타임은 캐패시터의 용량을 증가시켜 메모리 셀 캐패시터에 의해 저장되는 전하량을 증가시킴으로써 개선할 수 있다.
캐패시터의 용량을 증가시키기 위한 방법으로 널리 사용되는 방법중의 하나가 고유전율을 갖는 강유전체 물질을 캐패시터의 유전막으로 사용하는 방법이 있다. 강유전체는 자발 분극(Pr; Remnant polarization)의 일부가 외부 전계가 제거된 이후에도 잔존하며, 또한 그 자발 분극의 방향을 외부 전계의 방향을 변화시킴으로써 바꿀 수 있는 재료이다.
강유전체의 이와 같은 성질은 현재 널리 사용되는 디지털 메모리 소자의 기본이 되고 있는 바이너리(binary) 메모리의 기본 개념과 합치되는 점이기 때문에, Pb(Zr,Ti)O3(PZT), SrBi2Ta2O9(SBT)와 같은 강유전체를 이용한 메모리 소자의 연구가 주목을 받고 있다.
이러한 FRAM(Ferroelectric Random Access Memory)의 실현에 장애가 되는 가장 큰 요소로는, PZT 캐패시터의 강유전 특성이 집적(integration) 과정에서 열화된다는 것이다. 즉, 층간 절연막(interlayer dielectric; ILD), 금속간 절연막(intermetallic dielectric; IMD), 또는 페시베이션 공정에서 자발 분극(Pr)의 감소가 일어난다. 예를 들면, 강유전체막을 유전막으로 포함하는 캐패시터의 전 표면에는 후속 공정에서 형성되는 금속 배선 등과의 절연을 목적으로 층간 절연막(ILD)을 형성하게 된다. 그러나, 이 층간절연막을 강유전체막과 직접 접촉시키게 되면 양자간의 반응에 의해 캐패시터의 특성이 열화되고 전극 물질과 접촉하는 절연막내에 크랙이 발생한다. 이러한 문제점을 방지하고 후속 공정시 강유전체막을 이루고 있는 물질들이 휘발되어 확산되거나 수소가 강유전체막으로 침투하는 것을 방지하기 위하여, 강유전체 캐패시터와 층간 절연막과의 사이에 금속 산화막인 TiO2 또는 Al2O3 등을 EBL(또는 완충막)으로 형성한 구조 및 그 제조방법이 미국특허(USP) 제 5,212,620 및 5,638,319호 등에 개시되어 있다.
상기 미국 특허들에 따르면, 상기 금속 산화막으로 구성된 완충막은 절연성 강화를 위해 후속의 고온 열처리 과정이 필수적으로 수반된다. 그러나, 이러한 고온 열처리는 FRAM의 고집적화에 필요한 COB(capacitor over bit-line) 구조의 하부 전극과 콘택 플러그와의 접촉 저항을 증가시키는 요인이 되고 있다. 예를 들어, 0.6㎛ 크기의 티타늄 산화막(TiO2)의 경우, 열처리 이전의 접촉 저항은 약 300Ω정도로 측정되는 반면, 열처리 이후에는 수십 ㏁ 정도의 접촉 저항을 나타내고 있다. 따라서, 고온 열처리를 요구하는 EBL막은 낮은 접촉 저항이 절실히 요구되는 FRAM 소자에 부적합하며, 이러한 열처리 조건을 대체할 수 있는 EBL막(또는 완충막)의 절연성 강화 방법이 요구된다.
본 발명은 상술한 종래 기술이 갖는 문제점을 해결하기 위한 것으로서, 그 목적은 플라즈마 처리로 안정화되는 금속 산화막으로 이루어진 EBL을 구비하는 강유전체 메모리 소자를 제공하는 것이다.
본 발명의 다른 목적은 상기 강유전체 메모리 소자를 제조하는데 적합한 제조방법을 제공하는데 있다.
본 발명의 제1 관점에 따르면, 상기 기술적 과제는, 강유전체막을 포함하는 막과 절연막과의 사이에 형성되어 상기 강유전체를 포함하는 막과 절연막간의 상호작용을 방지하며 플라즈마 처리로 절연성이 강화된 금속 산화막으로 이루어진 EBL(encapsulating barrier layer)을 포함하는 강유전체 메모리 소자에 의해 달성된다.
본 발명의 제2 관점에 따르면, 강유전체 메모리 소자의 제조방법은,
반도체 기판과 절연되고 강유전체막을 포함하는 패턴을 반도체 기판상에 형성하는 단계, 상기 강유전체막을 포함하는 패턴 위에 플라즈마 처리로 절연성이 강화된 금속 산화막을 형성하는 단계, 및 상기 금속 산화막 위에 절연막을 형성하는 단계를 포함한다.
이하, 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
도 1은 본 발명에 따라 제작된 COB(Capacitor On Bit-line) 구조의 강유전체 메모리 소자의 단면을 간략히 도시한 것이다.
도 1을 참조하면, 반도체 기판(100) 상에 게이트 절연막(102)을 형성하고, 이 게이트 절연막(102) 상에 게이트 전극(102)을 형성한다. 연이어, 상기 반도체 기판(100) 내에 상기 게이트 전극(102)을 마스크로 이용하여 불순물 이온을 주입하여 소오스 및 드레인 영역(106, 107)을 형성하여 트랜지스터를 완성한다.
이어서, 상기 결과물 전면에 PSG, BPSG, TEOS 및 USG 중에서 선택된 어느 하나의 절연물질을 증착한 다음 평탄화하여 층간 절연막(108)을 형성한다. 이어서, 상기 층간 절연막(108)을 패터닝하여 소오스 영역(106) 또는 드레인 영역(107)을 노출시키는 콘택 홀을 형성한다.
상기 콘택 홀이 형성된 결과물 전면에 콘택 홀을 채우는 도전막, 예컨대 불순물이 도핑된 Si, W, Ta, Ru, Ir, Pt, Os, WSi, WN 또는 이들의 조합막을 형성하고, 이를 CMP(Chemical Mechanical Polishing)를 이용하여 평탄화하여 상기 콘택 홀 내부에 상기 소오스 영역(106)과 접촉하는 콘택 플러그(110)를 형성한다. 이때, 콘택 홀 내부에만 선택적으로 도전막을 형성하여 콘택 플러그(110)를 형성할 수도 있다.
이어, 상기 도전성 플러그(110)가 형성된 결과물 상에 캐패시터의 하부 전극(112)을 형성한다. 이때, 상기 캐패시터의 하부전극(112)은 금속막, 도전성 금속 산화막, 또는 이들의 복합막을 사용하여 형성한다. 대표적인 하부전극(112) 물질로는 Pt, Ir, Ru, Rh, Os, Pd, RuO2, IrO2, (Ca,Sr)RuO3, LaSrCoO3 등이 있다.
상기 하부전극(112) 위에 강유전체막(114)을 형성한다. 상기 강유전체막(114)으로는 TiO2, Ta2O5, Al2O3, SiO2, SiN, BaTiO3, SrTiO3, (Ba,Sr)TiO3, Bi4Ti3O12, PbTiO3, (Pb,La)(Zr,Ti)O3, Pb(Zr,Ti)O3, 및 SrBi2Ta2O9 로 이루어진 그룹에서 선택된 어느 하나를 사용한다. 상기 강유전체막(114) 상부에 상부 전극용 도전막을 형성한 후, 사진식각 공정을 통해 상부 전극(116), 강유전체막(114), 및 하부 전극(112)을 셀 단위로 패터닝하여 강유전체 캐패시터 셀 유니트(unit)를 완성한다.
이어, 강유전체 캐패시터가 형성된 결과물 전면에 완충막 또는 EBL(encapsulating barrier layer)(118)을 형성한다. 이 EBL(118)은 상기 강유전체막(114)과 동일하게 내산화성 금속이나 이들의 금속 산화물 또는 이들의 복합막을 사용할 수 있다.
연이어, 상기 EBL(118)의 절연성을 높이면서 캐패시터의 특성 열화를 방지하기 위하여, 기존의 고온 열처리가 아닌 플라즈마 처리(120)를 수행한다. 이때, 상기 금속 산화막으로 이루어진 EBL(118)의 플라즈마 처리는 O2 또는 H2를 포함하는 가스를 이용하여 플라즈마를 발생시킴으로써 산소의 결함구조를 효과적으로 감소시킬 수 있다.
도시되지는 않았지만, 상기 공정을 통하여 안정화된 금속 산화막으로 이루어진 EBL(118) 위에 절연막을 형성한다. 이 절연막은 실리콘을 포함하는 산화막을 이용하여 형성한다. 따라서, 실리콘 산화막, BPSG 및 PSG로 이루어진 그룹에서 선택된 어느 하나로 형성하는 것이 바람직하다.
본 발명에 따르면, 하부 전극(112), 강유전체막(114) 및 상부 전극(116)으로 이루어진 캐패시터와 상기 절연막(도시 안됨)과의 사이에 형성되는 EBL(118)은 산소 또는 수소 가스를 이용한 플라즈마 처리만으로 안정한 막질을 형성한다. 따라서, 고온의 열처리 공정을 배제함으로써, 강유전체 캐패시터의 강유전 특성의 열화를 방지할 뿐만 아니라 콘택 플러그(110)와 하부 전극(112)이 열처리 공정에 의해 변성되는 것을 근본적으로 방지할 수 있다.
본 발명의 효과는, 플라즈마 처리된 TiO2 박막의 누설 전류 특성을 측정한 하기의 실험 예를 통하여 더욱 명확해 질 수 있다. 물론, 이 실험예가 본 발명을 제한하려는 것은 아니다.
도 2는 플라즈마 처리된 티타늄 산화막의 특성을 평가하기 위해 제작된 샘플의 단면도로서, TiO2의 플라즈마 특성을 파악하기 위해 상부 및 하부 금속(230, 210)으로 백금(Pt)을 사용하고 이들 사이에 플라즈마 처리된 TiO2 박막(220)을 형성한 후, 누설 전류 특성을 측정하였다. 참조 부호 200은 기판을 나타낸다.
증착 직후의 티타늄 산화막(220)은 실제로 TiOx (x〈2)로 부분적으로 산소가 결핍되어 있는 상태로 있다. TiO2는 좋은 절연 재료이지만 부분적으로 환원되면 반도체가 되며, 그 전기 전도도는 환원도에 좌우된다. 즉, 산소가 부족하여 격자 내에 빈 자리가 생기고, 그 부근에서 구조 내의 전기적 중성을 유지하기 위해 Ti4+는 Ti3+로 된다. 이렇게 해서 양이온의 원자가 전자는 쉽게 이동하며 양이온은 서로 전환된다. 실제로, 산소 이온을 잃게 되려면, 남아 있는 과잉의 전자는 이동성을 띄게 되어 마치 금속 결정내의 전자 전도와 동일한 현상을 나타내어 환원된 TiO2는 반도체가 된다.
티타늄 산화막의 이러한 성질 때문에, 전술한 층간 절연막(ILD), 금속간 유전막(IMD) 또는 패시베이션 공정 등으로부터 오는 캐패시터의 강유전 특성의 열화를 막아주는 역할을 하기 위해서는, 이 TiOx의 x를 최대한 2에 가깝게 맞추어야 한다. 만약, 산소가 결핍된 TiOx(x〈2)의 적용에 따라 이 EBL(encapsulating barrier layer)의 누설전류 성분이 증가하면, 강유전체 캐패시터의 강유전 특성은 열화된다. 그 이유는, 인가된 전압이 상기 EBL의 누설전류로 인하여 캐패시터에 걸리지 않기 때문이다.
본 발명은 이러한 산소 결함을 보완하기 위해 플라즈마 처리를 실시한다.
본 실시예에서 사용된 플라즈마 처리는 높은 파워(high power)와 저 압력(low pressure)의 MERIE(Magnet Enhanced Reactive Ion Etcher)에서 진행되었다. 본 실시예에서는, 13.56㎒의 고주파 파워와 750㎑의 저주파 파워를 매칭 (matching)하여 인가하며, ㎒ 파워는 500 내지 700W, ㎑ 파워는 100∼200W 영역에서 조건을 잡아 사용하였다.
사용 압력은 5∼10 mTorr의 낮은 압력을 사용하였으며, 기판의 온도는 약 80℃이었다. 가스는 O2를 60%, HBr을 25%, Cl을 15%로 각각 사용하였다. O2는 티타늄 산화막의 결함 구조를 보완하기 위한 것이며, HBr 및 Cl 가스는 선택 사항으로 플 라즈마의 안정성을 높이기 위해 사용된다. 필요에 따라, 산소가 아닌 H2, NH3 등의 가스를 사용할 수도 있는데, 이러한 가스를 사용한 플라즈마 처리는 티타늄 산화막에 오염되어 있는 탄소(carbon) 화합물을 CH4 형태로 제거할 수 있기 때문에 TiO2 결함 구조를 줄일 수 있는 효과를 나타낼 수 있다.
플라즈마 처리 시간은 약 5분 이었으며, 플라즈마 처리 과정에서 약 100∼200Å의 TiO2가 식각되었다.
도 3은 상기 실험에 의해 형성된 TiO2 막의 인가 전압에 따른 누설 전류 특성을 비교 설명하기 위한 그래프이다.
도 3에서 (a) 곡선은 TIO2 박막에 어떤 처리도 하지 않은 것이며, (b) 곡선은 기존의 열처리를 이용한 경우의 누설전류 특성을, (c) 곡선은 본 발명에 의한 플라즈마 처리를 수행한 경우의 특성을 각각 나타낸다. 상기 곡선 (b)에서의 열처리 조건은 600℃의 온도에서 O2 분위기에서 30분간 노(furnace)에서 진행한 것이다. 전술한 모든 경우, TiO2의 증착 두께는 1000Å으로 동일 조건에서 진행하였다.
도 3에서 (a)와 (b) 곡선을 통해 알 수 있는 바와 같이, 열처리를 수행하는 경우, 누설전류가 인가 전압 5V에서 약 10-3 order 정도의 감소된다. 또한, 본 발명에 따라 플라즈마 처리를 수행한 (c) 곡선의 경우, 어떠한 처리도 하지 않은 증착 직후의 (a) 곡선에 비해 약 10-5 order 정도의 누설전류가 감소하였으며, 기존의 열 처리와 비교하여도 약 10-2 order 정도 누설전류를 감소시킬 수 있음을 알 수 있다.
이상의 결과로부터, 금속 산화막으로 이루어진 EBL의 결함 구조를 보완하여 절연성을 높이는데 본 발명의 플라즈마 처리가 매우 효과적임을 알 수 있다.
도면 및 상세한 설명에서 본 발명의 바람직한 실시예가 기술되었고, 특정 용어가 사용되었으나, 이는 이하의 청구범위에 개시되어 있는 발명의 범주로 이를 제한하고자 하는 목적이 아니라 기술적인 개념에서 사용된 것이다. 따라서, 본 발명은 상기 실시예에 한정되지 않고 당업자의 수준에서 그 변형 및 개량이 가능하다.
이상 설명한 바와 같이, 본 발명에 따른 EBL(encapsulating barrier layer)은 플라즈마 처리를 이용하기 때문에 고온 열처리에 따른 COB 구조에서의 하부 전극과 콘택 플러그 물질간의 접촉 불량을 방지할 수 있다. 또한, 플라즈마 처리를 통해 안정화된 금속 산화막으로 이루어진 EBL을 더 밀집된(dense) 결정구조, 즉 산소 결핍이 작은 구조를 제작함으로써 접촉 부위에서의 영향을 최소화할 수 있다.
더욱이, 기존의 열처리에 비해 누설 전류를 현저히 감소시킬 수 있다.

Claims (6)

  1. 반도체 기판 상에 형성된 게이트 전극과 반도체 기판 내에 형성된 소오스/드레인 영역을 구비하는 트랜지스터;
    상기 트랜지스터의 소오스/드레인 영역중의 하나와 접속된 하부전극, 이 하부전극 위에 형성된 강유전체막, 및 이 강유전체막 위에 형성된 상부전극을 구비하는 강유전체 캐패시터;
    상기 강유전체 캐패시터 상에 형성된 절연막; 및
    상기 강유전체 캐패시터와 상기 절연막과의 사이에 개재되어 상기 상부, 하부전극 및 강유전체막으로 이루어진 강유전체 캐패시터를 감싸며, 상기 강유전체 캐패시터와 상기 절연막 간의 상호 작용을 방지하며 플라즈마 처리로 절연성이 강화된 금속산화막으로 이루어진 EBL(encapsulating barrier layer)을 포함하는 것을 특징으로 하는 강유전체 메모리 소자.
  2. 제1항에 있어서, 상기 금속 산화막의 플라즈마 처리는,
    O2 또는 H2를 포함하는 가스로 수행되는 것을 특징으로 하는 강유전체 메모리 소자.
  3. 제1항에 있어서, 상기 플라즈마 처리로 절연성이 강화되는 금속 산화막은,
    TiO2, Ta2O5, Al2O3, SiO2, SiN, BaTiO3, SrTiO3, (Ba,Sr)TiO3, Bi4Ti3O12, PbTiO3, (Pb,La)(Zr,Ti)O3, Pb(Zr,Ti)O3, 및 SrBi2Ta2O9 로 이루어진 그룹에서 선택된 어느 하나를 포함하는 것을 특징으로 하는 강유전체 메모리 소자.
  4. 반도체기판 상에 강유전체막, 상기 강유전체막을 개재시킨 하부전극 및 상부전극을 포함하는 강유전체 캐패시터를 형성하는 단계;
    상기 강유전체 캐패시터가 형성된 결과물을 덮되, 플라즈마 처리로 절연성이 강화되고 금속산화막으로 이루어진 EBL을 형성하는 단계; 및
    상기 EBL을 가진 기판 위에 절연막을 형성하는 단계를 포함하되, 상기 EBL은 상기 강유전체 캐패시터와 상기 절연막 간의 상호 작용을 방지하는 것을 특징으로 하는 강유전체 메모리 소자의 제조방법.
  5. 제4항에 있어서, 상기 EBL을 형성하는 단계는,
    상기 강유전체 캐패시터 상에 금속 산화막을 증착하는 공정; 및
    상기 금속 산화막을 O2 또는 H2를 포함하는 가스분위기 하에서 상기 플라즈마 처리하는 공정으로 이루어지는 것을 특징으로 하는 강유전체 메모리 소자의 제조방법.
  6. 제5항에 있어서, 상기 EBL은,
    TiO2, Ta2O5, Al2O3, SiO2, SiN, BaTiO3, SrTiO3, (Ba,Sr)TiO3, Bi4Ti3O12, PbTiO3, (Pb,La)(Zr,Ti)O3, Pb(Zr,Ti)O3, 및 SrBi2Ta2O9 로 이루어진 그룹에서 선택된 어느 하나를 포함하는 것을 특징으로 하는 강유전체 메모리 소자의 제조방법.
KR1019990037847A 1999-09-07 1999-09-07 강유전체 메모리 소자 및 그 제조방법 KR100607163B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990037847A KR100607163B1 (ko) 1999-09-07 1999-09-07 강유전체 메모리 소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990037847A KR100607163B1 (ko) 1999-09-07 1999-09-07 강유전체 메모리 소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20010026495A KR20010026495A (ko) 2001-04-06
KR100607163B1 true KR100607163B1 (ko) 2006-08-01

Family

ID=19610357

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990037847A KR100607163B1 (ko) 1999-09-07 1999-09-07 강유전체 메모리 소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100607163B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100546304B1 (ko) * 2002-03-29 2006-01-26 삼성전자주식회사 반도체 메모리 소자의 제조방법
KR20030089076A (ko) * 2002-05-16 2003-11-21 주식회사 하이닉스반도체 수소배리어막을 구비하는 반도체 소자 및 그 제조 방법
KR100451569B1 (ko) * 2002-05-18 2004-10-08 주식회사 하이닉스반도체 수소배리어막을 구비한 반도체 장치의 제조 방법
KR20040003967A (ko) * 2002-07-05 2004-01-13 주식회사 하이닉스반도체 반도체장치의 캐패시터 제조방법
CN110473961B (zh) * 2018-05-10 2023-04-14 华邦电子股份有限公司 电阻式随机存取存储器结构及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03153084A (ja) * 1989-11-10 1991-07-01 Seiko Epson Corp 半導体装置
KR19990037319A (ko) * 1997-10-24 1999-05-25 도루 하라 유전체 박막의 특성 열화가 적은 반도체 메모리 소자

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03153084A (ja) * 1989-11-10 1991-07-01 Seiko Epson Corp 半導体装置
KR19990037319A (ko) * 1997-10-24 1999-05-25 도루 하라 유전체 박막의 특성 열화가 적은 반도체 메모리 소자

Also Published As

Publication number Publication date
KR20010026495A (ko) 2001-04-06

Similar Documents

Publication Publication Date Title
KR100450669B1 (ko) 산소 침투 경로 및 캡슐화 장벽막을 구비하는 강유전체메모리 소자 및 그 제조 방법
KR100269306B1 (ko) 저온처리로안정화되는금속산화막으로구성된완충막을구비하는집적회로장치및그제조방법
JP3961399B2 (ja) 半導体装置の製造方法
KR100729231B1 (ko) 강유전체 구조물, 강유전체 구조물의 형성 방법, 강유전체구조물을 구비하는 반도체 장치 및 그 제조 방법
JP5168273B2 (ja) 半導体装置とその製造方法
EP1560265B1 (en) Method of manufacturing a semiconductor device
JP2004087978A (ja) 半導体装置の製造方法
KR100405146B1 (ko) 구조화된 금속 산화물 함유 층의 제조 방법
CN100431155C (zh) 半导体器件及其制造方法
US20070042541A1 (en) Semiconductor device and its manufacture method
US6987308B2 (en) Ferroelectric capacitors with metal oxide for inhibiting fatigue
KR100607163B1 (ko) 강유전체 메모리 소자 및 그 제조방법
US20020061604A1 (en) Method for fabricating a ferroelectric or paraelectric metal oxide-containing layer and a memory component therefrom
US6919593B2 (en) Semiconductor memory device and method of fabricating the same
JP2004023086A (ja) 半導体装置の製造方法
JPWO2007116440A1 (ja) 半導体装置の製造方法
KR100519514B1 (ko) ＴａＯＮ박막을 갖는 커패시터 제조방법
JP3797413B2 (ja) 半導体装置およびその製造方法
KR100483359B1 (ko) 반도체소자 제조방법
KR20000025706A (ko) 강유전성램 캐패시터의 제조방법
KR100546151B1 (ko) 반도체소자의 캐패시터 제조방법
KR100585092B1 (ko) 측벽에 산화알루미늄 스페이서를 갖는 반도체 소자의커패시터 및 그 형성방법
KR100376987B1 (ko) 반도체소자의 캐패시터 제조방법
KR100576355B1 (ko) 2단계 급속 열처리를 이용한 강유전체 메모리 소자의 제조방법
KR100253573B1 (ko) 반도체소자의 캐패시터 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100630

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee