JP2002353414A - 誘電体キャパシタおよびその製造方法 - Google Patents
誘電体キャパシタおよびその製造方法Info
- Publication number
- JP2002353414A JP2002353414A JP2001152714A JP2001152714A JP2002353414A JP 2002353414 A JP2002353414 A JP 2002353414A JP 2001152714 A JP2001152714 A JP 2001152714A JP 2001152714 A JP2001152714 A JP 2001152714A JP 2002353414 A JP2002353414 A JP 2002353414A
- Authority
- JP
- Japan
- Prior art keywords
- film
- dielectric
- capacitor
- upper electrode
- ferroelectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 誘電体膜に対する還元性元素等の外部物質の
進入拡散を防止することによって，良好な電気的特性を
示す誘電体キャパシタおよびその製造方法を提供する。 【解決手段】 強誘電体キャパシタＣ１０３によれば，
第１水素拡散防止膜１０１によって，酸化膜７および酸
化膜９を成膜する際に発生する水素の強誘電体膜４への
進入拡散が阻止される。さらに，強誘電体膜４の側壁部
は，第２水素拡散防止膜１０２によって覆われているた
め，この側壁部から強誘電体膜４への水素の進入も完全
に阻止される。したがって，強誘電体膜４の電気的特性
は良好に保たれる。また，酸化膜７の上面には第２水素
拡散防止膜１０２が存在しないため，強誘電体キャパシ
タＣ１０３の高さが必要最低限に抑えられる。このこと
は強誘電体キャパシタＣ１０３が形成される半導体装置
全体の平坦化に関して有利に働く。
進入拡散を防止することによって，良好な電気的特性を
示す誘電体キャパシタおよびその製造方法を提供する。 【解決手段】 強誘電体キャパシタＣ１０３によれば，
第１水素拡散防止膜１０１によって，酸化膜７および酸
化膜９を成膜する際に発生する水素の強誘電体膜４への
進入拡散が阻止される。さらに，強誘電体膜４の側壁部
は，第２水素拡散防止膜１０２によって覆われているた
め，この側壁部から強誘電体膜４への水素の進入も完全
に阻止される。したがって，強誘電体膜４の電気的特性
は良好に保たれる。また，酸化膜７の上面には第２水素
拡散防止膜１０２が存在しないため，強誘電体キャパシ
タＣ１０３の高さが必要最低限に抑えられる。このこと
は強誘電体キャパシタＣ１０３が形成される半導体装置
全体の平坦化に関して有利に働く。
Description
【０００１】
【発明の属する技術分野】本発明は，誘電体キャパシタ
およびその製造方法に関するものである。
およびその製造方法に関するものである。
【０００２】
【従来の技術】近年，携帯型電話器等の情報端末機器の
普及に伴い，不揮発性メモリへのニーズが高まってい
る。既に広く製品化されているフラッシュＥＥＰＲＯＭ
の他，強誘電体メモリ(FeRAM:Ferroelectronic RAM），
ＭＲＡＭ（Magnetic RAM），相変化メモリ等が次世代型
の不揮発性メモリとして注目を集めている。中でもＦｅ
ＲＡＭは，製品化において他の次世代型不揮発性メモリ
に先行している。
普及に伴い，不揮発性メモリへのニーズが高まってい
る。既に広く製品化されているフラッシュＥＥＰＲＯＭ
の他，強誘電体メモリ(FeRAM:Ferroelectronic RAM），
ＭＲＡＭ（Magnetic RAM），相変化メモリ等が次世代型
の不揮発性メモリとして注目を集めている。中でもＦｅ
ＲＡＭは，製品化において他の次世代型不揮発性メモリ
に先行している。
【０００３】代表的な揮発性半導体メモリであるＤＲＡ
Ｍが，記憶素子として常誘電体キャパシタを備えている
のに対して，ＦｅＲＡＭは，強誘電体キャパシタを記憶
素子として用いる。
Ｍが，記憶素子として常誘電体キャパシタを備えている
のに対して，ＦｅＲＡＭは，強誘電体キャパシタを記憶
素子として用いる。
【０００４】ＦｅＲＡＭにおいて，強誘電体キャパシタ
は，下部電極と上部電極とそれらの間に挟まれた強誘電
体膜から構成されている。半導体の製造工程において，
強誘電体膜および下部電極が加工される際，その影響が
上部電極に及び，上部電極がダメージを受けるおそれが
ある。これを防止するために，一般的に上部電極は強誘
電体膜および下部電極よりも小さい面積で形成される。
は，下部電極と上部電極とそれらの間に挟まれた強誘電
体膜から構成されている。半導体の製造工程において，
強誘電体膜および下部電極が加工される際，その影響が
上部電極に及び，上部電極がダメージを受けるおそれが
ある。これを防止するために，一般的に上部電極は強誘
電体膜および下部電極よりも小さい面積で形成される。
【０００５】強誘電体キャパシタを形成するために用い
られる材料は，加工が困難なものが多い。このため，エ
ッチングマスクとしてレジスト膜を使用すると，十分な
エッチング選択比が得られず，エッチング中にこのレジ
スト膜が後退し，最悪の場合消失してしまう。レジスト
膜が消失すると，強誘電体膜がエッチングによるダメー
ジを受け，結果的に強誘電体キャパシタの電気的特性が
劣化してしまう。そのため，従来，レジスト膜よりも高
いエッチング選択比が得られる酸化膜をエッチングマス
クとして採用することによってこの問題の解決が図られ
ていた。
られる材料は，加工が困難なものが多い。このため，エ
ッチングマスクとしてレジスト膜を使用すると，十分な
エッチング選択比が得られず，エッチング中にこのレジ
スト膜が後退し，最悪の場合消失してしまう。レジスト
膜が消失すると，強誘電体膜がエッチングによるダメー
ジを受け，結果的に強誘電体キャパシタの電気的特性が
劣化してしまう。そのため，従来，レジスト膜よりも高
いエッチング選択比が得られる酸化膜をエッチングマス
クとして採用することによってこの問題の解決が図られ
ていた。
【０００６】以下，図１３〜図２０を用いて，酸化膜を
エッチングマスクとして使用した強誘電体キャパシタの
従来の製造方法を説明する。なお，図２０は，従来の強
誘電体キャパシタＣ１の断面を示しており，図１３〜図
１９は，その製造工程毎の断面を示している。
エッチングマスクとして使用した強誘電体キャパシタの
従来の製造方法を説明する。なお，図２０は，従来の強
誘電体キャパシタＣ１の断面を示しており，図１３〜図
１９は，その製造工程毎の断面を示している。
【０００７】［工程１］ＣＶＤ法によって形成された酸
化膜（ＳｉＯ２）１に対して，スパッタ法によって密着
層（Ｔｉ，１００Å）２と下部電極（Ｐｔ，２０００
Å）３を形成する。次いで，強誘電体膜（ＳＢＴ：Ｓｒ
Ｂｉ２Ｔａ２Ｏ９，２０００Å）４をスピンコート法を
用いて下部電極３の上に成膜する。さらに，強誘電体膜
４の上にスパッタ法によって上部電極（Ｐｔ，２０００
Å）５を形成する（図１３）。
化膜（ＳｉＯ２）１に対して，スパッタ法によって密着
層（Ｔｉ，１００Å）２と下部電極（Ｐｔ，２０００
Å）３を形成する。次いで，強誘電体膜（ＳＢＴ：Ｓｒ
Ｂｉ２Ｔａ２Ｏ９，２０００Å）４をスピンコート法を
用いて下部電極３の上に成膜する。さらに，強誘電体膜
４の上にスパッタ法によって上部電極（Ｐｔ，２０００
Å）５を形成する（図１３）。
【０００８】［工程２］レジスト膜６を成膜した後，フ
ォトリソグラフィによってこのレジスト膜６をパターニ
ングする（図１４）。
ォトリソグラフィによってこのレジスト膜６をパターニ
ングする（図１４）。
【０００９】［工程３］レジスト膜６をマスクとして用
い，上部電極５をエッチングする。ここではドライエッ
チング法を用いる（図１５）。
い，上部電極５をエッチングする。ここではドライエッ
チング法を用いる（図１５）。
【００１０】［工程４］Ｏ２プラズマによって，レジス
ト膜６を灰化除去する（図１６）。
ト膜６を灰化除去する（図１６）。
【００１１】［工程５］酸化膜（４０００Å）７をＣＶ
Ｄ法を用いて成膜する。この酸化膜７の上にレジスト膜
８を成膜した後，フォトリソグラフィによってこのレジ
スト膜８をパターニングする（図１７）。
Ｄ法を用いて成膜する。この酸化膜７の上にレジスト膜
８を成膜した後，フォトリソグラフィによってこのレジ
スト膜８をパターニングする（図１７）。
【００１２】［工程６］レジスト膜８をマスクとして用
い，酸化膜７をエッチングする。ここではドライエッチ
ング法を用いる。そして，Ｏ２プラズマによって，レジ
スト膜８を灰化除去する（図１８）。
い，酸化膜７をエッチングする。ここではドライエッチ
ング法を用いる。そして，Ｏ２プラズマによって，レジ
スト膜８を灰化除去する（図１８）。
【００１３】［工程７］酸化膜７をマスクとして用い，
強誘電体膜４，下部電極３，密着層２をドライエッチン
グ法によって加工する（図１９）。
強誘電体膜４，下部電極３，密着層２をドライエッチン
グ法によって加工する（図１９）。
【００１４】［工程８］酸化膜（３０００Å）９をＣＶ
Ｄ法を用いて成膜する（図２０）。この酸化膜９は，強
誘電体キャパシタを保護する役割を果たす。
Ｄ法を用いて成膜する（図２０）。この酸化膜９は，強
誘電体キャパシタを保護する役割を果たす。
【００１５】以上の工程１〜８を経て従来の強誘電体キ
ャパシタＣ１が形成される。
ャパシタＣ１が形成される。
【００１６】
【発明が解決しようとする課題】強誘電体膜４を構成す
るＳＢＴは酸化物であるため，水素ガス等の還元性雰囲
気にさらされると，誘電率等の電気的特性が劣化するお
それがある。ところが，上述のように，酸化膜７および
酸化膜９はＣＶＤ法によって成膜されることから，この
プロセスにおける水素ガスの発生を避けることは困難で
ある。酸化膜７および酸化膜９が酸化シリコン膜である
場合，成膜中の化学反応は次式で表される。
るＳＢＴは酸化物であるため，水素ガス等の還元性雰囲
気にさらされると，誘電率等の電気的特性が劣化するお
それがある。ところが，上述のように，酸化膜７および
酸化膜９はＣＶＤ法によって成膜されることから，この
プロセスにおける水素ガスの発生を避けることは困難で
ある。酸化膜７および酸化膜９が酸化シリコン膜である
場合，成膜中の化学反応は次式で表される。
【００１７】ＳｉＨ４＋Ｏ２→ＳｉＯ２＋２Ｈ２
【００１８】従来の強誘電体キャパシタＣ１およびその
製造方法によれば，酸化膜７，９の成膜プロセスにおい
て発生した水素が強誘電体膜４中に拡散し，これによっ
て強誘電体キャパシタＣ１の電気的特性が劣化するおそ
れがあった。
製造方法によれば，酸化膜７，９の成膜プロセスにおい
て発生した水素が強誘電体膜４中に拡散し，これによっ
て強誘電体キャパシタＣ１の電気的特性が劣化するおそ
れがあった。
【００１９】本発明は，上記のような問題点に鑑みてな
されたものであり，その目的は，誘電体膜に対する還元
性元素等の外部物質の進入拡散を防止することによっ
て，良好な電気的特性を示す誘電体キャパシタおよびそ
の製造方法を提供することにある。
されたものであり，その目的は，誘電体膜に対する還元
性元素等の外部物質の進入拡散を防止することによっ
て，良好な電気的特性を示す誘電体キャパシタおよびそ
の製造方法を提供することにある。
【００２０】
【課題を解決するための手段】上記課題を解決するため
に，本発明の第１の観点によれば，下部電極と，下部電
極上に形成された誘電体膜と，誘電体膜上に形成された
上部電極と，機能膜と，少なくとも誘電体膜と機能膜と
の間に位置する第１バリア膜と，少なくとも誘電体膜の
側壁部を覆う第２バリア膜とを含んで成る誘電体キャパ
シタが提供される。そして，この誘電体キャパシタが備
える第２バリア膜は，下部電極，誘電体膜，上部電極，
第１バリア膜，および機能膜から成るキャパシタ部のサ
イドウォールとして構成される（請求項１）。
に，本発明の第１の観点によれば，下部電極と，下部電
極上に形成された誘電体膜と，誘電体膜上に形成された
上部電極と，機能膜と，少なくとも誘電体膜と機能膜と
の間に位置する第１バリア膜と，少なくとも誘電体膜の
側壁部を覆う第２バリア膜とを含んで成る誘電体キャパ
シタが提供される。そして，この誘電体キャパシタが備
える第２バリア膜は，下部電極，誘電体膜，上部電極，
第１バリア膜，および機能膜から成るキャパシタ部のサ
イドウォールとして構成される（請求項１）。
【００２１】かかる構成によれば，誘電体膜と機能膜と
の接触は，第１バリア膜によって防止される。また，誘
電体膜は，その側壁が第２バリア膜によって覆われてい
る。したがって，誘電体膜は，機能膜を含む周辺の膜か
ら化学的な影響を受けることはなく，結果として誘電体
膜の電気的特性が良好な状態に保たれる。
の接触は，第１バリア膜によって防止される。また，誘
電体膜は，その側壁が第２バリア膜によって覆われてい
る。したがって，誘電体膜は，機能膜を含む周辺の膜か
ら化学的な影響を受けることはなく，結果として誘電体
膜の電気的特性が良好な状態に保たれる。
【００２２】第２バリア膜をキャパシタ部のサイドウォ
ールとして形成するためには，例えば次の方法を採用す
ることが好ましい。まず，キャパシタ部およびその周辺
部に対して所定の材料を成長させる。その後，当該成長
膜をキャパシタ部の最上に位置する機能膜が露出するま
でエッチバックする。このエッチバック処理によって，
機能膜の上面に位置する成長膜が除去され，残った成長
膜がキャパシタ部のサイドウォール，すなわち第２バリ
ア膜となる。第２バリア膜がキャパシタ部のサイドウォ
ールとして形成されることによって，誘電体キャパシタ
の高さ方向の寸法が小さく抑えられることになる。この
ことは，誘電体キャパシタを備える半導体デバイスの平
坦化および高集積化の点で有利に働く。
ールとして形成するためには，例えば次の方法を採用す
ることが好ましい。まず，キャパシタ部およびその周辺
部に対して所定の材料を成長させる。その後，当該成長
膜をキャパシタ部の最上に位置する機能膜が露出するま
でエッチバックする。このエッチバック処理によって，
機能膜の上面に位置する成長膜が除去され，残った成長
膜がキャパシタ部のサイドウォール，すなわち第２バリ
ア膜となる。第２バリア膜がキャパシタ部のサイドウォ
ールとして形成されることによって，誘電体キャパシタ
の高さ方向の寸法が小さく抑えられることになる。この
ことは，誘電体キャパシタを備える半導体デバイスの平
坦化および高集積化の点で有利に働く。
【００２３】本発明の第２の観点によれば，以下の第１
工程〜第１２工程を含む誘電体キャパシタの製造方法が
提供される（請求項６）。
工程〜第１２工程を含む誘電体キャパシタの製造方法が
提供される（請求項６）。
【００２４】まず，第１工程から第３工程にかけて，下
部電極膜，誘電体膜，および上部電極膜が，順次積み重
ねるようにして形成される。第４工程において，上部電
極膜上に第１マスクが形成される。この第１マスクとし
てパターニングされたレジスト膜を用いることが可能で
ある。
部電極膜，誘電体膜，および上部電極膜が，順次積み重
ねるようにして形成される。第４工程において，上部電
極膜上に第１マスクが形成される。この第１マスクとし
てパターニングされたレジスト膜を用いることが可能で
ある。
【００２５】第５工程では，第１マスクをマスクとして
上部電極膜が例えばエッチングによって除去される，こ
の結果，上部電極が形成される。そして，第６工程にお
いて，第１マスクが除去される。
上部電極膜が例えばエッチングによって除去される，こ
の結果，上部電極が形成される。そして，第６工程にお
いて，第１マスクが除去される。
【００２６】第７工程では，上部電極の表面および第５
工程において露出した誘電体膜の表面を覆う第１バリア
膜が形成される。続く第８工程において，第１バリア膜
上に機能膜が形成される。この機能膜が形成されると
き，誘電体膜は第１バリア膜によってその表面が覆われ
ている。したがって，誘電体膜は，機能膜の形成に伴っ
て生成される物質あるいは機能膜そのものから化学的な
影響を受けることはない。
工程において露出した誘電体膜の表面を覆う第１バリア
膜が形成される。続く第８工程において，第１バリア膜
上に機能膜が形成される。この機能膜が形成されると
き，誘電体膜は第１バリア膜によってその表面が覆われ
ている。したがって，誘電体膜は，機能膜の形成に伴っ
て生成される物質あるいは機能膜そのものから化学的な
影響を受けることはない。
【００２７】第９工程では，機能膜上であって，上部電
極に対応する領域を含む領域に第２マスクが形成され
る。第１マスクと同様に，この第２マスクとしてパター
ニングされたレジスト膜を用いることが可能である。第
１０工程では，第２マスクをマスクとして機能膜および
第１バリア膜が例えばエッチングによって除去される。
そして，第１１工程において，第２マスクが除去され
る。
極に対応する領域を含む領域に第２マスクが形成され
る。第１マスクと同様に，この第２マスクとしてパター
ニングされたレジスト膜を用いることが可能である。第
１０工程では，第２マスクをマスクとして機能膜および
第１バリア膜が例えばエッチングによって除去される。
そして，第１１工程において，第２マスクが除去され
る。
【００２８】第１２工程では，機能膜をマスクとして誘
電体膜および下部電極膜が除去され，下部電極，誘電体
膜，上部電極，第１バリア膜，および機能膜から成るキ
ャパシタ部が形成される。
電体膜および下部電極膜が除去され，下部電極，誘電体
膜，上部電極，第１バリア膜，および機能膜から成るキ
ャパシタ部が形成される。
【００２９】以上のように，上部電極のパターニング・
マスクとして，第１マスクが用いられるのに対し，誘電
体膜および下部電極のパターニングには，機能膜がマス
クとして用いられる。この製造方法によれば，上部電極
と，誘電体膜あるいは下部電極を異なる形状にパターニ
ングすることが容易となる。さらに，各構成材料の特性
に応じて，最適なマスクを用意することが可能となり，
パターニング精度の向上が期待できる。
マスクとして，第１マスクが用いられるのに対し，誘電
体膜および下部電極のパターニングには，機能膜がマス
クとして用いられる。この製造方法によれば，上部電極
と，誘電体膜あるいは下部電極を異なる形状にパターニ
ングすることが容易となる。さらに，各構成材料の特性
に応じて，最適なマスクを用意することが可能となり，
パターニング精度の向上が期待できる。
【００３０】さらに，第１３工程を追加してもよい（請
求項１０）。この第１３工程では，少なくともキャパシ
タ部の表面を覆う第２バリア膜が形成される。したがっ
て，誘電体膜の一部がキャパシタ部の側壁部として露出
している場合であっても，当該露出部は，第１３工程に
おいて第２バリア膜によって覆われることになる。後の
工程において，キャパシタ部の近傍に他の膜が形成され
ても，誘電体膜は，他の膜の形成に伴って生成される物
質あるいは他の膜そのものから化学的な影響を受けるこ
とはない。
求項１０）。この第１３工程では，少なくともキャパシ
タ部の表面を覆う第２バリア膜が形成される。したがっ
て，誘電体膜の一部がキャパシタ部の側壁部として露出
している場合であっても，当該露出部は，第１３工程に
おいて第２バリア膜によって覆われることになる。後の
工程において，キャパシタ部の近傍に他の膜が形成され
ても，誘電体膜は，他の膜の形成に伴って生成される物
質あるいは他の膜そのものから化学的な影響を受けるこ
とはない。
【００３１】さらに，第１４工程を追加してもよい（請
求項１１）。この第１４工程では，キャパシタ部の最上
に位置する機能膜の上面が露出するまで第２バリア膜が
エッチバックされる。このエッチバック処理によって，
第２バリア膜が機能膜の上面から除去されるため，誘電
体キャパシタの高さ方向の寸法が小さく抑えられること
になる。このことは，誘電体キャパシタを備える半導体
デバイスの平坦化および高集積化の点で有利に働く。
求項１１）。この第１４工程では，キャパシタ部の最上
に位置する機能膜の上面が露出するまで第２バリア膜が
エッチバックされる。このエッチバック処理によって，
第２バリア膜が機能膜の上面から除去されるため，誘電
体キャパシタの高さ方向の寸法が小さく抑えられること
になる。このことは，誘電体キャパシタを備える半導体
デバイスの平坦化および高集積化の点で有利に働く。
【００３２】本発明にかかる誘電体キャパシタおよびそ
の製造方法において，機能膜として酸化膜を採用するこ
とも可能である（請求項２，７）。酸化膜をＣＶＤ法に
よって成膜する場合，その成膜プロセスにおいて水素が
生成され得る。この場合，第１バリア膜および第２バリ
ア膜は，水素の通過を阻止し，誘電体膜へ水素を到達さ
せない機能を有することが好ましい（請求項３，８，１
２）。そして，この機能を得るためには，第１バリア膜
および第２バリア膜を酸化タンタルによって形成するこ
とが好ましい（請求項４，９，１３）。
の製造方法において，機能膜として酸化膜を採用するこ
とも可能である（請求項２，７）。酸化膜をＣＶＤ法に
よって成膜する場合，その成膜プロセスにおいて水素が
生成され得る。この場合，第１バリア膜および第２バリ
ア膜は，水素の通過を阻止し，誘電体膜へ水素を到達さ
せない機能を有することが好ましい（請求項３，８，１
２）。そして，この機能を得るためには，第１バリア膜
および第２バリア膜を酸化タンタルによって形成するこ
とが好ましい（請求項４，９，１３）。
【００３３】また，本発明によれば，上部電極と誘電体
膜との接触面積が，上部電極が接する誘電体膜の上面の
面積よりも小さくなるように，および／または，下部電
極と誘電体膜との接触面積が，下部電極が接する誘電体
膜の下面の面積よりも小さくなるように，上部電極，誘
電体膜，および下部電極が形成される（請求項５，１
４）。キャパシタ部において，キャパシタとして機能す
る領域（キャパシタ領域）は上部電極と下部電極に挟ま
れた範囲である。そして，上記のように上部電極，誘電
体膜，および下部電極を形成することによって，上部電
極と下部電極に挟まれない領域（非キャパシタ領域）が
誘電体膜中の側壁近傍に確保される。かかる構成によれ
ば，誘電体膜の側壁からその内部に向けて水素等の不純
物が侵入拡散する場合であっても，不純物が非キャパシ
タ領域を通過してキャパシタ領域に達しない限り，キャ
パシタ部の電気的特性が損なわれることはない。誘電体
膜の側壁部に不純物の侵入を阻止するバリア膜を形成す
れば，不純物侵入に対する相乗効果が得られ，誘電体キ
ャパシタの特性はより良好な状態に保たれる。
膜との接触面積が，上部電極が接する誘電体膜の上面の
面積よりも小さくなるように，および／または，下部電
極と誘電体膜との接触面積が，下部電極が接する誘電体
膜の下面の面積よりも小さくなるように，上部電極，誘
電体膜，および下部電極が形成される（請求項５，１
４）。キャパシタ部において，キャパシタとして機能す
る領域（キャパシタ領域）は上部電極と下部電極に挟ま
れた範囲である。そして，上記のように上部電極，誘電
体膜，および下部電極を形成することによって，上部電
極と下部電極に挟まれない領域（非キャパシタ領域）が
誘電体膜中の側壁近傍に確保される。かかる構成によれ
ば，誘電体膜の側壁からその内部に向けて水素等の不純
物が侵入拡散する場合であっても，不純物が非キャパシ
タ領域を通過してキャパシタ領域に達しない限り，キャ
パシタ部の電気的特性が損なわれることはない。誘電体
膜の側壁部に不純物の侵入を阻止するバリア膜を形成す
れば，不純物侵入に対する相乗効果が得られ，誘電体キ
ャパシタの特性はより良好な状態に保たれる。
【００３４】
【発明の実施の形態】以下に添付図面を参照しながら，
本発明にかかる誘電体キャパシタおよびその製造方法の
好適な実施の形態について詳細に説明する。なお，以下
の説明および添付された図面において，略同一の機能お
よび構成を有する構成要素については，同一符号を付す
ることによって重複説明を省略する。
本発明にかかる誘電体キャパシタおよびその製造方法の
好適な実施の形態について詳細に説明する。なお，以下
の説明および添付された図面において，略同一の機能お
よび構成を有する構成要素については，同一符号を付す
ることによって重複説明を省略する。
【００３５】［第１の実施の形態］本発明の第１の実施
の形態にかかる強誘電体キャパシタＣ１０１およびその
製造方法を図１〜図７，図１０を用いて説明する。な
お，図１０は，第１の実施の形態にかかる強誘電体キャ
パシタＣ１０１の断面を示しており，図１〜図７は，そ
の製造工程毎の断面を示している。
の形態にかかる強誘電体キャパシタＣ１０１およびその
製造方法を図１〜図７，図１０を用いて説明する。な
お，図１０は，第１の実施の形態にかかる強誘電体キャ
パシタＣ１０１の断面を示しており，図１〜図７は，そ
の製造工程毎の断面を示している。
【００３６】［工程１−１］ＣＶＤ法によって形成され
た酸化膜（ＳｉＯ２）１に対して，スパッタ法によって
密着層（Ｔｉ，１００Å）２と下部電極（Ｐｔ，２００
０Å）３を形成する。次いで，強誘電体膜（ＳＢＴ：Ｓ
ｒＢｉ２Ｔａ２Ｏ９，２０００Å）４をスピンコート法
を用いて下部電極３の上に成膜する。さらに，強誘電体
膜４の上にスパッタ法によって上部電極（Ｐｔ，２００
０Å）５を形成する（図１）。
た酸化膜（ＳｉＯ２）１に対して，スパッタ法によって
密着層（Ｔｉ，１００Å）２と下部電極（Ｐｔ，２００
０Å）３を形成する。次いで，強誘電体膜（ＳＢＴ：Ｓ
ｒＢｉ２Ｔａ２Ｏ９，２０００Å）４をスピンコート法
を用いて下部電極３の上に成膜する。さらに，強誘電体
膜４の上にスパッタ法によって上部電極（Ｐｔ，２００
０Å）５を形成する（図１）。
【００３７】［工程１−２］レジスト膜６を成膜した
後，フォトリソグラフィによってこのレジスト膜６をパ
ターニングする（図２）。
後，フォトリソグラフィによってこのレジスト膜６をパ
ターニングする（図２）。
【００３８】［工程１−３］レジスト膜６をマスクとし
て用い，上部電極５をエッチングする。ここではドライ
エッチング法を用いる（図３）。
て用い，上部電極５をエッチングする。ここではドライ
エッチング法を用いる（図３）。
【００３９】［工程１−４］Ｏ２プラズマによって，レ
ジスト膜６を灰化除去する（図４）。
ジスト膜６を灰化除去する（図４）。
【００４０】［工程１−５］第１水素拡散防止膜（Ｔａ
ＯＸ，１０００Å）１０１をスパッタ法を用いて成膜す
る。この第１水素拡散防止膜１０１の上に，酸化膜（４
０００Å）７をＣＶＤ法を用いて成膜する。さらに，酸
化膜７の上にレジスト膜８を成膜した後，フォトリソグ
ラフィによってこのレジスト膜８をパターニングする
（図５）。酸化膜７として，膜中に不純物を含まず，し
かも吸湿性の低いＮＳＧ膜を採用することが好ましい。
ＯＸ，１０００Å）１０１をスパッタ法を用いて成膜す
る。この第１水素拡散防止膜１０１の上に，酸化膜（４
０００Å）７をＣＶＤ法を用いて成膜する。さらに，酸
化膜７の上にレジスト膜８を成膜した後，フォトリソグ
ラフィによってこのレジスト膜８をパターニングする
（図５）。酸化膜７として，膜中に不純物を含まず，し
かも吸湿性の低いＮＳＧ膜を採用することが好ましい。
【００４１】［工程１−６］レジスト膜８をマスクとし
て用い，酸化膜７および第１水素拡散防止膜１０１をエ
ッチングする。ここではドライエッチング法を用いる。
そして，Ｏ２プラズマによって，レジスト膜８を灰化除
去する（図６）。これによって機能膜としての酸化膜７
が形成される。このパターニングされた酸化膜７は，後
の工程において強誘電体キャパシタを形成する際のエッ
チングマスクとして用いられる。このエッチングマスク
（酸化膜７）としてＮＳＧ膜を用いることによって，不
純物によるバリア膜の劣化，および，水分による強誘電
体膜の膜質劣化を抑制することが可能となる。
て用い，酸化膜７および第１水素拡散防止膜１０１をエ
ッチングする。ここではドライエッチング法を用いる。
そして，Ｏ２プラズマによって，レジスト膜８を灰化除
去する（図６）。これによって機能膜としての酸化膜７
が形成される。このパターニングされた酸化膜７は，後
の工程において強誘電体キャパシタを形成する際のエッ
チングマスクとして用いられる。このエッチングマスク
（酸化膜７）としてＮＳＧ膜を用いることによって，不
純物によるバリア膜の劣化，および，水分による強誘電
体膜の膜質劣化を抑制することが可能となる。
【００４２】［工程１−７］酸化膜７をハードマスクと
して用い，強誘電体膜４，下部電極３，密着層２をドラ
イエッチング法によって加工する（図７）。
して用い，強誘電体膜４，下部電極３，密着層２をドラ
イエッチング法によって加工する（図７）。
【００４３】［工程１−８］酸化膜（３０００Å）９を
ＣＶＤ法を用いて成膜する（図１０）。この酸化膜９
は，第１の実施の形態にかかる強誘電体キャパシタＣ１
０１を外部雰囲気から保護する役割を果たす。
ＣＶＤ法を用いて成膜する（図１０）。この酸化膜９
は，第１の実施の形態にかかる強誘電体キャパシタＣ１
０１を外部雰囲気から保護する役割を果たす。
【００４４】以上の工程１−１〜１−８を経て第１の実
施の形態にかかる強誘電体キャパシタＣ１０１が形成さ
れる。
施の形態にかかる強誘電体キャパシタＣ１０１が形成さ
れる。
【００４５】第１の実施の形態にかかる強誘電体キャパ
シタＣ１０１の製造方法の特徴の一つとして，工程１−
３においてレジスト膜６をマスクとして用いて上部電極
５のみをパターニングした後，工程１−５において成膜
され工程１−６においてパターニングされた酸化膜７を
ハードマスクとして用いて工程１−７において強誘電体
膜４をエッチングする点が挙げられる。この方法によれ
ば次の効果が得られる。
シタＣ１０１の製造方法の特徴の一つとして，工程１−
３においてレジスト膜６をマスクとして用いて上部電極
５のみをパターニングした後，工程１−５において成膜
され工程１−６においてパターニングされた酸化膜７を
ハードマスクとして用いて工程１−７において強誘電体
膜４をエッチングする点が挙げられる。この方法によれ
ば次の効果が得られる。
【００４６】強誘電体膜４は上部電極５に比べてエッチ
ングが困難であり，レジスト膜６をマスクとして用いて
上部電極５と併せて強誘電体膜４までエッチングしよう
とすると，レジスト膜６が消失してしまい，強誘電体膜
４の本来エッチングされるべきではない領域までエッチ
ングされるおそれがある。しかしながら，本実施の形態
にかかる強誘電体キャパシタＣ１０１の製造方法によれ
ば，レジスト膜６は，上部電極５のエッチングのためだ
けに用いられており，強誘電体膜４のエッチングについ
ては，別途形成される酸化膜７がハードマスクとして用
いられる。この酸化膜７によれば，レジスト膜６に比べ
て高いエッチング選択比が得られるため，強誘電体膜４
およびその下に位置する下部電極３，密着層２を高精度
にパターニングすることが可能となる。
ングが困難であり，レジスト膜６をマスクとして用いて
上部電極５と併せて強誘電体膜４までエッチングしよう
とすると，レジスト膜６が消失してしまい，強誘電体膜
４の本来エッチングされるべきではない領域までエッチ
ングされるおそれがある。しかしながら，本実施の形態
にかかる強誘電体キャパシタＣ１０１の製造方法によれ
ば，レジスト膜６は，上部電極５のエッチングのためだ
けに用いられており，強誘電体膜４のエッチングについ
ては，別途形成される酸化膜７がハードマスクとして用
いられる。この酸化膜７によれば，レジスト膜６に比べ
て高いエッチング選択比が得られるため，強誘電体膜４
およびその下に位置する下部電極３，密着層２を高精度
にパターニングすることが可能となる。
【００４７】ところで，酸化膜７は，工程１−５におい
てＣＶＤ法によって水素雰囲気下で成膜される。このと
き水素が強誘電体膜４に侵入した場合，上述のように強
誘電体膜４の膜質が劣化してしまう。この点，本発明の
実施の形態にかかる強誘電体キャパシタＣ１０１および
その製造方法によれば，酸化膜７が形成される前に，予
め第１水素拡散防止膜１０１が強誘電体膜４の上に成膜
される。この第１水素拡散防止膜１０１の存在によっ
て，酸化膜７の成膜中，強誘電体膜４は，水素雰囲気に
曝されなくなる。したがって，強誘電体膜４の膜質劣化
が防止され，この結果，安定した特性を有する強誘電体
キャパシタＣ１０１が提供される。
てＣＶＤ法によって水素雰囲気下で成膜される。このと
き水素が強誘電体膜４に侵入した場合，上述のように強
誘電体膜４の膜質が劣化してしまう。この点，本発明の
実施の形態にかかる強誘電体キャパシタＣ１０１および
その製造方法によれば，酸化膜７が形成される前に，予
め第１水素拡散防止膜１０１が強誘電体膜４の上に成膜
される。この第１水素拡散防止膜１０１の存在によっ
て，酸化膜７の成膜中，強誘電体膜４は，水素雰囲気に
曝されなくなる。したがって，強誘電体膜４の膜質劣化
が防止され，この結果，安定した特性を有する強誘電体
キャパシタＣ１０１が提供される。
【００４８】さらに，酸化膜７は，層間絶縁膜の一部と
して利用することが可能である。したがって，強誘電体
膜４のエッチングマスクとして用いられた後，この酸化
膜７をあえて除去する必要がない。すなわち，マスク除
去にかかる工程を省略することが可能となる。
して利用することが可能である。したがって，強誘電体
膜４のエッチングマスクとして用いられた後，この酸化
膜７をあえて除去する必要がない。すなわち，マスク除
去にかかる工程を省略することが可能となる。
【００４９】また，本実施の形態にかかる強誘電体キャ
パシタＣ１０１の特徴の一つとして，上部電極５の面積
が強誘電体膜４および下部電極３の面積に対して小さい
ことが挙げられる。そして，この特徴的な形状は，本実
施の形態にかかる強誘電体キャパシタＣ１０１の製造方
法において，上部電極５のエッチングが強誘電体膜４お
よび下部電極３のエッチングと別個に実施されているた
めに容易に形成される。この特徴的な形状がもたらす効
果は以下の通りである。
パシタＣ１０１の特徴の一つとして，上部電極５の面積
が強誘電体膜４および下部電極３の面積に対して小さい
ことが挙げられる。そして，この特徴的な形状は，本実
施の形態にかかる強誘電体キャパシタＣ１０１の製造方
法において，上部電極５のエッチングが強誘電体膜４お
よび下部電極３のエッチングと別個に実施されているた
めに容易に形成される。この特徴的な形状がもたらす効
果は以下の通りである。
【００５０】強誘電体膜４において，キャパシタとして
機能する領域は上部電極５の直下に位置する範囲であ
る。つまり，強誘電体膜４の側壁からその内部に向けて
水素等の不純物が侵入拡散する場合であっても，上部電
極５の直下領域に不純物が達しない限り強誘電体キャパ
シタとしての特性は劣化しない。したがって，強誘電体
膜４の側壁部に不純物の侵入を阻止するバリア膜（例え
ば金属酸化膜）を形成しなくともキャパシタ特性は良好
な状態に保たれる。
機能する領域は上部電極５の直下に位置する範囲であ
る。つまり，強誘電体膜４の側壁からその内部に向けて
水素等の不純物が侵入拡散する場合であっても，上部電
極５の直下領域に不純物が達しない限り強誘電体キャパ
シタとしての特性は劣化しない。したがって，強誘電体
膜４の側壁部に不純物の侵入を阻止するバリア膜（例え
ば金属酸化膜）を形成しなくともキャパシタ特性は良好
な状態に保たれる。
【００５１】［第２の実施の形態］本発明の第２の実施
の形態にかかる強誘電体キャパシタＣ１０２およびその
製造方法を図１〜図８，図１１を用いて説明する。な
お，図１１は，第２の実施の形態にかかる強誘電体キャ
パシタＣ１０２の断面を示しており，図１〜図８は，そ
の製造工程毎の断面を示している。
の形態にかかる強誘電体キャパシタＣ１０２およびその
製造方法を図１〜図８，図１１を用いて説明する。な
お，図１１は，第２の実施の形態にかかる強誘電体キャ
パシタＣ１０２の断面を示しており，図１〜図８は，そ
の製造工程毎の断面を示している。
【００５２】［工程２−１］ＣＶＤ法によって形成され
た酸化膜（ＳｉＯ２）１に対して，スパッタ法によって
密着層（Ｔｉ，１００Å）２と下部電極（Ｐｔ，２００
０Å）３を形成する。次いで，強誘電体膜（ＳＢＴ：Ｓ
ｒＢｉ２Ｔａ２Ｏ９，２０００Å）４をスピンコート法
を用いて下部電極３の上に成膜する。さらに，強誘電体
膜４の上にスパッタ法によって上部電極（Ｐｔ，２００
０Å）５を形成する（図１）。
た酸化膜（ＳｉＯ２）１に対して，スパッタ法によって
密着層（Ｔｉ，１００Å）２と下部電極（Ｐｔ，２００
０Å）３を形成する。次いで，強誘電体膜（ＳＢＴ：Ｓ
ｒＢｉ２Ｔａ２Ｏ９，２０００Å）４をスピンコート法
を用いて下部電極３の上に成膜する。さらに，強誘電体
膜４の上にスパッタ法によって上部電極（Ｐｔ，２００
０Å）５を形成する（図１）。
【００５３】［工程２−２］レジスト膜６を成膜した
後，フォトリソグラフィによってこのレジスト膜６をパ
ターニングする（図２）。
後，フォトリソグラフィによってこのレジスト膜６をパ
ターニングする（図２）。
【００５４】［工程２−３］レジスト膜６をマスクとし
て用い，上部電極５をエッチングする。ここではドライ
エッチング法を用いる（図３）。
て用い，上部電極５をエッチングする。ここではドライ
エッチング法を用いる（図３）。
【００５５】［工程２−４］Ｏ２プラズマによって，レ
ジスト膜６を灰化除去する（図４）。
ジスト膜６を灰化除去する（図４）。
【００５６】［工程２−５］第１水素拡散防止膜（Ｔａ
ＯＸ，１０００Å）１０１をスパッタ法を用いて成膜す
る。この第１水素拡散防止膜１０１の上に，酸化膜（４
０００Å）７をＣＶＤ法を用いて成膜する。さらに，酸
化膜７の上にレジスト膜８を成膜した後，フォトリソグ
ラフィによってこのレジスト膜８をパターニングする
（図５）。
ＯＸ，１０００Å）１０１をスパッタ法を用いて成膜す
る。この第１水素拡散防止膜１０１の上に，酸化膜（４
０００Å）７をＣＶＤ法を用いて成膜する。さらに，酸
化膜７の上にレジスト膜８を成膜した後，フォトリソグ
ラフィによってこのレジスト膜８をパターニングする
（図５）。
【００５７】［工程２−６］レジスト膜８をマスクとし
て用い，酸化膜７および第１水素拡散防止膜１０１をエ
ッチングする。ここではドライエッチング法を用いる。
そして，Ｏ２プラズマによって，レジスト膜８を灰化除
去する（図６）。これによって機能膜としての酸化膜７
が形成される。
て用い，酸化膜７および第１水素拡散防止膜１０１をエ
ッチングする。ここではドライエッチング法を用いる。
そして，Ｏ２プラズマによって，レジスト膜８を灰化除
去する（図６）。これによって機能膜としての酸化膜７
が形成される。
【００５８】［工程２−７］酸化膜７をハードマスクと
して用い，強誘電体膜４，下部電極３，密着層２をドラ
イエッチング法によって加工する（図７）。
して用い，強誘電体膜４，下部電極３，密着層２をドラ
イエッチング法によって加工する（図７）。
【００５９】［工程２−８］第２水素拡散防止膜（Ｔａ
ＯＸ，１０００Å）１０２をスパッタ法を用いて成膜す
る（図８）。なお，第１水素拡散防止膜１０１および第
２水素拡散防止膜１０２を構成するＴａＯＸは，水素を
その内部に取り込んでトラップする機能を有するもので
あり，同様の機能を有するアルミナ（Ａｌ２Ｏ３）等で
あれば，水素拡散防止膜の構成材料として採用可能であ
る。
ＯＸ，１０００Å）１０２をスパッタ法を用いて成膜す
る（図８）。なお，第１水素拡散防止膜１０１および第
２水素拡散防止膜１０２を構成するＴａＯＸは，水素を
その内部に取り込んでトラップする機能を有するもので
あり，同様の機能を有するアルミナ（Ａｌ２Ｏ３）等で
あれば，水素拡散防止膜の構成材料として採用可能であ
る。
【００６０】［工程２−９］酸化膜（３０００Å）９を
ＣＶＤ法を用いて成膜する（図１１）。この酸化膜９
は，第２の実施の形態にかかる強誘電体キャパシタＣ１
０２を外部雰囲気から保護する役割を果たす。
ＣＶＤ法を用いて成膜する（図１１）。この酸化膜９
は，第２の実施の形態にかかる強誘電体キャパシタＣ１
０２を外部雰囲気から保護する役割を果たす。
【００６１】以上の工程２−１〜２−９を経て第２の実
施の形態にかかる強誘電体キャパシタＣ１０２が形成さ
れる。
施の形態にかかる強誘電体キャパシタＣ１０２が形成さ
れる。
【００６２】この第２の実施の形態にかかる強誘電体キ
ャパシタＣ１０２およびその製造方法によれば，第１の
実施の形態にかかる強誘電体キャパシタＣ１０１および
その製造方法と同様の効果が得られる。また，第２の実
施の形態にかかる強誘電体キャパシタＣ１０２は，強誘
電体膜４の上面が第１水素拡散防止膜１０１に覆われる
ともに，その側壁部が第２水素拡散防止膜１０２によっ
て覆われている。この構成によれば，上面のみならず側
壁部から強誘電体膜４内部への水素の進入が阻止され
る。したがって，強誘電体膜４の電気的特性がより良好
に保たれることになる。
ャパシタＣ１０２およびその製造方法によれば，第１の
実施の形態にかかる強誘電体キャパシタＣ１０１および
その製造方法と同様の効果が得られる。また，第２の実
施の形態にかかる強誘電体キャパシタＣ１０２は，強誘
電体膜４の上面が第１水素拡散防止膜１０１に覆われる
ともに，その側壁部が第２水素拡散防止膜１０２によっ
て覆われている。この構成によれば，上面のみならず側
壁部から強誘電体膜４内部への水素の進入が阻止され
る。したがって，強誘電体膜４の電気的特性がより良好
に保たれることになる。
【００６３】［第３の実施の形態］本発明の第３の実施
の形態にかかる強誘電体キャパシタＣ１０３およびその
製造方法を図１〜図９，図１２を用いて説明する。な
お，図１２は，第３の実施の形態にかかる強誘電体キャ
パシタＣ１０３の断面を示しており，図１〜図９は，そ
の製造工程毎の断面を示している。
の形態にかかる強誘電体キャパシタＣ１０３およびその
製造方法を図１〜図９，図１２を用いて説明する。な
お，図１２は，第３の実施の形態にかかる強誘電体キャ
パシタＣ１０３の断面を示しており，図１〜図９は，そ
の製造工程毎の断面を示している。
【００６４】［工程３−１］ＣＶＤ法によって形成され
た酸化膜（ＳｉＯ２）１に対して，スパッタ法によって
密着層（Ｔｉ，１００Å）２と下部電極（Ｐｔ，２００
０Å）３を形成する。次いで，強誘電体膜（ＳＢＴ：Ｓ
ｒＢｉ２Ｔａ２Ｏ９，２０００Å）４をスピンコート法
を用いて下部電極３の上に成膜する。さらに，強誘電体
膜４の上にスパッタ法によって上部電極（Ｐｔ，２００
０Å）５を形成する（図１）。
た酸化膜（ＳｉＯ２）１に対して，スパッタ法によって
密着層（Ｔｉ，１００Å）２と下部電極（Ｐｔ，２００
０Å）３を形成する。次いで，強誘電体膜（ＳＢＴ：Ｓ
ｒＢｉ２Ｔａ２Ｏ９，２０００Å）４をスピンコート法
を用いて下部電極３の上に成膜する。さらに，強誘電体
膜４の上にスパッタ法によって上部電極（Ｐｔ，２００
０Å）５を形成する（図１）。
【００６５】［工程３−２］レジスト膜６を成膜した
後，フォトリソグラフィによってこのレジスト膜６をパ
ターニングする（図２）。
後，フォトリソグラフィによってこのレジスト膜６をパ
ターニングする（図２）。
【００６６】［工程３−３］レジスト膜６をマスクとし
て用い，上部電極５をエッチングする。ここではドライ
エッチング法を用いる（図３）。
て用い，上部電極５をエッチングする。ここではドライ
エッチング法を用いる（図３）。
【００６７】［工程３−４］Ｏ２プラズマによって，レ
ジスト膜６を灰化除去する（図４）。
ジスト膜６を灰化除去する（図４）。
【００６８】［工程３−５］第１水素拡散防止膜（Ｔａ
ＯＸ，１０００Å）１０１をスパッタ法を用いて成膜す
る。この第１水素拡散防止膜１０１の上に，酸化膜（４
０００Å）７をＣＶＤ法を用いて成膜する。さらに，酸
化膜７の上にレジスト膜８を成膜した後，フォトリソグ
ラフィによってこのレジスト膜８をパターニングする
（図５）。酸化膜７として，膜中に不純物を含まず，し
かも吸湿性の低いＮＳＧ膜を採用することが好ましい。
ＯＸ，１０００Å）１０１をスパッタ法を用いて成膜す
る。この第１水素拡散防止膜１０１の上に，酸化膜（４
０００Å）７をＣＶＤ法を用いて成膜する。さらに，酸
化膜７の上にレジスト膜８を成膜した後，フォトリソグ
ラフィによってこのレジスト膜８をパターニングする
（図５）。酸化膜７として，膜中に不純物を含まず，し
かも吸湿性の低いＮＳＧ膜を採用することが好ましい。
【００６９】［工程３−６］レジスト膜８をマスクとし
て用い，酸化膜７および第１水素拡散防止膜１０１をエ
ッチングする。ここではドライエッチング法を用いる。
そして，Ｏ２プラズマによって，レジスト膜８を灰化除
去する（図６）。これによって機能膜としての酸化膜７
が形成される。このパターニングされた酸化膜７は，後
の工程において強誘電体キャパシタを形成する際のエッ
チングマスクとして用いられる。このエッチングマスク
（酸化膜７）としてＮＳＧ膜を用いることによって，不
純物によるバリア膜の劣化，および，水分による強誘電
体膜の膜質劣化を抑制することが可能となる。
て用い，酸化膜７および第１水素拡散防止膜１０１をエ
ッチングする。ここではドライエッチング法を用いる。
そして，Ｏ２プラズマによって，レジスト膜８を灰化除
去する（図６）。これによって機能膜としての酸化膜７
が形成される。このパターニングされた酸化膜７は，後
の工程において強誘電体キャパシタを形成する際のエッ
チングマスクとして用いられる。このエッチングマスク
（酸化膜７）としてＮＳＧ膜を用いることによって，不
純物によるバリア膜の劣化，および，水分による強誘電
体膜の膜質劣化を抑制することが可能となる。
【００７０】［工程３−７］酸化膜７をハードマスクと
して用い，強誘電体膜４，下部電極３，密着層２をドラ
イエッチング法によって加工する（図７）。
して用い，強誘電体膜４，下部電極３，密着層２をドラ
イエッチング法によって加工する（図７）。
【００７１】［工程３−８］第２水素拡散防止膜（Ｔａ
ＯＸ，１０００Å）１０２をスパッタ法を用いて成膜す
る（図８）。なお，第１および第２水素拡散防止膜１０
１，１０２のＴａＯＸは，水素をその内部に取り込んで
トラップする機能を有するものであり，同様の機能を有
するアルミナ（Ａｌ２Ｏ３）等であれば，水素拡散防止
膜の構成材料として採用可能である。
ＯＸ，１０００Å）１０２をスパッタ法を用いて成膜す
る（図８）。なお，第１および第２水素拡散防止膜１０
１，１０２のＴａＯＸは，水素をその内部に取り込んで
トラップする機能を有するものであり，同様の機能を有
するアルミナ（Ａｌ２Ｏ３）等であれば，水素拡散防止
膜の構成材料として採用可能である。
【００７２】［工程３−９］例えば，塩素ガスによるド
ライエッチング法を用いて，第２水素拡散防止膜１０２
を全面エッチバックする。このとき，酸化膜７の上面が
露出するまでエッチバックを行う。この結果，強誘電体
膜４の側壁部を含む強誘電体キャパシタＣ１０３の側壁
部にのみサイドウォールとして第２水素拡散防止膜１０
２が残る（図９）。つまり，この工程によって，下部電
極，誘電体膜，上部電極，第１バリア膜，および機能膜
である酸化膜７から成るキャパシタ部に，第２水素拡散
防止膜１０２より成るサイドウォールが形成される。
ライエッチング法を用いて，第２水素拡散防止膜１０２
を全面エッチバックする。このとき，酸化膜７の上面が
露出するまでエッチバックを行う。この結果，強誘電体
膜４の側壁部を含む強誘電体キャパシタＣ１０３の側壁
部にのみサイドウォールとして第２水素拡散防止膜１０
２が残る（図９）。つまり，この工程によって，下部電
極，誘電体膜，上部電極，第１バリア膜，および機能膜
である酸化膜７から成るキャパシタ部に，第２水素拡散
防止膜１０２より成るサイドウォールが形成される。
【００７３】［工程３−１０］酸化膜（３０００Å）９
をＣＶＤ法を用いて成膜する（図１２）。この酸化膜９
は，第３の実施の形態にかかる強誘電体キャパシタＣ１
０３を外部雰囲気から保護する役割を果たす。この酸化
膜９の構成材料は酸化膜７と同様に，ＮＳＧ等が好まし
い。
をＣＶＤ法を用いて成膜する（図１２）。この酸化膜９
は，第３の実施の形態にかかる強誘電体キャパシタＣ１
０３を外部雰囲気から保護する役割を果たす。この酸化
膜９の構成材料は酸化膜７と同様に，ＮＳＧ等が好まし
い。
【００７４】以上の工程３−１〜３−１０を経て第３の
実施の形態にかかる強誘電体キャパシタＣ１０３が形成
される。
実施の形態にかかる強誘電体キャパシタＣ１０３が形成
される。
【００７５】この第３の実施の形態にかかる強誘電体キ
ャパシタＣ１０３およびその製造方法によれば，第１，
２の実施の形態にかかる強誘電体キャパシタＣ１０１，
Ｃ１０２およびそれらの製造方法と同様の効果が得られ
る。
ャパシタＣ１０３およびその製造方法によれば，第１，
２の実施の形態にかかる強誘電体キャパシタＣ１０１，
Ｃ１０２およびそれらの製造方法と同様の効果が得られ
る。
【００７６】また，第３の実施の形態にかかる強誘電体
キャパシタＣ１０３の製造方法が用いられた場合，工程
３−９におけるエッチバック処理によって，酸化膜９か
ら強誘電体膜４への水素の進入を防止するために有効な
箇所，すなわち強誘電体膜４の側壁部のみに第２水素拡
散防止膜１０２が自己整合的に形成される。このよう
に，第３の実施の形態にかかる強誘電体キャパシタＣ１
０３の製造方法によれば，強誘電体キャパシタＣ１０３
が形成される領域以外に成長した第２水素拡散防止膜１
０２を除去するためのフォトリソグラフィ工程を別途実
施する必要がなく，強誘電体キャパシタの製造効率の向
上および製造コストの低減等が実現する。
キャパシタＣ１０３の製造方法が用いられた場合，工程
３−９におけるエッチバック処理によって，酸化膜９か
ら強誘電体膜４への水素の進入を防止するために有効な
箇所，すなわち強誘電体膜４の側壁部のみに第２水素拡
散防止膜１０２が自己整合的に形成される。このよう
に，第３の実施の形態にかかる強誘電体キャパシタＣ１
０３の製造方法によれば，強誘電体キャパシタＣ１０３
が形成される領域以外に成長した第２水素拡散防止膜１
０２を除去するためのフォトリソグラフィ工程を別途実
施する必要がなく，強誘電体キャパシタの製造効率の向
上および製造コストの低減等が実現する。
【００７７】また，酸化膜７の上面には第２水素拡散防
止膜１０２が存在しないため，強誘電体キャパシタＣ１
０３の高さが必要最低限に抑えられる。このことは強誘
電体キャパシタＣ１０３が形成される半導体装置全体の
平坦化に関して有利に働く。
止膜１０２が存在しないため，強誘電体キャパシタＣ１
０３の高さが必要最低限に抑えられる。このことは強誘
電体キャパシタＣ１０３が形成される半導体装置全体の
平坦化に関して有利に働く。
【００７８】添付図面を参照しながら本発明の好適な実
施の形態について説明したが，本発明はかかる実施の形
態に限定されない。当業者であれば，特許請求の範囲に
記載された技術的思想の範疇内において各種の変更例ま
たは修正例に想到し得ることは明らかであり，それらに
ついても当然に本発明の技術的範囲に属するものと了解
される。
施の形態について説明したが，本発明はかかる実施の形
態に限定されない。当業者であれば，特許請求の範囲に
記載された技術的思想の範疇内において各種の変更例ま
たは修正例に想到し得ることは明らかであり，それらに
ついても当然に本発明の技術的範囲に属するものと了解
される。
【００７９】
【発明の効果】以上説明したように，本発明にかかる誘
電体キャパシタによれば，誘電体膜が第１バリア膜およ
び第２バリア膜によって覆われているため，外部雰囲気
に起因する特性劣化が防止される。また，エッチバック
処理によって誘電体キャパシタの側壁部にのみ第２バリ
ア膜を残すことが可能となるため，誘電体キャパシタの
高さ寸法が小さく抑えられるとともに，製造プロセスの
簡素化が実現する。
電体キャパシタによれば，誘電体膜が第１バリア膜およ
び第２バリア膜によって覆われているため，外部雰囲気
に起因する特性劣化が防止される。また，エッチバック
処理によって誘電体キャパシタの側壁部にのみ第２バリ
ア膜を残すことが可能となるため，誘電体キャパシタの
高さ寸法が小さく抑えられるとともに，製造プロセスの
簡素化が実現する。
【図１】本発明の実施の形態にかかる強誘電体キャパシ
タの製造方法（工程１）を示す断面図である。
タの製造方法（工程１）を示す断面図である。
【図２】本発明の実施の形態にかかる強誘電体キャパシ
タの製造方法（工程２）を示す断面図である。
タの製造方法（工程２）を示す断面図である。
【図３】本発明の実施の形態にかかる強誘電体キャパシ
タの製造方法（工程３）を示す断面図である。
タの製造方法（工程３）を示す断面図である。
【図４】本発明の実施の形態にかかる強誘電体キャパシ
タの製造方法（工程４）を示す断面図である。
タの製造方法（工程４）を示す断面図である。
【図５】本発明の実施の形態にかかる強誘電体キャパシ
タの製造方法（工程５）を示す断面図である。
タの製造方法（工程５）を示す断面図である。
【図６】本発明の実施の形態にかかる強誘電体キャパシ
タの製造方法（工程６）を示す断面図である。
タの製造方法（工程６）を示す断面図である。
【図７】本発明の実施の形態にかかる強誘電体キャパシ
タの製造方法（工程７）を示す断面図である。
タの製造方法（工程７）を示す断面図である。
【図８】本発明の実施の形態にかかる強誘電体キャパシ
タの製造方法（工程８）を示す断面図である。
タの製造方法（工程８）を示す断面図である。
【図９】本発明の実施の形態にかかる強誘電体キャパシ
タの製造方法（工程９）を示す断面図である。
タの製造方法（工程９）を示す断面図である。
【図１０】本発明の第１の実施の形態にかかる強誘電体
キャパシタの断面図である。
キャパシタの断面図である。
【図１１】本発明の第２の実施の形態にかかる強誘電体
キャパシタの断面図である。
キャパシタの断面図である。
【図１２】本発明の第３の実施の形態にかかる強誘電体
キャパシタの断面図である。
キャパシタの断面図である。
【図１３】従来の強誘電体キャパシタの製造方法（工程
１）を示す断面図である。
１）を示す断面図である。
【図１４】従来の強誘電体キャパシタの製造方法（工程
２）を示す断面図である。
２）を示す断面図である。
【図１５】従来の強誘電体キャパシタの製造方法（工程
３）を示す断面図である。
３）を示す断面図である。
【図１６】従来の強誘電体キャパシタの製造方法（工程
４）を示す断面図である。
４）を示す断面図である。
【図１７】従来の強誘電体キャパシタの製造方法（工程
５）を示す断面図である。
５）を示す断面図である。
【図１８】従来の強誘電体キャパシタの製造方法（工程
６）を示す断面図である。
６）を示す断面図である。
【図１９】従来の強誘電体キャパシタの製造方法（工程
７）を示す断面図である。
７）を示す断面図である。
【図２０】従来の強誘電体キャパシタの断面図である。
１：酸化膜 ２：密着層 ３：下部電極 ４：強誘電体膜 ５：上部電極 ６：レジスト膜 ７：酸化膜 ８：レジスト膜 ９：酸化膜 １０１：第１水素拡散防止膜 １０２：第２水素拡散防止膜 Ｃ１０１，Ｃ１０２，Ｃ１０３：強誘電体キャパシタ
Claims (14)
- 【請求項１】 下部電極と，前記下部電極上に形成され
た金属酸化物からなる誘電体膜と，前記誘電体膜上に形
成された上部電極と，前記上部電極上を含む前記誘電体
膜上に形成された機能膜と，少なくとも前記誘電体膜と
前記機能膜との間に位置する第１バリア膜と，少なくと
も前記誘電体膜の側壁部を覆う第２バリア膜と，を含ん
で成る誘電体キャパシタであって，前記第２バリア膜
は，前記下部電極，前記誘電体膜，前記上部電極，前記
第１バリア膜，および前記機能膜から成るキャパシタ部
に設けられたサイドウォールであることを特徴とする，
誘電体キャパシタ。 - 【請求項２】 前記機能膜は，酸化膜であることを特徴
とする，請求項１に記載の誘電体キャパシタ。 - 【請求項３】 前記第１バリア膜および前記第２バリア
膜は，水素の通過を阻止する機能を有することを特徴と
する，請求項１または２に記載の誘電体キャパシタ。 - 【請求項４】 前記第１バリア膜および第２バリア膜
は，酸化タンタルから成ることを特徴とする，請求項３
に記載の誘電体キャパシタ。 - 【請求項５】 前記上部電極と前記誘電体膜との接触面
積は，前記誘電体膜の上面の面積よりも小さいことを特
徴とする，請求項１，２，３，または４に記載の誘電体
キャパシタ。 - 【請求項６】 下部電極膜を形成する第１工程と，前記
下部電極膜上に金属酸化物からなる誘電体膜を形成する
第２工程と，前記誘電体膜上に上部電極膜を形成する第
３工程と，前記上部電極膜上に第１マスクを形成する第
４工程と，前記第１マスクをマスクとして前記上部電極
膜を除去して上部電極を形成する第５工程と，前記第１
マスクを除去する第６工程と，前記上部電極の表面およ
び前記第５工程において露出した前記誘電体膜の表面を
覆う第１バリア膜を形成する第７工程と，前記第１バリ
ア膜上に機能膜を形成する第８工程と，前記機能膜上で
あって，前記上部電極に対応する領域を含む領域に第２
マスクを形成する第９工程と，前記第２マスクをマスク
として前記機能膜および前記第１バリア膜を除去する第
１０工程と，前記第２マスクを除去する第１１工程と，
前記機能膜をマスクとして前記誘電体膜および前記下部
電極膜を除去する第１２工程と，を含むことを特徴とす
る，誘電体キャパシタの製造方法。 - 【請求項７】 前記機能膜は，酸化膜であることを特徴
とする，請求項６に記載の誘電体キャパシタの製造方
法。 - 【請求項８】 前記第１バリア膜は，水素の通過を阻止
する機能を有することを特徴とする，請求項６または７
に記載の誘電体キャパシタの製造方法。 - 【請求項９】 前記第１バリア膜は，酸化タンタルから
成ることを特徴とする，請求項８に記載の誘電体キャパ
シタの製造方法。 - 【請求項１０】 さらに，前記下部電極と，前記誘電体
膜と，前記上部電極と，前記第１バリア膜と，前記機能
膜とを覆う第２バリア膜を形成する第１３工程を含むこ
とを特徴とする，請求項６，７，８，または９に記載の
誘電体キャパシタの製造方法。 - 【請求項１１】 さらに，前記機能膜の上面が露出する
まで前記第２バリア膜をエッチバックする第１４工程を
含むことを特徴とする，請求項１０に記載の，誘電体キ
ャパシタの製造方法。 - 【請求項１２】 前記第２バリア膜は，水素の通過を阻
止する機能を有することを特徴とする，請求項１０また
は１１に記載の誘電体キャパシタの製造方法。 - 【請求項１３】 前記第２バリア膜は，酸化タンタルか
ら成ることを特徴とする，請求項１２に記載の誘電体キ
ャパシタの製造方法。 - 【請求項１４】 前記上部電極と前記誘電体膜との接触
面積は，前記上部電極が接する前記誘電体膜の上面の面
積よりも小さい，および／または，前記下部電極と前記
誘電体膜との接触面積は，前記下部電極が接する前記誘
電体膜の下面の面積よりも小さいことを特徴とする，請
求項６，７，８，９，１０，１１，１２，または１３に
記載の誘電体キャパシタの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001152714A JP2002353414A (ja) | 2001-05-22 | 2001-05-22 | 誘電体キャパシタおよびその製造方法 |
| US10/040,448 US6440815B1 (en) | 2001-05-22 | 2002-01-09 | Dielectric capacitor and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001152714A JP2002353414A (ja) | 2001-05-22 | 2001-05-22 | 誘電体キャパシタおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002353414A true JP2002353414A (ja) | 2002-12-06 |
Family
ID=18997343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001152714A Pending JP2002353414A (ja) | 2001-05-22 | 2001-05-22 | 誘電体キャパシタおよびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6440815B1 (ja) |
| JP (1) | JP2002353414A (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005129903A (ja) * | 2002-11-13 | 2005-05-19 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US6967368B2 (en) | 2004-03-18 | 2005-11-22 | Kabushiki Kaisha Toshiba | Ferro-electric memory device and method of manufacturing the same |
| US6982455B2 (en) | 2003-05-30 | 2006-01-03 | Oki Electric Industry Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP2006222389A (ja) * | 2005-02-14 | 2006-08-24 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| JP2006261328A (ja) * | 2005-03-16 | 2006-09-28 | Fujitsu Ltd | 容量素子、半導体装置、及び容量素子の製造方法 |
| JP2006310637A (ja) * | 2005-04-28 | 2006-11-09 | Toshiba Corp | 半導体装置 |
| JP2006313833A (ja) * | 2005-05-09 | 2006-11-16 | Seiko Epson Corp | 強誘電体キャパシタの形成方法、強誘電体キャパシタおよび電子デバイス |
| JP2007035959A (ja) * | 2005-07-27 | 2007-02-08 | Nec Corp | 半導体集積回路 |
| KR100747403B1 (ko) | 2003-03-25 | 2007-08-07 | 산요덴키가부시키가이샤 | 메모리 |
| JP2008071899A (ja) * | 2006-09-13 | 2008-03-27 | Toshiba Corp | 半導体装置 |
| JP2008283022A (ja) * | 2007-05-11 | 2008-11-20 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2009004795A (ja) * | 2003-11-03 | 2009-01-08 | Infineon Technologies Ag | 強誘電体コンデンサ装置におけるコンタクトプラグの酸化防止装置 |
| KR100949107B1 (ko) | 2005-03-18 | 2010-03-22 | 후지쯔 마이크로일렉트로닉스 가부시키가이샤 | 반도체 장치의 제조 방법 |
| US7750383B2 (en) | 2006-09-21 | 2010-07-06 | Kabushiki Kaisha Toshiba | Semiconductor apparatus and method for manufacturing the semiconductor apparatus |
| KR101435001B1 (ko) * | 2007-12-20 | 2014-08-29 | 삼성전자주식회사 | 상변화 메모리 및 그 제조 방법 |
| KR101485648B1 (ko) | 2010-06-25 | 2015-01-28 | 인터내셔널 비지네스 머신즈 코포레이션 | 강유전체 커패시터 모듈, 제조 방법 및 디자인 스트럭쳐 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6897501B2 (en) * | 2003-02-28 | 2005-05-24 | Infineon Technologies Aktiengesellschaft | Avoiding shorting in capacitors |
| JP4678251B2 (ja) * | 2005-07-11 | 2011-04-27 | セイコーエプソン株式会社 | キャパシタの製造方法 |
| TWI492371B (zh) * | 2010-01-14 | 2015-07-11 | Univ Nat Chiao Tung | 電阻式隨存記憶體之製作方法 |
| CN110970550B (zh) * | 2018-09-28 | 2023-06-23 | 联华电子股份有限公司 | 磁阻元件及其制作方法 |
| US11289497B2 (en) | 2019-12-27 | 2022-03-29 | Kepler Computing Inc. | Integration method of ferroelectric memory array |
| US11430861B2 (en) | 2019-12-27 | 2022-08-30 | Kepler Computing Inc. | Ferroelectric capacitor and method of patterning such |
| US11482528B2 (en) | 2019-12-27 | 2022-10-25 | Kepler Computing Inc. | Pillar capacitor and method of fabricating such |
| US11792998B1 (en) | 2021-06-11 | 2023-10-17 | Kepler Computing Inc. | Process integration flow for embedded memory with multi-pocket masks for decoupling processing of memory areas from non-memory areas |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997035341A1 (fr) * | 1996-03-15 | 1997-09-25 | Hitachi, Ltd. | Dispositif de stockage a semi-conducteur et sa production |
| JPH1154718A (ja) * | 1997-07-31 | 1999-02-26 | Samsung Electron Co Ltd | 低温処理により安定化される金属酸化膜からなる緩衝膜を具備した集積回路装置及びその製造方法 |
| JP2000133633A (ja) * | 1998-09-09 | 2000-05-12 | Texas Instr Inc <Ti> | ハ―ドマスクおよびプラズマ活性化エッチャントを使用した材料のエッチング方法 |
| JP2001036026A (ja) * | 1999-05-14 | 2001-02-09 | Toshiba Corp | 半導体装置及びその製造方法 |
| WO2001024237A1 (en) * | 1999-09-28 | 2001-04-05 | Symetrix Corporation | Integrated circuits with barrier layers and methods of fabricating same |
| JP2001210798A (ja) * | 1999-12-22 | 2001-08-03 | Texas Instr Inc <Ti> | コンデンサ構造の保護のための絶縁性と導電性の障壁の使用 |
| JP2002314047A (ja) * | 2001-04-17 | 2002-10-25 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2003258201A (ja) * | 2002-02-28 | 2003-09-12 | Fujitsu Ltd | 半導体装置の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6329681B1 (en) * | 1997-12-18 | 2001-12-11 | Yoshitaka Nakamura | Semiconductor integrated circuit device and method of manufacturing the same |
| US6512256B1 (en) | 1998-11-20 | 2003-01-28 | Symetrix Corporation | Integrated circuit having self-aligned hydrogen barrier layer and method for fabricating same |
-
2001
- 2001-05-22 JP JP2001152714A patent/JP2002353414A/ja active Pending
-
2002
- 2002-01-09 US US10/040,448 patent/US6440815B1/en not_active Expired - Fee Related
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997035341A1 (fr) * | 1996-03-15 | 1997-09-25 | Hitachi, Ltd. | Dispositif de stockage a semi-conducteur et sa production |
| JPH1154718A (ja) * | 1997-07-31 | 1999-02-26 | Samsung Electron Co Ltd | 低温処理により安定化される金属酸化膜からなる緩衝膜を具備した集積回路装置及びその製造方法 |
| JP2000133633A (ja) * | 1998-09-09 | 2000-05-12 | Texas Instr Inc <Ti> | ハ―ドマスクおよびプラズマ活性化エッチャントを使用した材料のエッチング方法 |
| JP2001036026A (ja) * | 1999-05-14 | 2001-02-09 | Toshiba Corp | 半導体装置及びその製造方法 |
| WO2001024237A1 (en) * | 1999-09-28 | 2001-04-05 | Symetrix Corporation | Integrated circuits with barrier layers and methods of fabricating same |
| JP2003510839A (ja) * | 1999-09-28 | 2003-03-18 | シメトリックス・コーポレーション | バリア層を有する集積回路およびその製造方法 |
| JP2001210798A (ja) * | 1999-12-22 | 2001-08-03 | Texas Instr Inc <Ti> | コンデンサ構造の保護のための絶縁性と導電性の障壁の使用 |
| JP2002314047A (ja) * | 2001-04-17 | 2002-10-25 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2003258201A (ja) * | 2002-02-28 | 2003-09-12 | Fujitsu Ltd | 半導体装置の製造方法 |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005129903A (ja) * | 2002-11-13 | 2005-05-19 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP4636834B2 (ja) * | 2002-11-13 | 2011-02-23 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| KR100747403B1 (ko) | 2003-03-25 | 2007-08-07 | 산요덴키가부시키가이샤 | 메모리 |
| KR100747404B1 (ko) | 2003-03-25 | 2007-08-07 | 산요덴키가부시키가이샤 | 메모리의 제조 방법 |
| US7297559B2 (en) | 2003-03-25 | 2007-11-20 | Sanyo Electric Co., Ltd. | Method of fabricating memory and memory |
| US6982455B2 (en) | 2003-05-30 | 2006-01-03 | Oki Electric Industry Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP2009004795A (ja) * | 2003-11-03 | 2009-01-08 | Infineon Technologies Ag | 強誘電体コンデンサ装置におけるコンタクトプラグの酸化防止装置 |
| US6967368B2 (en) | 2004-03-18 | 2005-11-22 | Kabushiki Kaisha Toshiba | Ferro-electric memory device and method of manufacturing the same |
| JP2006222389A (ja) * | 2005-02-14 | 2006-08-24 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| JP2006261328A (ja) * | 2005-03-16 | 2006-09-28 | Fujitsu Ltd | 容量素子、半導体装置、及び容量素子の製造方法 |
| KR100949107B1 (ko) | 2005-03-18 | 2010-03-22 | 후지쯔 마이크로일렉트로닉스 가부시키가이샤 | 반도체 장치의 제조 방법 |
| JP2006310637A (ja) * | 2005-04-28 | 2006-11-09 | Toshiba Corp | 半導体装置 |
| JP2006313833A (ja) * | 2005-05-09 | 2006-11-16 | Seiko Epson Corp | 強誘電体キャパシタの形成方法、強誘電体キャパシタおよび電子デバイス |
| JP2007035959A (ja) * | 2005-07-27 | 2007-02-08 | Nec Corp | 半導体集積回路 |
| JP2008071899A (ja) * | 2006-09-13 | 2008-03-27 | Toshiba Corp | 半導体装置 |
| US7750383B2 (en) | 2006-09-21 | 2010-07-06 | Kabushiki Kaisha Toshiba | Semiconductor apparatus and method for manufacturing the semiconductor apparatus |
| JP2008283022A (ja) * | 2007-05-11 | 2008-11-20 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP4550859B2 (ja) * | 2007-05-11 | 2010-09-22 | 株式会社東芝 | 半導体装置 |
| KR101435001B1 (ko) * | 2007-12-20 | 2014-08-29 | 삼성전자주식회사 | 상변화 메모리 및 그 제조 방법 |
| KR101485648B1 (ko) | 2010-06-25 | 2015-01-28 | 인터내셔널 비지네스 머신즈 코포레이션 | 강유전체 커패시터 모듈, 제조 방법 및 디자인 스트럭쳐 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6440815B1 (en) | 2002-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002353414A (ja) | 誘電体キャパシタおよびその製造方法 | |
| KR100870361B1 (ko) | 강유전체 메모리 및 그 제조방법 | |
| JP3759859B2 (ja) | 半導体装置およびその製造方法 | |
| US20030124792A1 (en) | Methods for fabricating semiconductor devices having capacitors | |
| KR100239417B1 (ko) | 반도체 소자의 커패시터 및 그의 제조방법 | |
| US6605835B2 (en) | Ferroelectric memory and its method of fabrication | |
| JP2929436B2 (ja) | 半導体メモリ装置及びその製造方法 | |
| KR20060053884A (ko) | 유전체메모리 및 그 제조방법 | |
| JP2006344785A (ja) | 半導体装置とその製造方法 | |
| US6218258B1 (en) | Method for fabricating semiconductor device including capacitor with improved bottom electrode | |
| JP4280006B2 (ja) | 半導体装置 | |
| US7629636B2 (en) | Semiconductor device and manufacturing method thereof | |
| US7547638B2 (en) | Method for manufacturing semiconductor device | |
| US6528327B2 (en) | Method for fabricating semiconductor memory device having a capacitor | |
| US8084358B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2003086771A (ja) | 容量素子、半導体記憶装置及びその製造方法 | |
| US7045837B2 (en) | Hardmask with high selectivity for Ir barriers for ferroelectric capacitor manufacturing | |
| JP2002231903A (ja) | 誘電体素子およびその製造方法 | |
| JP3400964B2 (ja) | 半導体記憶装置の製造方法 | |
| JP2001060670A (ja) | 半導体装置およびその製造方法 | |
| US7601585B2 (en) | Method of manufacturing a ferroelectric semiconductor device utilizing an oxide reduction film | |
| KR100689667B1 (ko) | 반도체 메모리소자의 제조방법 | |
| KR100490651B1 (ko) | 강유전체 메모리 소자 및 그 제조방법 | |
| JP2005150262A (ja) | 半導体装置およびその製造方法 | |
| JP2005039299A (ja) | 強誘電体メモリ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080201 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081119 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081125 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090203 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100512 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100601 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101026 |