JP4678251B2 - キャパシタの製造方法 - Google Patents
キャパシタの製造方法 Download PDFInfo
- Publication number
- JP4678251B2 JP4678251B2 JP2005201796A JP2005201796A JP4678251B2 JP 4678251 B2 JP4678251 B2 JP 4678251B2 JP 2005201796 A JP2005201796 A JP 2005201796A JP 2005201796 A JP2005201796 A JP 2005201796A JP 4678251 B2 JP4678251 B2 JP 4678251B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon oxide
- film
- oxide film
- hydrogen barrier
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Description
基体の上方に下部電極を形成する工程と、
前記下部電極の上方に、強誘電体または圧電体からなる誘電体膜を形成する工程と、
前記誘電体膜の上方に上部電極を形成する工程と、
少なくとも前記誘電体膜および前記上部電極を被覆するように酸化シリコン膜を形成する工程と、
前記酸化シリコン膜を被覆するように水素バリア膜を形成する工程と、を含む。
前記酸化シリコン膜は、トリメトキシシランを用いて形成されることができる。
前記水素バリア膜は、酸化アルミニウムからなることができる。
前記酸化シリコン膜は、2周波励起プラズマCVD法により形成されることができる。
前記水素バリア膜を形成する工程前に、前記酸化シリコン膜をエッチバックする工程を有することができる。
前記水素バリア膜および前記酸化シリコン膜を貫通するコンタクトホールを形成する工程と、
前記コンタクトホールを埋め込むように配線層を形成する工程と、を含み、
前記酸化シリコン膜の前記上部電極に対するエッチング選択比は、前記水素バリア膜の前記上部電極に対するエッチング選択比より大きいことができる。
前記水素バリア膜の上方に他の酸化シリコン膜を形成する工程を有することができる。
前記他の酸化シリコン膜の成膜温度は、前記酸化シリコン膜の成膜温度より高いことができる。
基体の上方に形成された下部電極と、
前記下部電極の上方に形成された、強誘電体または圧電体からなる誘電体膜と、
前記誘電体膜の上方に形成された上部電極と、
少なくとも前記誘電体膜および前記上部電極を被覆する酸化シリコン膜と、
前記酸化シリコン膜を被覆する水素バリア膜と、を含む。
Claims (7)
- 基体の上方に下部電極を形成する工程と、
前記下部電極の上方に、強誘電体または圧電体からなる誘電体膜を形成する工程と、
前記誘電体膜の上方に上部電極を形成する工程と、
少なくとも前記誘電体膜および前記上部電極を被覆するように、トリメトキシシランを用いて2周波励起プラズマCVD法により酸化シリコン膜を形成する工程と、
前記酸化シリコン膜を被覆するように水素バリア膜を形成する工程と、を含む、キャパシタの製造方法。 - 請求項1において、
前記誘電体膜は、ニオブをドープしたチタン酸ジルコン酸鉛である、キャパシタの製造方法。 - 請求項1または2において、
前記水素バリア膜は、酸化アルミニウムからなる、キャパシタの製造方法。 - 請求項1〜3のいずれかにおいて、
前記水素バリア膜を形成する工程前に、前記酸化シリコン膜をエッチバックする工程を有する、キャパシタの製造方法。 - 請求項1〜4のいずれかにおいて、
前記水素バリア膜および前記酸化シリコン膜を貫通するコンタクトホールを形成する工程と、
前記コンタクトホールを埋め込むように配線層を形成する工程と、を含み、
前記酸化シリコン膜の前記上部電極に対するエッチング選択比は、前記水素バリア膜の前記上部電極に対するエッチング選択比より大きい、キャパシタの製造方法。 - 請求項1〜5のいずれかにおいて、
前記水素バリア膜の上方に他の酸化シリコン膜を形成する工程を有する、キャパシタの製造方法。 - 請求項6において、
前記他の酸化シリコン膜の成膜温度は、前記酸化シリコン膜の成膜温度より高い、キャパシタの製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005201796A JP4678251B2 (ja) | 2005-07-11 | 2005-07-11 | キャパシタの製造方法 |
US11/456,371 US7662724B2 (en) | 2005-07-11 | 2006-07-10 | Method of manufacturing a ferroelectric capacitor with a hydrogen barrier layer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005201796A JP4678251B2 (ja) | 2005-07-11 | 2005-07-11 | キャパシタの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007019407A JP2007019407A (ja) | 2007-01-25 |
JP4678251B2 true JP4678251B2 (ja) | 2011-04-27 |
Family
ID=37618796
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005201796A Expired - Fee Related JP4678251B2 (ja) | 2005-07-11 | 2005-07-11 | キャパシタの製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7662724B2 (ja) |
JP (1) | JP4678251B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9741494B2 (en) * | 2013-02-14 | 2017-08-22 | Kemet Electronics Corporation | Capacitor array and method of manufacture |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07273297A (ja) * | 1994-03-28 | 1995-10-20 | Olympus Optical Co Ltd | 強誘電体メモリ |
JPH08236518A (ja) * | 1995-02-28 | 1996-09-13 | Hitachi Ltd | シリコン酸化膜の形成方法 |
JPH10163195A (ja) * | 1996-11-29 | 1998-06-19 | Canon Sales Co Inc | 成膜前処理方法及び半導体装置の製造方法 |
JP2001015696A (ja) * | 1999-06-29 | 2001-01-19 | Nec Corp | 水素バリヤ層及び半導体装置 |
JP2001036026A (ja) * | 1999-05-14 | 2001-02-09 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2002100742A (ja) * | 2000-08-11 | 2002-04-05 | Samsung Electronics Co Ltd | 同一な物質よりなる二重膜を含む多重膜としてカプセル化されたキャパシタを備えた半導体メモリ素子及びその製造方法 |
WO2002056382A1 (fr) * | 2001-01-15 | 2002-07-18 | Matsushita Electric Industrial Co., Ltd. | Dispositif semiconducteur et procede de fabrication dudit dispositif |
JP2003068987A (ja) * | 2001-08-28 | 2003-03-07 | Matsushita Electric Ind Co Ltd | 半導体記憶装置およびその製造方法 |
JP2004133184A (ja) * | 2002-10-10 | 2004-04-30 | Hitachi Cable Ltd | 光導波路の製造方法およびプラズマcvd装置 |
JP2004281956A (ja) * | 2003-03-19 | 2004-10-07 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2004311924A (ja) * | 2003-03-26 | 2004-11-04 | Seiko Epson Corp | 強誘電体キャパシタおよびその製造方法、強誘電体メモリ、圧電素子。 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2973905B2 (ja) * | 1995-12-27 | 1999-11-08 | 日本電気株式会社 | 半導体装置の製造方法 |
US6611014B1 (en) * | 1999-05-14 | 2003-08-26 | Kabushiki Kaisha Toshiba | Semiconductor device having ferroelectric capacitor and hydrogen barrier film and manufacturing method thereof |
US6835669B2 (en) * | 2000-07-21 | 2004-12-28 | Canon Sales Co., Inc. | Film forming method, semiconductor device and semiconductor device manufacturing method |
JP2002353414A (ja) * | 2001-05-22 | 2002-12-06 | Oki Electric Ind Co Ltd | 誘電体キャパシタおよびその製造方法 |
JP2003243625A (ja) | 2002-02-19 | 2003-08-29 | Seiko Epson Corp | 強誘電体メモリ装置およびその製造方法 |
-
2005
- 2005-07-11 JP JP2005201796A patent/JP4678251B2/ja not_active Expired - Fee Related
-
2006
- 2006-07-10 US US11/456,371 patent/US7662724B2/en not_active Expired - Fee Related
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07273297A (ja) * | 1994-03-28 | 1995-10-20 | Olympus Optical Co Ltd | 強誘電体メモリ |
JPH08236518A (ja) * | 1995-02-28 | 1996-09-13 | Hitachi Ltd | シリコン酸化膜の形成方法 |
JPH10163195A (ja) * | 1996-11-29 | 1998-06-19 | Canon Sales Co Inc | 成膜前処理方法及び半導体装置の製造方法 |
JP2001036026A (ja) * | 1999-05-14 | 2001-02-09 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2001015696A (ja) * | 1999-06-29 | 2001-01-19 | Nec Corp | 水素バリヤ層及び半導体装置 |
JP2002100742A (ja) * | 2000-08-11 | 2002-04-05 | Samsung Electronics Co Ltd | 同一な物質よりなる二重膜を含む多重膜としてカプセル化されたキャパシタを備えた半導体メモリ素子及びその製造方法 |
WO2002056382A1 (fr) * | 2001-01-15 | 2002-07-18 | Matsushita Electric Industrial Co., Ltd. | Dispositif semiconducteur et procede de fabrication dudit dispositif |
JP2003068987A (ja) * | 2001-08-28 | 2003-03-07 | Matsushita Electric Ind Co Ltd | 半導体記憶装置およびその製造方法 |
JP2004133184A (ja) * | 2002-10-10 | 2004-04-30 | Hitachi Cable Ltd | 光導波路の製造方法およびプラズマcvd装置 |
JP2004281956A (ja) * | 2003-03-19 | 2004-10-07 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2004311924A (ja) * | 2003-03-26 | 2004-11-04 | Seiko Epson Corp | 強誘電体キャパシタおよびその製造方法、強誘電体メモリ、圧電素子。 |
Also Published As
Publication number | Publication date |
---|---|
US7662724B2 (en) | 2010-02-16 |
JP2007019407A (ja) | 2007-01-25 |
US20070010063A1 (en) | 2007-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100763559B1 (ko) | 강유전체막의 형성 방법 및 이를 이용한 강유전체캐패시터의 제조 방법 | |
JP5092461B2 (ja) | 半導体装置及びその製造方法 | |
JP4800627B2 (ja) | 強誘電体メモリ素子 | |
JP2009253033A (ja) | 半導体記憶装置及びその製造方法 | |
JP4709115B2 (ja) | ルテニウム電極と二酸化チタン誘電膜とを利用する半導体素子のキャパシタ及びその製造方法 | |
US20090321877A1 (en) | Semiconductor device and method of manufacturing the same | |
JP2007250572A (ja) | 圧電素子 | |
JP2007250997A (ja) | キャパシタおよびその製造方法 | |
JP2011096818A (ja) | 半導体装置及びその製造方法 | |
US7547638B2 (en) | Method for manufacturing semiconductor device | |
JP3166746B2 (ja) | キャパシタ及びその製造方法 | |
JP3939516B2 (ja) | マイクロエレクトロニクス構成部材の製造方法及びマイクロエレクトロニクス構成部材 | |
JP2009094311A (ja) | 半導体装置の製造方法 | |
JP4678251B2 (ja) | キャパシタの製造方法 | |
JP2000223666A (ja) | 半導体メモリ素子の製造方法 | |
JP2006005152A (ja) | 強誘電体キャパシタ、強誘電体キャパシタの製造方法および強誘電体メモリの製造方法 | |
JP4671039B2 (ja) | 半導体装置の製造方法 | |
JPWO2008117426A1 (ja) | 半導体装置、および製造方法 | |
JP2008283022A (ja) | 半導体装置およびその製造方法 | |
JP4716938B2 (ja) | 半導体装置の製造方法 | |
JP2001284549A (ja) | 強誘電性キャパシタの製造方法 | |
JP5385553B2 (ja) | 半導体装置の製造方法 | |
JP5200581B2 (ja) | 半導体装置及びその製造方法 | |
JP5493326B2 (ja) | 半導体装置の製造方法 | |
JP4492819B2 (ja) | キャパシタの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080626 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080828 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091014 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091021 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091211 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100317 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110105 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110118 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4678251 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |