JPH07273297A - 強誘電体メモリ - Google Patents

強誘電体メモリ

Info

Publication number
JPH07273297A
JPH07273297A JP6057505A JP5750594A JPH07273297A JP H07273297 A JPH07273297 A JP H07273297A JP 6057505 A JP6057505 A JP 6057505A JP 5750594 A JP5750594 A JP 5750594A JP H07273297 A JPH07273297 A JP H07273297A
Authority
JP
Japan
Prior art keywords
thin film
film
ferroelectric
ferroelectric thin
protective film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6057505A
Other languages
English (en)
Other versions
JP3339599B2 (ja
Inventor
Hitoshi Watanabe
均 渡辺
Hiroyuki Yoshimori
博之 由森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SYMMETRICS CORP
Olympus Corp
Symetrix Corp
Original Assignee
SYMMETRICS CORP
Olympus Optical Co Ltd
Symetrix Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SYMMETRICS CORP, Olympus Optical Co Ltd, Symetrix Corp filed Critical SYMMETRICS CORP
Priority to JP05750594A priority Critical patent/JP3339599B2/ja
Publication of JPH07273297A publication Critical patent/JPH07273297A/ja
Application granted granted Critical
Publication of JP3339599B2 publication Critical patent/JP3339599B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 本発明は、酸化物強誘電体薄膜内部の吸着水
の存在に起因する絶縁耐圧特性、強誘電体の分極反転時
の劣化が低減することを主要な目的とする。 【構成】 Si基板(41)と、この基板(41)上に設けら
れ、下部電極(51)、強誘電体薄膜(52)、上部電極(53)を
順次積層して構成される強誘電体薄膜キャパシタ(50)
と、前記強誘電体薄膜キャパシタ(50)及びSi基板(41)
表面を直接接触して被覆する金属酸化物膜であり、水と
反応して硬化する金属有機化合物を加熱焼成して形成さ
れる第1の保護膜(54)と、この第1の保護膜(54)を被覆
する水素ガス遮断性の第2の保護膜(55)とを具備するこ
とを特徴とする強誘電体メモリ。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体集積回路とビス
マス層状化合物からなる酸化物強誘電体薄膜キャパシタ
を主要な構成要素とする強誘電体メモリに関するもので
ある。
【0002】
【従来の技術】従来、強誘電体化合物は、その特異な電
気特性を利用して多くの分野に応用されている。例え
ば、圧電性を利用した圧電フィルタや超音波トランスデ
ューサに、また焦電性を利用して赤外線センサやパイロ
ビジコンに、あるいは電気光学効果を利用した光変調素
子や光シャッタ等の多方面に応用されている。さらにこ
れらの材料の薄膜を利用した電子デバイスも考案され、
薄膜化の検討が精力的になされている。特に残留分極の
安定性を利用した強誘電体薄膜キャパシタ搭載の不揮発
性メモリデバイスは、最近の記憶容量の高密度化、高集
積化競争を背景に最も注目されている分野である。
【0003】こうした強誘電体メモリへの応用を競って
研究されている代表材料として、PZT(チタン酸ジル
コン酸鉛)、PLZT(チタン酸ジルコン酸ランタン
鉛)等、下記の一般式(1)で表される一連の鉛含有複
合酸化物強誘電体がある。これらの鉛含有複合酸化物強
誘電体の薄膜は残留分極量も他の材料に比較して大きく
記録読み出しに有利であり、ジルコニウム−チタン比を
変えることによって目的に応じた強誘電性を任意に得ら
れるという長所があり、バルクセラミックスの研究を通
して膨大な物性データが蓄積されており、多年にわたっ
て多くの研究者が実用化検討を続けて来た。
【0004】 (Pb1-x+a +aAx )(Zr1-y-z Tiyz )O+βMeO (1) 但し、式(1)において、A=Ca,Sr,Ba,T
h,La,Y,Sm,Dy,Ce,Bi,Sbのうちか
ら選ばれる1つもしくは複数元素からなる任意比率によ
る組み合わせ。
【0005】B=Hf,Sn,Nb,Ta,W,Moの
うちから選ばれる1つもしくは複数元素からなる任意比
率による組み合わせ。Me=La,Y,Sm,Dy,C
e,Bi,Sb,Nb,Ta,W,Mo,Cr,Co,
Ni,Fe,Cu,Si,Ge,U,Scのうちから選
ばれる1つもしくは複数元素からなる任意比率による組
み合わせ。
【0006】a=0〜0.2,x=0〜0.3,y=0
〜0.9,z=0〜0.3,β=0〜0.05。しか
し、前記鉛含有複合酸化物強誘電体の薄膜は残留分極量
が大きく安定して形成できるという長所の反面、ある回
数以上の分極反転繰り返し、即ち記憶情報の記録及び再
生、によって著しく分極反転電流が減少し読み出しが困
難になってしまうという短所を同時に有している。従っ
て、前記鉛含有複合酸化物強誘電体を強誘電体メモリに
応用するためには、その長所短所を考慮してデバイス設
計を行わねばならない。
【0007】この様な従来の強誘電体薄膜材料のメモリ
デバイス応用の問題点に対し、先に本発明者らはSrB
4 Ti415,SrBi2 Ta29 等の下記一般式
(2)で表現されるビスマス層状化合物強誘電体を有望
な薄膜材料として提案した(特開平01−24525
8、特開平03−178454)。
【0008】 (Bi222+(Am-1m3m+12- (2) 但し、式(1)において、A=Bi,Pb,Ba,S
r,Ca,Na,K,Cdの内から選ばれる1つもしく
は複数元素からなる任意比率による組み合わせ。
【0009】B=Ti,Nb,Ta,W,Mo,Fe,
Co,Crの内から選ばれる1つもしくは複数元素から
なる任意比率による組み合わせ。m=1〜5の自然数。
【0010】これらの化合物は、従来のPZT,PLZ
T等が情報の記録再生消去の分極反転回数が106 〜1
7 回を越えると分極反転電荷量が初期の値に比べて半
減してしまうのに対し、1010回以上でも分極反転電荷
量は殆ど低下することなく優れた耐疲労特性を示し、高
い耐久性能を要する不揮発性半導体メモリデバイス、そ
の他の電子、光学デバイスへの幅広い応用可能性が期待
されている。
【0011】図1は、強誘電体薄膜を用いた一般的な強
誘電体メモリ1の構造を示す。MOSトランジスタ2等
で構成されるスイッチング素子、増幅アンプなどの周辺
素子群を形成した例えばシリコンからなる半導体基板3
上に、白金等導電性金属や導電性酸化物からなる下部電
極4、強誘電体薄膜5、下部電極4と同じまたは異なる
電導性材料からなる上部電極6が順次積層されており、
イオンミリング等を用いて加工してメモリセルとなるべ
き複数の強誘電体薄膜キャパシタ7が互いに分離形成さ
れている。この強誘電体薄膜キャパシタ表面を電気的に
絶縁分離するように層間絶縁膜8が設けられ、さらに各
素子間に配線するための開口部9を開孔した層間絶縁膜
8上に各素子間の取り出し配線11を形成することにより
電気的に接続して構成されている。以上の基本的な構造
に加え下部電極4の基板密着性を向上させるための接着
層11や強誘電体薄膜キャパシタを各種環境から保護する
ための保護膜等(図示せず)が必要に応じて形成され
る。
【0012】前記ビスマス層状化合物薄膜を例に強誘電
体薄膜を用いた従来の強誘電体メモリの構成について、
その欠点を以下に説明する。現在の実用デバイスの多く
において、各素子間の電気的絶縁性を確保することを主
要な目的とするBPSG等の層間絶縁膜は、一般的にシ
ランガス、アルキルシラン化合物を気化原料として用い
たシリコン酸化物のCVD薄膜で形成されている。強誘
電体薄膜を用いる強誘電体メモリにも従来同様の層間絶
縁膜を設けることが当然必要である。しかし、従来のC
VD層間絶縁膜だけで被覆保護された強誘電体メモリ
(キャパシタ)においては、強誘電体薄膜の絶縁耐圧特
性、分極反転疲労特性等の電気特性はプロセス完了直後
から時間経過につれて徐々に劣化することが傾向が確認
された。
【0013】図2及び図3は、従来のCVD−BPSG
層間絶縁膜によって被覆されたビスマス層状化合物Sr
Bi2 Ta29 の薄膜キャパシタの電圧−電流特性
(絶縁耐圧特性)及び分極反転回数と反転電荷量(残留
分極量)の関係を各々示す。本発明者らによる原因追究
の検討の結果、メモリデバイスの保管環境の湿度さらに
強誘電体薄膜内部に吸着した僅かな水分がこれらの特性
に大きな影響を与え劣化させていることが確認された。
水分がビヒマス層状化合物を始めとする強誘電体材料の
物性に及ぼす電気化学的機構は明らかではないが、次の
ように考えられている。結晶構造に着目すると、単位格
子が分極容易軸方向に極端に長い結晶構造をしたビスマ
ス層状化合物では針状もしくは楕円体状の結晶粒を形成
する。酸化マグネシウム、サファイア等の単結晶基板も
しくはこれらの上に配向成膜した白金電極上ではなく、
シリコン半導体デバイスに適用する場合に最も一般的で
ある酸化シリコン膜上にビスマス層状化合物の薄膜を形
成する時、格子定数の不適合かつ優先配向を決定する強
い基板−強誘電体薄膜間の相互作用もないため、ランダ
ム配向膜となって各結晶粒間の間隙、無数の微細孔が形
成され比表面積も比較的大きくなりやすい。このような
多孔質構造を有する薄膜は水等の分子を吸着しやすくな
っており、いったん薄膜表面又は細孔内に吸着した水分
子は100℃前後の加熱で取り除くことは容易でない。
【0014】正方晶又は菱面体晶のペロブスカイト型化
合物である前記鉛含有複合酸化物強誘電体の場合は、多
孔質化の程度はビスマス層状化合物よりも低いが、不純
物や非結晶成分の偏析が集中する結晶粒周囲の粒界部分
に同様の水分子の吸着サイトが形成されやすいと考えら
れる。
【0015】また、従来のBPSG層間絶縁膜はボロン
と燐の添加率比にも依存するが、その湿度拡散はボロン
の添加量で促進される。従って、BPSG層間保護膜だ
けでは保管環境の湿度を吸湿して内部の強誘電体薄膜キ
ャパシタへ湿度が拡散し上述の電気特性劣化が生じるの
を防止することは不可能である。一旦、湿度の膜内拡散
により強誘電体薄膜キャパシタが劣化した強誘電体メモ
リはその構造上500℃以上の再加熱処理は行えず、加
熱による水分脱離は困難である。また、例え800℃程
度の高温処理を施すことができた場合でも処理直後は初
期の電気特性を取り戻しはするが、再度時間の経過に従
い劣化が再進行することが経験上確認されており、本質
的な改善にはなり得ない。
【0016】また、別の問題として、上述のようなCV
D法による層間絶縁膜が基板上に形成される過程におい
て、反応副生成物として反応機構上必然的に発生する水
素ガスの影響が挙げられる。酸化物強誘電体薄膜を応用
した半導体デバイスでは、酸化物強誘電体薄膜と接する
キャパシタ電極には白金が一般的に電極材料として使用
されている。白金が用いられる理由としては、例えば酸
化物強誘電体の焼成過程で酸化物強誘電体の構成元素と
固相化反応しない、融点が高く耐熱性に優れる点が挙げ
られる。その反面、白金等の貴金属を始め電極として利
用可能な金属のほとんどは分子量の小さい水素を容易に
透過してしまう。
【0017】層間絶縁膜成膜時に発生する水素ガスは成
膜温度である400〜500℃に加熱された基板上の強
誘電体薄膜キャパシタ上部電極を拡散したり、直接層間
絶縁膜に接触する酸化物強誘電体薄膜の表面に沿って、
上部電極−酸化物強誘電体界面に到達し酸化物強誘電体
の表面に還元作用を及ぼし、酸素を奪い金属元素を還元
することによって結晶構造を壊して上部電極と酸化物強
誘電体薄膜の密着性を低下させると同時に反応脱離した
酸素、水等によって上部電極が押し上げられて、その結
果上部電極と強誘電体薄膜との界面で不規則的な剥離現
象を惹起し実用に供し得るデバイスを得る際の小さから
ぬ障害となっていた。この問題は、前記PZTやPLZ
T等の鉛含有複合酸化物、チタン酸バリウム及びビスマ
ス層状化合物を含む全ての酸化物強誘電体薄膜に関して
不偏的に付随する問題であった。
【0018】さらに大きな水素による還元反応の影響
は、プロセスの最終段で行うMOSトランジスタを水素
を含む還元性雰囲気中で加熱処理するMOSシンター工
程にある。強誘電体メモリは、その製造過程においてス
パッタ法や塗布法で成膜された酸化物強誘電体薄膜の結
晶化に不可欠な600〜900℃に及ぶ比較的高温の熱
処理工程を経たり、イオンミリング等の高エネルギービ
ームによる加工工程や反応性プラズマエッチングによる
プラズマ被爆によって、半導体シリコン基板の単結晶構
造中に多数の欠陥を生じ、これが基板上のMOSトラン
ジスタ特性を劣化させる。このために、一般的にシリコ
ンデバイス製造の最終工程においては水素混合窒素ガス
(フォーミングガス)雰囲気中において350〜450
℃の熱処理(MOSシンター)を行なうことにより、水
素の還元性を利用して単結晶シリコン中に発生したダン
グリングボンド等の欠陥を終端し劣化したMOS特性を
修復している。MOSシンター雰囲気中の水素濃度は1
〜5%であるが層間絶縁膜のCVD成膜時に発生する水
素量に比べて圧倒的に高濃度であり、電極の剥離等、酸
化物強誘電体薄膜キャパシタに及ぼす影響も比較になら
ないほど大きい。
【0019】このような問題に対し強誘電体薄膜キャパ
シタとシリコン半導体デバイスを組み合わせて強誘電体
メモリを構成する上で新たな対策が必要とされてきた。
先に本発明者らはMOSシンター時の還元性気体の透過
拡散を遮断するために、シリコン、チタン、アルミニウ
ムなどの窒化物からなる保護膜や金属窒化物薄膜以外に
も、保護される対象である強誘電体キャパシタを構成す
る強誘電体材料と同組成または一部構成元素を共有する
酸化物強誘電体薄膜で上部電極表面を被覆することも有
効な手段であり、さらに優れた保護膜となることを提案
した(特願平05−254378号)。
【0020】しかし、これらの保護膜は還元性雰囲気下
で還元性ガスが薄膜内部まで拡散浸透するのを防ぎ、電
極の剥離を防止するには効果的ではあるが、単独では前
記湿度拡散による強誘電体薄膜キャパシタの電気特性劣
化には取り立てて効果はなかった。
【0021】
【発明が解決しようとする課題】本発明は上述従来技術
に示した酸化物強誘電体薄膜キャパシタを用いた強誘電
体メモリにおいて、強誘電体薄膜内部に残留した吸着水
または外部環境からの湿度拡散による薄膜の絶縁耐圧性
劣化、または分極反転疲労特性劣化等の問題点を克服
し、薄膜キャパシタの絶縁耐圧性、疲労耐久性等を向上
させて、長期にわたり優れた特性を変らず維持すること
を可能にした強誘電体メモリを提供することを目的とす
るものである。
【0022】
【課題を解決するための手段】本発明は、半導体基板
と、この半導体基板上に設けられ、下部電極、酸化物強
誘電体薄膜、上部電極を順次積層して構成される強誘電
体薄膜キャパシタと、前記強誘電体薄膜キャパシタ及び
半導体基板表面を直接接触して被覆する金属酸化物膜で
あり、水と反応して硬化する金属有機化合物を加熱焼成
して形成される第1の保護膜と、この第1の保護膜を被
覆する水素ガス遮断性の第2の保護膜とを具備すること
を特徴とする強誘電体メモリである。
【0023】
【作用】本発明において、第1の保護膜は酸化物強誘電
体薄膜に直接接触して反応硬化することによって内部の
吸着水を除き、かつ外部からの湿度の内部拡散を抑止
し、水素遮断性の第2の保護膜はさらに還元性ガス(水
素)の拡散を抑止するように共同して作用する。そし
て、前記第1の保護膜に覆われた酸化物強誘電体薄膜内
部に残留する水分子は殆どなくなり、さらに外部湿度は
酸化物強誘電体薄膜内部に拡散浸透することを妨げられ
る。その結果、酸化物強誘電体薄膜内部の吸着水の存在
に起因する絶縁耐圧特性、強誘電体の分極反転時の劣化
が低減する。
【0024】
【実施例】以下、この発明の実施例について図面を参照
して説明する。 (実施例1)図4は、この発明の実施例1に関わる強誘
電体メモリを示す。図中符番41は、シリコン単結晶から
なる半導体基板である。この半導体基板41表面に素子分
離領域42が形成されており、前記素子分離領域42で囲ま
れた基板41の素子領域にはソース領域43、ドレイン領域
44が形成され、さらにこれら領域間の基板41上にはゲー
ト絶縁膜45を介してゲート電極46が形成されている。こ
こで、前記ソース領域43、ドレイン領域44及びゲート電
極46を総称してMOSトランジスタ47と呼ぶ。
【0025】前記素子分離領域を含む基板前面にはBP
SG(ボロン燐ドープ酸化シリコン)膜48が形成されて
いる。前記素子分離領域42上のBPSG膜48上には、膜
厚20nmのチタン接着層49を介して強誘電体薄膜キャ
パシタ50が形成されている。この強誘電体薄膜キャパシ
タ50は白金からなる膜厚200nmの下部電極51と、こ
の下部電極51上に順次形成された膜厚250nmの強誘
電体薄膜52及び白金からなる膜厚200nmの上部電極
53から形成される。前記強誘電体薄膜52はMOD法(前
述)により成膜したビスマス層状化合物、SrBi2
29 からなっている。
【0026】前記強誘電体薄膜キャパシタ50を含む前記
BPSG膜48上には、全表面にわたってシリコンアルコ
キシドを主原料とするSOG(スピンオンガラス/アキ
ュガラス111:アライドシグナル社製)からなる膜厚
200nmのシリコン酸化物の第1の保護膜54が形成さ
れている。また、前記第1の保護膜54上には強誘電体薄
膜52の材質SrBi2 Ta29 と同じ組成のMOD溶
液の塗布熱処理によって形成した膜厚220nmの第2
の保護膜55が設けられている。第2の保護膜55の焼成は
強誘電体薄膜52の処理条件と同じである。さらに前記第
2の保護膜55上にはLPCVD成膜によるシラン熱分解
による膜厚300nmの層間絶縁膜56が形成されてい
る。
【0027】前記MOSトランジスタ47のソース領域4
3、ドレイン領域44に対応する前記第1の保護膜54、第
2の保護膜55、層間絶縁膜56及びBPSG膜48には開口
部57が形成され、この開口部57にソース取り出し配線5
8、ドレイン取り出し配線59が形成されている。また前
記強誘電体薄膜キャパシタ50の上部電極53、下部電極51
に対応する前記第1の保護膜54、第2の保護膜55及び層
間絶縁膜56にも開口部57が形成され、これら開口部57に
上部電極取り出し配線60、下部電極取り出し配線61が形
成されている。前記ドレイン取り出し配線59と上部電極
取り出し配線60とは電気的に接続されている。また、上
記各取り出し配線は各膜厚が300nm、20nmのPt−
Ti積層構造からなっている。
【0028】上記実施例1において、シリコンアルコキ
シドの加水分解反応によって重合化する第1の保護膜54
は、重合硬化していく過程の中で前記強誘電体薄膜キャ
パシタ50を構成する強誘電体薄膜52の内部に吸着した水
分子、または外部の水蒸気を取り込みながら反応進行す
る。この過程は、塗布、溶媒乾燥の室温または150℃
前後の比較的低温で行われる。次いで、加熱炉中で40
0〜800℃の高温で加熱焼成されて、強誘電体薄膜52
内部に最後まで強固に吸着していた水分子も剥離され蒸
気と化し、保護膜重合の副生成物であるアルコールや水
と共にデバイスの外部へ蒸発して、最終的に機械的強度
の高いシリコン酸化物からなる連続膜が形成される。従
って焼成後は第1の保護膜54に覆われた強誘電体薄膜52
内部に残留する水分子は殆ど取り除かれ、その結果、水
の存在に起因する強誘電体薄膜52の絶縁耐圧特性、強誘
電体の分極反転時の劣化を低減することができる。
【0029】上記したように本発明の実施に関わり、水
と接触してこれを取り込み重合硬化物を形成する第1の
保護膜54に適した材料としては、前記シリコンアルコキ
シドだけに限らず他の金属アルコキシド類、例えばアル
ミニウムイソプロポキシドのようなアルミニウムアルコ
キシド、チタンイソプロポキシド、チタンブトキシドの
ようなチタンアルコキシド、さらにはジルコニウム、タ
ンタル、ストロンチウム等他の金属アルコキシドを挙げ
ることができる。一般的な性質としては、これらの化合
物は加水分解反応により、いずれも酸化物様の−O−M
−O−M−−−の金属酸素結合に基づく重合硬化物を生
成し、加熱焼成によって機械的にも強度で、かつ電気的
絶縁性に優れた薄膜を形成することが可能である。
【0030】中でも最も好適であるのはシリコンアルコ
キシド類であり、更に詳しくはテトラメトキシシラン、
テトラエトキシシラン、テトライソプロポキシシラン等
の基本的な化合物の他、溶媒溶解性を向上させたり加水
分解速度を調節したりするためにアルコキシル基の一部
を他の官能基、例えばアルキル基、ケトニル基、エステ
ル基で置換した変性体である。これらのシリコン化合物
から形成されるシリコン酸化物薄膜は電気的絶縁性に優
れ、さらに強誘電体薄膜キャパシタ50を構成する酸化物
強誘電体薄膜52の化学、結晶構造に大きな影響を及ぼさ
ない、従来のシリコン半導体デバイス及びそのプロセス
との整合性、シリコン半導体基板との密着性、熱膨張率
のマッチング、耐久性等に優れているといった長所を持
っている。
【0031】当然これらの化合物による薄膜形成におい
ては塗布性を向上させるために、有機溶媒で希釈して溶
液粘度を調節したり、加水分解反応速度を制御するため
の反応触媒とを添加してよいのは勿論である。
【0032】次に、第2の保護膜55について説明する。
実施例1がMOSシンター工程等において水素を含む還
元性ガスに曝されるとき、取り出し配線60,61、層間絶
縁膜56を拡散透過して第2の保護膜55表面まで到達した
水素はこれを構成する酸化物強誘電体の還元反応に消費
されそれより内部まで到達することができない。従っ
て、第2の保護膜55の材料として最も好ましいのは、組
成的にも結晶構造も強誘電体薄膜52と等しい薄膜であ
り、水素との反応性が同等の薄膜である。但し、メモリ
デバイスの構造上数種の電極や金属配線がこれを挟んで
存在するような場合は、第2の保護膜55が単なる絶縁体
でなく強誘電体であるとデバイスの動作そのものに支障
をきたすこともあり、そのような場合は、第2の保護膜
55の成膜時の焼成温度を前記酸化物強誘電体の結晶化温
度以下にすることにより非晶質もしくは部分結晶化する
に止め強誘電性の発現を抑制することが望ましい。
【0033】このように自ら還元性気体と反応すること
によって、それ以上の内部拡散を抑止する効果を示す薄
膜材料は、必ずしも強誘電体薄膜キャパシタ50を構成す
る酸化物強誘電体と同一組成でなくともよく、例えば一
部構成元素の異なる類似のビスマス層状化合物、一部元
素を置換した化合物や特定元素を取り除いた化合物でも
同じ目的に供し得る。例えば、SrBi2 Ta29
膜をキャパシタ材料とするデバイスではSrTa26
やSrBi2 Nb29 の薄膜も第2の保護膜55として
充分な効果を与える。このときもこれら第2の保護膜55
は充分酸化されていれば結晶化膜であっても、部分結晶
化膜であっても、さらには非晶質膜であってもよいのは
当然である。
【0034】実施例1においてSOGからなる第1の保
護膜54は他の実施例と同様に強誘電体薄膜52内部の吸着
水分を引き抜くことによって強誘電体薄膜キャパシタ50
の絶縁耐圧特性を改良向上する。また、強誘電体薄膜キ
ャパシタ50と同組成の第2の保護膜54はMOSシンター
工程において還元性ガスをその表面近傍で消費すること
で、強誘電体薄膜キャパシタ50の上部電極53または下部
電極51と強誘電体薄膜52の界面まで拡散過透することを
防止するバリヤとして作用し強誘電体薄膜52表面の化合
物還元による電極剥離を防止する。即ち、本発明により
異なった目的を有する異なる組成の保護膜を2層積層し
て複合一体化することにより複数の効果が得られ、さら
に特性の優れた強誘電体メモリを提供できる。また、本
実施例のメモリ構造を実現することによって、酸化物薄
膜同士を積層することで、酸素結合を介し相互の密着性
も向上して剥離強度も強くなるなど副次的な効果も得ら
れる。
【0035】(実施例2)この発明の実施例2を図4を
参照して説明する。本例では、第1の保護膜54としてT
EOS(テトラエトキシシラン:Si(OC25
4 )のMOCVD薄膜を用いた他は実施例1と全く同様
の構成からなっている。MOCVD−TEOSの成膜は
基板温度450℃で行った。
【0036】実施例2の第2の保護膜55の成膜時にCV
D装置の成膜反応器内に導入された気化原料、TEOS
は加熱された基板表面に接触して極めて短時間で熱分解
に至り、無機化するために強誘電体薄膜52内部の水分子
を取り込む加水分解反応は起こりにくいが、図5は明ら
かに室温成膜のSOGを用いた実施例1と同等の改良効
果が存在することを示している。この理由は明らかでは
ないがTEOS熱分解の初期段階で起きる縮合反応によ
るエチルアルコールの脱離蒸発に誘起されるように、強
誘電体薄膜52内部から水分子が膜外へ引き抜かれるた
め、SOGと同様の効果が得られると考えられる。ま
た、紫外線照射励起、プラズマCVDの併用等も成膜反
応性を促進して薄膜品質の向上に有効であり、基板温度
をさらに下げることも可能である。
【0037】なお、実施例1,2に示された層間絶縁膜
56は必ずしも必要ではなく、前記保護膜54または保護膜
55が層間絶縁膜56を兼ねても良い。この時、前記保護膜
54または保護膜55の膜厚を必要に応じて厚くして膜の機
械強度を上げることができるのは勿論である。
【0038】(実施例3)この発明の実施例3について
図4を参照して説明する。この実施例3において強誘電
体薄膜52には実施例1と同じSrBi2 Ta29 の薄
膜を用い、膜厚200nmの保護膜を構成する材料は実
施例1と同じSOG(スピンオンガラス/アキュガラス
111:/アライドシグナル社製)から形成されてい
る。また、前記第1の保護膜54上には窒化シリコンから
なる膜厚100nmの第2の保護膜55が設けられてい
る。さらに、他の実施例と同様、膜厚300nmの層間
絶縁膜56が形成されている。基板その他の構成は実施例
1を参照する。
【0039】アルミニウム、シリコン、チタン等の窒化
物薄膜は効果的な水素遮断性保護膜材料であり、これら
の材料は膜密度が比較的高く、酸化物と比較して化学的
にも安定で容易には水素ガスを透過させず、膜厚20〜
100nmで本発明の目的に合致した効果を得ることが
できる。これらの窒化物薄膜は周知の各種成膜法、例え
ばdcまたはrfスパッタ法やイオンビームデポジショ
ン、CVD法、時にはゾルゲ法を用いることで容易に成
膜可能である。
【0040】他の構成要素としてこの窒化膜と上部電極
53または層間絶縁膜56との密着性を改善するために接着
層を設けてもよい。通常窒化物薄膜と他の薄膜とを積層
する場合の接着層としては、共通金属の酸化物薄膜が適
している。特に、酸化物接着層の存在によって窒化膜の
電極剥離防止効果が損なわれることはない。また、1種
類の保護膜でキャパシタを保護するのではなく、本発明
の他の保護膜と併用被覆してもよい。
【0041】図5は、上述した実施例1〜3の各保護膜
を設けた強誘電体薄膜キャパシタ50と層間絶縁膜56のみ
を被覆しただけの強誘電体薄膜キャパシタ50の絶縁耐圧
特性を印加電圧とリーク電流量の関係を比較した。測定
環境は温度22℃、相対湿度45%である。層間絶縁膜
56のみの場合印加電圧が3〜5ボルトで電流が不規則的
に増大し、約10ボルトで絶縁破壊を起こすのに対し
て、本発明の保護膜(実施例1〜3)54,55で被覆した
キャパシタでは絶縁破壊電圧は15ボルト以上まで上昇
し、かつ破壊電圧まで電流量は緩やかな増加曲線を示
し、本保護膜の明らかな有効性が示された。
【0042】図6は、実施例1〜3の疲労特性を示すグ
ラフである。第1の保護膜54による強誘電体薄膜52内部
からの水の吸湿と湿度バリアの効果と強誘電体保護膜又
は窒化シリコンである第2の保護膜55による水素遮蔽効
果によって実施例3ともに高い分極反転疲労特性が得ら
れた。
【0043】(実施例4)本発明の実施例4を説明す
る。この実施例4の構造は基本的に図4に示した実施例
1に同様であり、強誘電体薄膜52はSrBi2 Nb0.4
Ta1.69 で形成されている。本実施例4の第1の保
護膜54は膜厚200nmの4重量%の燐を添加したSO
G(スピンオンガラス/アキュガラスP114A:アラ
イドシグナル社製)から形成されている。また、第1の
保護膜54上には強誘電体薄膜52と同じ組成の膜厚220
nmの第2の保護膜55が設けられている。本実施例にお
いては第1の保護膜54中に添加した燐の吸湿、拡散抑止
効果によって初期絶縁特性はもとより高湿度環境におい
て長時間放置した後の絶縁特性も殆ど変化がない。
【0044】図7はSOG中の燐の添加量を変化させて
温度60℃、相対湿度80%の環境条件で100時間放
置した後のSrBi2 Ta29 の強誘電体薄膜キャパ
シタ50の絶縁耐圧特性を示すクラフである。燐の添加量
が3〜4重量%でリーク電流は最も少なくなり、7重量
%を越えると低電圧下でのリークが増加し始め絶縁特性
が徐々に低下することが明らかである。即ち、燐添加シ
リコン酸化物がその吸湿性を利用して強誘電体薄膜キャ
パシタ50の内部に吸着した水分子の取り込みと内部浸透
を防止するが、燐の添加量が必要以上に多すぎると第1
の保護膜54の湿度遮断効果が低下し、保護膜内の保水能
力を超えて水がキャパシタ50内部に逆拡散してしまい、
かえってデバイスの湿度劣化を助長する。この限界値が
約7モル%であることがわかる。
【0045】(実施例5)実施例5を図8に示す。基板
のBPSG膜48表面に予め設けられた4重量%の燐を含
むSOG(スピンオンガラス/アキュガラスP114
A:アライドシグナル社製)を塗布して形成した膜厚2
00nmの下地膜81に、白金からなる下部電極51、Sr
Bi2 Ta29 からなる強誘電体薄膜52、白金からな
る上部電極53からなる強誘電体薄膜キャパシタ50が
形成されている。さらにこの強誘電体薄膜キャパシタ50
を覆って下地膜81と同じSOG(P114A)を用いて
膜厚200nmの第1の保護膜54が形成されている。第
2の保護膜55は強誘電体薄膜52の組成が等しく膜厚22
0nmの薄膜であり、その他は他の実施例と同様の構造
からなっている。
【0046】図9は、温度60℃、相対湿度80%の環
境条件で100時間放置した後の実施例5の絶縁耐圧特
性を同条件で放置したBPSG層間絶縁膜だけを有する
サンプルと比較して示したグラフである。比較サンプル
が殆ど短絡に近いのに対して本実施例5は安定した絶縁
耐圧特性と分極反転疲労特性を示した。実施例5におけ
る燐添加による湿度拡散抑制の効果の向上と、強誘電体
薄膜キャパシタ50の上下両面を保護膜54,55及び下地膜
81で被覆する構造を併用することによってさらに優れた
デバイス特性を実現できた。
【0047】(実施例6)図10に本発明に係わる強誘
電体メモリの実施例6を示す。シリコン単結晶半導体基
板41表面のBPSG膜48上には下地膜81を介して膜厚2
0nmのチタン接着層49を介して実施例1と同様に強誘
電体薄膜キャパシタが形成されている。強誘電体薄膜キ
ャパシタ50を構成する酸化物強誘電体薄膜52はSrBi
2 Ta29 であり、第1の保護膜54及び第2の保護膜
55は実施例1と同等の膜厚、材料で形成されている。前
記下地膜81は、多層構造となっており、本実施例6では
シリコンアルコキシドを主原料とするSOG(スピンオ
ンガラス/アキュガラス111:アライドシグナル社
製)からなるシリコン酸化物の第1の下地膜101 とビス
マス層状化合物、SrBi2 Ta29 からなる第2の
下地層102 とが順次形成されている。
【0048】こうすることで、実施例1において得られ
た保護膜の効果に加え、強誘電体薄膜キャパシタの下に
第1の下地膜101 及び第2の下地膜102 を設けること
で、該下地層は前記保護膜と全く同様な効果を有するた
め、なお一層、強誘電体薄膜キャパシタ50を水の存在か
ら保護することができ、水に起因する強誘電体薄膜52の
絶縁耐圧特性、強誘電体の分極反転時の劣化を低減する
ことができると同時に水素ガスによる電極剥離を防止す
ることができる。
【0049】(実施例7)図11に本発明に関わる強誘
電体メモリの実施例7を示す。実施例6において下地膜
81の積層順を以下のように変える。MOD法(前述)に
より成膜したビスマス層状化合物、SrBi2 Ta2
9 からなる第2の下地膜102 とシリコンアルコキシドを
主原料とするSOG(スピンオンガラス/アキュガラス
111:アライドシグナル社製)からなるシリコン酸化
物の第1の下地膜101 とが順次形成されている。
【0050】こうすることで、実施例6において得られ
た効果に加え、図12、図13に示すように強誘電体薄
膜キャパシタ50の電気的特性が格段に向上する。図12
は前記MOSトランジスタ47のBPSG膜48上に直接、
強誘電体薄膜キャパシタ50を形成した場合のヒステリシ
スカーブである。図13は、本実施例に示す構造の強誘
電体薄膜キャパシタ50に対するヒステリシスカーブであ
る。MOSトランジスタ47上に設けられたBPSG膜48
は非常に熱収縮率が大きく、その上に形成する強誘電体
薄膜キャパシタ50の電気的特性に影響を及ぼし、例え
ば、本実施例で示したMOD法(前述)により成膜した
ビスマス層状化合物、SrBi2 Ta29 からなる強
誘電体薄膜キャパシタ50の場合、前述した図13に示す
ように、本実施例の構造によって強誘電体薄膜の残留分
極量を約25%も向上させることができる。この事実
は、この強誘電体薄膜52に依存するわけでなく、前記P
ZTからなる強誘電体薄膜キャパシタでも全く同様な結
果が得られる。従って、本実施例7によれば、前記実施
例6の効果と全く同じ効果が得られるのに加え、電気的
特性に優れた強誘電体薄膜を備えた強誘電体メモリが提
供できる。
【0051】(実施例8)この実施例8は、前記第1の
保護膜54を形成するシリコン酸化物に燐を小量添加した
強誘電体メモリである。こうした構成にすることによ
り、燐が水を取り込んで反応し燐酸を形成して、シリコ
ン酸化物薄膜中で水を固定し、さらに、外部からの湿度
拡散浸透を抑制する。しかし、半導体デバイスを高集積
化するには、デバイスは出来るだけ平坦な構造であるこ
とが望ましい。一般的な半導体プロセスでは熱処理によ
りシリコン酸化物がガラスフローと呼ばれる流動現象を
利用して平坦化処理を行なう。平坦化処理によって、そ
の後のプロセス、例えば電極配線形成において、下地段
差部で部分的に電極配線が段切れを起こして短絡した
り、膜厚が薄くなって抵抗値が大きくなる等の問題を改
善することが出来る。燐のみを添加した酸化シリコンで
は1000℃程度の処理温度が要求される。
【0052】しかし、1000℃での熱処理は強誘電体
薄膜を劣化させてしまい、電気的な短絡をもたらす。そ
こで、例えば、ボロンを5wt%添加すると、該保護膜
のガラスフローが起こり易くなり、800℃での熱処理
によりデバイスの平坦化をすることができ、前記実施例
に示されるSrBi2 Ta29 からなる強誘電体薄膜
の特性を劣化させることはない。
【0053】このように燐を添加したシリコン酸化物か
らなる第1の保護膜54に、さらにボロンを含有すること
で、無添加のシリコン酸化物薄膜に比べて燐の添加によ
る湿度遮断効果を向上させて、より安定した特性を有す
る高品質な強誘電体メモリを提供できる。さらには、ボ
ロンを添加することで、強誘電体薄膜に影響を及ぼさな
い、より低温での熱処理によりデバイスの平坦化を可能
にし、高集積の強誘電体メモリを提供できる。
【0054】(実施例9)図14により本実施例を説明
する。前記実施例1において、前記第1の保護膜54と前
記第2の保護膜55との間にボロン、燐のうち少なくとも
ボロンを例えば5wt%含有するシリコン酸化物からな
る中間膜141 を形成する。前記中間膜141を800℃で
の熱処理によりデバイスの平坦化ができる。前記中間膜
141 の上に、さらに、前記第2の保護膜55を形成する
と、いうまでもなく第2の保護膜55表面も平坦性を維持
する。従って、この後、例えば、高密度の電極配線等が
容易に行える。
【0055】このように、前記第1の保護膜54と前記第
2の保護膜55との間にボロン、燐のうち少なくともボロ
ンを含有するシリコン酸化物からなる中間膜141 を形成
することで、強誘電体薄膜52に影響を及ぼさない、より
低温での熱処理によりデバイスの平坦化をすることがで
き、高集積の強誘電体メモリを提供できる。更に、燐を
含有するシリコン酸化物からなる第1の保護膜54とする
ことで前記実施例で見られるように、安定した特性を有
する高品質な強誘電体メモリを提供できる。
【0056】以下、本発明の要旨をまとめると以下のよ
うになる。 (1).実施例1〜9に対応 (構成)半導体基板と、この基板上に設けられ、下部電
極、酸化物強誘電体薄膜、上部電極を順次積層して構成
される強誘電体薄膜キャパシタと、強誘電体薄膜キャパ
シタ及び半導体基板表面を直接接触して被覆する金属酸
化物薄膜であり、水と反応して硬化する金属有機化合物
を加熱焼成して形成される第1の保護膜と第1の保護膜
をさらに被覆する水素ガス遮断性の第2の保護膜を具備
している。
【0057】(作用)第1の保護膜は酸化物強誘電体薄
膜に直接接触して反応硬化することによって内部の吸着
水を除き、かつ外部からの湿度の内部拡散を抑止し、水
素遮断性の第2の保護膜はさらに還元性ガス(水素)の
拡散を抑止するように共同して作用する。 (効果)前記第1の保護膜に覆われた酸化物強誘電体薄
膜内部に残留する水分子は殆どなくなり、さらに外部湿
度は酸化物強誘電体薄膜内部に拡散浸透することを妨げ
られる。その結果、酸化物強誘電体薄膜内部の吸着水の
存在に起因する絶縁耐圧特性、強誘電体の分極反転時の
劣化が低減する。
【0058】(2).実施例1〜9に対応 (構成)前記(1)において、前記第1の保護膜がシリ
コンアルコキシドまたはその構造中に含まれるアルコキ
シル基の一部を他の官能基で置換した変性体を主要な構
成原料とし、加熱焼成によって形成されたシリコン酸化
物薄膜を有する構成のもの。 (作用)シリコンアルコキシドの様な金属アルコキシド
[M(OR)n 、M:金属、O:酸素、R:アルキル
基、n:Mイオンの荷数]は、分子内の複数のアルコキ
シル基と水やアルコールとの加水分解反応を経て金属酸
化物結晶に類似の金属−酸素の基本結合(−O−M−O
−M−…)をもった重合体を形成する。シリコンアルコ
キシドのうちアルコキシル基の一部を他の官能基を導入
置換した変性体も分子構造内に複数のアルコキシル基が
存在していれば同様の重合反応が行われる。即ちシリコ
ンアルコキシドを主な原料とする本発明の第1の保護膜
はその形成時に予め水やアルコールを添加しなくとも、
直接接触する酸化物強誘電体薄膜から水分子を積極的に
取り込んで重合化が進行する。一旦、酸化物強誘電体薄
膜の表面または細孔内に吸着した水分子は100℃前後
の加熱では容易に取り除かれることはないが、シリコン
アルコキシドの加水分解反応に伴い酸化物強誘電体薄膜
の表面から脱離したシリコン酸化物の重合体形成の機構
に組み込まれることによって消費される。また、前記第
1の保護膜を高密度な酸化シリコンの連続膜にするため
に施される加熱焼成処理により、吸着水分子が蒸発遊離
して第1の保護膜が重合するときの加水分解反応の副生
成物であるアルコールや水と共にデバイスの外部へ共沸
蒸発し、強誘電体内部の水の含有量の低減をさらに促進
させる。
【0059】(効果)前記第1の保護膜に覆われた酸化
物強誘電体薄膜内部に残留する水分子は殆どなくなり、
さらに外部湿度は酸化物強誘電体薄膜内部に浸透拡散す
ることを妨げられる。その結果、酸化物強誘電体薄膜内
部の吸着水の存在に起因する強誘電体薄膜の絶縁耐圧特
性、強誘電体の分極反転時の劣化が低減する。
【0060】また、前記シリコンアルコキシドを原料と
したシリコン酸化物薄膜で第1の保護膜を形成すると、
従来技術の問題点で指摘したようなシラン、アルキルシ
ラン等を用いたCVD成膜によるBPSG層間絶縁膜等
とは異なり水素ガスが発生することがなく、電極の剥離
を生じることはない。
【0061】(3).実施例1,2,4〜9に対応 (構成)前記(2)において、前記第2の保護膜が強誘
電体薄膜キャパシタを構成する酸化物強誘電体と同組成
または一部の構成元素を共有する酸化物薄膜からなる構
成のもの。 (作用)強誘電体薄膜キャパシタを構成する酸化物強誘
電体と同組成または酸化物強誘電体と一部の構成元素を
共有する酸化物薄膜から第2の保護膜がなることによ
り、水素ガスとの酸化還元反応性が前記酸化物強誘電体
と同等となる。強誘電体薄膜キャパシタの上部電極との
界面で起きる酸化物強誘電体薄膜の還元反応を第2の保
護膜表面で起こし水素ガスを消費することで、内部への
水素ガスの拡散を遮断することができる。
【0062】(効果)第2の保護膜形成以降のBPSG
層間絶縁膜を成膜する工程及びMOSシンター工程にお
いて外部からの水素ガスの上部電極−強誘電体薄膜界面
への拡散浸透を遮断することにより、酸化物強誘電体薄
膜を還元性雰囲気に曝すことなく、従って酸化物強誘電
体薄膜表面の還元反応、変質とこれに起因する上部電極
の剥離を阻止できる。第1の保護膜により強誘電体薄膜
キャパシタの絶縁耐圧特性、疲労特性などの電気特性の
劣化を防止し、第2の保護膜によって良好なMOSトラ
ンジスタの特性と強誘電体キャパシタの工程中における
特性の劣化を防止する。第1の保護膜及び第2の保護膜
を多層化して一体の保護膜とすることで、実用に供し得
る高品質な強誘電体メモリを提供することができる。
【0063】(4).実施例3に対応 (構成)前記(2)において、前記第2の保護膜が窒化
シリコン、窒化チタンまたは窒化アルミニウムからなる
構成のもの。 (作用)窒化シリコン、窒化チタン及び窒化アルミニウ
ム等の窒化物薄膜は効果的な水素遮断性保護膜材料であ
り、これらの材料は膜密度が比較的高く、酸化物と比較
して化学的にも安定で容易には水素ガスを透過させな
い。従って、これらの材料で構成される第2の保護膜表
面で水素ガスは浸透拡散を妨げられて上部電極−強誘電
体薄膜界面へ到達できず、BPSG層間絶縁膜成膜工程
及びMOSシンター時の電極の剥離を阻止できる。第1
の保護膜により強誘電体薄膜キャパシタの絶縁耐圧特
性、疲労特性などの電気特性の劣化を防止し、第2の保
護膜によって良好なMOSトランジスタの特性と強誘電
体キャパシタの工程中における特性の劣化を防止する。
【0064】(効果)以上の結果、湿度に起因する絶縁
耐圧性、疲労耐久性等薄膜キャパシタの電気特性を向上
安定させることができ、同時に強誘電体薄膜が還元性雰
囲気に曝すことなく、従って酸化物強誘電体表面の還元
反応、変質とこれに起因する電極の剥離を阻止し、優れ
たMOS特性と強誘電性の両者を兼ね備えた、実用に供
し得る高品質な強誘電体メモリを提供することができ
る。第1の保護膜及び第2の保護膜を多層化して一体の
保護膜とすることで、実用に供し得る高品質な強誘電体
メモリを提供することができる。
【0065】(5).実施例1〜9に対応 (構成)前記(1)〜(4)において、前記第1の保護
膜及び第2の保護膜が少なくとも強誘電体薄膜キャパシ
タの周縁部側壁を被覆している構成のもの。 (作用)外部環境からの湿度及び還元性ガスの浸透の大
部分は酸化物強誘電体薄膜の断面が露出している強誘電
体キャパシタの周縁部側壁の上部電極で被覆されていな
い強誘電体薄膜に集中して起こり薄膜内部に拡散、吸着
していくと考えられる。前記第1及び第2の保護膜をも
って少なくともキャパシタの周縁部側壁を覆うことによ
り、殆どの外部湿度及び水素ガスの侵入を物理的に抑制
し得る。
【0066】(効果)第1及び第2の保護膜で強誘電体
薄膜キャパシタの表面全域を被覆するのと同等に湿度に
起因する絶縁耐圧性、疲労耐久性薄膜キャパシタの電気
特性を向上させて水素ガスによる電極剥離を防止して高
品質な強誘電体メモリを提供することができる。
【0067】(6).実施例1〜9に対応 (構成)前記(1)〜(5)において、前記第1の保護
膜がシリコンアルコキシドまたはその構造中に含まれる
アルコキシル基の一部を他の官能基で置換した変性体を
主要な構成要素とするスピンオンガラス(SOG)をス
ピンコートして塗布成膜し、これを酸化焼成によって形
成してなる構成のもの。 (作用)第1の保護膜の原料となるシリコンアルコキシ
ドまたは一部アルコキシル基が他の官能基で置換された
変性体の構造中のアルコキシル基は、前述のように水分
やアルコールと加水分解反応をして重合体となる。この
加水分解反応はアルコシキル基のアルキル基の長さ、枝
分れの程度、置換基の種類等で変化するが一般的に非常
に速やかに起きる。塗膜を乾燥させた後、400〜80
0℃で加熱焼成することにより所望の酸化シリコン薄膜
を得る。まず、酸化物強誘電体薄膜の細孔内部や結晶微
粒子の表面に吸着した水分子はシリコンアルコキシドの
加水分解反応によって引き抜かれて重合反応が進行して
アルコキシドの重合体を形成し、さらに加熱焼成によっ
て十分な強度をもった酸化シリコン薄膜となる。
【0068】(効果)以上の結果、酸化物強誘電体薄膜
中の水分量は殆ど除かれて湿度に起因する絶縁耐圧性、
疲労耐久性等薄膜キャパシタの電気特性を向上安定させ
ることができ、実用に供し得る高品質な強誘電体メモリ
を提供することができる。
【0069】また、粘稠なアルコキシド溶液を塗布する
ことによって強誘電体薄膜キャパシタと半導体基板平面
の間の急峻な断差が平坦化されるため、次工程以降の電
極形成等の成膜時に段切れの不都合を防ぎデバイス作製
の歩留りを向上させる副次的な効果もある。
【0070】(7).実施例2に対応 (構成)前記(1)〜(5)において、前記第1の保護
膜がシリコンアルコキシドまたはその構造中に含まれる
アルコキシル基の一部を他の官能基で置換した変性体を
主要な構成要素とする気化原料を用いた化学気相成長法
(CVD法)によって形成された薄膜を構成のもの。 (作用)テトラエトキシシラン(TEOS)等の比較的
飽和蒸気圧が高いシリコンアルコキシドやその変性体
は、CVDプロセスを用いて成膜することが可能であ
る。他のCVD膜と同様に、本発明によるCVD酸化シ
リコン膜も優れたステップカバレッジ特性と優れた特性
の保護膜として機能する。キャリアガスによって成膜反
応器内に導入された気化原料は、加熱基板上で熱分解す
ることによって酸化シリコンの連続膜を形成する。この
時、CVD装置の成膜器内に導入されたシリコンアルコ
キシド気化原料は基板表面に接触して極めて短時間で熱
分解に至り、無機化するために強誘電体薄膜内部の水分
子を取り込む加水分解反応は起こりにくいが、シリコン
アルコキシドの熱分解初期段階に起きる縮合反応によっ
て生成するアルコールの脱離蒸発に誘起されて、強誘電
体薄膜内部から水分子が膜外へ除かれてSOG保護膜と
同様の効果が得られる。 (効果)以上の結果、湿度に起因する絶縁耐圧性、疲労
耐久性等薄膜キャパシタの電気特性を向上安定させるこ
とができ、実用に供し得る高品質な強誘電体メモリを提
供することができる。
【0071】(8).実施例4,5,8に対応 (構成)前記(6),(7)において、前記第1の保護
膜が燐を含有するシリコン酸化物を有する構成のもの。
【0072】(作用)前記第1の保護膜を形成するシリ
コン酸化物に燐を小量添加すると燐が水を取り込んで反
応し燐酸を形成して、シリコン酸化物中で水を固定し、
さらに、外部からの湿度拡散浸透を抑制する。本発明の
第1の保護膜は、硬化時に母材のシリコンアルコキシド
が強誘電体薄膜内部の吸着水を引き抜き、加えて燐が吸
着水の一部を保護膜内部に固定する。さらに硬化後は燐
が燐酸を形成しつつ、外部の湿度がデバイス内部に拡散
浸透することを抑制してシリコン酸化物の単独薄膜より
もさらに優れた耐湿度効果を得る。 (効果)無添加のシリコン酸化物薄膜に比べて燐の添加
による湿度遮断効果を向上させて、より安定した特性を
有する高品質な強誘電体メモリを提供できる。
【0073】(9).実施例5に対応 (構成)前記(1)〜(8)において、前記半導体基板
と強誘電体薄膜キャパシタの間に前記第1の保護膜と同
組成のシリコン酸化物からなる下地膜を具備する構成の
もの。 (作用)半導体基板と強誘電体薄膜キャパシタの間に第
1の保護膜と同組成のシリコン酸化物からなる下地膜は
強誘電体薄膜キャパシタの底面側からの湿度侵入を効果
的に遮断する。 (効果)薄膜キャパシタを上下両方向から第1の保護膜
とこれに同等の下地膜で覆うことによって、外部湿度の
浸透拡散抑制の効果を最大限に引き出すことができる。
【0074】(10).実施例6,7に対応 (構成)前記(9)において、前記下地膜がシリコン酸
化物からなる第1の下地層と酸化物強誘電体からなる第
2の下地膜との積層体からなる構成のもの。 (作用)第1の下地膜は強誘電体薄膜キャパシタの底面
側からの湿度侵入を遮断し、第2の下地膜は水素ガスの
底面側からの拡散を遮断し、酸化物強誘電体薄膜と下部
電極の間の界面の酸化還元反応を抑制する。 (効果)強誘電体薄膜キャパシタの底面側からの水また
は水素の侵入を防ぐことによって、水によって引き起こ
される電気特性の劣化と電極剥離を防止し、安定した特
性を有する高品質な強誘電体メモリを提供できる。
【0075】(11).実施例7に対応 (構成)前記(10)において、前記下地膜が半導体基板
に対し、前記第2の下地膜、前記第1の下地膜が順次形
成されてなる構成のもの。 (作用)第1の下地膜は強誘電体薄膜キャパシタの底面
側からの湿度侵入を遮断し、第2の下地膜は水素ガスの
底面側からの拡散を遮断し、酸化物強誘電体薄膜と下部
電極の間の界面の酸化還元反応を抑制する。 (効果)強誘電体薄膜キャパシタの底面側からの水また
は水素の侵入を防ぐことによって、水によって引き起こ
される電気特性の劣化と電極剥離を防止して、安定した
特性を有する高品質な強誘電体メモリを提供できる。
【0076】(12).実施例6に対応 (構成)前記(10)において、前記下地膜が半導体基板
に対し、前記第1の下地膜、前記第2の下地膜が順次形
成されてなる構成のもの。 (作用)第1の下地膜は強誘電体薄膜キャパシタの底面
側からの湿度侵入を遮断し、第2の下地膜は水素ガスの
底面側からの拡散を遮断し、酸化物強誘電体薄膜と下部
電極の間の界面の酸化還元反応を抑制する。また、第1
の下地膜を上部に、つまり、強誘電体キャパシタの下部
電極の直下に設けることによって強誘電体キャパシタの
電気的特性の向上をもたらす。 (効果)強誘電体薄膜キャパシタの底面側からの水また
は水素の侵入を防ぐことによって、水によって引き起こ
される電気特性の劣化と電極剥離を防止し、安定した特
性を有する高品質な強誘電体メモリを提供できる。さら
には、該積層下地膜の順を本請求項に従うことで、強誘
電体キャパシタの電気的特性を向上させることができ
る。
【0077】(13).実施例1,2,4〜9に対応 (構成)前記(3),(5)〜(12)において、前記第
2の保護膜が、部分結晶または非晶質膜である構成のも
の。 (作用)第2の保護膜を強誘電体薄膜キャパシタを構成
する酸化物強誘電体と同組成または一部の構成元素を共
有する酸化物薄膜から形成する場合、組成的に加え結晶
構造も同じく、水素との反応性がキャパシタを構成する
酸化物強誘電体薄膜と等価な薄膜が最も好ましいが、メ
モリデバイスの構造上数種の電極や金属層が第2の保護
膜を挟んで存在するような時は、酸化物強誘電体の大き
な誘電率が不必要な容量を形成してデバイスの動作その
ものに支障をきたすことがある。第2の保護膜成膜時の
焼成温度を強誘電体の結晶化温度以下にしたり、焼成時
間を短く設定して材料の結晶化度を下げて、同じ酸化物
状態ではあるが非晶質もしくは部分結晶化するに止める
ことによって強誘電性の発現が抑制される。 (効果)第2の保護膜において強誘電性の発現を抑える
ことによって、キャパシタ上部電極や第2の保護膜より
も下層に存在する他の配線電極と第2の保護膜上の取り
出し配線との間に望まない容量成分を形成しないで安定
した動作特性を有する強誘電体メモリを提供することが
できる。
【0078】(14).実施例1〜9に対応 (構成)前記(1)〜(13)において、前記酸化物強誘
電体薄膜が、下記一般的(1)で表現されるビスマス層
状化合物であることを特徴とする構成のもの。
【0079】 (Bi222+(Am-1m3m+12- (1) A=Bi,Pb,Ba,Sr,Ca,Na,K,Cdの
内から選ばれる1つもしくは複数元素からなる任意比率
による組み合わせ。B=Ti,Nb,Ta,W,Mo,
Fe,Co,Crの内から選ばれる1つもしくは複数元
素からなる任意比率による組み合わせ。m=1〜5の自
然数。
【0080】(作用)強誘電体薄膜キャパシタを構成す
る強誘電体薄膜材料の中でもビスマス層状化合物は、他
の酸化物強誘電体に比べて分極反転疲労による残留分極
量の劣化が極端に少ない、ヒステリシスカーブも角型比
がよい、特性バラツキが小さい、抗電界が小さく低駆動
電圧でもメモリが動作できる、などの優れた特性を有し
ており、強誘電体メモリ用途に最も適した材料を提供で
きる。 (効果)本発明の全ての特徴を活かして長期に渡って安
定した高性能メモリ特性を提供できる。
【0081】(15).実施例1〜9に対応 (構成)前記(14)において、前記ビスマス層状化合物
がSrBi2 (TaxNb1-x29 (x=0〜1.
0)であることを特徴とする構成のもの。 (作用)強誘電体薄膜キャパシタを構成する強誘電体薄
膜材料であるビスマス層状化合物の中でもSrBi2
(Tax Nb1-x29 (x=0〜1.0)で表され
る化合物は、他の化合物に比べて残留分極量が大きくS
N比が大きくできる。即ち、メモリセルの面積をより小
さくして記録容量を増加させることも可能であり、他の
設計パラメーターにおいても十分なマージンを見込むこ
とができる。また、TaとNbの比率を任意に変えて所
望の残留分極量、抗電圧を得ることもできデバイス設計
上非常に便利である、分極反転による疲労劣化特性が同
族化合物中でも格段に優れる、などの優れた特性を有し
ており、強誘電体メモリ用途に最も適した材料を提供で
きる。 (効果)本発明の全ての特徴を活かして長期にわたって
安定した高性能メモリ特性を提供できる。 (16).実施例8に対応 (構成)前記(8)において、前記記燐を添加したシリ
コン酸化物からなる第1の保護膜が、さらにボロンを含
有する構成のもの。 (作用)前記第1の保護膜を形成するシリコン酸化物に
燐を小量添加すると燐が水を取り込んで反応し燐酸を形
成して、シリコン酸化物薄膜中で水を固定し、さらに、
外部からの湿度拡散浸透を抑制する。半導体デバイスを
高集積化するには、その前プロセスでデバイスをできる
だけ平坦な構造とする必要がある。燐を添加したシリコ
ン酸化物は1000℃程度の熱処理により、ガラスフロ
ーと呼ばれる流動を起こし、該膜の表面が平坦化される
ために、その後のプロセス、例えば、電極配線を容易に
する。下地段差の影響による電極配線の段切れ、また、
下地段差部で部分的に電極配線の膜厚が薄くなる等の問
題を改善する。しかし、1000℃での熱処理は強誘電
体薄膜を劣化させてしまい、電気的な短絡をもたらす。
そこで、ボロンを添加すると、該保護膜のガラスフロー
が起こり易くなり、強誘電体薄膜に影響を及ぼさない、
より低温での熱処理によりデバイスの平坦化をすること
ができる。
【0082】(効果)無添加のシリコン酸化物薄膜に比
べて燐の添加による湿度遮断効果を向上させて、より安
定した特性を有する高品質な強誘電体メモリを提供でき
る。さらには、ボロンを添加することで、強誘電体薄膜
に影響を及ぼさない、より低温での熱処理によりデバイ
スの平坦化を可能にし、高集積の強誘電体メモリを提供
できる。
【0083】(17).実施例9に対応 (構成)実施例(1)〜(4)において、前記第1の保
護膜と前記第2の保護膜との間にボロン、燐のうち少な
くともボロンを含有するシリコン酸化物からなる中間膜
が形成されている。 (作用)前記第1の保護膜と前記第2の保護膜との間に
ボロン、燐のうち少なくともボロンを含有するシリコン
酸化物からなる中間膜を形成することで、強誘電体薄膜
に影響を及ぼさない、より低温での熱処理によりデバイ
スの平坦化をすることができる。 (効果)第1の保護膜と前記第2の保護膜との間にボロ
ン、燐のうち少なくともボロンを含有するシリコン酸化
物からなる中間膜を形成することで、高集積の強誘電体
メモリを提供できる。
【0084】
【発明の効果】以上詳述した如く本発明によれば、強誘
電体薄膜内部に残留した吸着水または外部環境からの湿
度拡散による薄膜の絶縁耐圧性劣化、または分極反転疲
労特性劣化等の問題点を克服し、薄膜キャパシタの絶縁
耐圧性、疲労耐久性等を向上させて、長期にわたり優れ
た特性を変らず維持することを可能にした強誘電体メモ
リを提供できる。
【図面の簡単な説明】
【図1】従来の強誘電体メモリの断面図。
【図2】SrBi2 Ta29 の強誘電体薄膜キャパシ
タの絶縁耐圧特性を示す特性図。
【図3】SrBi2 Ta29 の強誘電体薄膜キャパシ
タの疲労特性を示す特性図。
【図4】本発明の実施例1(及び実施例2〜4)に係る
強誘電体メモリの断面図。
【図5】実施例1〜3及び従来に係る強誘電体薄膜キャ
パシタの絶縁耐圧特性を示す特性図。
【図6】実施例1〜3及び従来に係る強誘電体薄膜キャ
パシタの疲労特性を示す特性図。
【図7】SOGにおける燐のドープ量とSrBi2 Ta
29 の強誘電体薄膜キャパシタの絶縁耐圧特性を示す
特性図。
【図8】本発明の実施例5に係る強誘電体メモリの断面
図。
【図9】実施例5に係る強誘電体薄膜キャパシタの絶縁
耐圧特性を示す特性図。
【図10】本発明の実施例6に係る強誘電体メモリの断
面図。
【図11】本発明の実施例7に係る強誘電体メモリの断
面図。
【図12】BPSG膜上直接形成した強誘電体薄膜キャ
パシタのヒステリシスカーブを示す特性図。
【図13】本発明の実施例7に係る強誘電体薄膜キャパ
シタのヒステリシスカーブを示す特性図。
【図14】本発明の実施例8に係る強誘電体メモリの断
面図。
【符号の説明】
41…半導体基板、 42…素子分離領域、
43…ソース領域、44…ドレイン領域、 45…ゲート
絶縁膜、 46…ゲート電極、47…MOSトランジ
スタ、48…BPSG膜、 49…チタン接着剤、
50…強誘電体薄膜キャパシタ、
51…下部電極、52…強誘電体薄膜、 53…上部電
極、 54…第1の保護膜、55…第2の保護
膜、 56…層間絶縁膜、 57…開口部、58
…ソース取り出し配線、59…ドレイン取り出し配線、60
…上部電極取り出し配線、 61…下部電極取
り出し配線、81,101 ,102 …下地膜、141 …中間膜。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/822 21/8242 27/108 (72)発明者 渡辺 均 東京都渋谷区幡ヶ谷2丁目43番2号 オリ ンパス光学工業株式会社内 (72)発明者 由森 博之 東京都渋谷区幡ヶ谷2丁目43番2号 オリ ンパス光学工業株式会社内

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板と、この半導体基板上に設け
    られ、下部電極、酸化物強誘電体薄膜、上部電極を順次
    積層して構成される強誘電体薄膜キャパシタと、前記強
    誘電体薄膜キャパシタ及び半導体基板表面を直接接触し
    て被覆する金属酸化物膜であり、水と反応して硬化する
    金属有機化合物を加熱焼成して形成される第1の保護膜
    と、この第1の保護膜を被覆する水素ガス遮断性の第2
    の保護膜とを具備することを特徴とする強誘電体メモ
    リ。
JP05750594A 1994-03-28 1994-03-28 強誘電体メモリ Expired - Fee Related JP3339599B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05750594A JP3339599B2 (ja) 1994-03-28 1994-03-28 強誘電体メモリ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05750594A JP3339599B2 (ja) 1994-03-28 1994-03-28 強誘電体メモリ

Publications (2)

Publication Number Publication Date
JPH07273297A true JPH07273297A (ja) 1995-10-20
JP3339599B2 JP3339599B2 (ja) 2002-10-28

Family

ID=13057597

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05750594A Expired - Fee Related JP3339599B2 (ja) 1994-03-28 1994-03-28 強誘電体メモリ

Country Status (1)

Country Link
JP (1) JP3339599B2 (ja)

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998029908A1 (fr) * 1996-12-25 1998-07-09 Hitachi, Ltd. Memoire ferroelectrique et son procede de fabrication
JPH11145410A (ja) * 1997-11-13 1999-05-28 Toshiba Corp 半導体装置およびその製造方法
US5933719A (en) * 1996-03-14 1999-08-03 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device
EP0933783A2 (en) * 1998-01-29 1999-08-04 Sharp Kabushiki Kaisha Nonvolatile semiconductor storage device using ferroelectric films and its fabricating method.
US6188098B1 (en) 1997-10-31 2001-02-13 Symetrix Corporation Semiconductor device and method of manufacturing the same
US6197631B1 (en) 1997-10-07 2001-03-06 Sharp Kabushiki Kaisha Semiconductor storage device with a capacitor using a ferroelectric substance and fabricating method thereof
US6246082B1 (en) 1997-10-24 2001-06-12 Sharp Kabushiki Kaisha Semiconductor memory device with less characteristic deterioration of dielectric thin film
JP2001274348A (ja) * 2000-03-24 2001-10-05 Fujitsu Ltd 半導体装置及びその製造方法
JP2002026285A (ja) * 2000-07-07 2002-01-25 Seiko Epson Corp 強誘電体メモリ装置およびその製造方法
JP2002110932A (ja) * 2000-09-28 2002-04-12 Toshiba Corp 半導体装置及びその製造方法
US6611014B1 (en) 1999-05-14 2003-08-26 Kabushiki Kaisha Toshiba Semiconductor device having ferroelectric capacitor and hydrogen barrier film and manufacturing method thereof
JP2004087807A (ja) * 2002-08-27 2004-03-18 Fujitsu Ltd 半導体装置及びその製造方法
JP2004289143A (ja) * 2003-03-06 2004-10-14 Matsushita Electric Ind Co Ltd 薄膜圧電体素子およびその製造方法並びにアクチュエータ
KR100436058B1 (ko) * 1997-12-27 2004-12-17 주식회사 하이닉스반도체 강유전체 캐패시터 형성 방법
US6867446B2 (en) 2001-10-15 2005-03-15 Renesas Technology Corp. Semiconductor memory device
JP2005129903A (ja) * 2002-11-13 2005-05-19 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2006013442A (ja) * 2004-05-28 2006-01-12 Ngk Insulators Ltd 圧電/電歪構造体及び圧電/電歪構造体の製造方法
JP2006186311A (ja) * 2004-12-03 2006-07-13 Fujitsu Ltd 半導体装置及びその製造方法
US7161793B2 (en) 2002-11-14 2007-01-09 Fujitsu Limited Layer capacitor element and production process as well as electronic device
JP2007019407A (ja) * 2005-07-11 2007-01-25 Seiko Epson Corp キャパシタの製造方法
JP2008042026A (ja) * 2006-08-08 2008-02-21 Seiko Epson Corp 強誘電体メモリ
US7439199B2 (en) 2004-07-15 2008-10-21 Fujitsu Limited Capacitive element, method of manufacture of the same, and semiconductor device
US7504684B2 (en) 2005-09-30 2009-03-17 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method therefor
JP2009232241A (ja) * 2008-03-24 2009-10-08 Fujitsu Ltd 弾性波素子、フィルタ、通信装置、および弾性波素子の製造方法
JP2010232229A (ja) * 2009-03-25 2010-10-14 Toshiba Corp 不揮発性記憶装置及びその製造方法
US10896950B2 (en) 2017-02-27 2021-01-19 Nxp Usa, Inc. Method and apparatus for a thin film dielectric stack
US10923286B2 (en) 2018-02-21 2021-02-16 Nxp Usa, Inc. Method and apparatus for compensating for high thermal expansion coefficient mismatch of a stacked device

Cited By (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5933719A (en) * 1996-03-14 1999-08-03 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device
US6906365B2 (en) 1996-12-25 2005-06-14 Hitachi, Ltd. Ferroelectric memory device including an upper protection electrode
US6623986B2 (en) 1996-12-25 2003-09-23 Hitachi, Ltd. Method of manufacturing a ferroelectric memory device
WO1998029908A1 (fr) * 1996-12-25 1998-07-09 Hitachi, Ltd. Memoire ferroelectrique et son procede de fabrication
US6197631B1 (en) 1997-10-07 2001-03-06 Sharp Kabushiki Kaisha Semiconductor storage device with a capacitor using a ferroelectric substance and fabricating method thereof
US6246082B1 (en) 1997-10-24 2001-06-12 Sharp Kabushiki Kaisha Semiconductor memory device with less characteristic deterioration of dielectric thin film
US6188098B1 (en) 1997-10-31 2001-02-13 Symetrix Corporation Semiconductor device and method of manufacturing the same
US6395612B1 (en) 1997-10-31 2002-05-28 Symetrix Corporation Semiconductor device and method of manufacturing the same
JPH11145410A (ja) * 1997-11-13 1999-05-28 Toshiba Corp 半導体装置およびその製造方法
KR100436058B1 (ko) * 1997-12-27 2004-12-17 주식회사 하이닉스반도체 강유전체 캐패시터 형성 방법
EP0933783A2 (en) * 1998-01-29 1999-08-04 Sharp Kabushiki Kaisha Nonvolatile semiconductor storage device using ferroelectric films and its fabricating method.
EP0933783A3 (en) * 1998-01-29 2001-06-20 Sharp Kabushiki Kaisha Nonvolatile semiconductor storage device using ferroelectric films and its fabricating method.
US6611014B1 (en) 1999-05-14 2003-08-26 Kabushiki Kaisha Toshiba Semiconductor device having ferroelectric capacitor and hydrogen barrier film and manufacturing method thereof
US6982453B2 (en) 1999-05-14 2006-01-03 Kabushiki Kaisha Toshiba Semicondutor device having ferroelectric capacitor and hydrogen barrier film and manufacturing method thereof
JP4583544B2 (ja) * 2000-03-24 2010-11-17 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP2001274348A (ja) * 2000-03-24 2001-10-05 Fujitsu Ltd 半導体装置及びその製造方法
JP2002026285A (ja) * 2000-07-07 2002-01-25 Seiko Epson Corp 強誘電体メモリ装置およびその製造方法
JP2002110932A (ja) * 2000-09-28 2002-04-12 Toshiba Corp 半導体装置及びその製造方法
US6897503B2 (en) 2001-10-15 2005-05-24 Renesas Technology Corp. Semiconductor memory device and manufacturing process for the same
US6867446B2 (en) 2001-10-15 2005-03-15 Renesas Technology Corp. Semiconductor memory device
JP2004087807A (ja) * 2002-08-27 2004-03-18 Fujitsu Ltd 半導体装置及びその製造方法
JP2005129903A (ja) * 2002-11-13 2005-05-19 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7405921B2 (en) 2002-11-14 2008-07-29 Fujitsu Limited Layer capacitor element and production process as well as electronic device
US7161793B2 (en) 2002-11-14 2007-01-09 Fujitsu Limited Layer capacitor element and production process as well as electronic device
JP2004289143A (ja) * 2003-03-06 2004-10-14 Matsushita Electric Ind Co Ltd 薄膜圧電体素子およびその製造方法並びにアクチュエータ
JP2006013442A (ja) * 2004-05-28 2006-01-12 Ngk Insulators Ltd 圧電/電歪構造体及び圧電/電歪構造体の製造方法
US7439199B2 (en) 2004-07-15 2008-10-21 Fujitsu Limited Capacitive element, method of manufacture of the same, and semiconductor device
US8264063B2 (en) 2004-07-15 2012-09-11 Fujitsu Limited Capacitive element, method of manufacture of the same, and semiconductor device
JP2006186311A (ja) * 2004-12-03 2006-07-13 Fujitsu Ltd 半導体装置及びその製造方法
JP4713286B2 (ja) * 2004-12-03 2011-06-29 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US7662724B2 (en) 2005-07-11 2010-02-16 Seiko Epson Corporation Method of manufacturing a ferroelectric capacitor with a hydrogen barrier layer
JP4678251B2 (ja) * 2005-07-11 2011-04-27 セイコーエプソン株式会社 キャパシタの製造方法
JP2007019407A (ja) * 2005-07-11 2007-01-25 Seiko Epson Corp キャパシタの製造方法
US7504684B2 (en) 2005-09-30 2009-03-17 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method therefor
JP2008042026A (ja) * 2006-08-08 2008-02-21 Seiko Epson Corp 強誘電体メモリ
JP2009232241A (ja) * 2008-03-24 2009-10-08 Fujitsu Ltd 弾性波素子、フィルタ、通信装置、および弾性波素子の製造方法
JP2010232229A (ja) * 2009-03-25 2010-10-14 Toshiba Corp 不揮発性記憶装置及びその製造方法
US8569731B2 (en) 2009-03-25 2013-10-29 Kabushiki Kaisha Toshiba Nonvolatile memory device and method for manufacturing same
US10896950B2 (en) 2017-02-27 2021-01-19 Nxp Usa, Inc. Method and apparatus for a thin film dielectric stack
US11444150B2 (en) * 2017-02-27 2022-09-13 Nxp Usa, Inc. Method and apparatus for a thin film dielectric stack
US10923286B2 (en) 2018-02-21 2021-02-16 Nxp Usa, Inc. Method and apparatus for compensating for high thermal expansion coefficient mismatch of a stacked device

Also Published As

Publication number Publication date
JP3339599B2 (ja) 2002-10-28

Similar Documents

Publication Publication Date Title
JP3339599B2 (ja) 強誘電体メモリ
US7443649B2 (en) Ferroelectric capacitor
US6929956B2 (en) Ferroelectric random access memory device and fabrication method therefor
US6777248B1 (en) Dielectric element and manufacturing method therefor
JP3188179B2 (ja) 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法
KR100334353B1 (ko) 수소의 저감을 억제하고 회복하기 위해 산소를 사용한 강유전체집적회로의 제조방법
US6171934B1 (en) Recovery of electronic properties in process-damaged ferroelectrics by voltage-cycling
JPH06326270A (ja) キャパシタ、電極構造及び半導体メモリ装置
JP2002176149A (ja) 半導体記憶素子およびその製造方法
CN100585851C (zh) 铁电体电容器、铁电体电容器的制造方法、铁电体存储器
JP2000164815A (ja) 集積回路及びその製造方法
JPH11111930A (ja) 半導体記憶素子の製造方法
US6919593B2 (en) Semiconductor memory device and method of fabricating the same
US6855973B2 (en) Semiconductor memory device including a capacitor an upper electrode of which being resistant of exfoliation
JP3294214B2 (ja) 薄膜キャパシタ
JPH0969614A (ja) 強誘電体薄膜、誘電体薄膜及び強誘電体薄膜を含む集積回路の製造方法
JPH08340084A (ja) 誘電体薄膜の製造方法および該製造方法によって作製された誘電体薄膜
JP2003179212A (ja) キャパシタ、メモリ素子およびその製造方法
JPH09312381A (ja) 半導体装置およびその製造方法
JPH10189886A (ja) 誘電体キャパシタおよび強誘電体メモリ
JP2002158339A (ja) 半導体装置およびその製造方法
KR100896027B1 (ko) 반도체 장치 및 그 제조 방법
CN1276089A (zh) 介电元件的制造方法
JPH1154714A (ja) 半導体装置の製造方法
JPH10229169A (ja) 強誘電体記憶素子及びその製造方法、並びに集積回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020723

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080816

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080816

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090816

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100816

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees