JPH08340084A

JPH08340084A - 誘電体薄膜の製造方法および該製造方法によって作製された誘電体薄膜

Info

Publication number: JPH08340084A
Application number: JP7143243A
Authority: JP
Inventors: Seiichi Yokoyama; 誠一横山; Yasuyuki Ito; 康幸伊藤; Maho Ushikubo; 真帆牛久保; Masayoshi Koba; 正義木場
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1995-06-09
Filing date: 1995-06-09
Publication date: 1996-12-24

Abstract

(57)【要約】【目的】従来よりも成膜温度の低温化及び短時間化、
リーク電流の低減、製造プロセスの簡略化を実現するた
めの製造方法、およびその製造方法によって製造された
緻密な誘電体薄膜あるいは強誘電体薄膜を提供する。【構成】誘電体薄膜または強誘電体薄膜の製造方法に
おいて、誘電体薄膜または強誘電体薄膜材料の成分元素
から成る前駆体溶液を塗布して乾燥した後、膜中の有機
物成分を熱分解除去するためのＲＴＡ加熱処理工程を省
略して、塗布乾燥工程を数回繰り返して所定の膜厚と
し、その後、第１の焼成工程としてＲＴＡ法による急速
な昇温加熱を行い、結晶化温度のごく近傍に保持するこ
とにより有機物を熱分解して除去すると同時に、非常に
微細な結晶核が成長した段階で留め、その上に上部電極
薄膜を形成した後の第２の焼成工程として、結晶化温度
以上で十分な時間加熱を行うことによって、誘電体薄膜
または強誘電体薄膜を結晶化させる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は誘電体薄膜の製造方法お
よび該製造方法によって作製された誘電体薄膜に関す
る。より詳しくは、強誘電体メモリ素子、焦電センサ素
子、圧電素子などに用いられるビスマス層状構造化合物
薄膜の製造方法およびその製造方法によって作製された
薄膜に関するものである。

【０００２】

【従来の技術】従来より誘電体薄膜の中で、特に強誘電
体薄膜は、自発分極、高誘電率、電気光学効果、圧電効
果および焦電効果等の多くの機能を持つため、広範なデ
バイス開発に応用されている。例えば、その焦電性を利
用して赤外線リニアアレイセンサに、その圧電性を利用
して超音波センサに、その電気光学効果を利用して導波
路型光変調器に、その高誘電性を利用してＤＲＡＭやＭ
ＭＩＣ用キャパシタにと、様々な方面で用いられてい
る。

【０００３】中でも、近年の薄膜形成技術の進展に伴っ
て、半導体メモリ技術と組み合わせた高密度でかつ高速
に動作する強誘電体不揮発性メモリ（ＦＲＡＭ）の開発
が盛んである。強誘電体薄膜を用いた不揮発性メモリ
は、その高速書き込み／読み出し、低電圧動作、および
書き込み／読み出し耐性の特性から、従来の不揮発性メ
モリの置き換えだけでなく、ＳＲＡＭ、ＤＲＡＭ分野の
置き換えも可能なメモリとして、実用化に向けての研究
開発が盛んに行われている。

【０００４】この様なデバイス開発には残留分極（Ｐ
ｒ）が大きく、かつ抗電場（Ｅｃ）が小さく、低リーク
電流で、分極反転の繰り返し耐性の大きな材料が必要で
ある。さらには、動作電圧の低減と半導体微細加工プロ
セスに適合するために、膜厚２００ｎｍ以下の薄膜で上
記の特性を実現することが望ましい。

【０００５】そして、これらの用途に用いられる強誘電
体または高誘電体材料としては、従来よりＰＺＴ（チタ
ン酸ジルコン酸鉛、Ｐｂ（Ｔｉ、Ｚｒ）Ｏ₃）に代表さ
れるペロブスカイト構造の酸化物材料が主流であった。
ところが、ＰＺＴのように鉛をその構成元素として含む
材料は、鉛やその酸化物の蒸気圧が高いため、成膜時に
鉛が蒸発してしまい膜中に欠陥を発生させたり、ひどい
場合にはピンホールを形成する。この結果、リーク電流
が増大したり、分極反転を繰り返すと自発分極の大きさ
が減少する疲労現象が起こるなどの欠点があった。特
に、強誘電体不揮発性メモリによるＤＲＡＭ分野での使
用となると、疲労現象に関しては、１０¹⁵回の分極反転
後も特性の変化がないことを保証しなければならないた
め、疲労のない強誘電体薄膜の開発が望まれていた。

【０００６】これに対し、近年、ビスマス層状構造化合
物材料の研究開発が行われている。ビスマス層状構造化
合物材料は、１９５９年に、Ｓｍｏｌｅｎｓｋｉｉらに
よって発見され（Ｇ．Ａ．Ｓｍｏｌｅｎｓｋｉｉ、Ｖ．
Ａ．ＩｓｕｐｏｖａｎｄＡ．Ｉ．Ａｇｒａｎｏｖｓｋ
ａｙａ、ＳｏｖｉｅｔＰｈｙｓ．ＳｏｌｉｄＳｔａ
ｔｅ、１１４９（１９５９））、その後、Ｓｕｂｂａｒ
ａｏにより詳細な検討がなされた（Ｅ．Ｃ．Ｓｕｂｂａ
ｒａｏ、Ｊ．Ｐｈｙｓ．Ｃｈｅｍ．Ｓｏｌｉｄｓ、２
３、６６５（１９６２））。最近、ＣａｒｌｏｓＡ．
ＰａｚｄｅＡｒａｕｊｏらは、このビスマス層状構造
化合物薄膜が強誘電体及び高誘電体集積回路応用に適し
ていることを発見し、特に１０¹²回以上の分極反転後も
特性に変化が見られないという優れた疲労特性を報告し
ている（ＰＣＴ／ＵＳ９２／１０５４２）。

【０００７】また、誘電体薄膜の製造方法には、真空蒸
着法、スパッタリング法、レーザーアブレーション法等
の物理的方法や、有機金属化合物を出発原料とし、これ
らを熱分解酸化して酸化物強誘電体を得るゾルゲル法ま
たはＭＯＤ（ＭｅｔａｌＯｒｇａｎｉｃＤｅｃｏｍ
ｐｏｓｉｔｉｏｎ）法、ＭＯＣＶＤ（ＭｅｔａｌＯｒ
ｇａｎｉｃＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏ
ｓｉｔｉｏｎ）法等の化学的方法が用いられている。上
記成膜法の中で、ゾルゲル法やＭＯＤ法は、原子レベル
の均質な混合が可能であること、組成制御が容易で再現
性に優れること、特別な真空装置が必要なく常圧で大面
積の成膜が可能であること、工業的に低コストである等
の利点から広く利用されている。

【０００８】特に、上記のビスマス層状構造化合物薄膜
の成膜方法としてもＭＯＤ法が用いられており、従来の
ＭＯＤ法の成膜プロセスでは、下記のような工程で強誘
電体薄膜または誘電体薄膜が作製される（ＰＣＴ／ＵＳ
９２／１０５４２）。

【０００９】（１）複合アルコキシド等からなる前駆体
溶液をスピンコート法等で基板上に塗布成膜する工程（２）溶媒や（１）の工程において反応生成したアルコ
ールや残留水分を膜中より離脱させるために、１５０℃
で３０秒から数分間、得られた膜を加熱・乾燥する工程（３）膜中の有機物成分を熱分解除去するためにＲＴＡ
（ＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌｉｎｇ）
法を用いて酸素雰囲気中で７２５℃で３０秒間、加熱処
理する工程（４）膜を結晶化させるために、酸素雰囲気中で８００
℃で１時間、加熱処理する工程（５）上部電極を形成した後、酸素雰囲気中で８００℃
で３０分間、加熱処理する工程そして、所望の膜厚を得るためには、（１）から（３）
の工程を繰り返し、最後に（４）、（５）の工程を行
う。以上のようにして、誘電体薄膜を作製することがで
きる。

【００１０】

【発明が解決しようとする課題】しかしながら、上記従
来のＭＯＤ法による誘電体薄膜の製造方法において、上
部電極を形成する前に結晶化を行う工程（工程（４））
による誘電体薄膜は、高い残留分極値を得るために、８
００℃と極めて高温で、１時間もの長時間加熱処理する
必要があった。このため、粒子径が１０００〜２０００
Å程度の大きさの粗な膜になり、リーク電流が増大する
と共に絶縁耐圧も低下し、さらに微細加工が困難になる
ことから高集積化には適さなかった。同様に、誘電体薄
膜に関しても、従来の製造方法では同様の問題があっ
た。

【００１１】また、高温で長時間の加熱処理は、誘電体
薄膜または強誘電体薄膜と電極界面における相互拡散
や、ポリシリコン等のヴィアホール材料の酸化やヴィア
ホール材料と下部電極材料や誘電体薄膜または強誘電体
薄膜材料の相互拡散等によるコンタクト不良や特性劣化
を引き起こすなどの問題がある。このため、高温に長時
間耐える電極材料やバリアメタル材料を厚く形成する必
要があるが、これによりキャパシタ部分の段差が大きく
なり、素子を高集積化する場合の障害となっている。

【００１２】また、従来のＭＯＤ法においては、一回の
スピンコートで得られる膜厚を約１０００Å以上にする
と、クラックが発生するなどの問題があるため、一回の
スピンコートで得られる膜厚が１０００Å以下になるよ
うに、前駆体溶液の濃度を調整している。従って、約２
０００Åの膜厚を得るためには数回の塗布が必要とな
り、かつ、スピンコーターで一回塗布する毎にＲＴＡで
の熱処理が必要となり、素子の製造プロセス上極めて非
生産的である。

【００１３】よって、キャパシタ全体の膜厚を薄くして
高集積化を図るためには、誘電体薄膜または強誘電体薄
膜は、従来よりも少しでも低温かつ短時間の熱処理で良
好な特性が得られることが望ましい。

【００１４】本発明は、上記課題を解決するためになさ
れたものであり、従来よりも成膜温度の低温化及び短時
間化、リーク電流の低減、製造プロセスの簡略化を実現
するための製造方法、およびその製造方法によって製造
された緻密な誘電体薄膜あるいは強誘電体薄膜を提供す
ることを目的とする。

【００１５】

【課題を解決するための手段】上記課題を解決するた
め、本願第１の発明では、基板上に少なくとも第１の電
極薄膜を形成する工程と、誘電体薄膜を構成する金属を
含む前駆体溶液を製造する工程と、前記前駆体溶液を第
１の電極薄膜上に塗布し、該前駆体溶液の溶媒のみを除
去乾燥する工程と、前記前駆体溶液を加熱し、前記第１
の電極上に誘電体薄膜を形成する第１の熱処理工程と、
前記誘電体薄膜上に第２の電極薄膜を形成し、その後加
熱する第２の熱処理工程とを有し、かつ第１の熱処理工
程において、急速に昇温して、加熱温度を誘電体薄膜の
結晶化温度のごく近傍であって、非常に微細な結晶核が
成長した段階で保持し、さらに第２の熱処理工程におい
て、誘電体薄膜の結晶化温度以上であって、十分な時間
加熱で誘電体薄膜を結晶化させることを特徴とする。

【００１６】本願第２の発明は前記前駆体溶液を加熱
し、前記第１の電極上に誘電体薄膜を形成する第１の熱
処理工程において、加熱方法の昇温速度が２０℃／ｓｅ
ｃ以上であって、加熱温度が５６０℃以上６２０℃以下
であることを特徴とする。

【００１７】本願第３の発明は前記誘電体薄膜上に第２
の電極薄膜を形成し、その後加熱する第２の熱処理工程
において、加熱温度が第１の熱処理工程における加熱温
度よりも高く、かつ７３０℃以上８００℃以下であるこ
とを特徴とする。

【００１８】本願第４の発明は誘電体薄膜を構成する金
属を含む前駆体溶液を製造する工程において、前記前駆
体溶液が金属のカルボン酸塩及びアルコキシドを成分と
することを特徴とする。

【００１９】本願第５の発明は基板上に少なくとも第１
の電極薄膜と、該電極薄膜上の誘電体薄膜と、第２の電
極薄膜と具備する誘電体薄膜素子の誘電体薄膜におい
て、前記誘電体薄膜がビスマス層状構造化合物であっ
て、結晶粒径が２００Å以下の緻密な薄膜であることを
特徴とする。

【００２０】

【作用】本発明の誘電体薄膜の製造方法によれば、ゾル
ゲル法またはＭＯＤ法による誘電体薄膜の製造方法にお
いて、誘電体薄膜または強誘電体薄膜材料の成分元素か
ら成る前駆体溶液を塗布して乾燥した後、膜中の有機物
成分を熱分解除去するためのＲＴＡ加熱処理工程を省略
して、塗布乾燥工程を数回繰り返して所定の膜厚とし、
その後、第１の熱処理工程としてＲＴＡを用いて急速に
昇温加熱を行い結晶化温度のごく近傍に保持することに
より、有機物を熱分解して除去すると同時に非常に微細
な結晶核が成長した段階で留める。その上に上部電極薄
膜を形成した後の第２の熱処理工程として、結晶化温度
以上で十分な時間加熱を行うことによって誘電体薄膜ま
たは強誘電体薄膜を結晶化させており、従来の製造方法
よりも成膜温度の低温化及び短時間化が可能となると同
時に、その製造方法によって作製された膜は、粒子径の
小さい緻密な膜となるのでリーク電流が小さく、絶縁耐
圧の高い誘電体薄膜または強誘電体薄膜を得ることがで
きる。

【００２１】また、複数回の塗布・乾燥プロセスをホッ
トプレートを具備したスピンコーターを用いて自動的に
行えるので、製造プロセスの簡略化が可能となり、素子
作製上極めて有用となる。

【００２２】

【実施例】

＜実施例１＞以下、本発明の第１の実施例について、図
面を参照して説明する。図１は、本発明の誘電体薄膜の
製造方法を用いて作製し、かつ後述の電気特性を評価す
るための強誘電体薄膜素子の構造断面図である。図１に
示すように、この強誘電体薄膜素子は、ｎ型シリコン基
板１の表面に膜厚２００ｎｍのシリコン熱酸化膜２を形
成し、その上に、膜厚３０ｎｍのＴａ膜３、膜厚２００
ｎｍのＰｔ膜４、膜厚２００ｎｍの強誘電体薄膜である
ＳｒＢｉ₂Ｔａ₂Ｏ₉薄膜（以下、ＳＢＴ薄膜と称す）
５、膜厚２００ｎｍのＰｔ上部電極６を、順次形成した
構造である。なお、ここで、シリコン熱酸化膜２は、層
間絶縁膜として設けたものであり、これに限定されるも
のではなく、Ｐｔ膜４は、この上に酸化物膜を形成する
ので、酸化されにくい電極材料として選択されたもので
あって、この他にＲｕＯ₂やＩｒＯ₂などの導電性酸化物
薄膜などを用いても良い。そして、Ｔａ膜３は、シリコ
ン熱酸化膜２とＰｔ膜４の密着性を考慮して用いてお
り、この他に、Ｔｉ膜やＴｉＮ膜等を用いても良い。

【００２３】続いて、図１に示す強誘電体薄膜素子の製
造方法について説明する。まず、ｎ型シリコン基板１の
表面に、膜厚が２００ｎｍのシリコン熱酸化膜２を形成
する。なお、本実施例では、シリコン熱酸化膜の形成方
法として、シリコン基板１表面を１０００℃で熱酸化す
ることによって形成した。そして、このシリコン熱酸化
膜２上に、膜厚が３０ｎｍのＴａ膜３をスパッタ法によ
り形成し、さらにこの上に、厚さが２００ｎｍのＰｔ膜
を４を形成し、これを強誘電体薄膜形成基板として用い
た。

【００２４】次に、この基板上にＳＢＴ薄膜５を形成す
るために用いる前駆体溶液の合成方法、およびこの前駆
体溶液を用いて基板上に強誘電体薄膜としてＳＢＴ薄膜
を形成する工程を図２に従って説明する。工程の説明に
あたって、図面の都合上、ステップ７から始まって、ス
テップ２２で終了する図面を用いて説明する。

【００２５】前駆体溶液合成の出発原料として、タンタ
ルエトキシド（Ｔａ（ＯＣ₂Ｈ₅）₅）、ビスマスー２ー
エチルヘキサネート（Ｂｉ（Ｃ₇Ｈ₁₅ＣＯＯ）₂）、及び
ストロンチウムー２ーエチルヘキサネート（Ｓｒ（Ｃ₇
Ｈ₁₅ＣＯＯ）₂）を使用した。タンタルエトキシドを秤
量し（ステップ７）、２ーエチルヘキサネート中に溶解
させ（ステップ８）反応を促進させるため、１００℃か
ら最高温度１２０℃まで加熱しながら撹拌し、３０分間
反応させた（ステップ９）。その後、１２０℃で反応に
よって生成したエタノールと水分を除去した。この溶液
に２０ｍｌ〜３０ｍｌのキシレンに溶解させたストロン
チウムー２ーエチルヘキサネート１０をＳｒ／Ｔａ＝１
／２になるように適量加え（ステップ１０）、１２５℃
から最高温度１４０℃で３０分加熱撹拌した（ステップ
１１）。その後、この溶液に１０ｍｌのキシレンに溶解
させたビスマスー２ーエチルヘキサネート１２をＳｒ／
Ｂｉ／Ｔａ＝１／１／２となるように適量加え（ステッ
プ１２）、１３０℃から最高温度１５０℃で１０時間加
熱撹拌した（ステップ１３）。

【００２６】次に、この溶液から低分子量のアルコール
と水と溶媒として使用したキシレンを除去するために、
１３０℃〜１５０℃の温度で５時間蒸留した。この溶液
からダストを除去するために、０．４５μｍ径のフィル
タで濾過した（ステップ１４）。その後、溶液のＳｒＢ
ｉ₂Ｔａ₂Ｏ₉の濃度を０．１ｍｏｌ／ｌに調整し、これ
を前駆体溶液とした（ステップ１５）。なお、これらの
原料は上記のものに限定されるものではなく、溶媒は上
記出発原料が十分溶解するものであればよい。

【００２７】次いで、上記の前駆体溶液を使用し、以下
のような工程で成膜を行った。上記下部白金電極４を持
つ基板上に、上記前駆体溶液を滴下し、２０秒間３００
０ｒｐｍでスピン塗布した（ステップ１６）。その後、
基板を１２０℃に加熱したホットプレートに載せ、５分
間大気中でベークし乾燥させた（ステップ１７）。この
際、乾燥を均一に進ませるために温度範囲を１００〜１
３０℃とした。これより高い温度、例えば１５０℃で乾
燥を行った場合、積層する段階で膜応力によりクラック
が認められた。その為最適な乾燥温度を１２０℃とし
た。その後、完全に溶媒を揮発させるため、基板を２５
０℃に加熱したホットプレートに載せ、５分間大気中で
ベークし焼成した（ステップ１８）。この温度は溶媒の
沸点以上であって、工程時間の短縮のため２５０℃〜３
００℃程度の温度で行うことが好ましい。この成膜工程
を３回繰り返し、膜厚２００ｎｍの強誘電体薄膜を成膜
した。

【００２８】その後、第１焼成としてＲＴＡ法を用い
て、酸素雰囲気中の５００℃〜７５０℃で、３０秒〜１
時間の熱処理を行い（ステップ１９）、ＥＢ（ｅｌｅｃ
ｔｒｏｎｂｅａｍ）蒸着法により、膜厚２００ｎｍの
Ｐｔ上部電極６をマスク蒸着した（ステップ２０）。電
極の大きさはマスク径に依存し、強誘電体特性評価用の
電極サイズとして１００μｍφの電極を作製した。

【００２９】次に、上部電極形成後、第２焼成（本焼
成）として、ＲＴＡ法を用い、酸素雰囲気中で６００℃
〜８００℃で、１分〜１時間の焼成を行った（ステップ
２１）。この第２焼成の温度は第１焼成の温度より高温
であることが望ましい。これらの工程により強誘電体薄
膜を作製した（ステップ２２）。

【００３０】次に、本発明の製造方法により得られる膜
の強誘電特性について、第１の焼成温度依存性を調べた
結果を図３、図４、図５に示す。ここでは焼成条件とし
て、第１焼成温度を５００℃〜６５０℃まで変化させ、
昇温速度は５０℃／ｓｅｃとし、酸素雰囲気中で３０分
アニールを行い、第２焼成の焼成温度を７５０℃、時間
を３０分に固定し、酸素雰囲気中でアニールを行った。
強誘電特性は図１に示したタイプのキャパシタに対し
て、ソーヤタワー回路を用いて、印加電圧を１〜１２Ｖ
の間で変化させ測定を行った。図３は残留分極Ｐｒの値
を示しており、第１焼成温度が５８０℃付近で最大値を
持つことがわかる。図４は膜の抗電界Ｅｃの値を示して
おり、５８０℃付近で低くなるという良好な特性をして
いる。また、図５に示す蓄積電荷量δＱは、残留分極Ｐ
ｒと同じように５８０℃付近で最大値を持つ良好な特性
を示している。

【００３１】図６、７、８は第１焼成温度５８０℃で、
酸素雰囲気中で３０分アニールを行い、第２焼成として
７５０℃で３０分のアニールを行った時の強誘電体特性
の印加電圧依存性を示したものである。図６、７、８
は、それぞれＰｒ、Ｅｃ、δＱが３Ｖ程度から飽和し始
めており良好な強誘電体特性であるといえる。

【００３２】また、図９は、第１焼成温度を５００℃〜
６５０℃まで変化させた場合の３Ｖ印加時のリーク電流
を示している。第１焼成温度が低い場合はリーク電流が
大きく、膜の耐圧が低いことがわかる。また、温度を高
くすると耐圧は上がるがリーク電流が大きくなってい
く。リーク電流が小さく耐圧も高くするためには第１焼
成温度を５８０℃付近にすればよい。

【００３３】図１０は第１焼成温度５８０℃、第２焼成
温度７５０℃で、酸素雰囲気中で３０分アニールを行っ
たサンプルに、電圧３Ｖ、周波数１ＭＨｚのパルスを印
加して繰り返し分極反転を行った場合の繰り返し分極反
転回数に対する蓄積電荷量δＱの変化を調べた結果であ
る。２×１０¹¹サイクルの分極反転後も蓄積電荷量に全
く変化は見られず、不揮発性メモリとして良好な特性を
示した。

【００３４】次に、上記で用いた強誘電体薄膜素子の膜
の状態をＳＥＭで観察した。まず、第１焼成温度５８０
℃で酸素雰囲気中で３０分焼成した後、第２焼成温度７
５０℃で３０分焼成した後の膜の断面ＳＥＭ写真と、第
１焼成温度６５０℃で酸素雰囲気中で３０分焼成した
後、第２焼成温度７５０℃で３０分焼成した後の膜の断
面ＳＥＭ写真とを比較した。すると、第１焼成温度５８
０℃のものの粒径は２００Å以下と非常に緻密で平坦で
あったのに対して、第１焼成温度が高い場合には粒径が
１０００Å以上と大きく、粗で凹凸が大きい膜であるこ
とが分かった。また、第１焼成温度が５８０℃より低い
場合には、ピンホールが多数発生しており、これが諸特
性が第１焼成温度５８０℃において最良となる原因と考
えられる。

【００３５】次に、ＳＢＴ膜の結晶化の第１焼成温度依
存性を調べた。図１１に、第１焼成温度５８０℃で酸素
雰囲気中３０分焼成した後のＸ線解析の結果を示す。図
中、２θ＝３４°付近のＳｒＢｉＴａ₂Ｏ₉のピークが５
８０℃までは現れないのに対し、６１５℃以降では現れ
ている。これはＳｒＢｉ₂Ｔａ₂Ｏ₉の結晶化が５８０℃
〜６１５℃の間で開始していることを示す。特に５８０
℃ではＳｒＢｉ₂Ｔａ₂Ｏ₉の微結晶が膜中に析出し、そ
の微結晶を核にして第２焼成で結晶が成長していくと考
えられる。

【００３６】以上の結果より、５８０℃付近で第１焼成
を行い、膜中に微小な結晶核を析出させ、上部電極形成
後の第２焼成でそれを核にして成長させることが緻密で
特性の良い強誘電体薄膜を作製する上で最も好ましいこ
とが分った。

【００３７】次に、ＳＢＴ膜特性の第１焼成時間依存性
を調べた。焼成条件としては第１焼成温度を６１５℃に
固定し、焼成時間を３０秒から６０分まで変化させ、上
部電極形成後、第２焼成温度７５０℃で３０分で焼成し
特性の変化を調べた。図１２、１５、１６に得られた膜
の強誘電体特性を示す。図１２、１６に示すようにＰ
ｒ、δＱの値は第１焼成時間が長い方が大きくなるが３
０分程度でほぼ飽和していることが分かる。また、図１
３に示すようにＥｃの値は第１焼成時間によって変化は
ない。この結果より第１焼成時間は３０分で十分である
ことが分かった。

【００３８】次に、ＳＢＴ膜特性の第２焼成温度依存性
を調べた。第１焼成温度を５８０℃で３０分間酸素雰囲
気中で焼成し、その後第２焼成温度を６８０℃〜７５０
℃まで変化させ、酸素雰囲気中で３０分間焼成した後の
特性の変化を調べた。図１５、１８、１９に得られた膜
の強誘電体特性を示す。図１５、１９に示すようにＰ
ｒ、δＱの値は第２焼成温度が高くなるほど特性が向上
し、特に７００℃〜７３０℃で急激に特性が向上する。
また、図１６に示すように、Ｅｃの値は第２焼成温度を
高くしてもほとんど変化がない。以上の結果より、第２
焼成温度は７３０℃以上にすることが好ましい。

【００３９】次に、ＳＢＴ膜特性の第２焼成時間依存性
を調べた。第１焼成温度を５８０℃で３０分間酸素雰囲
気中で焼成し、上部電極形成後、第２焼成温度を６８０
℃〜７５０℃で、焼成時間を３０分と６０分で焼成し特
性の変化を調べた。図１８、２１、２２に得られた強誘
電体特性を示す。図より、焼成時間に対しては、Ｐｒ、
Ｅｃ、δＱ共にほとんど数値的な変化は無く、第２焼成
時間は３０分で十分であることが分かった。

【００４０】以上のように、本発明の製造方法によれ
ば、ＭＯＤ法による成膜で上部電極形成前に行う第１焼
成の温度を、強誘電体薄膜中にＳｒＢｉ₂Ｔａ₂Ｏ₉の微
結晶が成長し始める温度、つまり本実施例では５８０℃
近傍で焼成し、強誘電体薄膜中に微結晶を成長させるこ
とにより、その後上部電極を形成後に行う第２焼成の温
度をも低減させることができる。また、製造工程時間に
関しても短時間化が確認された。

【００４１】即ち、従来の製造方法において、８００℃
の焼成温度が必要であったものが、本実施例では７５０
℃の焼成で強誘電体メモリとして十分な特性が得られて
おり、また、素子のダメージに影響する最高到達温度で
の熱処理時間に関しても、従来は第１焼成と第２焼成を
合わせると、８００℃で９０分の熱処理が必要であった
ものが、本実施例では７５０℃で３０分の熱処理で十分
な特性が得られた。また、本発明の製造方法により、結
晶粒子の粗大化を抑制して膜の緻密化、表面平坦化が実
現でき、リーク電流の低減、絶縁耐圧の向上が可能とな
ると同時に、微細加工にも適しているので、高密度デバ
イスの作製が実現できる。

【００４２】なお、上記実施例において、強誘電体薄膜
の材料として、ＳＢＴを用いたが、本発明はこれに限定
されるものでなく、ＳｒＢｉ₂Ｎｂ₂Ｏ₉、ＳｒＢｉ₂（Ｔ
ａ、Ｎｂ）₂Ｏ₉、Ｂｉ₄Ｔｉ₃Ｏ₁₂、ＳｒＢｉ₄Ｔｉ
₄Ｏ₁₅、ＳｒＢｉ₄（Ｔｉ、Ｚｒ）₄Ｏ₁₅、ＣａＢｉ₂Ｔａ
₂Ｏ₉、ＢａＢｉ₂Ｔａ₂Ｏ₉、ＢａＢｉ₂Ｎｂ₂Ｏ₉、ＰｂＢ
ｉ₂Ｔａ₂Ｏ₉、などのゾルゲル法またはＭＯＤ法で成膜
可能なビスマス層状構造化合物材料であれば、本発明は
適用可能である。

【００４３】＜実施例２＞以下に、ＳｒＢｉ₂Ｔａ₂Ｏ₉
の強誘電体薄膜を種々の電子素子に利用した実施例につ
いて説明する。まず、キャパシタ構造の不揮発性メモリ
に、前記第１の実施例に示す強誘電体薄膜を利用した場
合の、第２の実施例を図２１（ａ）及びその等価回路を
図２１（ｂ）に示す。

【００４４】前記の強誘電体薄膜５を利用したキャパシ
タ構造の不揮発性メモリは、一つのメモリセルが、一つ
のキャパシタ２４と、一つのトランジスタ２３とで構成
される。ここで、キャパシタ２４はＳｒＢｉ₂ Ｔａ₂Ｏ₉
薄膜５とこれを挟む一対の導体（電極）２６、２６’と
からなり、トランジスタ２３はビット線２８とワード線
２７とＡｌ電極２５に接続された信号ライン２９とから
なる。なお、Ａｌ電極２５はキャパシタ２４の電極２
６’にも接続されている。

【００４５】上記のキャパシタ構造の不揮発性メモリの
製造方法について説明する。まず、ｎ型Ｓｉ基板上１に
ＳｉＯ₂、Ｓｉ₃Ｎ₄を形成し、フォトエッチングによっ
て後にトランジスタを形成する部分にＳｉ₃Ｎ₄を残し
て、フィールド酸化を行い、フィールドＳｉＯ₂を形成
する。次に、先に形成したＳｉ₃Ｎ₄膜及び直下のＳｉＯ
₂膜を除去し、ゲート酸化膜によってゲートＳｉＯ₂を形
成した後、Ｐｏｌｙ−Ｓｉゲート２７を形成する。次
に、このゲート２７をマスクにして、イオン打ち込みを
行いソース２８、ドレイン２９を形成した後、層間絶縁
膜としてＰＳＧ（珪リン酸ガラス）で覆い、リフローし
て平坦化する。

【００４６】その上に、電極２６を形成した後、ＳｒＢ
ｉ₂ Ｔａ₂Ｏ₉強誘電体薄膜５、電極２６’を順次形成す
る。その後、またＰＳＧで覆い、リフローした後、２
６’、２９上にコンタクトホールをエッチングにより形
成して、最後に配線用Ａｌ電極２５を設ける。

【００４７】以下、上記キャパシタ構造の不揮発性メモ
リの動作を説明する。情報“１”を書き込む場合には、
ビット線２８よりトランジスタ２３を経由して、強誘電
体薄膜５に抗電界以上の負のパルスを印加すると、強誘
電体薄膜５が分極して、負の残留分極電荷がキャパシタ
２４の電極２６側に蓄積される。また、情報“０”を書
き込む場合には、ビット線２８よりトランジスタ２３を
経由して、強誘電体薄膜５に抗電界以上の正パルスを印
加すると、正の残留分極電荷がキャパシタ２４の電極２
６側に蓄積される。

【００４８】情報“１”を読み出す場合には、正のパル
スを印加すると、負の残留分極が今度は分極反転を起こ
し、正の残留分極が、キャパシタ２４の電極２６側に蓄
積されることになる。従ってパルスの印加前後で、正の
残留分極電荷と負の残留分極電荷との差の電荷量の変化
が生じる。一方、情報“０”を読み出す場合には、正の
パルスを印加しても分極反転が起こらないため、従って
パルスの印加前後で、電荷量の変化がほとんど生じな
い。この電荷量の差をビット線に接続されたセンスアン
プを用いることにより、ビット情報が同定される。強誘
電体薄膜５は残留分極を持つため、電源をＯＦＦにして
も「１」あるいは「０」の状態が保持され、不揮発性記
憶動作が実現される。なお、同様の構造で普段は強誘電
体の高誘電率性のみを利用してＤＲＡＭ動作させて、電
源ＯＦＦ時のみ不揮発性メモリとして動作させることも
可能である。

【００４９】よって、キャパシタ構造の不揮発性メモリ
の強誘電体薄膜に対し、本発明による製造方法を適用し
たところ、不揮発性メモリとして十分な特性が得られ
た。

【００５０】＜実施例３＞以下に、ＭＦＭＩＳ−ＦＥＴ
（ＭｅｔａｌＦｅｒｒｏｅｌｅｃｔｒｉｃＭｅｔａ
ｌＩｎｓｕｌａｔｏｒＳｅｍｉｃｏｎｄｕｃｔｏｒ
−ＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）
に前記第１の実施例に示す強誘電体薄膜を利用した場合
の、第３の実施例について図２２を用いて説明する。図
２２に本実施例の断面構造概略図を示す。図２１（ａ）
の製造方法でも述べたように、まず同様な方法でｎ型Ｓ
ｉ基板１上にゲートＳｉＯ₂３０を形成し、その上にフ
ローティングゲート３１をＰｔで形成後、イオン打ち込
みによってドレイン３５とソース３６を形成した後、Ｐ
ＳＧ（珪リン酸ガラス）で覆い、リフローして平坦化す
る。

【００５１】次に、Ｐｔゲート３１上のＰＳＧをエッチ
ングで除去し、その上にＳｒＢｉ₂Ｔａ₂Ｏ₉強誘電体薄
膜３２を成膜し、更にその上にコントロールゲート３３
をＰｔで形成する。その後、また、ＰＳＧで覆いリフロ
ーした後、コントロールゲート３３、ドレイン３５、ソ
ース３６上にコンタクトホールをエッチングにより形成
して、最後に配線用Ａｌ電極３４、３７、３８を設け
る。

【００５２】ＭＦＭＩＳ−ＦＥＴでは、コントロールゲ
ート３３に電圧を印加し、上記強誘電体薄膜の分極方向
を変えると、その静電誘導によりフローティングゲート
３１を介してゲート絶縁膜であるＳｉＯ₂３０も誘電分
極し、分極方向が変化する。この分極の向きによって、
ゲート直下の半導体表面のチャネルの形成が制御できる
ので、ドレーン電流のＯＮ−ＯＦＦにより「０」「１」
を定義できる。例えば、ゲート電極がゼロバイアス状態
において、半導体基板方向に強誘電体薄膜３２がフロー
ティングゲート３１側が負極性となるように分極してい
るとする。この場合にはＳｉＯ₂３０が誘電分極し、Ｓ
ｉ基板１に接する面が負極性となり、Ｓｉ基板１のＳｉ
Ｏ₂３０に接する表面は正極性となりドレイン３５とソ
ース３６が接続されない（ＯＦＦ状態）。

【００５３】次に、ゲート電極３３に強誘電体薄膜３２
の抗電界よりも大きな正電圧を印加する。すると、強誘
電体薄膜３２の分極方向が反転し、フローティングゲー
ト３１側が正極性となる様に分極する。この場合には、
ＳｉＯ₂３０が誘電分極し、Ｓｉ基板１に接する面が正
極となる。Ｓｉ基板１のＳｉＯ₂３０に接する面は負極
性となり、ドレイン３５とソース３６が接続された状態
になる（ＯＮ状態）。この状態でゲート電圧をゼロバイ
アス状態にしても、残留分極により、この状態は保持さ
れる。

【００５４】このＳｉＯ₂３０の誘電分極は強誘電体薄
膜３２の分極が保持される限り保たれるので、非破壊読
み出し可能な不揮発性メモリとして動作させることが可
能となる。

【００５５】上記の様に、ＭＦＭＩＳ−ＦＥＴ構造の不
揮発性メモリの強誘電体薄膜に対し、本発明による製造
方法を適用したところ、不揮発性メモリとして十分な特
性が得られた。

【００５６】

【発明の効果】本発明の誘電体薄膜の製造方法によれ
ば、ゾルゲル法またはＭＯＤ法において、誘電体薄膜の
成分元素から成る前駆体溶液を塗布して乾燥した後、膜
中の有機物成分を熱分解除去するためのＲＴＡ加熱処理
工程を省略して、塗布乾燥工程を数回繰り返して所定の
膜厚とし、その後、第１の熱処理工程としてＲＴＡを用
いて急速に昇温加熱を行い、結晶化温度のごく近傍に保
持することにより有機物を熱分解して除去すると同時
に、非常に微細な結晶核が成長した段階で止め、その上
に上部電極薄膜を形成した後の第２の熱処理工程とし
て、結晶化温度以上で十分な時間加熱して急速に冷却を
行うことによって、誘電体薄膜を結晶化させており、従
来の製造方法よりも成膜温度の低温化及び短時間化が可
能となる。

【００５７】さらに詳しくは、従来の製造方法におい
て、８００℃の焼成温度が必要であった誘電体薄膜の製
造方法において、本発明では８００℃より低い温度での
焼成で強誘電体メモリとして十分な特性が得られてお
り、また、素子のダメージに影響する最高到達温度での
熱処理時間に関しても、従来は第１焼成（第１の熱処理
工程）と第２焼成（第２の熱処理工程）を合わせ、８０
０℃で９０分の熱処理が必要であったものが、本発明に
よれば７５０℃で３０分の熱処理で十分な特性が得ら
れ、従来の製造方法よりも成膜温度の低温化及び短時間
化が可能となる。

【００５８】また、本発明の製造方法により作製された
薄膜は、結晶粒子の粗大化を抑制して膜の緻密化、表面
平坦化が実現でき、リーク電流の低減、絶縁耐圧の高い
誘電体薄膜を得ることが可能となると同時に、微細加工
にも適しているので、高密度デバイスの作製が実現でき
る。

【００５９】また、複数回の塗布・乾燥プロセスをホッ
トプレートを具備したスピンコーターを用いて自動的に
行えるので、製造プロセスの簡略化が可能となり、誘電
体薄膜を用いる素子の作製上極めて有用である。

【図面の簡単な説明】

【図１】実施例１に係る強誘電体薄膜素子の構造断面図
である。

【図２】図１に示す実施例１に係る強誘電体薄膜素子の
製造方法を示す工程図である。

【図３】第１の焼成工程の温度を変化させた時の残留分
極Ｐｒの変化を示す図である。

【図４】第１の焼成工程での温度を変化させた時の抗電
界Ｅｃの変化を示す図である。

【図５】第１の焼成工程での温度を変化させた時のスイ
ッチング電荷量δＱの変化を示す図である。

【図６】誘電体薄膜に印加する電圧を変化させた時の残
留分極Ｐｒの変化を示す図である。

【図７】誘電体薄膜に印加する電圧を変化させた時の抗
電界Ｅｃの変化を示す図である。

【図８】誘電体薄膜に印加する電圧を変化させた時のス
イッチング電荷量δＱの変化を示す図である。

【図９】第１の焼成工程での温度を変化させた時の３Ｖ
印加時のリーク電流の変化を示す図である。

【図１０】第１の実施例で作製されたＳｒＢｉ₂Ｔａ₂Ｏ
₉の疲労特性を示す図である。

【図１１】第１の焼成工程での温度を変化させた時の第
１焼成後のＸ線回折パターンを示す図である。

【図１２】第２の焼成工程での温度を変化させた時の残
留分極Ｐｒの変化を示す図である。

【図１３】第２の焼成工程での温度を変化させた時の抗
電界Ｅｃの変化を示す図である。

【図１４】第２の焼成工程での温度を変化させた時のス
イッチング電荷量δＱの変化を示す図である。

【図１５】第２の焼成工程での温度を変化させた時の残
留分極Ｐｒの変化を示す図である。

【図１６】第２の焼成工程での温度を変化させた時の抗
電界Ｅｃの変化を示す図である。

【図１７】第２の焼成工程での温度を変化させた時のス
イッチング電荷量δＱの変化を示す図である。

【図１８】第２の焼成工程での時間と温度とを変化させ
た時の残留分極Ｐｒの変化を示す図である。

【図１９】第２の焼成工程での時間と温度とを変化させ
た時の抗電界Ｅｃの変化を示す図である。

【図２０】第２の焼成工程での時間と温度を変化させた
時のスイッチング電荷量δＱの変化を示す図である。

【図２１】（ａ）はキャパシタ構造の不揮発性メモリの
断面構造の概略図であり、（ｂ）は（ａ）の等価回路を
示す図である。

【図２２】ＭＦＭＩＳ−ＦＥＴの断面構造の概略図であ
る。

【符号の説明】

１Ｓｉ基板２ＳｉＯ₂ ３Ｔａ４Ｐｔ５強誘電体薄膜６Ｐｔ７Ｔａ（ＯＣ₂Ｈ₅）₅ ８Ｃ₇Ｈ₁₅ＣＯＯＨ９撹拌工程１０Ｓｒ（Ｃ₇Ｈ₁₅ＣＯＯ）₂ １１撹拌工程１２Ｂｉ（Ｃ₇Ｈ₁₅ＣＯＯ）₂ １３撹拌工程１４濾過工程１５前駆体溶液１６スピンコーティング工程１７乾燥１１８乾燥２１９第１の焼成２０電極形成２１第２の焼成２２強誘電体薄膜素子２３トランジスタ２４キャパシタ２５配線用電極２６下部電極２６’ 上部電極２７ワード線２８ビット線２９ドレイン３０ゲートＳｉＯ₂ ３１フローティングゲート３２強誘電体薄膜３３コントロールゲート３４、３７、３８配線用電極３５ドレイン３６ソース

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 27/10 ４５１Ｈ０１Ｌ 49/02 21/8247 29/78 ３７１ 29/788 29/792 49/02 (72)発明者木場正義大阪府大阪市阿倍野区長池町22番22号シャープ株式会社内

Claims

【特許請求の範囲】

【請求項１】基板上に少なくとも第１の電極薄膜を形
成する工程と、誘電体薄膜を構成する金属を含む前駆体
溶液を製造する工程と、前記前駆体溶液を第１の電極薄
膜上に塗布し、該前駆体溶液の溶媒のみを除去乾燥する
工程と、前記前駆体溶液を加熱し、前記第１の電極上に
誘電体薄膜を形成する第１の熱処理工程と、前記誘電体
薄膜上に第２の電極薄膜を形成し、その後加熱する第２
の熱処理工程とを有し、かつ第１の熱処理工程におい
て、急速に昇温して、加熱温度を誘電体薄膜の結晶化温
度のごく近傍であって、非常に微細な結晶核が成長した
段階で保持し、さらに第２の熱処理工程において、誘電
体薄膜の結晶化温度以上であって、十分な時間加熱で誘
電体薄膜を結晶化させることを特徴とする誘電体薄膜の
製造方法。
【請求項２】前記前駆体溶液を加熱し、前記第１の電
極上に誘電体薄膜を形成する第１の熱処理工程におい
て、加熱方法の昇温速度が２０℃／ｓｅｃ以上であっ
て、加熱温度が５６０℃以上６２０℃以下であることを
特徴とする請求項１記載の誘電体薄膜の製造方法。
【請求項３】前記誘電体薄膜上に第２の電極薄膜を形
成し、その後加熱する第２の熱処理工程において、加熱
温度が第１の熱処理工程における加熱温度よりも高く、
かつ７３０℃以上８００℃以下であることを特徴とする
請求項１記載の誘電体薄膜の製造方法。
【請求項４】誘電体薄膜を構成する金属を含む前駆体
溶液を製造する工程において、前記前駆体溶液が金属の
カルボン酸塩及びアルコキシドを成分とすることを特徴
とする請求項１記載の誘電体薄膜の製造方法。
【請求項５】基板上に少なくとも第１の電極薄膜と、
該電極薄膜上の誘電体薄膜と、第２の電極薄膜と具備す
る誘電体薄膜素子の誘電体薄膜において、前記誘電体薄
膜がビスマス層状構造化合物であって、結晶粒径が２０
０Å以下の緻密な薄膜であることを特徴とする誘電体薄
膜。