KR100433819B1 - 초격자재료층및이를포함하는전자소자제조방법 - Google Patents

초격자재료층및이를포함하는전자소자제조방법 Download PDF

Info

Publication number
KR100433819B1
KR100433819B1 KR1019970706388A KR19970706388A KR100433819B1 KR 100433819 B1 KR100433819 B1 KR 100433819B1 KR 1019970706388 A KR1019970706388 A KR 1019970706388A KR 19970706388 A KR19970706388 A KR 19970706388A KR 100433819 B1 KR100433819 B1 KR 100433819B1
Authority
KR
South Korea
Prior art keywords
precursor
bismuth
superlattice
layer
metal
Prior art date
Application number
KR1019970706388A
Other languages
English (en)
Other versions
KR19980702980A (ko
Inventor
히로유끼 요시모리
칼로스 에이 패즈 드 아라유조
다께시 이토
마이클 씨. 스코트
래리 디. 맥밀랜
Original Assignee
시메트릭스 코포레이션
올림푸스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시메트릭스 코포레이션, 올림푸스 가부시키가이샤 filed Critical 시메트릭스 코포레이션
Publication of KR19980702980A publication Critical patent/KR19980702980A/ko
Application granted granted Critical
Publication of KR100433819B1 publication Critical patent/KR100433819B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/60—Deposition of organic layers from vapour phase
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D3/00—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials
    • B05D3/04—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials by exposure to gases
    • B05D3/0493—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials by exposure to gases using vacuum
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4412—Details relating to the exhausts, e.g. pumps, filters, scrubbers, particle traps
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/4486—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by producing an aerosol and subsequent evaporation of the droplets or particles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45561—Gas plumbing upstream of the reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/4558—Perforated rings
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/48—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation
    • C23C16/482—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation using incoherent light, UV to IR, e.g. lamps
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/1204—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material inorganic material, e.g. non-oxide and non-metallic such as sulfides, nitrides based compounds
    • C23C18/1208—Oxides, e.g. ceramics
    • C23C18/1216—Metal oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/125—Process of deposition of the inorganic material
    • C23C18/1279—Process of deposition of the inorganic material performed under reactive atmosphere, e.g. oxidising or reducing atmospheres
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/125—Process of deposition of the inorganic material
    • C23C18/1283—Control of temperature, e.g. gradual temperature increase, modulation of temperature
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/125—Process of deposition of the inorganic material
    • C23C18/1295—Process of deposition of the inorganic material with after-treatment of the deposited inorganic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C26/00—Coating not provided for in groups C23C2/00 - C23C24/00
    • C23C26/02—Coating not provided for in groups C23C2/00 - C23C24/00 applying molten material to the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/68—Crystals with laminate structure, e.g. "superlattices"
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B7/00—Single-crystal growth from solutions using solvents which are liquid at normal temperature, e.g. aqueous solutions
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B7/00—Single-crystal growth from solutions using solvents which are liquid at normal temperature, e.g. aqueous solutions
    • C30B7/005—Epitaxial layer growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/1013—Thin film varistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/077—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by liquid phase deposition
    • H10N30/078—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by liquid phase deposition by sol-gel deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/105—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by conversion of non-conductive material on or in the support into conductive material, e.g. by using an energy beam
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/04—Treatments to modify a piezoelectric or electrostrictive property, e.g. polarisation characteristics, vibration characteristics or mode tuning
    • H10N30/045—Treatments to modify a piezoelectric or electrostrictive property, e.g. polarisation characteristics, vibration characteristics or mode tuning by polarising

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Thermal Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Dispersion Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Inorganic Insulating Materials (AREA)
  • Semiconductor Memories (AREA)
  • Oxygen, Ozone, And Oxides In General (AREA)

Abstract

금속을 포함하는 액체 선구물질는 기판에 첨가되고, RTP베이킹되고, 어니일링되어 층으로 만들어진 초격자 재료를 형성한다. 특수 폴리옥시알킬화 선구물질 용액은 화학량론적 과량의 비스무트 및 탄탈을 포함하는 도판트를 첨가함으로써 대응하는 금속 산화물 재료의 분극을 최적화하기 위하여 설계된다. RTP베이킹 공정은 최종 금속 산화물의 분극을 최적화에 특히 바람직하다.

Description

초격자 재료층 및 이를 포함하는 전자 소자 제조 방법{PROCESS FOR FABRICATING LAYERED SUPERLATTICE MATERIALS AND MAKING ELECTRONIC DEVICES INCLUDING SAME}
벌크 강유전성 페롭스카이트-형 초격자 재료층은 현상학적 호기심으로 공지되어 있다. 이들 재료는 넓은 분야의 강유전체를 포함하며, 참고문헌 「G.A. Smolenskii, V.A. Isupov, and A.I. Agranovskaya in Chapter 15 of the book, Ferroelectrics and Related Materials,ISSN 0275-9608, [V.3 of the series Ferroelectrics and Related Phenomena, 1984] edited by G.A. Smolenskii」에 기재되어 있다. 당해 분야에서 이해할 수 있는 바와 같이, 이들 재료는 일반적으로 입방체 코너에서 A-사이트 금속으로 형성된 입방체내에 위치된 산소 팔면체를 포함하며, 산소 원자는 입방체의 편평한 표면 중앙을 점유하고 B-사이트 금속은 입방체의 중앙을 점유한다. 이들 재료는 이전에 박막에서의 급속한 분극 피로특성 및 분말화된 초격자-형성 금속 혼합물을 배열된 초격자내에서 어닐링하는데 요구되는 고온으로 인해 집적회로에 대한 박막 성분으로서 사용되도록 고려되지 않는다.
급속 열처리 및 산소 환경하에서의 노(furnace) 어닐링은 박막 제조 기술에서 공지된 여러 가지 많은 처리들로서, 예를 들면 문헌 「Process Optimization and Characterization of Device Worthy Sol-Gel Based PZT for Ferroelectric Memories", B.M. Melnick, J.D. Cuchiaro, L.D. McMillan, C.A. Paz De Araujo, and J.F. Scott in Ferroelectrics, Vol 109, pp.1-23(1990)」을 참조한다. 제조처리에서 납 산화물 증착시에 납 손실을 고려하기 위하여 스핀-온 및 어닐링 처리를 사용하여 PZT를 제조하는데 있어 과잉 납을 부가하는 것은 공지되어 있다. 문헌 「미합중국 특허 제 5,028,455호(William D. Miller 등)」을 참조한다. 스퍼터링 처리에서 박막 성분의 손실을 보상하기 위하여 스퍼터링을 사용하여 비스무트 티탄 박막을 제조할 때 과잉 Bi2O3를 부가하는 것은 공지되어 있다. 문헌 「A New Ferroelectric Memory Device, Metal-Ferroelectric-Semiconductor Transistor", by Shu-Yu Wu, IEEE Transactions On Electron Device, August 1974, pp.499-504, E.C. Subbarao, in "A Family of Ferroelectric Bismuth Compounds", J. Phys. Chem. Solids, V.23, PP.655-676(1962)」에는 여러개의 물리적 매개변수, 즉 고용체 변화를 포함하는 다양한 원소의 비율로서 퀴리 온도 변화 및 유전 상수와 일부 초격자 재료층의 고용체(solid solution)의 생성이 개시되어 있다.
수백개의 처리 및 매개변수들은 강유전성 재료의 품질에 잠재적으로 영향을 미칠 수 있다. 당해분야에서는 25와 같은 높은 분극성 및 매우 낮은 피로특성 비율을 갖는 강유전성 재료를 개발하기 위하여 30년이상 연구해 왔다.
본 발명은 초격자 재료층의 제조 방법에 관한 것으로, 특히 품질저하를 방지하는 낮은 피로특성(fatigue)의 강유전성 집적회로 소자 및 신뢰성있는 높은 유전 상수 집적회로 소자를 제공하는 방법에 관한 것이다.
도 1은 본 발명에 따른 초격자 재료층의 박막을 준비하는 공정의 바람직한 실시예를 도시한 순서도.
도 2는 본 발명에 따른 공정에 의해 제조된 박막 캐패시터가 확대 도시된 웨이퍼의 평면도.
도 3은 본 발명에 따른 공저에 의해 제조된 박막 캐패시터 소자를 기술하는, 라인 3-3을 통해 취해진 도 2의 일부 단면도.
도 4는 본 발명의 공정을 이용하여 제조된 집적회로의 일부분을 도시한 단면도.
도 5는 10% 과잉 비스무트를 가지며 본 발명에 따라 제조된 SrBi2Ta2O9의 샘플에 대한 ±2, ±4, ±6 및 ±8 볼트의 히스테리시스 곡선을 도시한 그래프.
도 6은 본 발명에 따른 재료의 피로특성에 대해 뛰어난 저항성을 나타내는 도 5의 샘플에 대한 사이클의 수 대 2Pr의 그래프.
도 7은 다른 비스무트 내용물을 가진 선구물질 용액을 이용하여 제조된 스트론튬 비스무트 탄탈레이트의 샘플에 대한 2, 4 및 6볼트의 히스테리시스 곡선을 도시한 그래프.
도 8은 도 10의 6볼트의 히스테리시스 곡선에 대한 2Pr 및 2Ec의 그래프.
도 9는 도 10의 샘플에 대한 사이클의 수 대 2Pr의 그래프.
도 10은 스트론튬 비스무트 탄탈레이트의 샘플에 대한 제 1 어닐링 온도 대 2Pr 및 2Ec의 그래프.
도 11은 스트론튬 비스무트 탄탈레이트 및 스트론튬 비스무트 니오베이트의 상이한 고용체를 포함하는 샘플에 대한 2, 4 및 6볼트의 히스테리시스 곡선을 도시한 도면.
도 11은 스트론튬 비스무트 탄탈레이트 및 스트론튬 비스무트 니오베이트의 상이한 고용체를 포함하는 샘플에 대한 2Pr 및 2Ec의 그래프.
도 12는 스트론튬 비스무트 탄탈레이트 및 스트론튬 비스무트 니오베이트의 상이한 고용체를 포함하는 샘플에 대한 사이클의 수 대 2Pr의 그래프.
도 13은 스트론튬 비스무트 티타네이트 및 스트론튬 비스무트 탄탈레이트의 상이한 고용체를 포함하는 샘플에 대한 2, 4, 6 및 8 볼트의 히스테리시스 곡선을 나타낸 그래프.
도 14는 스트론튬 비스무트 티타네이트 및 스트론튬 비스무트 니오베이트의 상이한 고용체를 포함하는 샘플에 대한 2, 4, 및 6볼트의 히스테리시스 곡선을 나타낸 도면.
도 15는 스트론튬 비스무트 티타네이트, 스트론튬 비스무트 탄탈레이트 및 스트론튬 비스무트 니오베이트의 다양한 상이한 고용체에 대한 2Pr을 도시한 삼각도.
도 16은 탄탈 및 니오븀의 양이 상대적으로 다른, 스트론튬 비스무트 티타네이트, 스트론튬 비스무트 탄탈레이트 및 스트론튬 비스무트 니오베이트의 고용체에 대한 티타늄의 퍼센트 대 2Pr의 그래프.
도 17은 스트론튬 비스무트 티타네이트, 스트론튬 비스무트 탄탈륨레이트 및 스트론튬 비스무트 니오베이트의 여러 고용체에 대한 2Pr 및 2Ec를 나타낸 테이블.
도 18은 도 13 내지 도 15의 몇몇의 샘플에 대한 사이클의 수 대 2Pr을 나타낸 그래프.
도 19는 스트론튬 비스무트 티타네이트 및 스트론튬 비스무트 지르콘산염의 다른 고용체를 가진 샘플에 대한 2, 4 및 8볼트의 히스테리시스 곡선을 나타낸 그래프.
도 20은 도 19의 샘플에 대한 지르코늄 퍼센트 대 2Pr 및 2Ec의 그래프.
도 21은 스트론튬 비스무트 티타네이트 및 상이한 퍼센트의 지르코늄을 가진 스트론튬 비스무트 지르코늄의 고용체의 두 개의 다른 샘플에 대한 사이클의 수 대 2Pr를 나타낸 그래프.
도 22는 다른 화학식 원자에 비례하여 여러 Sr 농도를 가진 다른 유전체 재료의 화학식에 따라 제조된 다수의 캐패시터로부터 히스테리시스 측정한 Ec 대 2Pr을 나타낸 그래프.
도 23은 SrwBi2Ta2O8+w화학식을 포함하는 유전체 재료를 가진 도 2의 그래프를 구성하기 위해 사용되고 각각의 볼트에서 초기 분극측정을 나타낸 캐패시터에대한 히스테리시스 곡선을 나타낸 그래프.
도 24는 도 22의 그래프를 구성하기 위해 사용되고 각각의 볼트에서 도 23의 샘플상에서 수행된 제 2측정을 나타낸 캐패시터에 대한 곡선을 나타낸 그래프.
도 25는 SrwBi2.2Ta2O8.3+w(10몰% 과잉 Bi)화학식을 포함하는 유전체 재료를 가진 도 37의 그래프를 구성하기 위해 사용된 캐패시터에 대한 히스테리시스 곡선을 나타낸 그래프.
도 26은 화학식 Sr0.8Bi2Ta2O8.8을 가진 단일 캐패시터 또는 웨이퍼의 다른 표면부분으로부터 취해진 다수의 히스테리시스 곡선을 나타낸 그래프.
도 27은 도 26의 곡선과 유사하며 화학식 Sr0.9Bi2Ta2O8.9을 가진 유전체 재료로부터 취해진 측정을 나타낸 히스테리시스 곡선을 나타낸 그래프.
도 28은 도 26의 히스테리시스 곡선과 유사하나 화학식 Sr1Bi2Ta2O9을 가진 유전체 재료로부터 취해진 측정을 나타낸 히스테리시스 곡선을 나타낸 그래프.
도 29는 도 26의 히스테리시스 곡선과 유사하나 화학식 Sr1.1Bi2Ta2O9.1을 가진 유전체 재료로부터 취해진 측정을 나타낸 히스테리시스 곡선을 나타낸 그래프.
도 30은 도 26의 히스테리시스 곡선과 유사하나, 화학식 Sr1.2Bi2Ta2O9.2을 가진 유전체 재료로부터 취해진 측정을 나타낸 히스테리시스 곡선을 나타내며, 풍부한 Sr 형성은 캐패시터 회로의 단락을 유도한다.
도 31은 도 26의 히스테리시스 곡선과 유사하나, 화학식 Sr1.4Bi2Ta2O9.4을 가진 유전체 재료로부터 취해진 측정을 나타낸 히스테리시스 곡선을 나타내며, 풍부한 Sr 풍부 형성은 캐패시터 회로의 단락을 유도한다.
도 32는 0.5 내지 1.1의 스트론튬 몰 부분을 가진 유전체 재료 샘플상에서 수행된 피로특성 측정치를 나타낸 그래프.
도 33은 화학식 SrBi2.2Ta2O9.3의 유전체 곡선을 가진 캐패시터로부터 취해지고, 상기 캐패시터가 유전체층의 단락 또는 거의 전체 결함을 나타내는 여러 히스테리시스 곡선을 나타낸 그래프.
도 34는 도 3의 화학식과 같은 유전체 재료 화학식 SrBi2.2Ta2O9.3을 가지고 Bi2Ta2O8의 10몰 퍼센트 도펀트가 부가된 캐패시터로부터 취해지고, 유전체층이 결함을 가지지 않는 여러 히스테리시스 곡선을 나타낸 그래프.
도 35는 SrBi2Ta2O9을 포함하는 화학식을 가지고, 10몰 퍼센트 Bi2Ta2O8가 도펀트로써 부가되고, 결함이 존재하지 않는 유전체 재료의 히스테리시스 곡선을 나타낸 그래프.
도 36은 SrBi2Ta2O9을 포함하는 화학식을 가지고, 10몰 퍼센트 TaO가 도펀트로써 부가되고, 결함이 존재하지 않는 유전체 재료의 히스테리시스 곡선을 나타낸 그래프.
도 37은 다양한 도펀트가 부가된 기본 화학식 SrBi2.2Ta2O9.3을 포함하고, BiO, TaO 및 Bi2Ta2O8을 포함하는 각각의 유전체 재료를 가진 캐패시터에 대한 히스테리시스 곡선을 나타낸 그래프.
본 발명은 본 방법에 따르며 매우 높은 분극성 및 낮은 피로특성을 갖는 초격자 재료층을 제조하는 방법에 의해 상기 문제점을 해결한다.
현재 계류중인 미합중국 특허출원 제 07/981,133호에는 공지된 것보다 몇 배 더 좋은 재료들에 대한 전기적 성질을 초래하는 초격자 박막층을 제조하는 방법이 개시되어 있다. 특히, 07/981,133호 출원에는 스몰렌스키형 초격자 재료층이 이전에 사용된 재료들보다 강유전성 및 높은 유전상수 집적회로에 훨씬 더 적합하다는 것을 강조하고 있다. 이들 초격자 재료층들은 초격자 층, 즉 강유전성 및 비강유전성 부격자(sublattice)와 같은 특별히 다른 부격자의 층을 대체하는 것을 포함하는 결정 격자를 자발적으로 형성하는 스트론튬, 칼슘, 바륨, 비스무트, 카드뮴, 납, 티타늄, 탄탈, 하프늄, 텅스텐, 니오븀, 지르코늄, 스칸듐, 이트륨, 란탄륨, 안티몬, 크롬, 및 탈륨과 같은 금속의 혼합 산화물을 포함한다. 일반적으로, 각각의 초격자 재료층은 상기 금속들중 두 개 이상의 금속을 포함할 수 있으며; 예를 들면, 스트론튬, 비스무트 및 탄탈은 스트론튬 비스무트 탄탈레이트(SrBi2Ta2O9)의 초격자 재료층을 형성한다. 이것은 상기 출원 07/981,133호에 기재된 기본 처리에서 얻어진 값들을 통해 분극성과 같은 강유전성 임계 매개변수들의 값을 2배하는 제조 방법의 개선을 제공한다.
대체로 말하면, 본 발명은 초격자 재료층을 제조하기 위한 방법 및 상기 재료에 관한 것이다. 상기 방법은 기판을 제공하는 단계 및 선구물질로부터 생성될 초격자 재료층의 전기적 성질을 최적화시키기 위한 유효량에 폴리옥시알킬 금속 부분의 혼합물을 포함하는 액체 선구물질을 준비하는 단계를 포함한다. 선구물질은 스트론튬 금속 부분, 비스무트 금속 부분, 및 탄탈, 니오븀, 티타늄, 지르코늄 및 이들의 혼합물로 이루어진 그룹으로부터 선택된 적어도 하나의 부가적인 금속 부분들을 포함한다. 상기 방법은 기판에 선구물질을 인가하는 단계 및 금속 부분들의 혼합물을 포함하는 초격자 재료층을 형성하기 위하여 기판상에 선구물질을 가열하는 단계를 더 포함한다.
기판에 선구물질을 인가하는 단계 이전에 가열단계의 온도 이상의 온도로 기판을 예비베이킹(prebaking)하는 것은 종종 높은 성능의 강유전체를 얻는데 있어서 중요한 인자이다.
선구물질 용액의 금속 부분들의 혼합물은 다음과 같은 화학식 1을 반영한다.
Srw[Bi4-2x+α{(TayNb1-y)x(TizZr1-z)2-2x}2O15-6x]c
여기서 w,c,x,y,z, 및 α는 상기 식의 원자의 화학량론적 양에 상응하는 수를 나타내며, 0≤x≤1.0, 0≤y≤1.0, 0≤z≤1.0, (x-2)≤α≤1.6(2-x), 0≤w≤1.0, c≥1.0, 및 (c÷w)≥1 이다. 바람직한 일 실시예에서, w＝1, 및 c≥1 이다. 또 다른 실시예에서, 0.6≤w≤1.0 및 c≥1 이다. 이들 바람직한 실시예는 다음과 같은 스몰렌스키 화학식 2에 대하여 초과 비스무트 및 B-사이트 금속의 부가를 모두반영한다.
Am-1Bi2BmO3m+3'
여기서 A는 A-사이트 금속이고, B는 B-사이트 금속이며, O는 산소이고, m은 적어도 1과 동일한 수이다.
선구물질 용액에 도펀트를 첨가함으로써 스몰렌스키 화학식이 유도된다. 바람직한 도펀트는 실험식의 적어도 약 20 몰%까지의 양만큼 비스무트 및/또는 탄탈을 포함한다. 화학량론적으로 요구된 양의 5% 내지 10% 범위의 과잉 비스무트는 어닐링 공정동안 예상된 비스무트 휘발 손실을 보상하기 위해 선구물질 용액에 부가될 수 있다. 손실이 적은 급속 열처리의 경우에, 도펀트는 금속산화물 재료의 비스무트-유도 부족양을 막을 수 있어서, 분극성을 증가시키기 위해 사용될 수 있는 A-사이트 금속의 범위를 확장시킬 수 있다.
본 발명의 특히 바람직한 실시예는 다음과 같은 화학식 3에 의해 규정된 금속 일부분의 화학량론적 평형을 반영하기 위해 선구물질 용액을 준비하는 단계를 포함한다.
Srw(BiαTa2)yOz'
여기서, w,y,z 및 α은 상기 식의 원자의 화학량론부 양에 상응하는 수이고, 즉 0≤w≤1.0, 0≤y≤1.0, 2≤α≤2.2, 0.6<(w÷y)<1.0을 나타내며, z는 Sr, Bi 및Ta 양이온의 평형을 유지하기에 충분한 산소 음이온을 제공함으로써 상기 식의 전하의 평형을 유지하기에 충분하다. 또 다른 바람직한 화학식은 다음과 같다.
(SrBiα)wTayOz'
여기서, 여기서, w,y 및 z은 식의 치환군의 화학량론부 양에 상응하는 수이고, 즉 0≤w≤1.0, 0≤y≤1.0, 2≤α≤2.2, 2<w/y을 나타내며, z는 Sr, Bi 및 Ta 양이온의 평형을 유지하도록 충분한 산소 음이온을 제공함으로써 화학식의 전하의 평형을 유지하기에 충분하다.
가열 또는 어닐링 단계는 바람직하게 약 500°C 내지 약 850°C, 특히 675°C 내지 825°C의 타겟 최대 온도의 산소 분위기에서 선구물질을 빠르게 열처리하는 단계를 포함한다. 특히 바람직하게, 가열 단계는 초당 1°C 및 초당 200°C의 속도로 선구물질의 온도를 램핑하는 단계와, 타겟 온도에서 선구물질 막을 유지하고 5초 내지 300초동안 타겟 온도에서 그것을 유지하는 단계를 포함한다. 기판을 노에서 어닐링하는 단계는 급속 열처리 단계 다음에 수행될 수 있다. 노 어닐링은 더 바람직하게 약 700°C 내지 약 850°C의 온도에서 수행된다.
본 방법은 두 개의 전극사이에 초격자 재료층을 포함하는 강유전성 캐패시터를 형성하는 단계, 소자를 패터닝하는 단계와, 어닐링을 수행하는 단계와 같은 추가 단계를 포함할 수 있다.
선구물질은 소정 형태의 초격자 재료층, 예를 들어 스트론튬 비스무트 탄탈레이트 재료의 분극성을 최적화시키기 위해 선택된 원료로 제조될 수 있다. 최적화 방법의 제 1 단계는 전자성능의 제 1 레벨을 제공하는 제 1 화학식을 가진 초격자 재료층을 형성하는 유효양에 금속 일부분을 결합하는 1차 선구물질 액체를 선택하는 단계를 포함한다. 금속의 일부분은 적어도 비스무트의 일부분, A-사이트 금속의 일부분 및 B-사이트 금속의 일부분을 포함한다. 일련의 2차 선구물질 액체는 제 1화학식에 대하여 금속의 일부분중 적어도 하나의 상대 비율을 변화시킴으로써 화학식화된다. 다수의 대표적인 금속 산화물 재료는 각각의 1차 및 2차 선구물질 액체로부터 발생된다. 전기특성은 각각의 대표적인 금속 산화물 재료에서 측정된다. 선구물질 원료의 최적 내용물은 전기측정의 비교를 통해 식별된다. 전기특성은 분극성, 항전계, 누설전류, 유전상수 및 재료의 피로특성으로 이루어진 그룹으로부터 선택된 하나 이상의 특성을 포함할 수도 있다. 고용체를 형성하는 원소는 탄탈, 니노븀, 티타늄, 지르코늄 및 많은 다른 원소로부터 선택된 원소를 포함할 수 있다. 전자성능은 어닐링 온도, 어닐링 시간, 열적 램핑율, 어닐링전 선구물질의 건조 및 재료의 예비 베이킹과 같은 공정 매개변수의 결과에 기초하여 민감도 해석을 수행함으로써 최적화될 수 있다.
바람직한 공정은 20 내지 200mm 평균 그레인 크기를 가진 초격자 재료층을 형성한다. 종래 기술과 비교된 바와 같이, 공정은 그레인 크기의 분배를 감소시키면서 재료의 그레인 크기를 감소시켜서, 막의 결정성을 개선시킬 수 있다. 동시에, 공정은 매우 짧은 노 어닐링 시간으로 2Pr의 높은 값을 도달하기 때문에 제조시간이 단축된다.
앞서 기술된 방법은 우수한 전자특성을 가진 초격자 층을 야기한다. 예를 들어, 스퀘어 센티미터당 25 마이크로쿨롱 보다 높은 분극(2Pr)을 갖는 강유전성 초격자 재료층이 제조되었다. 본 발명은 도면을 참조로 하여 이하에서 상세히 설명될 것이다.
1. 개요
도 2 및 도 3을 참조하여, 다수의 캐패시터(12, 14, 16등)를 포함하는 웨이퍼(10)가 도시된다. 도 2는 본 발명에 따른 처리에 의해 제조된 박막 캐패시터(12, 14, 16 등)가 크게 확대된 것을 도시하는 웨이퍼(10)의 평면도이다. 도 3은 라인 3-3으로 양분된 캐패시터(16)를 통하여 얻어진 도 2의 단면의 일부이다. 도 3을 참조하여, 웨이퍼(10)는 실리콘 기판(22), 이산화 실리콘 절연층(24), 이산화 실리콘(24)에 부착시 백금 전극(28)인 다음 층의 부착에 도움을 주는 티타늄막층(26), 한층의 초격자 재료층(30), 및 다른 백금 전극(32)을 포함한다. 층(24, 26, 28, 30 및 32)이 증착된 후, 웨이퍼는 하부 전극(28)에 의해 상호접속된 각각의 캐패시터(12, 14, 16 등)를 형성하기 위하여 층(28) 아래로 에칭된다.
본 발명은 초격자 재료층(30)을 형성하는 방법을 포함한다. 상기된 바와같이, 이들 초격자 재료층은 스트론튬, 칼슘, 바륨, 비스무트, 키드뮴, 납 티타늄, 탄탈, 하프늄, 텅스텐, 니오븀, 지르코늄, 스칸듐, 이트륨, 란타늄, 안티모니, 크롬, 및 자발적으로 초격자 재료층을 형성하는 탈륨, 즉, 뚜렷하게 상이한 부격자 교번층을 포함하는 결정 격자와 같은 복합 금속 산화물을 포함한다. 일반적으로 각각 초격자 재료층은 둘 이상의 상기 금속을 포함할 것이다; 예를 들어, 바륨, 비스무트 및 니오븀의 초격자 재료층은 바륨 비스무트 니오베이트(BaBi2Nb2O9)를 형성한다. 재료(30)는 유전체, 강유전체, 또는 양쪽 다 일 수 있다. 만약 유전체이면, 캐패시터(16)는 유전체 캐패시터이고, 만약 재료(30)가 강유전체이면, 캐패시터(16)는 강유전체 캐패시터이다.
초격자 재료층은 일반적으로 다음과 같은 수학식 1로 요약된다.
{A1_W1^+a1}{A2_W2^+a2}…{Aj_Wj^+aj}{S1_X1^+s1}{S2_X2^+s2}…{Sk_Xk^+sk}{B1_y1^+b1}{B2_y2^+b2}…{BI_yI^+bI}{Q_Z^-2}
여기서 A1, A2...Aj는 페롭스카이트형 구조의 A-사이트 원소를 나타내고, 상기 구조는 스트론튬, 칼슘, 바륨, 비스무트, 납과 같은 원소이고, 다른 S1, S2...Sk는 일반적으로 비스무트인 초격자 발생 원소를 나타내지만, 이트륨, 스칸듐, 란타늄, 안티모니, 크롬, 탈륨과 같은 재료일 수 있고, +3, B1, B2...Bl의 원자가를 가지는 원소는 페롭스카이트형 구조의 B-사이트 원소를 나타내고, 상기 구조는 티타늄, 탄탈, 하프늄, 텅스텐, 니오브듐, 지르코늄과 같은 원소 및 다른 원소일 수 있고, Q는 일반적으로 산소인 음이온이지만, 플루오르, 염소 및 이들 원소의 합성물, 즉, 산화불화물, 산화염화물 등과 같은 다른 원소일 수 있다. 수학식 1에서 윗첨자는 각 원소의 원자가를 가리키고, 아래첨자는 화합물의 몰 또는 유니트 셀에서 재료의 몰수, 평균 유니트 셀에서 원소의 원자수를 가리킨다. 아래첨자는 정수 또는 분수일 수 있다. 즉, 수학식 1은 유니트 셀이 예를 들어 평균하여 Sr.75Ba.25Bi2Ta2O9에서 재료 전체에 변화될 수 있는 경우를 포함하고, 75%의 시간 Sr은 A-사이트 원자이고 25%의 시간 Ba는 A-사이트 원자이다. 만약 화합물에 단지 하나의 A-사이트 원소가 있다면, "A1" 원소 및 W2...Wj에 의해 모두 같은 영으로 표현된다. 만약 화합물에 단지 하나의 B-사이트 원소가 있다면, "B1" 원소에 의해 표현되고, y2...yl는 모두 영이고, 초격자 발생기 원소에 대하여도 유사하다. 일반적인 경우 사이트의 어느쪽 및 초격자 발생기가 다중 원소일 경우 본 발명이 포함하도록 의도되기 때문에 비록 수학식 1이 보다 일반적인 형태로 기술될지라도 하나의 A-사이트 원소, 하나의 초격자 발생 원소, 및 하나 또는 둘의 B-사이트 원소가 존재한다. z의 값은 다음 식으로부터 얻어진다.
(a1w1 + a2w2...+ajwj)+(s1x1+s2x2...+skxk)+(b1y1+b2y2...+bjyj)=2z.
수학식 1은 모두 3개의 스몰렌스키 형 화합물을 포함한다. 초격자 재료층은 수학식 1에 고정될 수 있는 모든 재료를 포함하지 않고, 단지 뚜렷한 교번층을 가지는 결정 구조에서 그 자신을 자발적으로 형성하는 것만을 포함한다. 수학식 1에서 x,y 및 z 심볼은 아래 화학식 5 및 6에 사용된 x,y, 및 z와 혼란해서는 안된다는 것을 주지한다. 수학식 1은 초격자 재료층에 대한 일반적인 방정식이고, 화학식 5 및 6은 특정한 초격자 재료층의 고체 용해제에 대한 방정식이다.
여기서 용어 초격자 재료층는 도핑된 초격자 재료층를 포함하는 것이 이해된다. 즉, 수학식 1에 포함된 재료 모두는 실리콘, 게르마늄, 우라늄, 지르코늄, 주석 또는 하프늄과 같은 여러 재료로 도핑될 수 있다. 예를 들어, 스트론튬 비스무트 탄탈레이트는 다음과 같은 화학식으로서 다양한 원소로 도핑될 수 있다;
(Sr1-xM1x)Bi2(Nb1-yM2y)O9+αM3
여기서 M1은 Ca, Ba, Mg, 또는 Pb일 수 있고, M2는 Ta, Bi, 또는 Sb일 수 있고, x 및 y는 0 및 1 사이의 수이고 바람직하게 0≤x≤0.2, 0≤y≤0.2이고, M3는 Si, Ge, U, Zr, Sn, 또는 Hf일 수 있고, 바람직하게 0≤α≤0.05이다. 이런 방정식에 포함된 재료는 본 명세서에서 사용된 초격자 재료층에 포함된다.
유사하게, 상대적으로 작은 제 2 구성요소가 초격자 재료층에 부가될 수 있고 결과 재료는 본 발명내에 포함된다. 예를들어, 식 ABO3의 작은량의 산소 8면체 재료는 식에 의해 지시된 바와같이 스트론튬 비스무트 탄탈레이트에 첨가될 수 있다;
(1-x)SrBi2Ta209+ xABO3
여기서 A는 Bi, Sr, Ca, Mg, Pb, Y, Ba, Sn 및 Ln이고; B는 Ti, Zr, Hf, Mn, Ni, Fe, 및 Co이고; x는 0 및 1 사이의 수, 바람직하게 0≤x≤0.2이다.
이와 같이 초격자 재료층은 최소 ABO3 성분 및 도펀트에 의해 변경된다. 예를 들어, 상기 식에 따른 재료는 아래와 같다;
(1-x)SrBi2Ta2O9+ XABO3+ αM',
여기서 A는 Bi, Sb, Y 및 Ln일 수 있고; B는 Nb, Ta 및 Bi일 수 있고; M'는 Si, Ge, U, Ti, Sn 및 Zr일 수 있고; x는 0 및 1 사이의 수, 바람직하게 0≤x≤0.2로, 본 발명에 의해 고안된다.
도 4는 본 발명을 사용하여 제조될 수 있는 집적 회로(70)를 형성하기 위해 DRAM 메모리 셀에 초격자층 캐패시터(72)의 집적화의 예를 도시한다. 메모리 셀(50)은 실리콘 기판(51), 필드 산화물 영역(54), 및 전기적으로 상호접속된 2개의 전기 소자, 트랜지스터(71) 및 강유전체 스위칭 캐패시터(72)를 포함한다. 트랜지스터(71)는 게이트(73), 소스(74), 및 드레인(75)을 포함한다. 캐패시터(72)는 제 1 전극(58), 강유전체 초격자 재료층(60), 및 제 2 전극(77)을 포함한다. 56과 같은 절연체는 트랜지스터(71)의 드레인(75)이 캐패시터(72)의 제 1 전극(58)에 접속되는 경우를 제외하고 소자(71, 72)를 분리한다. 47 및 78과 같은 전기 접촉부는 집적 회로(70)의 다른 부분과 소자(71, 72)의 전기적 접속부를 제공한다. 도 4에 도시된 바와 같은 집적회로 메모리 셀에 대한 완전한 제조 공정의 상세한 예는 미합중국특허 제 07/919,186 호에 제공된다. 캐패시터(12, 14, 16) 등, 및 집적 회로(70)를 묘사하는 도 2, 3, 4가 실제 전자 소자의 어떤 특정 부분의 실제 단면도를 의미하는 것이 아니라, 단순히 가능한 다른 것보다 본 발명의 구조 및 처리를 보다 깨끗하고 완전하게 묘사하기 위하여 사용된 단순히 이상화된 표현이라는 것을 알 수 있다.
이런 개시는 상기 재료로 만들어진 층(22, 24, 26, 28, 30 및 32)을 가지는 다수의 캐패시터(12, 14, 16)의 제조 및 검사를 기술하고 본 발명에 따른 제조 공정의 넓은 범위의 변화 및 다수의 다른 초격자 재료층(30)을 개시한다. 그리고나서 초격자 재료층을 사용하여 전자 소자를 설계 및 제조하기 위하여 어떻게 데이터가 사용되는지를 개시한다. 그러나, 특정 공정 및 개시된 전자 소자가 예시된다, 즉, 본 발명은 도 3 및 도 4의 층들이 상기 개시되고 이하 개시되는 것들 보다 달느 많은 재료로 구성될 수 있으며, 본 명세서에 포함될 수 있는 것과 다른 본 발명의 공정의 다양한 다른 변화가 존재하고, 상기 방법 및 재료가 12, 14, 16 등과 같은 캐패시터 및 집적 회로(70)와 같은 다른 전자 소자에 사용될 수 있다는 것이 이해된다. 또한 "기판"이라는 단어는 이런 개시에서 특정 및 일반적인 의미 양쪽에 사용될 수 있다는 것이 주의된다. 특정 의미에서, 기판은 특정 실리콘층(22), 통상적으로 실리콘 기판이라 불리고, 기술된 예시적인 전자 소자가 제조된다. 일반적인 의미에서, 기판은 다른 층 또는 층들이 형성되는 임의의 재료, 물체, 또는 층이라 불린다. 예를 들어 이런 의미에서, 층(22, 24, 26 및 28)은 초격자 재료층(30)의 층(30)에 대한 기판(18)을 포함한다.
이런 개시에서 주로 사용된 언어는 "화학량론"이다. 여기에 사용된 바와같이, 화학량론은 일반적으로 선구물질(precursor) 용해제 및 최종 층형성 초격자 막(30) 사이의 관계를 표현한다. "화학량론 선구물질"은 여러 가지 선구물질 금속의 상대적 비율이 소정 마지막 층형성 초격자 박막(30)의 동종의 예와 동일한 비율인 것중 하나이다. 이런 비율은 최종 박막(30)에 대한 방정식에 의해 열거된다.
2. 제조 방법의 상세한 설명
본 발명의 상세한 설명을 참조하여, 30 및 60과 같은 초격자 재료층의 박막 및 재료(30 및 60)를 통합하는 10 및 70과 같은 소자를 제공하기 위한 본 발명에따른 공정의 바람직한 실시예의 흐름도가 도 1에 도시된다. 우선 바람직한 공정을 간략히 검토하고, 보다 상세히 각 단계를 논의하고 공정의 예를 제공한다. 제 1 처리단계(80)는 선구물질 또는 선구물질들(P1, P2, P3등)을 제공하는 단계이다. 바람직한 실시예에서 선구물질은 초격자 재료층(30)을 포함하기 위한 금속 화합물이 용해된 액체이다. 선구물질은 단계(81)에서 혼합되고, 혼합된 선구물질은 단계(82)에서 증류된다. 그리고 나서 용매 제어 및/또는 농도 제어 단계(83)가 수행된다. 일반적으로 상기 단계는 때가 되면 크게 분리될 수 있는 두 가지 단계상에서 이루어진다. 제 1 단계에서 혼합된 선구물질은 적당한 용제로 용해되고 긴 수명(shelve life)을 제공하기 위하여 농축된다. 사용되기 바로 전에, 상기 처리로부터 발생할 수 있는 전자 소자를 최적화시키기 위해 용제 및 농도가 조절될 수 있다.
용제 및 농도 제어 단계(83)와 병행하여, 기판(18)이 제공된다. 만약 기판이 기판(18)과 같이 금속화된 기판이면, 기판은 층(22, 24, 26 및 28)을 형성함으로써 단계(85A)에 제공되고나서 단계(86A)에서 예비베이킹된다. 만약 기판이 실리콘 또는 갈륨 비소 단결정과 같은 비금속 기판이면, 기판은 단계(85B)에 제공되고 단계(86B)에서 건조된다. 단계(87)에서 기판은 선구물질로 코팅된다. 하기된 실시예에서, 코팅은 스핀온(spin-on) 처리에 의해 수행된다. 증기 증착, 딥핑 또는 다른 적당한 코팅 처리가 사용될 수 있다. 코팅된 기판은 단계(88)에서 건조되고, RTP(급속 열 처리기) 유니트에서 베이킹처리된다. 만약 목표 두께의 층(30)이 얻어지지 않으면, 일련의 코팅, 건조, 및 RTP 굽는 단계(87, 88 및 89)가 목표된 두께를 만들기 위하여 요구된 만큼 반복된다. 웨이퍼(10)는 단계(92)에서 어닐링되고, 상부 또는 제 2 전극(32)은 스퍼터링 또는 다른 적당한 처리에 의해 단계(93)에서 증착되고, 웨이퍼(10)는 단계(94)에서 다시 어닐링된다. 캐패시터(16)는 이온 밀링, 화학적 에칭, 또는 단계(95)에서 다른 적당한 처리에 의해 구조화된다. 단계(96)에서 제 3 어닐링이 뒤따른다. 이것은 도 2와 같은 캐패시터 장치가 최종 목표된 결과이지만 도 4와 같은 집적 회로의 경우에 처리를 완성하고, 접촉 금속화, 캡핑등과 같은 완성 단계(97)가 뒤따른다. 하기에 논의될 바와같이, 상기 약술된 모든 단계는 모든 소자에 필요한 것이 아니고; 몇몇 단계는 어떤 초격자 재료층를 위해서만 사용된다.
단계(80)에서 바람직한 선구물질 용액 및 이들의 제공은 크실렌과 같은 적당한 용제 또는 용제들에 용해된 금속 헥사노에이트를 생성하기 위하여, 2-에틸헥사노산과 같은 카르복실산과 반응하는 금속 또는 금속 화합물이 유도된다. 금속과 혼합될 때 적당한 선구물질인 2-에틸헥사노테이트 이외의 다른 금속 유기산 에스테르는 아세테이트 및 아세틸아세토네이트이다. 티타늄과 같은 몇몇의 금속에 대하여, 선구물질 금속 화합물은 티타늄 2-메톡시에톡사이드같은 금속 알콕사이드를 포함한다. 금속과 혼합될 수 있고 선구물질 화합물로서 사용되는 다른 알콕사이드는 메톡사이드, 에톡사이드, n-프로폭사이드, 이소-프로폭사이드, n-부톡사이드, 이소-부톡사이드, 3차-부톡사이드, 2-메톡시에톡사이드, 및 2-에톡시에톡사이드를 포함한다. 상기 선구물질 금속 화합물은 물의 비등점, 즉 100℃보다 높은 비등점을 가지는 용제에 용해된다. 크실렌 용제는 대부분의 금속에 작용한다. 높은 양전기 원소에 대하여, 용제는 바람직하게 2-메톡시에탄올 또는 n-부틸 아세테이트를 포함한다. 비등점과 함께 사용될 수 있는 몇몇의 용제는 1-부타놀(117℃), 1-펜타놀(117℃), 2-펜타놀(119℃), 1-헥사놀(157℃), 2-헥사놀(136℃), 3-헥사놀(135℃), 2-에틸-1-부타놀(146℃), 2-메톡시에탄올(124℃), 2-에톡시에탄올(135℃), 및 2-메틸-1-펜타놀(148℃)같은 알코올; 2-헥사논(메틸부틸케톤)(127℃), 4-메틸-2-펜타논(메틸이소부틸 케톤)(118℃), 3-헵타논(부틸 에틸 케톤)(123℃), 및 시클로헥사논(156℃)같은 케톤; 부틸 아세테이트(127℃), 2-메톡시에틸 아세테이트(145℃), 및 2-에톡시에틸 아세테이트(156℃)같은 에스테르; 2-메톡시에틸 에테르(162℃) 및 2-에톡시에틸 에테르(190℃)같은 에테르; 및 크실렌(138℃-143℃), 톨루엔(111℃) 및 에틸벤존(136℃)같은 아로매틱 하이드로카본을 포함한다.
금속 카르복실레이트는 금속 알콕시카르복실레이트를 형성하기 위하여 알콕사이드와 추가로 반응되고, 이것은 특히 선구물질 용액에서 바람직하게 사용한다. 이런 선호도는 마지막 초격자 재료에 존재할 산소에 대해 적어도 약 50%의 금속 결합이 선구물질에서 형성되기 때문에 존재한다. 따라서, 이들 선구물질을 사용하여 액체 증착 처리로부터 형성된 결정 재료는 향상된 결정 특성으로 인해 우수한 전기 성능 특성을 나타낸다.
각 금속의 선구물질은 각각 만들어지고 나서 혼합되지만, 일반적으로 그것들은 동일 컨테이너에서 함께 만들어지고 그것들이 만들어질 때 혼합된다. 혼합 후, 만약 선구물질 및 용제가 충분히 순수한 상태에서 이용되면, 증류 단계(81)가 생략될수 있지만, 상기 마련 공정에서 물 및 다른 원치 않는 불순물 및 부산물을 제거하기 위해 상기 선구물질은 증류될 수 있다. 증류는 바람직하게 적어도 115℃, 바람직하게 적어도 120℃, 및 가장 바람직하게 적어도 약 123℃의 용액 온도에서 발생한다. 증류는 반응 부산물의 제거를 유도하고 실질적인 완성을 위하여 다양한 정온 반응을 한다. 예를들어, 폴리옥시알킬레이트 금속 부분은 바람직하게 분자 화학식을 가지는 부분을 포함한다.
(R'-COO-)aM(-O-R)n, 또는
(R'-C-0-)aM(-O-M'(-O-C-R")b-1)n'
여기서 M은 (a+n)의 외부 원자가를 가지는 금속이고 M'은 b의 외부 원자가를 가지며, M 및 M'은 바람직하게 탄탈, 칼슘, 비스무트, 납, 이트륨, 스칸듐, 란탈륨, 안티모니, 크롬, 탈륨, 하프늄, 텅스텐, 니오븀, 지르코늄, 망간, 철, 코발트, 니켈, 마그네슘, 몰리브덴, 스트론튬, 바륨, 티타늄, 바나듐, 및 아연으로 이루어진 그룹에서 선택되고; R 및 R'은 4 내지 9의 탄소 원자를 가지는 알킬 그룹이고 R"는 3 내지 8의 탄소 원자를 가지는 알킬 그룹이다. 중심 -O-M-O-M'-O- 구조를 가지는 후자의 식은 적어도 50%의 금속 용액에서의 형성으로 인해 최종 고체 금속 산화 생성물에 존재하는 산소 결합에 특히 바람직하다. 유사한 -M-O-M'-O- 구조는 금속 알콕시카르복실레이트 및 각각의 금속 알콕사이드 또는 금속 카르복실레이트 시약 사이의 반응으로 얻어진다.
상기 생성물을 생성하기 위하여 사용할 수 있는 예시적인 화학 반응식은 아래와 같다.
알콕사이드-M+n+ nR-OH --＞ M(O-R)n+ n/2H2
카르복실레이트-M+n+ n(R-COOH) --＞ M(OOC-R)n+ n/2H2
Figure pct00001
여기서 M은 n의 전하를 가지는 금속 양이온이고; b는 0 내지 n 범위의 다수의 카르복실레이트 산의 수이고; R'은 4 내지 15 탄소 원자를 가지는 알킬 그룹이고 R은 바람직하게 3 내지 9 탄소 원자를 가지는 알킬 그룹이다. 일반화된 반응 이론에 따라, 만약 금속-알콕사이드가 금속-알콕시카르복실레이트에 부가되고, 용액이 가열되면, 다음 반응식이 발생한다;
Figure pct00002
Figure pct00003
여기서 M 및 M'은 금속이고; R 및 R'은 위에서 미리 결정되고; R"는 약 영으로부터 16개의 탄소를 가지는 알킬 그룹이고; a, b 및 x는 M 및 M'의 각 원자 상태에 대응하는 대응 치환분의 상대적 양을 나타내는 정수이다. 일반적으로 반응식 4의 반응이 우세하다. 따라서, 낮은 비등점을 가지는 에테르가 일반적으로 형성된다. 이들 에테르는 감소된 유기 성분을 가지는 최종 생성물 및 이미 부분적으로 형성된 최종 목표 금속 산화물의 금속 산소 금속 결합부를 남기기 위하여 예비-선구물질을 끓인다. 만약 가열이 충분하면, 몇몇의 반응(15)은 발생하고, 금속-산화물-금속 결합부 및 에스테르를 형성한다. 에스테르는 일반적으로 보다 높은 비등점을 가지며 용액에 남는다. 이들 높은 비등점 유기물은 최종 선구물질이 기판에 제공된후 건조 처리를 늦게하고, 이것은 깨짐 및 결함을 감소시켜 어느쪽 경우에, 금속-산소-금속 결합부는 형성되고 최종 선구물질 성능이 향상된다.
만약 금속-카르복실레이트가 금속 알콕시카르복실레이트에 부가되고 혼합물이 가열되면, 다음 반응식이 발생한다:
Figure pct00004
여기서 R-COOOC-R'는 산 무수물이고, 상기 용어는 상기 정의된다. 이런 반응식은 반응식 4 및 5을 수행하는 것보다 많은 열을 요구하고, 보다 느린 비율로 진행한다. 반응식 1-6의 반응 생성물은 알콕사이드 리간드에 대하여 카르복실레이트 리간드를 대체하기 위하여 카르복실레이트 산이 과도하게 가열될 수 있어서, 카르복실레이트 생성물의 가수분해 능력을 감소시키고 선구물질 수명을 증가시킨다.
용제 형태 및 농도는 만약 코팅이 즉각적으로 행해지면 코팅을 위한 준비, 또는 긴 수명을 가진 선구물질을 제공하는 것이 단계(83)에서 조절될 수 있다. 만약 용제 제어 단계가 긴 수명을 가지는 용액을 제공하기 위한 것이면, 코팅 바로 전에 박막을 최적화시키기 위한 다른 조절이 일반적으로 행해진다. 긴 수명을 산출하고 높은 품질의 막을 생성하기 위한 몇가지 조절이 미합중국특허출원 제 07/981,133호에 상세히 개시된다. 본 발명의 특징은 종래 기술에 개시된 용제로서 크실렌을 가지는 선구물질과 같은 단일 용제 선구물질은 긴 수명을 가지며, 코팅전에 즉각적으로 제 2 용제, 또는 다수의 용제를 첨가하는 것은 보다 양질의 박막을 유발한다는 것을 발견했다는 것이다.
단일 용매가 최적의 용해도, 점성도 및 비등점을 가질 수 없다는 것이 종종 밝혀지고 있다. 용제내에서 금속 혼합물의 용해도는 미세한 침전물이 발생하는 지의 여부를 결정하며; 상기 점성도는 코팅 처리에서의 평탄도를 결정하고, 상기 비등점은 건조 처리에서 얼마나 빠르게 용매가 증발하는지를 결정하며, 이는 건조 처리에서 결함 발생의 여부에 영향을 미친다. 바람직한 모든 특성을 최적화시키기 위하여, 바람직한 실시예에 있어서, 단지 코팅 이전에 하나 또는 그 이상의 부가적인 용제가 첨가되며, 대개 증류시켜 농도가 조정된다. 상기 소정의 비등점 정보를사용하여, 높은 비등점을 갖는 용제가 전반적인 건조 처리의 속도를 늦추기 위해 첨가될 수 있고, 또한 낮은 비등점을 갖는 용제가 건조 처리의 속도를 증가시키기 위해서 첨가될 수 있다. N-부틸 아세테이트가 용해도를 증가시키기 위해 첨가될 수 있다. 예를 들어 바람직하게 약 50%의 크실렌, 20%의 메톡시 에탄올 및 30%의 N-부틸아세테이트의 비율로 크실렌과 2-메톡시에탄올을 포함하는 선구물질에 N-부틸 아세테이트가 제 3 용제로서 첨가될 때, 형성되는 박막은 보다 더 평평한 표면과 작은 크랙, 스팻 및 보다 더 작은 미립자 침전을 갖는다. 메톡시에탄올은 2-에틸헥사노에이트과 같은 금속 에스테르에 대하여 좋은 용제가 아니기 때문에, 이러한 재료에 대해 권장되는 용제는 50%의 에틸렌과 50%의 N-부틸 아세테이트이다. 스트론튬이 선구물질내의 금속중의 하나일 때, 상기 개선은 꽤 중요하다. 용제가 우수한 용해도를 갖는다고 하더라도, 높은 증발 온도와 낮은 증기압은 본 발명의 바람직한 실시예에서 사용되는 스핀-온 및 건조 처리와 양립할 수 없으므로, 전반적으로, 200℃ 이상의 비등점을 갖는 용제는 적합하지 못하다. 증발 속도 제어 첨가제로서 에틸렌 글리콜과 포름아미드의 첨가 역시 크랙킹 문제를 제어하는데 효과적이라는 것이 밝혀졌다.
단계(85A와 86A) 또는 단계(85B와 86B)에서는 기판이 제공되며, 코팅이 준비된다. 박막을 지지하고, 여기에서 서술된 물질 및 처리와 양립할 수 있는 거의 모든 기판이 사용될 수 있다. 이러한 기판들 중의 일부는 집적 회로를 사용하거나 또는 그렇지 않고, 산화 또는 비산화 실리콘 또는 갈륨-비소 반도체 웨이퍼 및 첨부된 금속화층, 실리콘 또는 글라스 플레이트 및 다른 전자 소자 칩을 포함한다.본 발명의 예시적 소자로서, 상기 기판은 도 3에 도시된 바와 같이 금속화된 기판(18)이다. 기판(18)의 제조는 상술한 앞선 출원 번호 07/981,133 에서 상세히 설명되며, 여기에서 다시 설명하지는 않겠다. 설명된 예에서 사용되는 금속화층은 티타늄 접착층을 갖는 백금인 반면, 많은 다른 금속이 티타늄, 텅스텐, 몰리브덴, 크롬, 니켈 또는 이들 금속들의 합금 및 질화 티타늄의 접착층을 갖는 백금과 같은 용도로 사용될 수 있다. 다른 금속화 처리가 사용될 수 있지만, 스퍼터링 또는 진공 증착이 증착 과정으로 바람직하다 금속화층 증착 동안 기판 가열은 접착력을 증가시키는데 효과적이다. 아래에서 설명되어질 기판상에 수행될 모든 연속적인 처리의 온도와 동일하거나 또는 높은 온도에서 금속화된 기판을 예비베이킹하는 것은 일반적으로 박막(30)의 전자 특성을 최적화하기 위하여 필수적이라는 것이 밝혀졌다. 예비베이킹 단계(86A)는 바람직하게 코딩 단계(87) 이전에 500 ℃와 1000℃ 사이에서 산소 성분을 포함한 산소 환경에서의 베이킹을 포함한다. 바람직하게 상기 웨이퍼(10)는 확산 노에서 베이킹된다. 기판 예비베이킹 단계(86A)는 기판 표면으로부터 수분과 유기 불순물을 제거한다. 보다 중요하게, 상기 예비베이킹은, 예비베이킹과 부분 산화의 어닐링 효과와 접착층(26)의 내부확산(interdiffusion)을 통하여 상기 금속층(28)의 내부 스트레스를 감소시킨다. 이러한 모든 것은 기판과 초격자 박막층(30) 사이의 접착력을 증가시키고, 피일링(peeling) 문제를 최소화한다. 더욱이 상기 접착층(26)이 전이 금속이라면, 부분 산화는 상기 금속을 화학적으로 안정화시킨다. 따라서 백금층(28)을 통해 초격자 층(30)을 관통하는 이동 원자의 수는 과감하게 감소되며, 상기 초격자 층(30)은 확산된 이온들에 의해결함 없이 원활하게 결정화된다. 기판이 금속화되지 않았다면, 실리콘 또는 다른 웨이퍼는 낮은 온도에서 건조된다.
선구물질 혼합, 증류, 용매 제어 및 농도 제어 단계(81,82, 및 83)는 명료성을 위하여, 개별적으로 그리고 직선 모양으로 설명된다. 그러나 이러한 단계들은 사용되는 특정 액체에 따라 조합되거나 또는 선구물질을 저장하거나 즉시 사용할 의도인지 등의 여부에 대해 상이하게 배열된다. 예를 들어 증류는 원하지 않는 부산물을 제거하는 데 유용할 뿐 만 아니라, 일반적으로 용매 농도 제어의 일부에 사용되므로, 두 기능이 모두 종종 함께 적용된다. 다른 예로서, 혼합 및 용매 제어는 종종 미리 설정된 순서에 따라 선구물질 용액에 특정한 반응제와 용매를 첨가하는 것과 같은 물리적인 작용을 공유한다. 3번째 예로서, 혼합, 증류 및 용매와 농도 제어의 이러한 단계중 어느 단계도 선구물질을 준비하는 전체 과정 도중에 여러번 중복될 수 있다.
이어 혼합되고, 증류되고 및 조절된 선구물질 용액이 기판(18)상에 코팅된다. 바람직하게, 상기 코팅은 스핀-온 처리에 의해 행해진다. 바람직한 선구물질 용액 농도는 약 0.01 내지 0.50M(몰/리터)(Bi2의 값에 비례한 조정에 의해 규준화된 첨자를 갖는 화학식으로)의 범위이다. 바람직한 스핀 속도는 500 rpm 내지 5000 rpm의 범위이다.
스핀 온 처리와 미스트(misted) 증착 처리는 약간의 용제를 제거시키게 되나, 약간의 용제는 코팅 이후에도 남아 있게 된다. 이러한 용제는 젖은 박막으로부터 건조 처리 단계(88)를 통해 제거된다. 동시에, 가열은 박막내의 유기 원소의열적 분해를 야기시켜, 기화되고 상기 박막으로부터 제거된다. 이것은 예정된 비정질 상태에 있는 초격자 재료층(30)의 고체 박막을 초래한다. 이같은 건조된 박막은 다음의 스핀 온 코팅을 지지하기에 충분하게 딱딱하다. 건조 온도는 상기 용제의 비등점 이상이어야 하며, 바람직하게는 선구물질 용액내 유기물의 열적 분해 온도 이상이어야 한다. 바람직한 건조 온도는 150 ℃와 400℃ 사이이며, 사용되는 특정 선구물질을 따른다. 상기 건조 단계는 단일 온도에서의 단일 건조 단계를 포함하거나, 온도의 램핑 업 및 램핑 다운과 같이 상이한 온도에서 다수의 건조 처리를 포함할 수 있다. 상기 다수 단계의 건조 처리는, 아주 빠른 온도 상승으로 해한 과도한 체적 수축으로 인해 발생할 수 있는 얇은 박막의 크랙킹과 기포 생성을 방지하는데 유용하다. 바람직하게 전기적 열판이 상기 건조 단계(88)를 수행하기 위해 사용된다.
상기 건조 단계(88)는 RTP 베이킹 단계(89)를 선택적으로 수반한다. 할로겐 램프와 적외선 램프 또는 자외선 램프로부터의 방사능은 상기 RTP 베이킹 단계를 위한 열 소오스를 제공한다. 일 실시예에서는, 할로겐 소오스를 사용하는 AG Associates Model 410 Heat Pulser가 사용된다. 바람직하게 RTP 베이킹은 1℃/초에서 200℃/초의 램핑율과 5 내지 300 초의 홀딩 시간을 사용하여, 500℃에서 850℃ 사이의 온도로 20% 내지 100% 산소 환경에서 수행된다. RTP 처리 동안, 잔여 유기물이 소성되어 증발된다. 동시에, RTP 베이킹 처리에서의 빠른 온도 상승은 핵형성 작용, 즉 고체 박막(30)내에 초격자 재료층의 많은 작은 결정 그레인의 형성을 촉진시킨다. 이러한 그레인은 추가의 결정화가 발생되는 핵으로서 작용한다.베이킹 처리에서 산소의 존재는 이러한 그레인을 형성하는데 필수적이다.
스핀 처리 또는 그 이외의 처리를 통하여, 단일 코팅의 두께는 후속의 열처리 단계(88,89,92) 동안 체적 수축으로 인한 크랙킹을 방지하는데 매우 중요하다. 크랙킹이 없는 박막을 얻기 위해서, 상기 베이킹 단계(89) 이후에 단일 스핀 코팅 층은 2000Å 이하이다. 따라서, 다수의 코팅은 2000Å 이상의 박막 두께를 얻는 것이 요구된다. 바람직한 박막 제조 과정은 각각의 스핀 온 코팅에 대해 RTP 베이킹을 포함한다. 즉, 도 1에서 도시된 바와 같이, 기판(18)이 코팅되고, 건조되며, RTP 베이킹된 후, 요구되는 두께를 획득하기 위해 필요할 때마다 처리(90)가 반복된다. 그러나 상기 RTP 베이킹 단계는 모든 코팅에 대해 필수적인 것은 아니다. 모든 두 번의 코팅에 대하여 한번의 RTP 베이킹 단계가 수행되며, 심지어 일련의 코팅의 마지막에서의 단 한번의 RTP 베이킹 단계가 대부분의 초격자층 유전성의 전자적 특성을 향상시키는데 매우 효과적이다. 제한된 수의 선구물질/초격자 재료층 조성에 대해, 특히 과잉 화학량론으로 비스무트의 농도를 사용하는 것에 대하여, 상기 RTP 베이킹 단계(89)는 불필요하다.
바람직한 박막 두께가 획득되면, 건조되고 바람직하게 베이킹된 박막은 단계(92)에서 어닐링되며, 이는 차후 어닐링 단계와 구별하기 위해 제 1 어닐링으로 언급된다. 상기 제 1 어닐링은 바람직하게 산소 환경의 노에서 수행된다. 산소 농도는 바람직하게 20% 내지 100% 이며, 온도는 특정 초격자 재료층(30)의 결정화 온도 이상이다. 일반적으로, 본 발명의 재료에 대하여, 상기 온도는 700℃ 이상이다. 초격자 재료층(30)으로부터 원소의 증발을 방지하고, 이미 적소에 집적된회로에 대한 손실을 포함한 상기 기판의 열적 손실을 방지하기 위해서, 상기 어닐링 온도는 바람직하게 850℃ 이하로 유지해야 한다. 바람직하게 스트론튬 비스무트 탄탈레이트에 대한 어닐링은 약 800℃에서 30 내지 90 분간으로 수행되며, 대부분의 다른 초격자 재료층에 대해서도 유사한 범위에 있게 된다. 다시, 산소의 존재는 이러한 제 1 어닐링 단계에서 중요하다. 다수의 핵, 즉 RTP 베이킹 단계에서 발생한 작은 그레인은 성장하여 잘-결정화된 강유전성 박막이 상기 산소가 풍부한 환경하에서 형성된다.
제 1 어닐링 이후, 제2 또는 상부 전극(32)이 형성된다. 바람직하게 상기 전극은 백금 단일층의 RF 스퍼터링에 의해 형성되며, DC 스퍼터링, 이온 빔 스퍼터링, 진공 증착 또는 다른 적절한 증착 처리에 의해 형성될 수 있다. 전자 소자 설계에 대하여 바람직하다면, 금속 증착 이전에, 상기 초격자 재료층(30)은 일반적인 포토리소그래피와 에칭을 사용하여 패터닝되고, 이어 상부 전극(32)이 증착 이후에 제 2 처리로 패터닝될 수 있다. 여기에서 설명한 일실시예에 있어서, 상부 전극(32)과 초격자 재료층(30)은 통상적인 포토리소그래피 기술과 이온 빔 밀링을 사용하여 함께 패터닝된다.
증착에 따라, 초격자 재료층에 대한 상기 상부 전극(32)의 접착력은 일반적으로 약하다. 바람직하게 상기 접착력은 열 처리에 의해 향상된다. 상부 전극(32)에 의해 커버된 초격자층 막(30)을 포함하는 웨이퍼(10)는 제 2 어닐링(1) 단계(94)로서 도 1에 표시된 열처리에 의해 패터닝 단계(95) 이후, 또는 패터닝 단계(95) 전후에 어닐링된다. 제 2 어닐링은 바람직하게 전기적 노내에서 500℃ 내지 제 1 어닐링 온도 사이의 온도에서 수행된다. 500℃ 이하의 제 2 어닐링은 전극(32)의 접착력을 향상시키지 못하여, 형성되는 캐패시터 소자는 종종 극도로 약하며, 최악의 경우 단락된다.
상기 제 2 어닐링은 상부 전극(32)과, 상기 전극(32)과 상기 초격자 재료층(30) 사이의 경계면에서의 내부 스트레스를 완화시킨다. 동시에 상기 제 2 어닐링 단계(94, 96)는 상부 전극의 스퍼터링으로 인해, 상기 초격자 재료층(30)에 미세 구조를 재구조화시켜, 형성되는 재료의 특성을 향상시키게 된다. 이러한 효과는 제 2 어닐링이 패터닝 단계(95) 이전 또는 이후에 수행되거나 동일하다. 초격자 재료층(30)이 상부 전극으로 덮여 있어서 주위의 공기에 노출되지 않아, 제 2 어닐링 동안에 산소 환경의 효과는, RTP 베이킹(89)과 상기 제1 어닐링(92)의 경우에서처럼 명확하지는 않다. 대부분의 전기적 특성을 고려하여, 헬륨, 아르곤 및 질소와 같은 불활성 기체가 산소를 사용한 것과 근사적으로 동일한 결과를 나타내는 것으로 이용된다. 그러나 제 2 어닐링 동안에 산소 환경은 대칭적인 히스테리시스 곡선 뿐만 아니라 전극(32)과 초격자 재료층(30)의 경계면에서의 결정학상의 질서를 향상시킨다.
3. 제조 방법과 특성 관계의 예
도 2 및 3에 도시된 바와 같이 본 발명에 따른 제조 방법이 웨이퍼에 적용된 예가 주어진다. 각각의 실시예에 이어, 도면에 도시된 전기/전자적 특성에 대한 설명이 이어진다. 도면들은 도 5와 같은 히스테리시스 곡선을 포함하며, 도 6과같은 재료의 내구성 또는 "피로특성" 곡선을 포함한다. 히스테리시스 곡선은, 제곱 센티미터 당 마이크로쿨롱의 분극 전하에 대하여, 예를 들어 도 5 에서와 같이, 볼트로 제공된 전압, 또는 예를 들어 도 7에서와 같이 센티미터당 킬로볼트의 전계로 주어진다. 일반적으로, 히스테리시스는 대체로 2 볼트, 4볼트 그리고 6볼트인 세 개의 다른 전압(또는 전계)으로 도시된다. 공지된 바와 같이, 양호한 강유전성 특성이 제안된 히스테리시스 곡선은 얇고 선형이기 보다는 비교적 네모지고 분극 방향으로 긴 경향이 있다. 히스테리시스 측정은 특별한 언급이 없다면 모두 보상되지 않은 소여-타워(Sowyar-Tower) 회로상에 형성된다. 내구성 또는 "피로특성" 곡선은 다수의 사이클에 대하여 제곱 센티미터당 마이크로쿨롱으로 분극 전하, 즉 2Pr을 제공한다. 분극 전하 2Pr은 한쪽 방향, 소위 도 3에서 상향 수직방향으로 완전하게 분극화된 경우로부터 도 3에서 하향 수직방향으로 완전하게 분극화된 상태로 16과 같은 캐패시터를 스위칭함으로써 생성되는 전하이다. 여기에서 "완전하게 분극화된다"는 것은 강유전성 재료가 완전히 분극화되고 전계가 제거된 상태를 의미한다. 히스테리시스 곡선에 관하여 보면, 도 5에 도시된 바와 같이, 그것은 Pr+, 즉 히스테리시스 곡선이 양의 분극 축(y축)과 교차하는 점과 Pr-, 즉 히스테리시스 곡선이 음의 분극 축과 교차하는 점 사이에서의 차이다. 다른 언급이 없다면, 상기 2Pr 값에서 최상의 전압 값은 히스테리시스 측정으로부터 얻어진다. 2Pr의 값이 상승할수록 강유전성 메모리와 다른 응용 내에서의 재료 성능이 상승된다. 사이클은 하나의 사각 펄스를 통해 스위칭되는 16과 같은 캐패시터로 정의된다. 이러한 분극, 즉 2Pr은 근사적으로 잔여 분극, 즉 Pr의 두 배이다. 도 11과 같은다른 도면은, 화학량론에서의 비스무트의 양과 같은 어떤 다른 매개변수에 대하여, 센티미터 당 킬로볼트로 주어진 2Ec의 값을 도시한다(도 11). 전체적으로 도시된 도면에서는 -6에서 +6 볼트로 취해진 전압 변화에 따라, 매개변수(2Ec)는 양의 측, 즉 Ec+상에서의 항전계와 음의 측, 즉 Ec- 상에서의 항전계의 합과 동일하다. 항전계는 하나의 분극 상태에서 다른 상태로 재료를 스위칭하기 위해 요구되는 전계 크기의 척도이다. 실제적인 전자 소자에 대하여, 스트레이(stray) 전계는 분극 스위칭을 유발하지 않을 정도로 높으며, 너무 높다면, 상기 소자를 구동하기 위해서는 큰 전압이 요구된다. 도면과 설명에서 사용된 다른 매개변수와 조건들은 내용을 통해 명확해질 것이다.
예 1
스트론튬 비스무트 탄탈레이트 강유전성 캐패시터의 형성
초격자 재료층(30)이 스트론튬 비스무트 탄탈레이트(SrBi2Ta2O9)인 다수개의 캐패시터(12,24,16 등)를 포함하는 웨이퍼(10)가 제조된다. 선구물질 용액은 크실렌 용제내의 스트론튬 2-에틸헥사노에이트, 비스무트 2-에틸헥사노에이트 및 탄탈 2-에틸헥사노에이트를 포함한다. 다수의 "크실렌"은 단일의 "크실렌"을 대신하여 사용되며, 이는 상업적으로 유용한 크실렌은 크실렌의 세 가지 다른 분류법을 포함하기 때문이다. 상기 세 가지의 금속의 2-에틸헥사노에이트는, 화학량론적으로 비스무트가 110%로 존재하는 반면에 화학량론적인 비율로 혼합된 선구물질내에 스트론튬과 탄탈이 존재하는 비율로 혼합된다. 용액의 몰농도는 리터당 약 0.2 몰이다. 선구물질은 N-부틸아세테이트의 첨가에 의해 리터 당 0.13 몰로 희석된다. 단결정 실리콘층(22), 5000Å 두께의 이산화 실리콘층(24), 200Å 두께의 탄탈층(26) 및 2000Å 두께의 백금층(28)을 포함하는 기판(18)이 6ℓ/분 유속의 산소를 사용하여 30분동안 확산 노내에서 800℃로 예비베이킹된다. 1㎖의 SrBi2Ta2O9의 선구물질을 상기 기판(18)에 배치하는데 검안기가 사용된다. 웨이퍼는 1500rpm의 속도로 40초 동안 스핀된다. 이어 웨이퍼(10)는 열판에 배치되어, 공기중에서 약 170℃에서 5분동안 베이킹되고, 250℃에서 추가의 5분간 베이킹된다. 이어 웨이퍼(10)는 125℃/초의 램핑율, 30초간의 유지 시간, 자연 냉각 시간 6분 및 약 100 내지 200 cc/분의 유속을 갖는 산소 환경에서 725℃로 RTP 베이킹된다. RTP 베이킹을 통해 용액을 웨이퍼상에 증착시키기 위한 검안기 사용으로부터 상기 단계는 다른 코팅을 위하여 반복된다. 이어 웨이퍼는 확산 노로 이송되며, 6ℓ/분의 유속을 갖는 산소내에서 60 분동안 800℃로 어닐링된다. 2000Å 두께의 백금 상부층(32)이 스퍼터링되며, 레지스트가 제공되며, 표준 포토 마스크 공정, 이온 밀링 에칭, IPC 스트립과, 약 6ℓ/분의 유속을 갖는 산소내에서 30분간 800℃로 제2 어닐링이 이어진다. 초격자층 막(30)의 최종 두께는 2000Å이다.
도 5는, 도 6에서 측정된 예 1로 제조된 샘플(SrBi2Ta2O9)에 대한 초기 히스테리시스 곡선이 도 5의 것과 같은 일련의 20개의 히스테리시스 곡선으로부터 추출된 도 5의 샘플에 대한 사이클의 개수에 대한 2Tr의 그래프임을 도시하며; 이것은스위칭되는 사이클의 개수의 전반에 거쳐 2Pr로 감쇠함을 증명하는 내구성 또는 "피로특성" 곡선으로 언급되며, 이는 재료 피로특성의 양으로서 해석된다. 도 6은 2×1010% V 크기의 사인파 주기에 걸친 피로특성은 10% 보다 작다는 것을 도시한다. 게다가, 2Pr의 값은 약 17μC/Cm2 이다.
계류중인 미국 특허 출원 일련 번호 07/981,133호에서 청구되고 설명된 바와 같이, 낮은 피로특성의 초격자 재료층과 이러한 재료를 이용한 소자를 형성하기 위한 기본적인 방법은, 도 4와 도5에 도시된 바와 같이 유사한 우수한 낮은 피로특성의 결과물을 초래한다. 선행 발표의 기본적인 방법에 따라 형성된 물질과 본 발명에 따른 추가의 개선을 갖는 물질 모두에 있어서, 강제적인 전기장은 2 내지 10 볼트의 범위, 즉 집적회로에 대한 표준적인 범위에서 동작하는 전자 소자가 존재할 수 있는 방식과 동일하다. 본 발표에 따른 개선을 사용하여, 피로특성에 대해 우수한 저항과 우수한 항전계의 크기를 유지하면서, 15μC/Cm2에서 25μC/Cm2 이상까지의 범위내에서 분극이 가능하다.
예 2
비스무트 함량 변화에 의한 전기적 특성의 제어
스트론튬 비스무트 탄탈레이트의 특성에 대한 과잉 비스무트 양의 효과는, 해당하는 스트론튬 비스무트 탄탈레이트의 초격자 재료층을 산출하는 선구물질 용액내에서의 다양한 비스무트 농도를 사용하여 고찰된다. 이러한 변화는, 과잉 비스무트 샘플에 대한 최대의 2Pr에 도달하는 데 요구되는 긴 어닐링 시간의 문제점을 극복한다. 선구물질의 비스무트 양을 조절함으로써, 2Pr, 2Ec 및 피로특성에 대한 저항과 같은 전자적 특성을 제어할 수 있다. 본 발명의 이러한 특성은 결과적인 금속 산화 물질에서 최적화된 전자 수행에 해당하는 선구물질 용액을 고안하는 능력을 이끌어 낸다.
초격자 재료층(30)이 스트론튬 비스무트 탄탈레이트(SrBi2Ta2O9)인, 캐패시터(12,24,16 등)를 포함하는 일련의 10개의 웨이퍼(10)가 제조된다. 선구물질 용액은 크실렌 용제내에 스트론튬 2-에틸헥사노에이트, 비스무트 2-에틸헥사노에이트 및 탄탈 2-에틸헥사노에이트를 포함한다. 상기 세 가지의 금속의 2-에틸헥사노에이트는, 비스무트가 각각의 10개의 웨이퍼에 대하여 화학량론적으로 상이한 퍼센트; 화학량론적으로 요구되는 화학식 1 (예를 들어 Bi2)의 50%;80%;95%;100%;105%;110%;120%;130%;140%; 및 150%로 존재하는 반면에, 화학량론적인 균형으로 혼합된 선구물질내에 스트론튬과 탄탈이 존재하는 비율로 혼합된다. 상기 용액의 몰농도는 리터당 약 0.09 몰이다. 단결정 실리콘층(22), 5000Å 두께의 이산화 실리콘층(24), 200Å 두께의 탄탈층(26) 및 2000Å 두께의 백금층(28)을 포함하는 기판(18)이 6ℓ/분의 유속의 산소를 사용하여 30분동안 확산 노내에서 800℃로 예비베이킹된다. 1 ㎖의 SrBi2Ta2O9의 선구물질을 상기 기판(18)에 배치하는데 검안기가 사용된다. 웨이퍼는 2000rpm의 속도로 40초 동안 스핀된다. 이어 웨이퍼(10)는 열판에 배치되어 공기중에서 약 180℃에서 5분동안 베이킹되고, 250℃에서 추가의 5분간 베이킹된다. 이어 웨이퍼(10)는 125℃/초의램핑율, 30초간의 유지 시간, 자연 냉각 시간 6분 및 약 100 내지 200 cc/분의 유속을 갖는 산소 환경에서 725℃로 RTP 베이킹된다. RTP 베이킹을 통해 용액을 상기 웨이퍼상에 침착시키기 위하여 검안기를 사용하는 것에서부터 상기 단계는 다른 코팅을 위하여 반복된다. 이어 웨이퍼는 확산 노로 이송되며, 6ℓ/분의 유속을 갖는 산소내에서 30 분동안 800℃로 어닐링된다. 2000Å 두께의 백금 상부층(32)이 스퍼터링되며, 레지스트가 제공되며, 표준 포토 마스크 공정, 이온 밀링 에칭, IPC 스트립과, 6ℓ/분의 유속을 갖는 산소내에서 30분간 800℃로 제 2 어닐링이 이어진다. 초격자층 막(30)의 최종 두께는 1900Å 내지 2000Å이다.
도 7은 예 2의 프로세스에 따라서 만들어진 10개 샘플 각각에 대하여 분극 히스테리시스 곡선을 나타내며, 각 샘플의 인가 전압에 대한 μC/cm2단위 전하의 좌표를 포함한다. Y축 크기는 각 히스테리시스 루프에 대하여 -20 내지 20 μC/cm2의 전하 범위에 비례한다. 전술과 같이, 모든 샘플들은 약 725℃에서 RTP 베이킹을 통해 마련된다. 최고의 곡선 분리는 비스무트 화학량론의 0.95 내지 1.2 또는 95% 내지 120% 범위의 비스무트율에서 발생했다. 최고의 분극은 약 1.10 내지 1.40 범위의 비스무트율을 가지는 샘플에서 얻어졌다.
도 8은 도 7의 히스테리시스 곡선에 상응하여 6V에서 2Pr 및 2Ec의 값을 나타내고 있다. 도 8은 재료가 비스무트 화학량론의 50% 이상에서 완전 강유전성이라는 것을 보여준다. 비스무트의 양이 증가함에 따라서 2Pr 및 2Ec도 증가한다. 약 100%의 화학량에서, 2Ec은 최고치가되며 그 후 점차 감소하여 약 130%의 화학량론에서 상당히 평탄하게 된다. 2Pr은 약 120% 내지 130%의 화학량론에서 (화학식 3 또는 4에서 α = 0.4) 최고치를 이루고 그 후 점차 감소한다. 비스무트 농도의 상한은 과도한 그레인 성장 또는 과다한 비스무트의 천이에 의해 야기되는 막 품질 저하에 의한 박막의 전기적 단락에 의하여 정해진다.
도 9는 예 2의 각 샘플에 대한 피로특성 강도의 결과를 보여준다. 모든 샘플들은 피로특성에 대하여 좋은 저항력을 보여준다. 따라서 피로 저항은 그 재료가 강유전성이라면 비스무트의 양에 종속되지 않는다. 이 곡선들은 5.7V 진폭의 사인파를 가지는 각 샘플들을 반복적으로 분극화함으로써 얻어진다.
과잉 비스무트를 가지는 막의 제조 및 성능 개선 원칙들은 초격자 재료층의 제조동안에 높은 증기압 컴파운드를 형성하는 다른 원소에도 응용가능하다. 비스무트 외에도, 이러한 다른 요소들은 납, 탈륨, 및 안티몬을 포함한다.
4. 전자 특성의 초격자 재료층을 포함하는 원소에 따른 전기적 성능의 관계
여기에서는 스트론튬 비스무트 탄탈레이트, 스트론튬 비스무트 니오베이트, 스트론튬 비스무트 티타네이트, 및 스트론튬 비스무트 지르코네이트의 다양한 고용체가 논의될 것이다. 기술적인 설명을 간단히하고 도면의 이해를 용이하게하기 위하여, 스트론튬 비스무트 탄탈레이트는 종종 탄탈레이트 또는 줄여서 Ta, 스트론튬 비스무트 니오베이트는 니오베이트 또는 Nb, 스트론튬 비스무트 티타네이트는 티타네이트 또는 Ti, 그리고 스트론튬 비스무트 지르코네이트는 지르코네이트 또는 Zr이라고 불리운다. 이 명명은 문맥으로부터 명백할 것이다. 초격자 재료층을 명명하는 이런 방법은 전자소자의 설계하는 경우의 방법 발명의 소자를 명백히하는데 도움이 된다.
이하의 예에서, 스트론튬 비스무트 탄탈네이트(Ta), 스트론튬 비스무트 니오베이트(Nb)의 고용체를 포함하는 초격자 재료층을 살펴볼 것이다.
예 3
스트론튬 비스무트 탄탈 니오베이트(TaNb)
12, 24, 16 등의 수를 가지는 캐패시터를 포함하는 일련의 웨이퍼(10)는 다음과 같은 스트론튬 탄탈 니오베이트가 되는 초격자 재료층(30)으로 제조된다.
SrBi2(Tay,Nb1-y)2O9,
여기에서 y는 0에서 1의 범위이다.
다양한 Ta 그리고 Nb의 고용체 각각은 화학식 10에 따라서 제조된다. 선구용액은 크실렌 용제에 스트론튬 2-에틸헥사노에이트, 비스무트 2-에틸헥사노에이트, 탄탈 2-에틸헥사노에이트, 그리고 니오븀 2-에틸헥사노에이트를 포함한다. 네 개의 금속 2-에틸헥사노에이트들은 스트론튬, 비스무트, 탄탈, 그리고 니오븀이 화학량론 비율로 혼합 선구물질에 존재하도록 하는 비율로 혼합되며, y는 0에서 1 범위의 값의 수치를 가진다. 용액의 몰농도는 리터당 약 0.10 몰이다. 제 2 용제를 가지고 희석은 행하여지지 않는다. 단결정 실리콘층(22), 5000Å 두께의 이산화실리콘층(24), 200Å 두께의 티타늄층(26), 2000Å 두께의 백금층(28)을 포함하는 기판(18)은 약 6ℓ/분의 산소 흐름을 가지고 30분 동안 확산로에서 800℃로 예비 베이킹처리된다. 1㎖의 [SrBi2(Tay,Nb1-y)2O9] 선구 용액을 기판(18)에 위치시키기 위하여 점안기가 사용된다. 웨이퍼는 40초동안 1500 rpm으로 회전된다. 그리고 웨이퍼는 열판위에 놓이며 5분 동안 약 180℃에서 베이킹되고 추가 5분 동안 250℃의 공기에서 베이킹처리된다. 웨이퍼(10)는 램핑율 125℃/sec, 홀드 시간 30초, 자연냉각 시간 6분, 및 100 내지 200cc/분의 대기 산소흐름 725℃에서 RTP로 베이킹처리다. RPT 베이킹을 통하여 웨이퍼 위에 용액을 증착하기 위한 점안기의 사용으로부터의 단계들은 다른 코팅에 대하여 반복된다. 그리고 웨이퍼는 확산로로 이동되고 60분 동안 6ℓ/분의 산소 흐름에서 800℃로 어닐링된다. 2000Å 백금 상부층(32)이 스퍼터되고, 레지스트가 적용되고, 표준 포토마스크 공정, 이온밀 에칭, IPC 스트립 그리고 약 30분동안 6ℓ/분의 산소 흐름에서 800℃로 제 2 어닐링이 이어진다. 막(30)의 최종 두께는 샘플에 따라 1400Å 내지 2100Å 사이의 범위이다.
도 10은 100%(SrBi2Ta2O9); 70%; 50%; 30%; 및 0%(SrBi2Nb2O9)Ta 퍼센트의 식으로 y 값(화학식 10)을 가지는 다섯 개 샘플의 스트론튬 비스무트 탄탈 니오베이트(TaNb)에 대한 분극 히스테리시스 곡선을 나타낸다. 각 곡선에 대한 Y-축 크기는 -20 내지 20μC/cm2사이의 범위로 연장된다. 히스테리시스 곡선이 취하여진 전압들은 앞에서처럼 2, 4, 그리고 6볼트이다.
도 11은 화학식 10에서 Ta에 비유되는 Nb의 퍼센트에 대한 2Pr 및 2Ec의 좌표를 표시한 것이며, 2Pr 및 2Ec는 앞에서처럼 ±6 볼트 히스테리시스 곡선으로부터 측정된다. X축은 (1-y)의 값을 나타낸다. 탄탈에 대한 니오븀의 치환은 2Pr 및 2Ec 모두의 극적인 증가를 야기한다. 도 12는 Ta 대 Nb의 다섯 개의 다른 비율을 가지는 다섯 개의 다른 TaNb의 샘플들에 대한 2 x 1010까지의 피로특성 곡선을 보여준다. 샘플들은 300kV/cm에서 피로특성을 보였고 피로특성 곡선에 대한 데이터가 얻어진 히스테리시스 곡선은 250kV/cm에서 수행되었다. 만약 선구물질 용액에 대해 동일한 몰농도가 사용되었다면, 용액의 점도는 Ta 선구물질이 Nb 선구물질보다 더 점도가 있을 때, Ta/Nb 비율로 변화한다. 결과적으로 100% Ta 막의 최종 두께는 100% Nb 막의 약 두배이다. 또한, Ta이 풍부한 막은 Nb가 풍부한 막보다 더 낮은 전압에서 그들의 히스테리시스를 포화시키는 경향이 있다. 따라서, 다양한 비율에 대한 도 19에서의 2Pr의 값은 도 11에서의 값과 상이하다. 피로에 대한 저항은 모든 샘플에 대해 뛰어나다. 그러나, 높은 퍼센테이지의 Nb를 갖는 샘플에 대한 큰 항전계는 동작을 위해 큰 전압이 요구되는 소자를 야기시킨다. 따라서, 실용적인 전자소자의 관점에서, 0.5 내지 1.0 사이의 y를 갖는 SrBi2(Tay,Nb1-y)2O9의 탄탈 양이 바람직하다.
스트론튬 비스무트 니오베이트의 결정 구조에 있어서, 니오븀은 동일한 원자가를 가지며 스트온듐 비스무트 탄탈레이트의 탄탈과 거의 동일한 이온 반지름을 가진다. 따라서, 탄탈과 니오븀은 제약없이 결정 구조내에서 서로 치환가능하다. 형성되는 모든 재료는 훌륭한 강유전성체이다. 다음의 예는 상당히 다른 결정 구조를 가지는 두개의 초격자 재료층들이 고용체에서 혼합되었을 때의 결과를 나타낸다.
예 4
스트론튬 비스무트 탄탈 티타네이트(TiTa)
12, 24, 16 등의 수를 가지는 캐패시터를 포함하는 일련의 웨이퍼(10)는 초격자 재료층(30)이 스트론튬 탄탈 티타네이트 즉, 다음의 것인 곳에서 제조된다.
SrBi4-2y(Tay,Ti2-2y)2O15-6y,
여기에서 y는 0에서 1의 범위이다.
Ti 그리고 Ta의 고용체를 포함하는 각각의 샘플들은 상이한 y 값으로 제조된다. 선구물질 용액은 크실렌 용제에서 스트론튬 2-에틸헥사노에이트, 비스무트 2-에틸헥사노에이트, 탄탈 2-에틸헥사노에이트, 및 티타늄 2-에틸헥사노에이트를 포함한다. 네 개의 금속 2-에틸헥사노에이트들은 스트론튬, 비스무트, 탄탈, 그리고 티타늄이 화학량론 비율로 혼합 선구물질에 존재하는 비율로 혼합되며, y는 일련의 0 내지 1 범위의 값을 가진다. 용액의 몰농도는 리터당 약 0.07 몰이다. 제 2 용제를 가지고 희석은 행하지 않는다. 단결정 실리콘층(22), 5000Å 두께의 이산화 실리콘층(24), 200Å 두께의 티타늄층(26), 및 2000Å 두께의 백금층(28)을 포함하는 기판(18)은 약 6 리터/분의 산소 흐름을 가지고 30분 동안 확산로에서 800℃로예비베이킹처리된다. 1㎖의 화학식 11 선구물질 용액을 기판(18)에 위치시키기 위하여 점안기가 사용된다. 웨이퍼는 40초동안 1500 RPM으로 회전된다. 그리고 웨이퍼는 열판위에 놓이며 5분동안 약 180℃에서 베이킹처리되고 추가 5분동안 250℃의 공기에서 베이킹처리된다. 그리고 웨이퍼(10)는 램핑율 125℃/sec, 홀드시간 30초, 자연냉각시간 6분, 그리고 주위 산소흐름 100 내지 200cc/분으로 725℃에서 RTP로 베이킹된다. RPT 베이킹을 통하여 웨이퍼 위에 용액을 증착하기 위한 점안기의 사용으로부터의 단계들은 세 개의 코팅에 대하여 반복된다. 그리고 웨이퍼는 확산로로 이동되고 30분 동안 6ℓ/분의 산소 흐름에서 800℃로 어닐링된다. 2000Å 백금 상부층(32)은 스퍼터되고, 레지스트가 제공되고, 표준 포토마스크 공정, 이온밀 에칭, IPC 스트립 그리고 약 30분 동안 6ℓ/분의 산소 흐름에서 800℃로 제2의 어닐링이 수행된다. 막(30)의 최종 두께는 샘플에 따라 2000Å과 3500Å 사이의 범위이다.
도 13은 화학식 11에 따라서 생성된 여섯 개의 다른 샘플들에 대한 분극 히스테리시스 곡선들을 나타내는데, 즉, y 값은 다음의 Ti 퍼센트를 나타낸다 : 100%(SrBi4Ti4O15); 80%; 50%; 33%; 20%; 그리고 0%(SrBi2Ta2O9). 히스테리시스 곡선이 동작되는 전압들은 앞에서처럼 2, 4, 그리고 6볼트이다. Y-축 크기는 각각의 히스테리시스 곡선에 대하여 -25 내지 25μC/cm2 사이의 범위를 나타낸다. 이 예에서, 스트론튬 비스무트 티타네이트 및 스트론튬 비스무트 탄탈레이트 모두가 훌륭한 강유전성체이지만, 50/50의 비율에 가까운 둘의 고용체는 그렇지 않다. 또한2Pr 및 2Ec의 값과 같은 강유전성 특성들의 다양한 범위는 고용체의 두 개의 극단에 가깝게 나타나고 있다.
예 5
스트론튬 비스무트 니오븀 티타네이트(TiNb)
12, 24, 16 등의 수를 가지는 캐패시터를 포함하는 다른 일련의 웨이퍼(10)는 초격자 재료층(30)이 스트론튬 탄탈 티타네이트 즉, 다음의 것인 곳에서 제조된다.
SrBi4-2z(Tbz,Ti2-2z)2O15-6z,
여기에서 z는 0에서 1의 범위이다.
각각의 샘플들은 화학식 12에 따라서 준비된다. 선구물질은 크실렌 용제에 스트론튬 2-에틸헥사노에이트, 비스무트 2-에틸헥사노에이트, 니오븀 2-에틸헥사노에이트, 및 티타늄 2-에틸헥사노에이트를 포함한다. 네 개의 금속 2-에틸헥사노에이트들은 스트론튬, 비스무트, 니오븀, 및 티타늄이 화학량론 비율로 혼합 선구물질에 존재하는 비율로 혼합되며, z는 일련의 0 내지 1 범위의 값을 가진다. 용액의 몰농도는 샘플에 따라 리터당 약 0.07 내지 0.09 몰이다. 그밖의 제조 공정은 상기 예 4와 동일하다. 막(30)의 최종 두께는 샘플에 따라 2200Å과 2650Å 사이의 범위이다.
도 14는 화학식 12에 따라서 다음의 다양한 z 값 퍼센트를 가지는 스트론튬 비스무트 니오븀 티타네이트(TiNb)의 여섯 개의 다른 샘플들에 대한 분극 히스테리시스 곡선을 나타낸다: 100%(SrBi4Ti4O15); 80%; 50%; 33%; 20%; 그리고 0%(SrBi2Ta2O9). 히스테리시스 곡선이 동작되는 전압들은 앞에서처럼 2, 4, 그리고 6볼트이다. Y-축 크기는 각 곡선에 대하여 -25 내지 25μC/cm2 사이의 범위를 나타낸다. 이 예에서도, 스트론튬 비스무트 티타네이트 및 스트론튬 비스무트 니오베이트 모두가 훌륭한 강유전성체이지만, 50/50의 비율에 가까운 둘의 고용체는 그렇지 않다. 또한 2Pr 및 2Ec의 값과 같은 강유전성 특성들의 다양한 범위는 고용체의 두 개의 극단에 가깝게 나타나고 있다.
예 6
스트론튬 비스무트 탄탈 니오븀 티타네이트(TiTaNb)
12, 24, 16 등의 수를 가지는 캐패시터를 포함하는 다른 일련의 웨이퍼(10)는 초격자 재료층(30)이 스트론튬 탄탈 티타네이트 즉, 다음의 것인 곳에서 제조된다.
SrBi4-2x{(Tay,Nb1-y)x,Ti2-2x}2O15-6x,
여기에서 x 및 y는 0에서 1의 범위이다.
즉, Ti, Ta 그리고 Nb의 고용체가 제조된다. 선구물질 용액은 크실렌 용제에 스트론튬 2-에틸헥사노에이트, 비스무트 2-에틸헥사노에이트, 탄탈 2-에틸헥사노에이트, 니오븀 2-에틸헥사노에이트, 및 티타늄 2-에틸헥사노에이트를 포함한다. 다섯개의 금속 2-에틸헥사노에이트는 스트론튬, 비스무트, 니오븀, 및 티타늄이 화학량론 비율로 혼합 선구물질에 존재하는 비율로 혼합되며, x 및 y는 일련의 0 내지 1 범위의 값을 가진다. 그밖의 제조 공정은 상기 예 5과 동일하다. 막(30)의 최종 두께는 샘플에 따라 1850Å 내지 24000Å 사이의 범위이다.
스트론튬 비스무트 탄탈레이트(Ta), 스트론튬 비스무트 니오베이트(Nb), 그리고 스트론튬 비스무트 티타네이트(Ti)는 임의의 비율로 고용체에 혼합될 수 있으며, 단일의 혼합 강유전성 상을 만들며, 그것은 화학식 13으로 표현될 수 있다.
분극 히스테리시스 측정은 xy/x(1-y)/(2-2x)의 식으로 Ti/Ta/Nb의 이하의 퍼센트를 가지는 각 샘플위에서 수행된다: 100%/0%/0% (SrBi4Ti4O15); 81%/10%/09%; 52%/25%/23%; 35%/34%/31%; 14%/45%/41%; 그리고 0%/50%/50% (SrBi2TaNbO9). 히스테리시스 곡선이 동작되는 전압들은 앞에서처럼 2, 4, 그리고 6볼트이다. 이 예에서도, 스트론튬 비스무트 티타네이트 및 스트론튬 비스무트 탄탈 니오베이트가 훌륭한 강유전성체이지만, 50/50의 비율에 가까운 둘의 고용체는 그렇지 않다. 또한 2Pr 및 2Ec의 값과 같은 강유전성 특성들의 다양한 범위는 고용체의 두 개의 극단에 가깝게 나타나고 있다.
도 15는 화학식 13에 따라서 제조된 고용체 및 상이한 초격자 재료층들 대부분의 2Pr을 보여주는 3차원도(2차원으로 도시됨)이다. 상기 도면에 많은 패턴들이도시되는데, 도 18과 관련되어 논의된 것, 즉, 100% Ta에서 100% Nb로의 2Pr 상승, 도면의 중앙을 향하여 일반적으로 낮은 2Pr의 값, 및 50% Ta로부터 50% Nb로 갈 때 50% Ti 라인을 따르는 2Pr에서의 상승과 같이, 절연된 데이터로부터 명백하지 아니한 다른것들을 포함한다. 이러한 패턴은 특정의, 예측가능한 특성 갖는 강유전성 소자들을 설계하기 위하여 도 15와 같은 레코드를 사용할 수 있게 해준다.
도 16은 특정 퍼센트의 Ta 및 Nb를 갖는 Ti, Ta 및 Nb의 고용체를 포함하는 초격자 재료층의 조성에서의 2Pr 및 Ti의 퍼센트 사이의 관계를 보여주는 그래프이다. 이러한 곡선들은 Ti 축에 평행인 도 25의 3차원도를 통하여 슬라이스들을 묘사한다. 상기 "슬라이스들"은 설계 방향 및 잇점들을 제공하는 패턴들을 인식하는 것을 더 쉽게 해준다.
도 17은 샘플의 두께를 포함하는 상기에서 설명된 일부 데이터가 패턴들이 야기되는 그룹으로 정렬된 표이다. 이러한 표는 전자소자의 설계를 지원하기 위하여 레코드로된 데이터를 정렬하는 다른 방법을 보여준다.
도 18은 상기에서 설명한 다양한 TiTaNb 초격자층 조성물에 대한 분극 피로특성 곡선을 보여주는 그래프이다. 데이터는 높은 Ti 함량(0.0 ≤ x ≤ 0.2)을 가지는 조성물이 큰 2Pr을 가지지만 109사이클 이상의 피로특성에 대해 약한 내성을 갖는 것을 나타낸다. 한편, 대략 동일한 Ti 및 Nb 함량을 갖는 조성물은 TaNb 혼합물에서의 피로특성에 대해 상대적으로 뛰어난 내성을 나타낸다. 그러므로 이 곡선은 전자소자의 설계에서 패턴이 유용하도록 할 수 있는 데이터를 기록하는 또 다른 방법을 명백히 보여준다.
상이한 다수의 초격자 재료층들이 존재하며, 탄탈, 니오븀, 그리고 티타늄 이외의 다른 많은 원소들도 상기에서 논의된 초격자층 고용체에 포함될 수 있으며, 많은 다른 고용체들도 마찬가지이다. 이 가능성들은 여기에서 완전히 설명하기에는 너무 많은 것이다. 그러나, 이것을 나타내기 위하여, 지르코늄을 포함한 고용체는 다음 예에서 설명될 것이다.
예 7
스트론튬 비스무트 티타늄 지르코네이트 (ZrTi)
12, 24, 16 등의 수를 가지는 캐패시터를 포함하는 다른 일련의 웨이퍼(10)는 초격자 재료층(30)이 스트론튬 비스무트 티타늄 지르코네이트 즉, 다음의 것인 곳에서 제조된다.
SrBi4(Tiz,Zr1-z)4O15
여기에서 z는 0에서 1의 범위이다.
즉, Zr 및 Ti의 고용체가 제조된다. 선구물질 용액은 크실렌 용제에서 스트론튬 2-에틸헥사노에이트, 비스무트 2-에틸헥사노에이트, 티타늄 2-에틸헥사노에이트 그리고 지르코늄 2-에틸헥사노에이트를 포함한다. 네 개의 금속 2-에틸헥사노에이트들은 스트론튬, 비스무트, 니오븀, 그리고 티타늄이 화학량 비율로 혼합 선구물질에 존재하도록 하는 비율로 혼합되며, z는 일련의 0 내지 1 범위의 값을 가진다. 용액의 몰농도는 n-부틸 아세테이트를 제 2의 용제로 첨가하여 리터당 약 0.07 몰로 희석된다. RPT 베이킹 단계(89)(도 1)는 750℃의 홀딩 온도에서 수행된다. 그밖의 제조 공정은 상기 예 6과 동일하다. 막(30)의 최종 두께는 샘플에 따라 3000Å 내지 3500Å 사이의 범위이다.
지르코늄은 원소 주기율표에서 티타늄과 동일한 전이 금속 칼럼에 속하며 임의의 양에서 초격자층 결정 구조인 티타늄으로 쉽게 대체될 수 있다.
도 19는 Zr:0% (SrBi4Ti4O15); 20%; 40%:50%; 및 60%를 가진 ZrTi의 6개의 다른 샘플에 대한 분극 히스테리시스 곡선을 도시한다. 히스테리시스 곡선이 나타내는 전압은 이전과 마찬가지로 2, 4 및 6볼트이다. y-축 눈금은 각각의 히스테리시스 곡선에 대하여 -15 내지 15uC/cm2의 범위를 나타낸다. 이 경우에, 만약 50%이상의 지르코늄이 첨가되면, 강유전성 특성은 나타나지 않는다. 이는 50%이상의 Zr을 가진 재료는 초격자 재료층이 아니라는 것을 의미하는 것은 아니며; 이는 단순히 강유전성 전이 온도가 변화하여 상기 재료는 더 이상 실온에서 강유전성 성질을 가지지 않거나, 그리고/또는 재료는 초격자층 유전 재료가 된다는 것을 의미한다. 도 20은 Zr퍼센트의 함수로서 2Pr 및 2Ec에 대한 그래프이며, 도 21은 10% Zr을 가진 재료 및 20% Zr을 가진 재료에 대한 피로특성 곡선이다. 상기 도면들은 2Pr 및 2Ec가 Zr 첨가에 따라 선형에 가깝게 감소하는 동안, 피로특성에 대한 저항이 Zr의 첨가에 따라 적어도 최고 20%까지 개선되는 것을 나타낸다. 따라서 Zr은 또한 소자 설계를 위한 호기를 제공한다.
ZrTi 화합물은 전술한 초격자 재료층 및 임의의 비율로 상기 논의된 고용체중 하나와 임의로 조합될 수 있다. 상기 고용체의 전기적 성질은 전술한 전기적 성질과 연속체를 형성한다. 따라서 층으로 만들어진 초격자 재료를 형성하는 각각의 금속은 도 15에 도시된 바와 같은 도형에 새로운 차원을 사실상 부가한다. 초격자 재료층을 형성하여 상기와 같은 새로운 차원을 부가하는 다른 금속은 물론 여기서 설명한 화합물인 스트론튬과 비스무트 및 칼슘, 바륨, 카드뮴, 납, 하프늄, 텅스텐, 스칸듐, 이트륨, 란탄늄, 안티모니, 크롬 및 탈륨을 포함한다.
6. 화학량론적 비례 기술을 통한 초격자 전기 성능 최적화
이들 재료중 일부는 유전체 또는 강유전성 재료로서 개선되고 안정된 성질을 가진 결정 구조를 형성한다는 것이 발견되었다. 이러한 장점은 선구물질 용액에서 최적의 화학량론적 비율 또는 몰 비율 내의 화학식의 원소를 신중하게 결합함으로써 구현될 수 있다. 화학량론적으로 조절된 최종 결정 뿐만 아니라 이들의 제조 방법은 본 발명의 바람직한 실시예를 형성한다. 당업자는 광범위한 초결정 재료가 전술한 실시예에 따라 선구물질 용액으로부터 만들어지고, 결정 성질은 격자 원소의 이론적인 상대 비율 조절 또는 소량의 금속 산화물 도펀트의 첨가를 통하여 개선된다는 것을 이해할 것이다.
선구물질은 탄탈 2-에틸헥사노레이트와 같은 금속 알콕소카르복실레이트, 알콕사이드 또는 카르복실레이트를 가진 도펀트 부분을 포함하도록 혼합되어, 최종초격자 재료에서 금속 부분 비례 분포를 유도 또는 변경하도록 할 수 있다. 예를 들어, 화학식 SrBi2Ta2O9의 최종 유전체 결정 재료를 제공하도록 충분한 금속 산소화 유기 착물을 가진 선구물질은 최종 화학식(SrBi2.0Ta2.2O9.5)에서 10몰% 과잉 Ta 또는 Ta2.2를 제공하도록 충분한 탄탈 2-에틸헥사노레이트를 혼합함으로써 10% Ta2O5("TaO") 농도를 제공하기 위하여 도핑될 수 있다.
예 8
스트론튬 함량 최적화 연구
예 1의 선구물질 용액은 강유전성 및 유전 성질에 대하여 여러 가지 스트론튬 농도의 효과를 비교하는 조사에 이용하기 위하여 일차 선구물질 용액으로서 선택되었다. 추가 조사를 위해 선택된 상기 일차 선구물질 용액은 Sr1Bi2Ta2O9의 평균 화학식을 가진 최종 재료를 생성하기에 충분한 상대 비율로 금속 2-에틸헥사노레이트를 가진 것이였다. 감도 분석은 이들 선구물질로부터 유도된 초격자 재료에 대한 전계 세기 및 분극성인 강유전성 성질에 대한 스트론튬 함량 효과를 결정하기 위하여 수행되었다. 이러한 감도 연구에서, 선구물질 용액의 스트론튬은 다음의 감도식에 따라 가변한다.
SrWBi2.0Ta2O8+W
여기서 (8+W) 양은 선구물질 및 어닐링 환경에서 과잉 산소로부터 유도되는 산소부분을 나타내며, W에 따라 가변하는 Sr+2양이온 부분에 대응하는 전하의 균형을 잡기에 충분한 양으로 산소 음이온 전하를 제공한다.
일차 선구물질 액체 이외에, 일련의 이차 선구물질 액체가 감도식에 따라 여러 가지 스트론튬 농도를 가지도록 형성된다. 이들 각각의 선구물질 액체는 상기 식에서 금속 원소의 비율에 상응하는 비율로 각각의 금속 카르복실레이트 부분을 혼합함으로써 이전 실시예에 기술된 방법에 따라 생성된다. 이러한 방식에서, 0.0, 0.15, 0.25, 0.35, 0.5, 0.6, 0.8, 0.9, 1.0, 1.1, 1.2 및 1.4의 스트론튬 몰 부분을 가지는 몇 가지 이차 선구물질 액체가 생성된다.
유사한 용액 세트가 다음 제 2감도식에 따라 생성된다.
SrWBi2.2Ta2O8.3+W,
스트론튬 함량은 0.5, 0.6, 0.7, 0.8, 0.9, 1.0, 1.1 및 1.2의 스트론튬 몰 부분을 가지는 이차 선구물질 액체를 생성하기 위하여 가변된다. 이러한 과잉 비스무트는 어닐링 온도에서 비스무트 산화물의 휘발로부터 성분에 첨가된다.
각각의 이들 선구물질은 동일한 조건하에서 예 1의 방법에 따라 다수의 캐패시터를 가진 박막 웨이퍼를 제조하기 위하여 이용된다. 강유전성 성질, 즉 분극성(2Pr) 및 전계(Ec)는 종래 기술에 따라 측정된다. 예를 들어 2Pr은 히스테리시스 측정법(전하 대 인가 전압)으로부터 결정되며, 상기 측정법은 휴렛패커드3314A 함수 발생기 및 휴렛패커드 54502A 디지털 오실로스코프를 포함하는 회로상에서 표준 프로토콜에 따라 수행된다.
도 22는 여러 가지 샘플에 대하여 수행된 측정법에 대한 분극성 및 전계세기값의 그래프로서 강유전성 성질 측정법의 결과를 도시한다. 도 22의 부호에 의하여 표시되는 바와 같이, 빈 원과 채워진 원에 따른 각각의 라인은 식 변수의 화학식 15 클라스의 순수 샘플에 대하여 취해진 측정값을 나타낸다. 빈 삼각형과 채워진 삼각형에 상응하는 각각의 라인은 동일 조건하에서 동일 샘플에 대하여 취해진 제 2 측정값을 나타낸다. 빈 사각형과 채워진 사각형에 따른 각각의 라인은 순수 화학식 16 변수에 대하여 수행된 측정값을 나타낸다. 이들 결과는 1.0몰 부분 100%를 초과하는 Sr농도를 가진 샘플에서 2Pr이 0에 가깝다는 것을 나타낸다.
도 23은 화학식 15에 따른 각각의 유전체 재료에 대한 각각의 첫 번째 수행된 히스테리시스 곡선을 도시한다. 각각의 곡선은 스트론튬 농도의 히스테리시스 민감도를 검사하기 위하여 나타내는 것처럼 변화된 제형(formulation)을 갖는 재료를 나타낸다. 이들 측정값은 도 22의 원형 곡선을 구성하기 위하여 이용된다.
도 24는 화학식 15에 따른 각각의 유전체 재료에 대한 각각의 두 번째 수행된 히스테리시스 곡선을 도시한다. 각각의 곡선은 상기 재료가 히스테리시스 곡선에 영향을 줄 때 스트론튬 농도의 히스테리시스 민감도를 검사하도록 변화된 제형을 갖는 재료를 나타낸다. 이들 측정값은 도 22의 삼각형 곡선을 구성하기 위하여 이용된다.
도 25는 화학식 15에 따른 각각의 유전체 재료(10%초과 비스무트)에 대한 각각의 히스테리시스 곡선을 도시한다. 상기 재료는 히스테리시스 곡선에 영향을 줄 때 스트론튬 농도의 히스테리시스 민감도를 검사하기 위하여 변화하는 재형를 가진다. 이들 측정값은 도 22의 사각형 곡선을 구성하기 위하여 이용된다.
도 22내지 25의 결과는 0.35부분 이하 또는 1.1부분이상으로 Sr농도가 형성될 때 측정 반복성 부족 및 캐패시터 단락 발생에 의하여 표시되는 바와 같이 불량한 안정성을 가진 결정이 형성된다는 것을 입증한다. 10% 과잉 비스무트를 가진 선구물질로부터 형성된 재료인 경우, 1.0이상의 스트론튬 부분에 대하여 단락이 발생한다. 제형 연구를 위하여, Sr0.35내지 Sr1.1범위를 벗어난 Sr 농도를 가지는 재료는 불량한 유전 성능 및 불량한 강유전성 성능을 나타낸다. 반대로, 몰 부분이 약 0.35 내지 1.1인 스트론튬을 포함하는 유전체 층을 가진 캐패시터는 분극가능하며 양호한 유전 성질을 가지며, 바이어스 전압 스트레스에서 상대적으로 안정된 결정 구조를 가진다.
도 26-31은 각각 단일 웨이퍼 위에 형성된 여러 가지 스트론튬 비스무트 탄탈레이트 캐패시터로부터 얻은 다수의 히스테리시스 곡선을 도시한다. 삽입 숫자 예를 들어(8.3)는 웨이퍼 그리드상의 캐패시터 사이트를 식별하는 역할을 한다. 각각의 도면은 다른 웨이퍼를 나타내며, 스트론튬 함유량은 도면상에 표시된 다른 웨이퍼에 대하여 변화하며, 예를 들어, 도 26은 공식 Sr0.8Bi2.0Ta2.0O8.8을 가진 웨이퍼상의 4캐패시터로부터 취한 측정값을 나타낸다. 이들 재료를 형성하기 위하여 이용된 선구물질은 과도한 비스무트를 첨가하지 않는다. 이들 도면중에서, 스트론튬 부분은 0.8 내지 1.4 사이에서 변화한다. 각각의 농도에서, 각각의 곡선은 실질적으로 동일하며, 약 1.1의 스트론튬 부분에서 재료가 불량한 강유전성 성질을 나타내기 시작할 때까지 양호한 강유전성 성질을 나타낸다. 강유전성 현상은 1.2 이상의 스트론튬 부분을 가진 재료에 대하여는 나타나지 않는다.
도 32는 강유전성 재료를 최고 1010싸이클까지 스위칭한 후에 강유전성 재료에 대하여 행해진 분극 피로특성 측정값에 대한 결과이다. 이들 측정은 5.7V사인파로 샘플을 반복적으로 충방전하고 동일한 조건하에 각각의 시간에 대하여 유지된 전하를 측정함으로써 수행된다. 6개의 샘플은 식(22)에 따라 액 0.5내지 1.1범위의 Sr 몰 부분을 가지며 과량의 비스무트를 가지지 않는 선구물질 용액으로부터 형성된다. 이들 재료는 매우 작거나 무시할 만한 피로특성을 갖는다.
예 9
A-사이트 및 B-사이트 도펀트의 첨가에 의한 스트론튬 비스무트 탄탈레이트 재료의 단락 방지
도 33은 추가로 10% 과잉 비스무트가 선구물질 용액에 첨가된 상태에서 식 SrBi2Ta2O9를 가진 유전체층 또는 강유전성층과 결합한 웨이퍼 상에 제조된 여러 가지 캐패시터로부터 얻어진 히스테리시스 곡선을 도시한다. 이들 캐패시터의 금속층은 단락되며 따라서 강유전성 캐패시터로 사용할 수 없다.
반대로, 도 34는 도 33의 재료로부터 생성되지만 그 결정 재료에 10몰%의Bi2Ta2O8의 도펀트를 첨가한 동일 공식을 가진 선구물질로부터 만들어진 강유전성 재료를 포함하는 캐패시터에 대한 첫 번째 실행된 히스테리시스 결과를 도시한다. 이들 도펀트는 비스무트 2-에틸헥사노레이트 및 탄탈 2-에틸헥사노레이트의 결합물을 원료 선구물질 용액에 첨가함으로써 제조된다. 도 34의 캐패시터는 단락되지 않으며, 상자형 사각 곡선으로 양호한 강유전성 성질을 나타낸다.
도 34는 도 34의 캐패시터에 대하여 두 번째 수행된 히스테리시스 결과를 도시한다. 도 35의 측정값은 연속적인 수행사이의 양호한 반복성을 입증한다.
도 36은 추가의 20몰% TaO5/2도펀트가 첨가된 상태에서 SrBi2Ta2O9에다 10% 과잉 비스무트를 첨가한 식의 강유전성 재료를 가진 캐패시터에 대한 히스테리시스 결과를 도시한다. 또한, TaO5/2도펀트는 도 33에서 관측되는 단락 문제를 해결한다.
도 37은 10%과잉 BiO3/2가 도펀트에 더하여 첨가된 SrBi2Ta2O9식에 따른 선구물질 용액의 기초 원료로부터 만들어진 금속 산화물 재료에 대한 몇 가지 히스테리시스 곡선을 도시한다. 각각의 곡선은 다음과 같이 도펀트 농도가 표시된다, 즉, 도펀트 없이, 10% Bi2Ta2O8, 10% BiO3/2및 20% TaO5/2. 또한 10% Bi2Ta2O8및 20% TaO5/2도펀트(곡선 C 및 E)는 도 33에서 관측된 단락 문제점을 해결한다. 10% BiO3/2도펀트는 단락 문제를 해결하지 못한다. 곡선 A는 실제적으로 도펀트가 없는 상태에서 존재할 수 있는 강유전성 재료를 형성한다.
이러한 방식에서, 초격자 공식 내의 소정 이론적 비율에 따르는 것은 특히 안정된 결정 구조를 가진 강유전성 및 유전 재료를 형성한다. 특히, 이들 식은 다음 식을 가진다.
SrW[Bi4-2X+α{(TaY,Nb1-Y)X,(TiZ,Zr1-Z)2-2X}2O15-6X]C
여기서 상기 화학식의 원소는 전술한 바와 같이 0≤W≤1.0 및 C≥1이다. 상기 화학식에서 특히 안정된 결정은 크기 C÷W가 ≥1일 때 발생한다. 상기 비율은 다음 바람직한 모드의 수로 유지될 수 있다. 제 1모드는 W≤1 및 C=1일 때 존재한다. 제 2모드는 W=1 및 C≥1일 때 존재한다. 제 3모드는 0.6≤W≤1.0 및 C ≥1일 때 존재한다.
예로서, 상기 화학식, SrW[Bi4-2X+α{(TaY,Nb1-Y)X,(TiZ,Zr1-Z)2-2X}2O15-6X]C를 참조하면, 본 예의 Sr1.0Bi2.0Ta2.0O9.0과 비교할 때, W는 1.0이며, X는 1.0이며, α는 제로이며, C는 1이며, 크기(W÷C)는 1.0이다.
다음의 또다른 식, SrW(BiαTa2)YOZ에서 본 예의 Sr1.0Bi2.0Ta2.0O9.0과 비교할 때, W는 1.0이며, α는 2.0이며, Y는 1.0이며, Z는 9.0이며, 크기(W÷Y)는 1.0이다.
다음의 또다른 식, (SrBiα)XTaYOZ,에서 본 예의 Sr1.0Bi2.0Ta2.0O9.0과 비교할 때, α는 2.0이며, X는 1이며, Y는 2이며, Z는 9.0이다.
초격자 재료층을 이용한 전자 소자를 만들기 위한 최적의 방법 및 조성물이기술되어 있으며, 상기 방법 및 조성물에 따른 전기적 성질의 관계가 입증되며, 상기 전자 소자를 제조하기 위하여 초격자 재료층의 함수로서 전기적 성질에 대한 데이터를 이용하는 방법이 기술되어 있다. 도면에 설명되고 본 명세서에 기술된 특정 실시예는 본 발명을 제한하려는 것이 아니고 설명을 하려는 것이며, 본 발명의 권리범위는 첨부된 청구범위에 나타나 있다. 또한, 당업자는 본 발명의 사상으로부터 벗어나지 않고 설명된 특정 실시예의 수많은 사용 및 변형이 가능하다. 예를 들어, 기판의 예비베이킹, RTP 베이킹 및 비스무트 함유량은 초격자 재료층 최적화를 위해 중요한 것으로 인식되기 때문에, 이들 공정은 종래 프로세스와 결합되어 본 발명의 방법을 변형할 수 있다. 전술한 단계는 예를 들어 상이한 순서로 수행될 수 있다. 또한 등가의 구조 및 공정이 전술한 여러 가지 구조 및 공정 대신 대치될 수 있다. 또는 여러 가지 다른 치수 및 재료가 이용될 수 있다. 또한, 초격자 재료층 성질 및 전자 소자 및 제조상의 여러 재료의 조화에 대한 결함이 지적되었기 때문에, 이러한 개념을 이용하는 많은 설계 및 제조 공정이 고안될 수 있다. 따라서, 본 발명은 조립공정, 전자 소자 및 전자 소자 제조 방법에 존재하거나 또는 나타나 있는 각각의 그리고 모든 신규한 특성과 이들의 신규한 특성의 결합을 포함하여 구성될 수 있다.

Claims (18)

  1. 기판(22, 24, 26, 28)을 제공하는 단계를 포함하는 초격자 재료층를 가진 웨이퍼를 제조하는 방법으로서, 상기 방법은,
    서로 SrW[Bi4-2X+α{(TaY,Nb1-Y)X,(TiZ,Zr1-Z)2-2X}2O15-6X]C화학식에 상응하게 상호 비례하는 액체 전구물질에 금속을 제공하기 위해, 스트론튬 금속 부분, 비스무트 금속 부분, 및 탄탈, 니오븀, 티타늄, 지르코늄 및 이들의 혼합물로 구성된 그룹으로부터 선택된 적어도 하나의 추가 금속 부분을 포함하는 금속 부분의 혼합물을 함유한 액체 선구물질을 준비하는 단계
    -여기서 w, c, x, y, z 및 α는 상기 식의 원자의 화학량론적 양을 한정하는 수이고, 0≤x≤1.0, 0≤y≤1.0, 0≤z≤1.0, (X-2)≤α≤1.6(2-X), 0<w ＜ 1.0, c≥1.0 및 (c÷w)≥1 ;
    상기 기판에 상기 선구물질을 제공하는 단계; 및
    상기 기판 상의 금속 부분의 혼합물을 포함하는 초격자 재료층(30)을 형성하기 위해, 상기 기판상에서 상기 선구물질을 가열하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 제조 방법.
  2. 제 1 항에 있어서, c=1인 것을 특징으로 하는 웨이퍼 제조 방법.
  3. 제 1 항에 있어서, c＞1인 것을 특징으로 하는 웨이퍼 제조 방법.
  4. 제 1 항에 있어서, 0.6≤w≤1.0이고 c＞1인 것을 특징으로 하는 웨이퍼 제조 방법.
  5. 제 1 항에 있어서, 상기 선구물질에 도펀트를 첨가하는 단계를 더 포함하는 것을 특징으로 하는 웨이퍼 제조 방법.
  6. 제 5 항에 있어서, 상기 도펀트는 탄탈 및 비스무트로 구성된 그룹으로부터 선택되는 것을 특징으로 하는 웨이퍼 제조 방법.
  7. 제 1 항에 있어서, 상기 준비 단계는 화학식 Srw(BiαTa2)yOz로 정의된 화학량론적 혼합물내에 상기 금속 부분을 갖는 상기 선구물질을 공급하는 단계를 포함하며, 여기서 w, y, z 및 α는 상기 식의 원소의 화학량론적 양에 상응하는 수이고, 0<w≤1.0, 0<y≤1.0, 2≤α≤2.2, 0.6<(w÷t)＜1.0이며, z는 Sr, Bi 및 Ta 양이온의 평형을 유지하도록 충분한 산소 음이온을 제공함으로써 상기 식의 전하의 평형을 유지하기에 충분한 것을 특징으로 하는 웨이퍼 제조 방법.
  8. 제 1 항에 있어서, 상기 준비 단계는 화학식(SrBiα)WTaYOZ로 정의된 화학량론적 혼합물내에 상기 금속 부분을 갖는 상기 선구물질을 공급하는 단계를 포함하며, 여기서 w, y 및 z는 상기 식의 치환분의 화학량론적 양에 상응하는 수이고, 0≤w<1.0, 0≤y≤1.0, 2≤α≤2.2, 2<y/w 이고 z는 Sr, Bi 및 Ta 양이온의 평형을 유지하도록 충분한 산소 음이온을 제공함으로써 상기 식의 전하의 평형을 유지하기에 충분한 것을 특징으로 하는 웨이퍼 제조 방법.
  9. 제 1 항에 있어서, 상기 기판을 엔클로저에 위치시키는 단계 및 상기 엔클로저 내에 산소가 풍부한 분위기를 도입하는 단계를 더 포함하는 것을 특징으로 하는 웨이퍼 제조 방법.
  10. 제 1 항에 있어서, 상기 가열 단계는 약 500℃ 내지 850℃ 범위의 목표 최대 온도에서 상기 선구물질을 급속 열처리하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 제조 방법.
  11. 한 쌍의 전극(28, 32) 및 상기 전극 사이에 삽입된 초격자층(30)을 포함하는 강유전성 소자(10)로서,
    상기 초격자층(30)은 평균 화학식 SrW[Bi4-2X+α{(TaY,Nb1-Y)X,(TiZ,Zr1-Z)2-2X}2O15-6X]C을 가지며, 여기서 w, c, x, y, z 및 α는 상기 식의 치환군의 분자량에 상응하는 수이고, 0≤x≤1.0, 0≤y≤1.0, 0≤z≤1.0, (x-2)≤α≤1.6(2-x), 0<w＜1.0, c≥1.0 및 (c÷w)≥1인 것을 특징으로 하는 강유전성 소자.
  12. 제 11 항에 있어서, c=1인 것을 특징으로 하는 강유전성 소자.
  13. 제 11 항에 있어서, c＞1인 것을 특징으로 하는 강유전성 소자.
  14. 제 11 항에 있어서, 0.6≤w≤1.0인 것을 특징으로 하는 강유전성 소자.
  15. 제 11 항에 있어서, 상기 초격자는 도펀트를 포함하는 것을 특징으로 하는 강유전성 소자.
  16. 제 15 항에 있어서, 상기 도펀트는 탄탈 및 비스무트로 구성된 그룹으로부터 선택되는 것을 특징으로 하는 강유전성 소자.
  17. 한 쌍의 전극 및 상기 전극 사이에 삽입된 초격자층을 포함하는 강유전성 소자로서,
    상기 초격자층은 평균 화학식 SrW(BiαTa2)YOZ을 가지며, 0<w＜1.0, 0<y≤1.0, 2≤α≤2.2, 0.6<(w÷y)＜1.0이고, z는 Sr, Bi 및 Ta 양이온의 평형을 유지하도록 충분한 산소 음이온을 제공함으로써 상기 식의 전하의 평형을 유지하기에 충분한것을 특징으로 하는 강유전성 소자.
  18. 제 17 항에 있어서, 상기 초격자층은 도펀트를 포함하는 것을 특징으로 강유전성 소자.
KR1019970706388A 1995-03-17 1996-03-12 초격자재료층및이를포함하는전자소자제조방법 KR100433819B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/405953 1995-03-17
US08/405,953 US6072207A (en) 1991-02-25 1995-03-17 Process for fabricating layered superlattice materials and making electronic devices including same
US8/405,953 1995-03-17

Publications (2)

Publication Number Publication Date
KR19980702980A KR19980702980A (ko) 1998-09-05
KR100433819B1 true KR100433819B1 (ko) 2004-07-16

Family

ID=23605919

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970706388A KR100433819B1 (ko) 1995-03-17 1996-03-12 초격자재료층및이를포함하는전자소자제조방법

Country Status (5)

Country Link
US (1) US6072207A (ko)
EP (1) EP0815589A2 (ko)
JP (1) JPH11502375A (ko)
KR (1) KR100433819B1 (ko)
WO (1) WO1996030938A2 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW346676B (en) * 1996-05-14 1998-12-01 Matsushita Electron Co Ltd Method of manufacturing layered ferroelectric Bi containing film
JP3108039B2 (ja) * 1997-01-18 2000-11-13 東京応化工業株式会社 Ｂｉ系強誘電体薄膜形成用塗布液およびこれを用いて形成した強誘電体薄膜、強誘電体メモリ
US5784310A (en) * 1997-03-03 1998-07-21 Symetrix Corporation Low imprint ferroelectric material for long retention memory and method of making the same
US6281534B1 (en) * 1998-10-13 2001-08-28 Symetrix Corporation Low imprint ferroelectric material for long retention memory and method of making the same
US7012292B1 (en) * 1998-11-25 2006-03-14 Advanced Technology Materials, Inc Oxidative top electrode deposition process, and microelectronic device structure
KR100333669B1 (ko) * 1999-06-28 2002-04-24 박종섭 레드니오비움지르코니움타이타니트 용액 형성 방법 및 그를 이용한 강유전체 캐패시터 제조 방법
US6696363B2 (en) 2000-06-06 2004-02-24 Ekc Technology, Inc. Method of and apparatus for substrate pre-treatment
US7074640B2 (en) 2000-06-06 2006-07-11 Simon Fraser University Method of making barrier layers
AU2001265390A1 (en) * 2000-06-06 2001-12-17 Ekc Technology, Inc. Method of making electronic materials
US7427529B2 (en) * 2000-06-06 2008-09-23 Simon Fraser University Deposition of permanent polymer structures for OLED fabrication
US7067346B2 (en) * 2000-06-06 2006-06-27 Simon Foster University Titanium carboxylate films for use in semiconductor processing
US7176114B2 (en) * 2000-06-06 2007-02-13 Simon Fraser University Method of depositing patterned films of materials using a positive imaging process
DE10041699A1 (de) * 2000-08-24 2002-03-21 Infineon Technologies Ag Niedertemperatur-Prozessierung ferroelektrischer Strontium-Wismuth-Tantalat-Schichten und Herstellung ferroelektrischer Bauelemente daraus
US7084080B2 (en) * 2001-03-30 2006-08-01 Advanced Technology Materials, Inc. Silicon source reagent compositions, and method of making and using same for microelectronic device structure
US6885570B2 (en) * 2001-11-09 2005-04-26 Interuniversitair Microelektronica Centrum vzw (IMEC vzw) Simplified bottom electrode-barrier structure for making a ferroelectric capacitor stacked on a contact plug
KR100639204B1 (ko) * 2003-04-30 2006-10-30 주식회사 하이닉스반도체 고 유전물질을 이용한 반도체소자의 제조방법
DE102004002204A1 (de) * 2004-01-15 2005-08-11 Epcos Ag Keramikmaterial
US20060169592A1 (en) * 2005-01-31 2006-08-03 Hewlett-Packard Development Company, L.P. Periodic layered structures and methods therefor
US9312557B2 (en) * 2005-05-11 2016-04-12 Schlumberger Technology Corporation Fuel cell apparatus and method for downhole power systems
KR20070075135A (ko) * 2006-01-12 2007-07-18 에스케이 주식회사 고비점 방향족 유분으로 조성된 고내압성 전기절연유조성물
JP5116261B2 (ja) * 2006-06-21 2013-01-09 キヤノン株式会社 強誘電体の検査装置
US7750173B2 (en) * 2007-01-18 2010-07-06 Advanced Technology Materials, Inc. Tantalum amido-complexes with chelate ligands useful for CVD and ALD of TaN and Ta205 thin films
US9871044B2 (en) 2015-11-06 2018-01-16 Micron Technology, Inc. Enhanced charge storage materials, related semiconductor memory cells and semiconductor devices, and related systems and methods
GB201800816D0 (en) * 2018-01-18 2018-03-07 Xaar Technology Ltd A method for fabricating a lead-free thin film element and uses thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4076611A (en) * 1976-04-19 1978-02-28 Olin Corporation Electrode with lanthanum-containing perovskite surface
US4485180A (en) * 1982-09-06 1984-11-27 Murata Manufacturing Co., Ltd. High frequency dielectric ceramic compositions
US5128316A (en) * 1990-06-04 1992-07-07 Eastman Kodak Company Articles containing a cubic perovskite crystal structure
JPH08502859A (ja) * 1992-10-23 1996-03-26 シメトリックス・コーポレイション 層状の超格子物質を有する集積回路およびその製造方法
US5426075A (en) * 1994-06-15 1995-06-20 Ramtron International Corporation Method of manufacturing ferroelectric bismuth layered oxides
US5478610A (en) * 1994-09-02 1995-12-26 Ceram Incorporated Metalorganic chemical vapor deposition of layered structure oxides

Also Published As

Publication number Publication date
WO1996030938A2 (en) 1996-10-03
WO1996030938A3 (en) 1996-12-05
KR19980702980A (ko) 1998-09-05
US6072207A (en) 2000-06-06
EP0815589A2 (en) 1998-01-07
JPH11502375A (ja) 1999-02-23

Similar Documents

Publication Publication Date Title
KR100433819B1 (ko) 초격자재료층및이를포함하는전자소자제조방법
US5434102A (en) Process for fabricating layered superlattice materials and making electronic devices including same
KR100295698B1 (ko) 혼합된 적층 초격자 물질을 갖는 집적 회로 및 이를 제조하는 방법에 사용하기 위한 전구물질 용액
EP0815588B1 (en) Low temperature process for fabricating layered superlattice materials
KR100516630B1 (ko) 층형상초격자재료 및 ａｂｏ₃형 금속산화물을 제조하고,산소에 노출시키는 일없이 이들 재료를 포함하는전자디바이스를 제작하는 방법
KR100313468B1 (ko) 유전체 캐패시터에 대한 하부 전극 구조 및 그 제조 방법
JP4067563B2 (ja) 低リーク電流および低分極疲労を有する電子デバイスを製造するためのｕｖ照射プロセス
EP0665981B1 (en) Process for fabricating layered superlattice materials and electronic devices including same
JP3803583B2 (ja) 超格子材料を製造する高速ランプアニール法
KR19990044056A (ko) 분극혼화성의 버퍼층을 가지는 금속절연체반도체구조
US6133092A (en) Low temperature process for fabricating layered superlattice materials and making electronic devices including same
JP2004519856A (ja) 改良された微細構造を有する積層超格子材料の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110421

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee