KR100333669B1 - 레드니오비움지르코니움타이타니트 용액 형성 방법 및 그를 이용한 강유전체 캐패시터 제조 방법 - Google Patents

레드니오비움지르코니움타이타니트 용액 형성 방법 및 그를 이용한 강유전체 캐패시터 제조 방법 Download PDF

Info

Publication number
KR100333669B1
KR100333669B1 KR1019990024993A KR19990024993A KR100333669B1 KR 100333669 B1 KR100333669 B1 KR 100333669B1 KR 1019990024993 A KR1019990024993 A KR 1019990024993A KR 19990024993 A KR19990024993 A KR 19990024993A KR 100333669 B1 KR100333669 B1 KR 100333669B1
Authority
KR
South Korea
Prior art keywords
solution
pnzt
forming
mixed solution
ferroelectric capacitor
Prior art date
Application number
KR1019990024993A
Other languages
English (en)
Other versions
KR20010004363A (ko
Inventor
홍권
유용식
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990024993A priority Critical patent/KR100333669B1/ko
Priority to US09/605,633 priority patent/US6465260B1/en
Priority to JP2000195213A priority patent/JP2001036030A/ja
Publication of KR20010004363A publication Critical patent/KR20010004363A/ko
Application granted granted Critical
Publication of KR100333669B1 publication Critical patent/KR100333669B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material

Abstract

본 발명은 강유전체 캐패시터의 산소 공공에 의한 누설전류 특성 저하를 방지할 수 있는 PNZT 용액 형성 방법 및 그를 이용한 강유전체 캐패시터 제조 방법에 관한 것으로, Pb-아세테이트를 2-메토시에탄올에 용해하고, 상기 Pb-아세테이트가 용해된 상기 2-메토시에탄올을 Nb-펜타에토사이드와 혼합하여 Pb-Nb 혼합 용액을 형성하는 단계, 각각 프로파놀에 희석된 Zr-노말프로포사이드 및 Ti-이소프로포사이드를 킬레이팅 화제인 에틸아세토아세테이트로 킬레이션시켜 Zr-Ti 혼합 용액을 형성하는 단계, 상기 Pb-Nb 혼합 용액과 상기 Zr-Ti 혼합 용액을 혼합하여 PNZT 용액을 형성하는 단계, 상기 PNZT 용액에 염기성 촉매를 첨가하는 단계 및 상기 PNZT 용액에 건조 제어 화학 첨가제를 첨가하는 단계를 포함하는 PNZT 용액 형성 방법 및 이를 이용한 강유전체 캐패시터 제조 방법을 제공한다.

Description

레드니오비움지르코니움타이타니트 용액 형성 방법 및 그를 이용한 강유전체 캐패시터 제조 방법{METHOD FOR FORMING PNZT SOLUTION AND METHOD FOR FORMING FERROELECTRIC CAPACITOR USING THE SAME SOLUTION}
본 발명은 반도체 메모리 소자 제조 분야에 관한 것으로, 레드니오비움지르코니움타이타니트(lead niobium zirconium titanate, 이하 PNZT라 함) 용액 형성방법 및 그를 이용한 강유전체 캐패시터 제조 방법에 관한 것이다.
반도체 메모리 소자에서 강유전체(ferroelectric) 재료를 캐패시터에 사용함으로써 기존 DRAM(Dynamic Random Access Memory) 소자에서 필요한 리프레쉬(refresh)의 한계를 극복하고 대용량의 메모리를 이용할 수 있는 소자의 개발이 진행되어왔다. FeRAM(ferroelectric random access memory) 소자는 비휘발성 메모리 소자의 일종으로 전원이 끊어진 상태에서도 저장 정보를 기억하는 장점이 있을 뿐만 아니라 동작 속도도 기존의 DRAM에 필적하여 차세대 기억소자로 각광받고 있다.
강유전체 기억소자의 축전물질로는 SrxBiyTa2O9(SBT)와 Pb(ZrxTi1-x)O3(lead zirconium titanate, 이하 PZT라 함) 박막이 주로 사용된다. 강유전체는 상온에서 유전상수가 수백에서 수천에 이르며 두 개의 안정한 잔류분극(remnant polarization) 상태를 갖고 있어 이를 박막화하여 비휘발성(nonvolatile) 메모리 소자로 응용한다. 강유전체 박막을 이용하는 비휘발성 메모리 소자는, 가해주는 전기장의 방향으로 분극의 방향을 조절하여 신호를 입력하고 전기장을 제거하였을 때 남아있는 잔류분극의 방향에 의해 디지털 신호 1과 0을 저장하는 원리를 이용하는 것이다.
PZT는 산화상태(oxidation state)가 +4 보다 큰 물질로 도핑되며, 페롭스카이트(perovskite) 구조를 형성하기 위해서 유전막이 증착된 다음 열처리되어야 한다. 단순한 페롭스카이트 구조로는 입방 단위 셀(cubic unit cell)이 있는데, 상대적으로 큰 양이온이 입방체의 꼭지점(A-site))에 위치하고, 작은 양이온이체심(B-site)에 위치하고, 산소 이온들은 단위 셀의 면심을 채운다. 이러한 구조를 일반적으로 ABO 구조라 부르는데, PZT의 경우는 ABO3구조를 이루며 A-위치는 보통 Pb가 차지하고, B-위치는 Zr 또는 Ti가 차지한다.
FeRAM 캐패시터의 강유전체로 이용되는 PZT막은 우수한 강유전 특성을 나타내지만, 물질내 Pb가 존재함으로써 제조 공정 중 산소 공공(Oxygen Vacancy)을 발생시켜 누설전류 특성이 매우 열악한 것으로 알려져 있다. PZT에서 PbO의 휘발 문제를 해결하기 위하여, 증착공정시 과잉의 PbO를 첨가하여 공정 중 휘발하는 양을 보상함으로써 산소 공공을 제어하는 방법이 있으나, 최근 고집적 FeRAM 개발의 캐패시터 물질로 거론되고 있는 PZT를 디바이스에 조기 적용하기 위해서는 누설전류 특성을 보다 효과적으로 향상시킬 수 있는 기술 개발이 반드시 필요한 실정이다.
상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 강유전체 캐패시터의 산소 공공에 의한 누설전류 특성 저하를 방지할 수 있는 PNZT 용액 형성 방법 및 그를 이용한 강유전체 캐패시터 제조 방법을 제공하는데 그 목적이 있다.
도1은 본 발명의 일실시예에 따른 PNZT 코팅 용액 형성 공정 순서도,
도2a 내지 도2f는 본 발명의 다른 실시예에 따른 강유전체 메모리 소자 제조 공정 단면도.
*도면의 주요부분에 대한 도면 부호의 설명*
30A: Pt 하부전극 31A: PNZT 강유전체막 패턴
32A: Pt 상부전극
상기와 같은 목적을 달성하기 위한 본 발명의 일 측면에 따르면, 레드니오비움지르코니움타이타니트(PNZT) 용액 형성 방법에 있어서, Pb-아세테이트를 2-메토시에탄올에 용해하고, 상기 Pb-아세테이트가 용해된 상기 2-메토시에탄올을 Nb-펜타에토사이드와 혼합하여 Pb-Nb 혼합 용액을 형성하는 제1 단계; 각각 프로파놀에 희석된 Zr-프로포사이드 및 Ti-이소프로포사이드를 킬레이션시켜 Zr-Ti 혼합 용액을 형성하는 제2 단계; 상기 Pb-Nb 혼합 용액과 상기 Zr-Ti 혼합 용액을 혼합하여 PNZT 용액을 형성하는 제3 단계; 상기 제3 단계가 완료된 상기 PNZT 용액에 염기성 촉매를 첨가하는 제4 단계; 및 상기 제4 단계가 완료된 상기 PNZT 용액에 건조 제어 화학 첨가제를 첨가하는 제5 단계를 포함하는 PNZT 용액 형성 방법이 제공된다.
또한, 본 발명의 다른 측면에 따르면, 상기의 레드니오비움지르코니움타이타니트(PNZT) 용액 형성 방법에 따라 형성된 PNZT 용액을 이용한 강유전체 캐패시터 제조 방법에 있어서, 기판 상에 캐패시터의 하부전극을 이룰 제1 전도막을 형성하는 단계; 상기 제1 전도막 상에 상기 PNZT 용액을 도포하는 단계; 열처리를 실시하여 PNZT 강유전체 박막을 형성하는 단계; 및 상기 PNZT 강유전체 박막 상에 캐패시터의 상부전극을 이룰 제2 전도막을 형성하는 단계; 및 를 포함하는 강유전체 캐패시터 제조 방법이 제공된다.
본 발명은 산소공공의 발생을 억제하기 위하여 ABO3구조를 갖는 PZT의 A-위치 즉 Pb 자리에 Nb 도펀트(dopant)를 첨가하여 PNZT(lead niobium zirconiumtitanate, Pb(1-x/2)Nbx(Zr0.52Ti0.48)1-xO3)를 형성하는데 그 특징이 있다. 즉, Nb의 첨가에 따라 누설전류 소스인 산소공공의 발생을 최소화시킴으로써 누설전류 특성을 향상시키는 방법이다.
본 발명은 PNZT MOD(metal organic deposition) 코팅용액을 합성하는 단계와 이 용액을 이용하여 PNZT 캐패시터를 형성하는 단계로 나뉜다.
도1은 본 발명의 일실시예에 따른 PNZT 코팅 용액 형성 공정 순서도로서, Pb-아세테이트3가수화물(Pb-acetatetrihydrate)(1)을 진공에서 탈수(2)시켜 Pb-아세테이트(Pb-acetate)로 만들고 이를 2-메토시에탄올(2-methoxyethanol)에 용해(3)하고 이를 Nb-펜타에토사이드(Nb-penta ethoxide)와 혼합하여 Pb-Nb 혼합 용액(5)을 준비한다.
Zr-노말프로포사이드(Zr-normal propoxide)(6)와 Ti-이소프로포사이드(Ti-iso propoxide)(7)는 각각 프로파놀(propanol)(PrOH)로 희석(8, 9)시킨 후 킬레이팅 화제(chelating agent)인 에틸아세토아세테이트(ethylacetoacetate)로 킬레이션(10)시켜 Zr-Ti 혼합 용액(11)을 준비한다.
이어서, Pb-Nb 혼합 용액(5)과 Zr-Ti 혼합 용액(11)을 80 ℃ 내지 100 ℃ 온도에서 리플럭싱(refluxing)(12) 즉, 혼합하여 PNZT 저장 용액(stock solution)을 형성한다. 알콜사이드 베이스(base) 용액은 대기중에서 수분과 민감하게 반응하여 용액의 열화(degradation)가 일어난다. 따라서, 대기중에서 안정한 용액을 제조하는 것이 매우 중요하다. 상기 저장용액을 코팅 용액(coating solution)이라고도 한다.
다음으로, 부분 가수분해를 위해 염기성 촉매인 NH4OH를 첨가한다. 이때, 본 발명의 일실시예에서는 H2O + NH4OH + 프로파놀의 혼합용액을 첨가한다.
이어서, 점도조절 및 건조시 균열(crack) 방지를 목적으로 건조 제어 화학 첨가제(dry control chemical additive, DCCA)로서 에틸렌 그리콜(ethylene glycol)을 첨가(14)하여 스핀 코팅(spin coating)용 PNZT 용액을 제조하고 PNZT 코팅용액을 안정화(15) 시킨다.
PNZT 용액에서 Nb의 도핑농도는 1 % 내지 10 %가 되도록 한다.
상기와 같이 마련된 PNZT 용액을 이용하여 도2a 내지 도2f에 도시한 바와 같이 FeRAM 소자의 캐패시터를 형성한다.
먼저, 도2a에 도시한 바와 같이 하부 트랜지스터, 제1 층간절연막(15) 및 비트라인(26) 형성이 완료된 반도체 기판(20) 상부에 BPSG(boro phospho silicate glass) 등으로 제2 층간절연막(27)을 형성하고, 제2 층간절연막(27) 상에 페시베이션(passivation)막(28)으로서 고온 산화막(high temperature oxide)을 형성한다. 도면부호 '21'은 필드산화막, '22'는 게이트 산화막, '23'은 게이트 전극, '24'는 소오스·드레인을 각각 나타낸다.
다음으로, 도2b에 도시한 바와 같이 페시베이션막(28) 상에 접착막(29)으로서 TiOx또는 Ti막을 형성하고, 접착막(29) 상에 하부전극을 이룰 제1 Pt막(30)을 형성하고, 전술한 과정에 따라 마련된 PNZT 용액을 이용하여 MOD(metal organicdeposition) 방법으로 PNZT 강유전체막(31)을 형성하고, 강유전체상의 결정화를 위하여 600 ℃ 내지 800 ℃에서 열처리를 실시한다. 이어서, PNZT 강유전체막(31) 상에 상부전극을 이룰 제2 Pt막(32)을 형성한다. 제2 Pt막(32) 상에 상부전극 식각을 위한 하드 마스크를 이룰 TiN막을 형성하기도 한다.
다음으로, 도2c에 도시한 바와 같이 마스크 공정 및 식각 공정 등으로 제2 Pt막(32), PNZT 강유전체막(31), 제1 Pt막(30) 및 접착막(29)을 선택적으로 제거하는 패터닝 공정을 실시하여, Pt 상부전극(32A), PNZT 강유전체막 패턴(31A), Pt 하부전극(30A) 및 접착막 패턴(29A)을 형성한다. 이어서, 식각 충격에 의해 열화된 강유전체 특성을 회복시켜 주기 위하여 500 ℃ 내지 700 ℃ 온도조건의 산소 분위기에서 30분 동안 열처리를 실시한 후, USG(undoped silicon glass) 또는 BPSG 등으로 제3 층간절연막(34)을 형성한다. 제3 층간절연막(33)을 BPSG 등으로 형성할 경우에는 평탄화 유동(planarization flow)을 위한 후열처리를 750 ℃ 내지 850 ℃ 의 질소 분위기에서 약 30분 동안 실시한다. 한편, 제3 층간절연막(33) 형성 이전에 확산방지막을 형성할 수도 있다.
다음으로, 도2d에 도시한 바와 같이 제3 층간절연막(33)을 선택적으로 식각하여 Pt 상부전극(32A)을 노출시키는 제1 콘택홀(C1)을 형성하고, 제3 층간절연막(33), 페시베이션막(28), 제2 층간절연막(27) 및 제1 층간절연막(25)을 선택적으로 식각하여 소오스·드레인(24)을 노출시키는 제2 콘택홀(C2)을 형성한다. 이어서, 식각 충격에 의해 열화된 강유전체 특성을 회복시켜 주기 위하여 500 ℃ 내지 700 ℃ 온도조건의 산소 분위기에서 30분 동안 열처리를 실시한다.
이후 형성되는 금속 배선과 확산방지막 형성 공정시 강유전체 특성 저하를 방지하기 위하여 확산방지막으로서 TiN막을 형성하고 패터닝하여 도2e에 도시한 바와 같이 제1 콘택홀(C1)을 통하여 Pt 상부전극(32A)과 접하는 TiN막 패턴(34)을 형성한다.
다음으로, 도2f에 도시한 바와 같이 TiN/Ti 등으로 이루어지는 확산방지막(barrier metal)(35)과 Al 등의 금속막(36)을 차례로 증착하고 패터닝하여 캐패시터와 트랜지스터를 연결하는 금속배선을 형성한다.
전술한 본 발명의 일실시예에서 캐패시터의 상부전극 및 하부전극은 Pt 외에도 Pt 합금, Ru, Ir 등과 같은 금속막으로 형성하거나 RuO2, IrO2, (La, Sr)CoO3또는 이들의 복합재료를 사용하여 형성할 수도 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명에 따라 제조된 PNZT 강유전체 캐패시터를 구비하는 강유전체 메모리 소자는 산소 공공에 의한 누설전류 특성 저하가 방지되고 강유전 특성이 향상된다.

Claims (9)

  1. 레드니오비움지르코니움타이타니트(PNZT) 용액 형성 방법에 있어서,
    Pb-아세테이트를 2-메토시에탄올에 용해하고, 상기 Pb-아세테이트가 용해된 상기 2-메토시에탄올을 Nb-펜타에토사이드와 혼합하여 Pb-Nb 혼합 용액을 형성하는 제1 단계;
    각각 프로파놀에 희석된 Zr-노말프로포사이드 및 Ti-이소프로포사이드를 킬레이션시켜 Zr-Ti 혼합 용액을 형성하는 제2 단계;
    상기 Pb-Nb 혼합 용액과 상기 Zr-Ti 혼합 용액을 혼합하여 PNZT 용액을 형성하는 제3 단계;
    상기 제3 단계가 완료된 상기 PNZT 용액에 염기성 촉매를 첨가하는 제4 단계; 및
    상기 제4 단계가 완료된 상기 PNZT 용액에 건조 제어 화학 첨가제를 첨가하는 제5 단계
    를 포함하는 PNZT 용액 형성 방법.
  2. 제 1 항에 있어서,
    상기 Pb-아세테이트는,
    Pb-아세테이트3가수화물을 진공에서 탈수시켜 형성하는 것을 특징으로 하는PNZT 용액 형성 방법.
  3. 제 2 항에 있어서,
    상기 제 3 단계는,
    80 ℃ 내지 100 ℃ 의 온도에서 실시하는 것을 특징으로 하는 PNZT 용액 형성 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 PNZT 용액에서 Nb의 도핑농도는 1 % 내지 10 %인 것을 특징으로 하는 PNZT 용액 형성 방법.
  5. 제 4 항에 있어서,
    상기 제2 단계에서
    에틸아세토아세테이트로 킬레이션시키는 것을 특징으로 하는 PNZT 용액 형성 방법.
  6. 제 5 항에 있어서,
    상기 제4 단계에서,
    H2O, NH4OH 및 프로파놀의 혼합용액을 첨가하는 것을 특징으로 하는 PNZT 용액 형성 방법.
  7. 제 6 항에 있어서,
    상기 제5 단계에서,
    에틸렌그리콜을 첨가하는 것을 특징으로 하는 PNZT 용액 형성 방법.
  8. 제1항의 레드니오비움지르코니움타이타니트(PNZT) 용액 형성 방법에 따라 형성된 PNZT 용액을 이용한 강유전체 캐패시터 제조 방법에 있어서,
    기판 상에 캐패시터의 하부전극을 이룰 제1 전도막을 형성하는 단계;
    상기 제1 전도막 상에 상기 PNZT 용액을 도포하는 단계;
    열처리를 실시하여 PNZT 강유전체 박막을 형성하는 단계; 및
    상기 PNZT 강유전체 박막 상에 캐패시터의 상부전극을 이룰 제2 전도막을 형성하는 단계; 및
    를 포함하는 강유전체 캐패시터 제조 방법.
  9. 제 8 항에 있어서,
    상기 열처리는 600 ℃ 내지 800 ℃ 온도에서 실시하는 것을 특징으로 하는 강유전체 캐패시터 제조 방법.
KR1019990024993A 1999-06-28 1999-06-28 레드니오비움지르코니움타이타니트 용액 형성 방법 및 그를 이용한 강유전체 캐패시터 제조 방법 KR100333669B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019990024993A KR100333669B1 (ko) 1999-06-28 1999-06-28 레드니오비움지르코니움타이타니트 용액 형성 방법 및 그를 이용한 강유전체 캐패시터 제조 방법
US09/605,633 US6465260B1 (en) 1999-06-28 2000-06-28 Semiconductor device having a ferroelectric capacitor and method for the manufacture thereof
JP2000195213A JP2001036030A (ja) 1999-06-28 2000-06-28 半導体デバイス及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990024993A KR100333669B1 (ko) 1999-06-28 1999-06-28 레드니오비움지르코니움타이타니트 용액 형성 방법 및 그를 이용한 강유전체 캐패시터 제조 방법

Publications (2)

Publication Number Publication Date
KR20010004363A KR20010004363A (ko) 2001-01-15
KR100333669B1 true KR100333669B1 (ko) 2002-04-24

Family

ID=19596465

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990024993A KR100333669B1 (ko) 1999-06-28 1999-06-28 레드니오비움지르코니움타이타니트 용액 형성 방법 및 그를 이용한 강유전체 캐패시터 제조 방법

Country Status (3)

Country Link
US (1) US6465260B1 (ko)
JP (1) JP2001036030A (ko)
KR (1) KR100333669B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023017199A1 (es) 2021-08-10 2023-02-16 Advanced Thermal Devices S.L. Cátodo basado en el material c12a7:e "electride" para la emisión termiónica de electrones y procedimiento para el empleo del mismo

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100534523B1 (ko) * 1998-12-23 2006-03-16 주식회사 코오롱 자체 침강형 장섬유 부직포.
US6750113B2 (en) * 2001-01-17 2004-06-15 International Business Machines Corporation Metal-insulator-metal capacitor in copper
CN100449688C (zh) * 2002-10-24 2009-01-07 精工爱普生株式会社 强电介质电容器的制造方法
JP3791614B2 (ja) * 2002-10-24 2006-06-28 セイコーエプソン株式会社 強誘電体膜、強誘電体メモリ装置、圧電素子、半導体素子、圧電アクチュエータ、液体噴射ヘッド及びプリンタ
JP2004311924A (ja) * 2003-03-26 2004-11-04 Seiko Epson Corp 強誘電体キャパシタおよびその製造方法、強誘電体メモリ、圧電素子。
CN100385669C (zh) * 2004-04-23 2008-04-30 精工爱普生株式会社 强电介质膜层叠体、强电介质存储器、压电元件
JP4811556B2 (ja) * 2004-04-23 2011-11-09 セイコーエプソン株式会社 圧電素子、液体噴射ヘッドおよび液体噴射装置
JP4217906B2 (ja) * 2004-09-17 2009-02-04 セイコーエプソン株式会社 前駆体溶液の製造方法
US9431598B2 (en) 2006-11-06 2016-08-30 Drexel University Sol-gel precursors and methods for making lead-based perovskite films
JP2009117768A (ja) * 2007-11-09 2009-05-28 Toshiba Corp 半導体記憶装置およびその製造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59213602A (ja) * 1983-05-13 1984-12-03 Kanegafuchi Chem Ind Co Ltd 複合材料用複合金属溶液
JPS60200403A (ja) * 1984-03-24 1985-10-09 日本曹達株式会社 薄膜誘電体の製造方法
US5198269A (en) * 1989-04-24 1993-03-30 Battelle Memorial Institute Process for making sol-gel deposited ferroelectric thin films insensitive to their substrates
KR930003790B1 (ko) 1990-07-02 1993-05-10 삼성전자 주식회사 반도체 장치의 캐패시터용 유전체
JPH0499365A (ja) 1990-08-07 1992-03-31 Seiko Epson Corp 半導体装置
US6072207A (en) * 1991-02-25 2000-06-06 Symetrix Corporation Process for fabricating layered superlattice materials and making electronic devices including same
US5271955A (en) * 1992-04-06 1993-12-21 Motorola, Inc. Method for making a semiconductor device having an anhydrous ferroelectric thin film
US5250817A (en) 1992-08-12 1993-10-05 Microelectronics And Computer Technology Corporation Alkali barrier superconductor Josephson junction and circuit
JP3320122B2 (ja) 1992-11-17 2002-09-03 ティーディーケイ株式会社 半導体化ビスマス層状構造酸化物およびｐｔｃサーミスタ素子
JP3442097B2 (ja) 1992-11-19 2003-09-02 ローム株式会社 強誘電体薄膜および強誘電体半導体装置
US5566046A (en) 1994-02-18 1996-10-15 Texas Instruments Incorporated Microelectronic device with capacitors having fine-grain dielectric material
US5668040A (en) 1995-03-20 1997-09-16 Lg Semicon Co., Ltd. Method for forming a semiconductor device electrode which also serves as a diffusion barrier
JPH08339716A (ja) 1995-04-10 1996-12-24 Kojundo Chem Lab Co Ltd ビスマス層状強誘電体薄膜の製造方法
JP3137004B2 (ja) 1995-09-11 2001-02-19 ソニー株式会社 半導体素子のキャパシタ構造の作製方法
JPH0977592A (ja) 1995-09-14 1997-03-25 Kojundo Chem Lab Co Ltd ビスマス層状強誘電体薄膜の製造方法
JPH0987848A (ja) 1995-09-22 1997-03-31 Kojundo Chem Lab Co Ltd ビスマス層状強誘電体薄膜の製造方法
KR970059323A (ko) * 1996-01-30 1997-08-12 김광호 박막 증착 장치 및 이를 이용한 박막 증착 방법
US5969935A (en) 1996-03-15 1999-10-19 Ramtron International Corporation Use of calcium and strontium dopants to improve retention performance in a PZT ferroelectric film
US5593914A (en) * 1996-03-19 1997-01-14 Radiant Technologies, Inc. Method for constructing ferroelectric capacitor-like structures on silicon dioxide surfaces
JPH104181A (ja) 1996-06-17 1998-01-06 Sharp Corp 強誘電体素子及び半導体装置
JPH1041186A (ja) * 1996-07-23 1998-02-13 Tdk Corp 強誘電体薄膜とその製造方法および強誘電体薄膜素子
US6051858A (en) * 1996-07-26 2000-04-18 Symetrix Corporation Ferroelectric/high dielectric constant integrated circuit and method of fabricating same
JPH1056140A (ja) 1996-08-08 1998-02-24 Sharp Corp 強誘電体メモリ素子及びその製造方法
JP3587004B2 (ja) * 1996-11-05 2004-11-10 ソニー株式会社 半導体メモリセルのキャパシタ構造及びその作製方法
JP3195265B2 (ja) * 1997-01-18 2001-08-06 東京応化工業株式会社 Ｂｉ系強誘電体薄膜形成用塗布液およびこれを用いて形成した強誘電体薄膜、強誘電体メモリ
JPH10209392A (ja) * 1997-01-22 1998-08-07 Sony Corp 半導体メモリセル用キャパシタの電極及び半導体メモリセル用キャパシタ、並びに、それらの作製方法
JP3190011B2 (ja) 1997-05-23 2001-07-16 ローム株式会社 強誘電体記憶素子およびその製造方法
JPH1117126A (ja) * 1997-06-24 1999-01-22 Sharp Corp 強誘電体膜の堆積方法および強誘電体キャパシタ素子
JP4146533B2 (ja) * 1997-08-21 2008-09-10 ローム株式会社 強誘電体膜形成用溶液および強誘電体膜の形成法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023017199A1 (es) 2021-08-10 2023-02-16 Advanced Thermal Devices S.L. Cátodo basado en el material c12a7:e "electride" para la emisión termiónica de electrones y procedimiento para el empleo del mismo

Also Published As

Publication number Publication date
JP2001036030A (ja) 2001-02-09
US6465260B1 (en) 2002-10-15
KR20010004363A (ko) 2001-01-15

Similar Documents

Publication Publication Date Title
US20040211998A1 (en) Lanthanide series layered superlattice materials for integrated circuit applications
JP4299959B2 (ja) 半導体装置の製造方法
KR100333669B1 (ko) 레드니오비움지르코니움타이타니트 용액 형성 방법 및 그를 이용한 강유전체 캐패시터 제조 방법
JP2007281022A (ja) 半導体装置及びその製造方法
US6503792B2 (en) Method for fabricating a patterned metal-oxide-containing layer
KR20010108778A (ko) 폴리실리콘 플러그의 산화를 방지할 수 있는 강유전체메모리 소자 제조 방법
KR20020002559A (ko) 금속유기용액 화학증착을 이용한비스무스란탄티타늄산화막 강유전체 형성 방법 및 그를이용한 강유전체 캐패시터 형성 방법
KR100333667B1 (ko) 강유전체 메모리 소자의 캐패시터 제조 방법
KR100604663B1 (ko) 이중 캐패시터 보호막 구비하는 강유전체 메모리 소자 및그 제조 방법
KR100609040B1 (ko) 단결정 구조의 캐패시터를 구비하는 강유전체 메모리 소자 제조방법
KR100436054B1 (ko) 강유전체캐패시터제조방법
KR100545702B1 (ko) 강유전체 메모리 소자의 캐패시터 확산방지막 형성 방법
KR100600054B1 (ko) 강유전체 결정화 공정에 따른 폴리실리콘 플러그의 산화를방지할 수 있는 강유전체 메모리 소자 제조 방법
KR100321690B1 (ko) 에프램 소자의 캐패시터 제조 방법
KR100573848B1 (ko) 게이트 전극 상에 수소저장막을 구비하는 강유전체 메모리소자 및 그 제조 방법
KR100513796B1 (ko) 비스무스계 강유전체막을 구비하는 캐패시터 및 그 제조방법
KR100609041B1 (ko) 트랜지스터 상부에 수소 확산방지막을 구비하는 강유전체메모리 소자 및 그 제조 방법
KR100463723B1 (ko) 강유전체 커패시터 장치의 제조 방법
KR100390844B1 (ko) 반도체 소자의 강유전체 캐패시터 및 그 형성방법
KR100471400B1 (ko) 비스무스계 강유전체막의 형성 방법
KR100388466B1 (ko) 루테늄 하부전극을 갖는 강유전체 캐패시터 및 그 형성방법
KR100399892B1 (ko) 강유전체 캐패시터 형성 방법
KR100869339B1 (ko) 비스무스계 강유전체막의 형성 방법
KR100573835B1 (ko) 탄탈륨니오비움질화막 하드마스크를 이용한 강유전체캐패시터 방법
KR20020002643A (ko) 이리듐 또는 루테늄 전극의 표면 안정화 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120323

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee