KR20020002559A - 금속유기용액 화학증착을 이용한비스무스란탄티타늄산화막 강유전체 형성 방법 및 그를이용한 강유전체 캐패시터 형성 방법 - Google Patents

금속유기용액 화학증착을 이용한비스무스란탄티타늄산화막 강유전체 형성 방법 및 그를이용한 강유전체 캐패시터 형성 방법 Download PDF

Info

Publication number
KR20020002559A
KR20020002559A KR1020000036767A KR20000036767A KR20020002559A KR 20020002559 A KR20020002559 A KR 20020002559A KR 1020000036767 A KR1020000036767 A KR 1020000036767A KR 20000036767 A KR20000036767 A KR 20000036767A KR 20020002559 A KR20020002559 A KR 20020002559A
Authority
KR
South Korea
Prior art keywords
titanium oxide
oxide film
lanthanum titanium
forming
ferroelectric
Prior art date
Application number
KR1020000036767A
Other languages
English (en)
Inventor
양우석
염승진
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000036767A priority Critical patent/KR20020002559A/ko
Publication of KR20020002559A publication Critical patent/KR20020002559A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 신뢰성이 높고, 결정화 온도가 낮으며 높은 분극특성을 갖는 BLT 강유전체막의 증착 속도를 향상시킬 수 있으며 막의 균일도를 안정화시킬 수 있는, 금속유기용액 화학증착을 이용한 비스무스란탄티타늄산화막 강유전체 형성 방법 및 그를 이용한 강유전체 캐패시터 형성 방법에 관한 것으로 MOD, 졸-겔, LSMCD 등과 같이 넓은 면적의 웨이퍼에 균일하게 막을 증착할 수 있는 금속유기용액 화학증착법으로 BLT(Bi4-xLaxTi3O12)막을 형성하는데 그 특징이 있다. 금속유기용액 화학증착법에 의한 막 형성 공정은 금속 유기 용액을 웨이퍼에 막을 형성하는 스핀-코팅 공정, 코팅된 막 내에 존재하는 유기물을 휘발시켜 비정질 무기질막을 형성하는 베이크(bake) 공정, 비정질막을 결정화시키기 위한 열처리 공정으로 구성된다.

Description

금속유기용액 화학증착을 이용한 비스무스란탄티타늄산화막 강유전체 형성 방법 및 그를 이용한 강유전체 캐패시터 형성 방법{Method for forming BLT ferroelectric layer by using metal organic solution chemical deposition and method for forming ferroelectric capacitor using the same}
본 발명은 비휘발성 메모리 소자 제조 분야에 관한 것으로, 특히 금속유기용액 화학증착을 이용한 비스무스란탄티타늄산화막 강유전체 형성 방법 및 그를 이용한 강유전체 캐패시터 형성 방법에 관한 것이다.
반도체 메모리 소자에서 강유전체(ferroelectric) 재료를 캐패시터에 사용함으로써 기존 DRAM(Dynamic Random Access Memory) 소자에서 필요한 리프레쉬(refresh)의 한계를 극복하고 대용량의 메모리를 이용할 수 있는 소자의 개발이 진행되어왔다. FeRAM(ferroelectric random access memory) 소자는 비휘발성 메모리 소자의 일종으로 전원이 끊어진 상태에서도 저장 정보를 기억하는 장점이 있을 뿐만 아니라 동작 속도도 기존의 DRAM에 필적하여 차세대 기억소자로 각광받고 있다.
강유전체 박막을 이용하는 비휘발성 메모리 소자는, 가해주는 전기장의 방향으로 분극의 방향을 조절하여 신호를 입력하고 전기장을 제거하였을 때 남아있는 잔류분극의 방향에 의해 디지털 신호 1과 0을 저장하는 원리를 이용하는 것이다.
FeRAM의 축전물질로는 SriBijTa2O9(이하 SBT)와 Pb(Zr,Ti)O3(이하 PZT) 박막이 주로 사용된다. 강유전체는 상온에서 유전상수가 수백에서 수천에 이르며 두 개의 안정한 잔류분극(remnant polarization) 상태를 갖고 있어 이를 박막화하여 비휘발성(nonvolatile) 메모리 소자로의 응용이 실현되고 있다.
한편, SBT의 우수한 신뢰성과 PZT의 낮은 결정화 온도 및 높은 분극 특성 등 각각의 장점을 고루 갖춘 새로운 강유전체 물질로서 BLT(Bi4-xLaxTi3O12)가 있는데, 종래 BLT막 형성은 증착 면적이 매우 작은 PLD(pulsed laser deposition) 공정으로 진행되었다. 따라서, 생산수율이 낮을 뿐만 아니라 막의 균일도가 낮아서 메모리소자의 대량 공정에 적용하기 어려운 단점이 있다.
상기와 같은 문제점을 해결하기 위한 본 발명은 신뢰성이 높고, 결정화 온도가 낮으며 높은 분극특성을 갖는 BLT 강유전체막의 증착 속도를 향상시킬 수 있으며 막의 균일도를 안정화시킬 수 있는, 금속유기용액 화학증착을 이용한 비스무스란탄티타늄산화막 강유전체 형성 방법 및 그를 이용한 강유전체 캐패시터 형성 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1d는 본 발명의 실시 예에 따른 강유전체 메모리 소자 제조 공정 단면도.
*도면의 주요부분에 대한 도면 부호의 설명*
21: 하부전극막 22: BLT 강유전체막
23: 상부전극막
상기와 같은 목적을 달성하기 위한 본 발명은 Bi[OCOC7H15]3, La[OCOC7H15]3및 Ti[OCOC7H15]4을 C7H15COOH 및 C8H18용매에 용해시켜 금속유기 용액을 형성하는 제1 단계; 기판 상에 상기 금속유기 용액을 코팅하여 비스무스란탄티타늄산화막을 형성하는 제2 단계; 상기 비스무스란탄티타늄산화막을 열처리하여 비스무스란탄티타늄산화막 강유전체를 형성하는 제3 단계를 포함하는 비스무스란탄티타늄산화막 강유전체 형성 방법을 제공한다.
또한 상기 같은 목적을 달성하기 위한 본 발명은, Bi[OC3H7]3, La[CH3COO]3및 Ti[OC2H5]4를 C7H15COOH 및 C8H18에 용해시켜 금속유기 용액을 형성하는 제1 단계; 기판 상에 상기 금속유기 용액을 코팅하여 비스무스란탄티타늄산화막을 형성하는 제2단계; 상기 비스무스란탄티타늄산화막을 열처리하여 비스무스란탄티타늄산화막 강유전체를 형성하는 제3 단계를 포함하는 비스무스란탄티타늄산화막 강유전체 형성 방법을 제공한다.
또한 상기 같은 목적을 달성하기 위한 본 발명은, Bi[CH3COO]3를 피리딘에 용해시켜 제1 용액을 형성하고, La[CH3COO]3와 Ti[OC2H5]4를 CH3COOH에 용해시킨 후 제2 용액을 형성한 다음, 상기 제1 용액 및 상기 제2 용액을 혼합하여 금속유기 용액을 형성하는 제1 단계; 기판 상에 상기 금속유기 용액을 코팅하여 비스무스란탄티타늄산화막을 형성하는 제2 단계; 상기 비스무스란탄티타늄산화막을 열처리하여 비스무스란탄티타늄산화막 강유전체를 형성하는 제3 단계를 포함하는 비스무스란탄티타늄산화막 강유전체 형성 방법을 제공한다.
또한 상기 같은 목적을 달성하기 위한 본 발명은, 기판 상부에 하부전극막을 형성하는 제1 단계; 상기 하부전극 상에 비스무스란탄티타늄산화막 형성용 금속유기 용액을 코팅하는 제2 단계; 상기 비스무스란탄티타늄산화막 내의 유기물을 휘발시키고 상기 비스무스란탄티타늄산화막을 비정질화시키기 위한 베이크 공정을 실시하는 제3 단계; 상기 금속유기 용액을 열처리하여 비스무스란탄티타늄산화막 강유전체를 형성하는 제4 단계; 및 상기 비스무스란탄티타늄산화막 강유전체 상에 상부전극막을 형성하는 제5 단계를 포함하는 강유전체 캐패시터 형성 방법을 제공한다.
본 발명은 종래 PLD법에 의한 BLT막 형성의 문제점을 해결하기 위해서,MOD(metal organic decomposition), 졸-겔(Sol-Gel), LSMCD(liquid mist chemical deposition) 등과 같이 넓은 면적의 웨이퍼(wafer)에 균일하게 막을 증착할 수 있는 금속유기용액 화학증착(metal organic solution chemical deposition)법으로 BLT(Bi4-xLaxTi3O12)막을 형성하는데 그 특징이 있다. 금속유기용액 화학증착법에 의한 막 형성 공정은 금속 유기 용액을 웨이퍼에 막을 형성하는 스핀-코팅(spin coating) 공정, 코팅된 막 내에 존재하는 유기물을 휘발시켜 비정질 무기질막(amorphous inorganic film)을 형성하는 베이크(bake) 공정, 비정질막을 결정화시키기 위한 열처리 공정으로 구성된다.
이하 첨부된 도면 도 1a 내지 도 1d를 참조하여 본 발명의 실시 예에 따른 FeRAM 소자 제조 공정을 설명한다.
먼저 도 1a에 도시한 바와 같이, 소자분리막(11) 그리고 게이트 절연막(12), 게이트 전극(13) 및 소오스·드레인(14)으로 이루어지는 트랜지스터 형성이 완료된 반도체 기판(10) 상에 HTO(high temperature oxide)와 BPSG(borophosphosilicate glass)를 적층하여 제1 층간절연막(15)을 형성하고, 제1 층간절연막(15)을 선택적으로 식각하여 소오스·드레인(14)을 노출시키는 제1 콘택홀(C1)을 형성하고, 제1 콘택홀(C1)을 통하여 트랜지스터의 소오스·드레인(14)과 연결되는 비트라인(16)을 형성한 다음, 비트라인(16) 형성이 완료된 전체 구조 상에 제2 층간절연막(17)을 형성하고, 제2 층간절연막(17)과 제1 층간절연막(15)을 선택적으로 식각하여 트랜지스터의 또 다른 소오스·드레인(14)과 연결되는 제2 콘택홀(C2)을 형성하고, 제2 콘택홀(C2) 내에 폴리실리콘 플러그(18), 폴리실리콘 플러그(18) 상에 Ti, Co 등을형성하고 후열처리하여 실리사이드층(19)을 형성한 후, TiN, TiAlN 또는 TiSiN 등을 증착하고 CMP(chemical mechanical polishing) 공정을 실시하여 콘택홀 내에 확산방지막(20)을 형성한다.
다음으로 도 1b에 도시한 바와 같이 IrOx/Ir 및 Pt/IrOx/Ir의 적층구조 또는 RuOx/Ru 및 Pt/RuOx/Ru의 적층구조로 이루어지는 하부전극막(21)을 형성하고, 하부전극막(21) 상에 금속유기용액 화학증착(metal organic solution chemical deposition)법으로 500 Å 내지 1500 Å 두께의 BLT(BixLayTi3O12, x는 3.2 내지 3.4, y는 0.7 내지 0.9)막(22)을 형성한다.
상기 BLT막(22) 형성 과정은 코팅(coating), 베이크(bake), 급속열처리(RTA, Rapid Thermal Annealing) 및 퍼니스 열처리(FA, furnace annealing) 공정을 순차적으로 실시하여 형성한다. 이때, 코팅 및 베이크 공정으로 이루어지는 일련의 과정을 반복적으로 실시하여 BLT막(22)의 두께를 조절하고 급속열처리 및 퍼니스열처리를 실시하여 강유전체막을 결정화시킬 수도 있다.
즉, Bi[OCOC7H15]3(Bismuth 2-ethylhexanoate), La[OCOC7H15]3(Lanthanum 2-ethylhexanoate), Ti[OCOC7H15]4(Titanium 2-ethylhexanoate)와 같은 금속 유기물 용질을 C7H15COOH(2-ethylhexanoic acid) 및 C8H18(octane) 용매에 용해시킨 후 CH3COO(CH2)3CH3(n-butyl acetate) 희석액으로 희석시켜 농도를 조절하여 금속유기 용액을 형성하고 MOD 또는 LSMCD법으로 BLT막을 코팅한다. 또한,Bi[OC3H7]3(Bismuth iso-propoxide), La[CH3COO]3(Lanthanum acetate), Ti[OC2H5]4(Titanium ethoxide)와 같은 금속 유기물 용질을 CH3OC2H4OH(2-methoxyethanol) 용매에 용해시켜 금속유기 용액을 형성하고 졸-겔 또는 LSMCD법으로 BLT막을 코팅할 수도 있다. 그리고, Bi[CH3COO]3(Bismuth acetate)를 피리딘(pyridine)에 용해시키고, La[CH3COO]3(Lanthanum acetate)와 Ti[OC2H5]4(Titanium ethoxide)를 CH3COOH(acetic acid)에 용해시킨 후 두 용액을 혼합하여 금속유기 용액을 형성하고 졸-겔 또는 LSMCD법으로 BLT막을 코팅할 수도 있다.
이와 같이 BLT막을 코팅한 후에는, 150 ℃ 내지 350 ℃ 온도에서 2분 내지 6분간 베이크 공정을 실시하여 막내의 유기물을 휘발시킨 후, 50 ℃/분 이상의 승온속도로 600 ℃ 내지 700 ℃까지 가열한 후 20 초 내지 40초간 급속열처리 공정을 실시하고, 600 ℃ 내지 700 ℃ 온도에서 30분 내지 60분 동안 퍼니스 열처리 공정을 실시한다. 상기 퍼니스 열처리 과정시 승온속도가 50 ℃/분 이상 정도로 충분히 빠를 경우에는 RTA 공정을 생략할 수도 있다.
이어서 도 1c에 보이는 바와 같이 BLT막(22) 상에 Pt, IrOx, RuOx, 또는 IrOx/Pt, RuOx/Pt의 적층구조로 이루어지는 상부전극막(23)을 형성하고, 상부전극막(23), BLT막(22) 및 하부전극막(21)을 선택적으로 식각하여 캐패시터 패턴을 형성한다. 이후, 식각 공정에 의해 열화된 강유전체 특성을 회복시키기 위하여 500 ℃ 내지 600 ℃ 온도에서 20 분 내지 40분간 열처리 공정을 실시하고, 후속으로 실시되는 절연막 형성 공정시 수소확산에 의한 강유전체 특성 저하를 방지하기 위하여 Al2O3등으로 수소확산방지막(24)을 형성하고, SiOx/SOG(spin on glass)를 적층하여 평탄화를 위한 제3 층간절연막(25)을 형성한다.
다음으로 도 1d에 보이는 바와 같이, 제3 층간절연막(25) 및 수소 확산방지막(24)을 선택적으로 식각하여 강유전체 캐패시터의 상부전극막(23)을 노출시키는 제3 콘택홀(C3)을 형성한 다음, 식각에 따른 강유전체 캐패시터의 특성 열화를 회복시키기 위하여 500 ℃ 내지 600 ℃ 온도에서 20 분 내지 40분간 열처리 공정을 실시하고, TiN 확산방지막, Al막, TiN 반사방지막 등을 적층하고 패터닝하여 금속배선(26)을 형성한다.
전술한 본 발명의 실시예에서는 폴리실리콘 플러그(18)를 형성하여 트랜지스터와 캐패시터를 연결하는 경우를 예로서 설명하였지만, 폴리실리콘 플러그를 이용하지 않는 NPP(non-poly-silicon plug) 구조를 갖는 저밀도 FeRAM 소자에도 적용가능하다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은 FeRAM 소자의 강유전체 캐패시터 제조시, 금속유기용액 화학증착법을 이용하여 BLT 강유전체막을 형성함으로써 강유전체 특성이 우수한 BLT막을 상대적으로 넓은 면적에 균일하게 형성할 수 있다. 이에 따라 제조 수율을 향상시킬 수 있다.

Claims (11)

  1. 비스무스란탄티타늄산화막 강유전체 형성 방법에 있어서,
    Bi[OCOC7H15]3, La[OCOC7H15]3및 Ti[OCOC7H15]4을 C7H15COOH(2-ethylhexanoic acid) 및 C8H18(octane) 용매에 용해시켜 금속유기 용액을 형성하는 제1 단계;
    기판 상에 상기 금속유기 용액을 코팅하여 비스무스란탄티타늄산화막을 형성하는 제2 단계;
    상기 비스무스란탄티타늄산화막을 열처리하여 비스무스란탄티타늄산화막 강유전체를 형성하는 제3 단계
    를 포함하는 비스무스란탄티타늄산화막 강유전체 형성 방법.
  2. 비스무스란탄티타늄산화막 강유전체 형성 방법에 있어서,
    Bi[OC3H7]3, La[CH3COO]3및 Ti[OC2H5]4를 CH3OC2H4OH에 용해시켜 금속유기 용액을 형성하는 제1 단계;
    기판 상에 상기 금속유기 용액을 코팅하여 비스무스란탄티타늄산화막을 형성하는 제2 단계;
    상기 비스무스란탄티타늄산화막을 열처리하여 비스무스란탄티타늄산화막 강유전체를 형성하는 제3 단계
    를 포함하는 비스무스란탄티타늄산화막 강유전체 형성 방법.
  3. 비스무스란탄티타늄산화막 강유전체 형성 방법에 있어서,
    Bi[CH3COO]3를 피리딘에 용해시켜 제1 용액을 형성하고, La[CH3COO]3와 Ti[OC2H5]4를 CH3COOH에 용해시킨 후 제2 용액을 형성한 다음, 상기 제1 용액 및 상기 제2 용액을 혼합하여 금속유기 용액을 형성하는 제1 단계;
    기판 상에 상기 금속유기 용액을 코팅하여 비스무스란탄티타늄산화막을 형성하는 제2 단계;
    상기 비스무스란탄티타늄산화막을 열처리하여 비스무스란탄티타늄산화막 강유전체를 형성하는 제3 단계
    를 포함하는 비스무스란탄티타늄산화막 강유전체 형성 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제3 단계는,
    상기 비스무스란탄티타늄산화막 내의 유기물을 휘발시키고 상기 비스무스란탄티타늄산화막을 비정질화시키기 위한 베이크 공정을 실시하는 단계; 및
    상기 비정질화된 비스무스란탄티타늄산화막을 결정화시키기 위한 열처리 공정을 실시하는 단계를 포함하는 것을 특징으로 하는 비스무스란탄티타늄산화막 강유전체 형성 방법.
  5. 제 1 항에 있어서,
    상기 제1 단계 후,
    상기 금속유기 용액을 CH3COO(CH2)3CH3(n-butyl acetate) 희석액으로 희석시켜 농도를 조절하는 단계를 더 포함하는 것을 특징으로 하는비스무스란탄티타늄산화막 강유전체 형성 방법.
  6. 제 1 항에 있어서,
    상기 제2 단계에서,
    상기 금속유기 용액을 MOD 또는 LSMCD법으로 코팅하는 것을 특징으로 하는 비스무스란탄티타늄산화막 강유전체 형성 방법.
  7. 제 2 항 또는 제 3 항에 있어서,
    상기 제2 단계에서,
    상기 금속유기 용액을 졸-겔 또는 LSMCD법으로 코팅하는 것을 특징으로 하는비스무스란탄티타늄산화막 강유전체 형성 방법.
  8. 강유전체 캐피시터 형성 방법에 있어서,
    기판 상부에 하부전극막을 형성하는 제1 단계;
    상기 하부전극 상에 비스무스란탄티타늄산화막 형성용 금속유기 용액을 코팅하는 제2 단계;
    상기 비스무스란탄티타늄산화막 내의 유기물을 휘발시키고 상기 비스무스란탄티타늄산화막을 비정질화시키기 위한 베이크 공정을 실시하는 제3 단계;
    상기 금속유기 용액을 열처리하여 비스무스란탄티타늄산화막 강유전체를 형성하는 제4 단계; 및
    상기 비스무스란탄티타늄산화막 강유전체 상에 상부전극막을 형성하는 제5 단계
    를 포함하는 강유전체 캐패시터 형성 방법.
  9. 제 8 항에 있어서,
    상기 비스무스란탄티타늄산화막 강유전체의 적층 형성을 위하여, 상기 제2 단계 및 상기 제3 단계로 이루어지는 일련의 과정을 한번 이상 실시한 후 상기 제4 단계를 한번만 실시하는 것을 특징으로 하는 강유전체 캐패시터 형성 방법.
  10. 제 7 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 제2 단계에서,
    Bi[OCOC7H15]3, La[OCOC7H15]3및 Ti[OCOC7H15]4을 C7H15COOH 용매에 용해시켜 형성한 금속유기 용액,
    Bi[OC3H7]3, La[CH3COO]3및 Ti[OC2H5]4를 CH3OC2H4OH에 용해시켜 형성한 금속유기 용액, 또는
    Bi[CH3COO]3를 피리딘에 용해시켜 제1 용액을 형성하고, La[CH3COO]3및 Ti[OC2H5]4를 CH3COOH에 용해시킨 후 제2 용액을 형성한 다음, 상기 제1 용액 및 상기 제2 용액을 혼합하여 형성한 금속유기 용액을 코팅하는 것을 특징으로 하는 강유전체 캐패시터 형성 방법.
  11. 제 10 항에 있어서,
    상기 제2 단계에서,
    MOD, 졸-겔 또는 LSMCD법으로 상기 금속유기 용액을 코팅하는 것을 특징으로 하는 강유전체 캐패시터 형성 방법.
KR1020000036767A 2000-06-30 2000-06-30 금속유기용액 화학증착을 이용한비스무스란탄티타늄산화막 강유전체 형성 방법 및 그를이용한 강유전체 캐패시터 형성 방법 KR20020002559A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000036767A KR20020002559A (ko) 2000-06-30 2000-06-30 금속유기용액 화학증착을 이용한비스무스란탄티타늄산화막 강유전체 형성 방법 및 그를이용한 강유전체 캐패시터 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000036767A KR20020002559A (ko) 2000-06-30 2000-06-30 금속유기용액 화학증착을 이용한비스무스란탄티타늄산화막 강유전체 형성 방법 및 그를이용한 강유전체 캐패시터 형성 방법

Publications (1)

Publication Number Publication Date
KR20020002559A true KR20020002559A (ko) 2002-01-10

Family

ID=19675079

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000036767A KR20020002559A (ko) 2000-06-30 2000-06-30 금속유기용액 화학증착을 이용한비스무스란탄티타늄산화막 강유전체 형성 방법 및 그를이용한 강유전체 캐패시터 형성 방법

Country Status (1)

Country Link
KR (1) KR20020002559A (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030042482A (ko) * 2001-11-22 2003-06-02 (주) 디엔에프솔루션 비스무스 란타늄 티타네이트 강유전체막 형성용 용액
KR100393486B1 (ko) * 2000-09-08 2003-08-06 학교법인 포항공과대학교 솔 코팅법에 의한 란탄함유 티탄산 비스무스 박막의 경제적인 제조방법
KR20040006775A (ko) * 2002-07-15 2004-01-24 주식회사 하이닉스반도체 반도체 소자의 금속막 형성 방법
KR20040037316A (ko) * 2002-10-28 2004-05-07 한국전기연구원 세라믹 발진자용 비납계 압전 세라믹 조성물 및 그 제조방법
WO2005009905A1 (en) * 2003-07-28 2005-02-03 Research Institute Of Industrial Science & Technology Magnetoelectric layered-perovskite materials and electronic devices comprising the perovskites materials
KR100471400B1 (ko) * 2002-06-29 2005-03-10 주식회사 하이닉스반도체 비스무스계 강유전체막의 형성 방법
KR100480499B1 (ko) * 2001-09-04 2005-04-06 학교법인 포항공과대학교 란타늄 착체 및 이를 이용한 비엘티 박막의 제조방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100393486B1 (ko) * 2000-09-08 2003-08-06 학교법인 포항공과대학교 솔 코팅법에 의한 란탄함유 티탄산 비스무스 박막의 경제적인 제조방법
KR100480499B1 (ko) * 2001-09-04 2005-04-06 학교법인 포항공과대학교 란타늄 착체 및 이를 이용한 비엘티 박막의 제조방법
KR20030042482A (ko) * 2001-11-22 2003-06-02 (주) 디엔에프솔루션 비스무스 란타늄 티타네이트 강유전체막 형성용 용액
KR100471400B1 (ko) * 2002-06-29 2005-03-10 주식회사 하이닉스반도체 비스무스계 강유전체막의 형성 방법
KR20040006775A (ko) * 2002-07-15 2004-01-24 주식회사 하이닉스반도체 반도체 소자의 금속막 형성 방법
KR20040037316A (ko) * 2002-10-28 2004-05-07 한국전기연구원 세라믹 발진자용 비납계 압전 세라믹 조성물 및 그 제조방법
WO2005009905A1 (en) * 2003-07-28 2005-02-03 Research Institute Of Industrial Science & Technology Magnetoelectric layered-perovskite materials and electronic devices comprising the perovskites materials

Similar Documents

Publication Publication Date Title
KR100372644B1 (ko) 비 휘발성 반도체 메모리 소자의 캐패시터 제조방법
KR100333669B1 (ko) 레드니오비움지르코니움타이타니트 용액 형성 방법 및 그를 이용한 강유전체 캐패시터 제조 방법
KR20020002559A (ko) 금속유기용액 화학증착을 이용한비스무스란탄티타늄산화막 강유전체 형성 방법 및 그를이용한 강유전체 캐패시터 형성 방법
US20010051381A1 (en) Method for manufacturing a ferroelectric memory
KR100333667B1 (ko) 강유전체 메모리 소자의 캐패시터 제조 방법
JP2001237384A (ja) 半導体装置の製造方法
KR100326255B1 (ko) 이리듐 및 산화이리듐의 적층구조로 이루어지는 캐패시터콘택 확산방지막을 구비하는 강유전체 메모리 소자 및 그제조 방법
KR20000003484A (ko) 반도체 장치의 캐패시터 형성 방법
KR100291181B1 (ko) 강유전체메모리소자제조방법
KR100471400B1 (ko) 비스무스계 강유전체막의 형성 방법
KR100513796B1 (ko) 비스무스계 강유전체막을 구비하는 캐패시터 및 그 제조방법
KR100869339B1 (ko) 비스무스계 강유전체막의 형성 방법
KR100545702B1 (ko) 강유전체 메모리 소자의 캐패시터 확산방지막 형성 방법
KR100296128B1 (ko) 강유전 메모리 소자의 캐패시터 제조 방법
KR100498608B1 (ko) 강유전체 캐패시터 제조 방법
KR100349693B1 (ko) 강유전체 캐패시터의 형성 방법
KR100600054B1 (ko) 강유전체 결정화 공정에 따른 폴리실리콘 플러그의 산화를방지할 수 있는 강유전체 메모리 소자 제조 방법
KR100321690B1 (ko) 에프램 소자의 캐패시터 제조 방법
KR100388465B1 (ko) 루테늄 하부전극을 갖는 강유전체 캐패시터 및 그 형성방법
KR100390845B1 (ko) 반도체 소자의 강유전체 캐패시터 및 그 형성방법
KR101016950B1 (ko) 반도체 소자의 강유전체 캐패시터 형성방법
KR100599432B1 (ko) 강유전체 메모리 소자의 금속배선 형성 방법
KR100390844B1 (ko) 반도체 소자의 강유전체 캐패시터 및 그 형성방법
KR100362184B1 (ko) 반도체 소자의 강유전체 캐패시터 형성방법
KR100388467B1 (ko) 반도체 소자의 비스무스-란탄-티타늄 산화막 형성방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid