KR20000003484A - 반도체 장치의 캐패시터 형성 방법 - Google Patents
반도체 장치의 캐패시터 형성 방법 Download PDFInfo
- Publication number
- KR20000003484A KR20000003484A KR1019980024726A KR19980024726A KR20000003484A KR 20000003484 A KR20000003484 A KR 20000003484A KR 1019980024726 A KR1019980024726 A KR 1019980024726A KR 19980024726 A KR19980024726 A KR 19980024726A KR 20000003484 A KR20000003484 A KR 20000003484A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- thin film
- ferroelectric thin
- capacitor
- semiconductor device
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 60
- 239000003990 capacitor Substances 0.000 title claims description 15
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 239000010409 thin film Substances 0.000 claims abstract description 35
- 238000004528 spin coating Methods 0.000 claims abstract description 9
- 239000003960 organic solvent Substances 0.000 claims abstract description 6
- 238000010438 heat treatment Methods 0.000 claims description 19
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 239000013078 crystal Substances 0.000 claims description 4
- 238000005234 chemical deposition Methods 0.000 claims description 2
- 239000007788 liquid Substances 0.000 claims description 2
- 239000013212 metal-organic material Substances 0.000 claims description 2
- 239000011368 organic material Substances 0.000 claims description 2
- 239000002904 solvent Substances 0.000 abstract description 8
- 239000002184 metal Substances 0.000 abstract description 5
- 229910052751 metal Inorganic materials 0.000 abstract description 5
- 238000002425 crystallisation Methods 0.000 abstract description 4
- 230000008025 crystallization Effects 0.000 abstract description 4
- 239000005416 organic matter Substances 0.000 abstract description 4
- 239000011148 porous material Substances 0.000 abstract description 4
- 238000000137 annealing Methods 0.000 abstract 1
- 238000004151 rapid thermal annealing Methods 0.000 abstract 1
- 239000000470 constituent Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- DKPFZGUDAPQIHT-UHFFFAOYSA-N butyl acetate Chemical compound CCCCOC(C)=O DKPFZGUDAPQIHT-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- CTQNGGLPUBDAKN-UHFFFAOYSA-N O-Xylene Chemical compound CC1=CC=CC=C1C CTQNGGLPUBDAKN-UHFFFAOYSA-N 0.000 description 1
- 229910020684 PbZr Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- TVMXDCGIABBOFY-UHFFFAOYSA-N octane Chemical compound CCCCCCCC TVMXDCGIABBOFY-UHFFFAOYSA-N 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000008096 xylene Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Materials Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Formation Of Insulating Films (AREA)
- Electrodes Of Semiconductors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 유기물 용제를 이용하여 스핀 코팅이나 LSMCD 방법으로 강유전체 박막을 형성할 경우, 강유전체 박막 표면에 기공의 발생을 방지할 수 있는 반도체 장치의 캐패시터 형성 방법에 관한 것으로, 본 발명은 복층(bi layered) 페로브스카이트(perovskeit) 구조를 갖는 SBT(SrBi2Ta2O9), SBTN(SrBi2(TaxNb1-xO9)), Bi4Ti3O12등을 형성하기 위하여 용제에 용해된 금속유기물을 스핀 코팅이나 LSMCD 방법으로 형성하고, 굽기공정을 실시하여 용제를 제거한 다음, 강유전체 박막의 구성 원소에 결합된 유기물을 끊어 내기 위한 급속열처리 공정을 실시한 후 결정화를 위한 열처리 공정을 실시하는 것을 특징으로 한다.
Description
본 발명은 반도체 장치 제조 분야에 관한 것으로, 특히 강유전체 박막의 표면 특성을 향상시킬 수 있는 반도체 장치의 캐패시터 형성 방법에 관한 것이다.
FeRAM(ferroelectric random access memory)을 이루는 캐패시터의 유전막으로는 PZT(PbZr1-xTixO3), SBT(SrBi2Ta2O9), SBTN(SrBi2(TaxNb1-xO9), Bi4Ti3O12등이 강유전체 박막이 이용되고 있다. 일반적인 박막 형성은 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition), LSMCD(liquid source mixed chemical deposition), 솔-겔(sol-gel), MOD(metal organic deposition) 또는 스핀 코팅(spin coating) 방법 등이 이용되고 있으나, 스퍼터링이나 MOCVD를 이용한 강유전체 박막 형성 방법은 소자 제조 공정 단계에 이르지 못하고 있는 실정이다. 따라서, 조성 조절이 용이한 MOD 방법을 이용한 스핀 코팅 또는 LSMCD 방법으로 강유전체 박막을 형성하는데, 이와 같은 스핀 코팅 방법이나 LSMCD 방법이 이용될 경우에는 유기물 제거를 위한 굽기(bake) 공정이 필수적으로 수반되어야 한다.
복층(bi layered) 페로브스카이트(perovskeit) 구조를 갖는 SBT(SrBi2Ta2O9), SBTN(SrBi2(TaxNb1-xO9), Bi4Ti3O12등을 증착하기 위한 주 용제(solvent)로는 자일린(xylene), 옥탄(octane), n-부틸아세테이트(n-buthylaccetate) 등이 이용된다. 이러한 용액을 이용하여 강유전체 박막을 형성한 후에, 강유전체 박막 상에 잔류하는 용제를 제거하기 위하여 300 ℃ 이하의 온도에서 굽기공정을 실시한다.
그러나, 굽기공정에서 강유전체 박막의 구성 원소인 Bi, Ta, Sr, Nb 등과 화학적으로 결합한 유기물이 완전히 제거되지 않고 강유전체 박막 표면에 잔류하여 결정화를 위한 후속 관상 열처리(furnace anneal) 공정에서 기공이 발생하여 박막 표면의 거칠기(roughness)가 증가하는 문제점이 있다. 이러한 문제점은 캐패시터의 상부전극 증착 후 단락(short)이 발생하는 원인이 되며, 이후의 감광막 패턴 형성 공정이나 식각공정의 방해 요인으로 작용한다.
상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은, 유기물 용제를 이용하여 스핀 코팅이나 LSMCD 방법으로 강유전체 박막을 형성할 경우 강유전체 박막 표면에 기공의 발생을 방지할 수 있는 반도체 장치의 캐패시터 형성 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은 캐패시터의 하부전극을 형성하는 제1 단계; 상기 하부전극 상에 유기용제에 용해된 금속유기물을 사용하여 강유전체 박막을 형성하는 제2 단계; 상기 유기용제를 휘발시키기 위한 굽기공정을 실시하는 제3 단계; 상기 강유전체 박막의 구성원소와 결합된 유기물을 제거하기 위한 급속열처리를 실시하는 제4 단계; 상기 강유전체 박막을 결정화하기 위하여 열처리하는 제5 단계; 및 상기 강유전체 박막 상에 상부전극을 형성하는 제6 단계를 포함하는 반도체 장치의 캐패시터 형성 방법을 제공한다.
본 발명은 복층(bi layered) 페로브스카이트(perovskeit) 구조를 갖는 SBT(SrBi2Ta2O9), SBTN(SrBi2(TaxNb1-xO9)), Bi4Ti3O12등을 스핀 코팅 또는 LSMCD 방법으로 형성하고, 굽기공정을 실시하여 용제를 제거한 다음, 강유전체 박막의 구성 원소에 결합된 유기물을 끊어 내기 위한 급속열처리 공정을 실시한 후 결정화를 위한 열처리 공정을 실시하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 본 발명을 상세히 설명한다.
먼저, 워드라인 및 비트라인 등의 하부구조 형성이 완료된 반도체 기판 상에 캐패시터의 하부전극을 형성하고, 유기금속 원료가 용해된 용제를 이용하여 하부전극 상에 LSMCD 또는 스핀 코팅 방법으로 복층 페로브스카이트 구조를 갖는 SBT(SrBi2Ta2O9), SBTN(SrBi2(TaxNb1-xO9)), Bi4Ti3O12등의 강유전체 박막을 500 Å 내지 1000 Å 두께로 형성한다.
이어서, 150 ℃ 내지 200 ℃의 온도의 가열판(hot plate)에서 1분 내지 3분 동안 1차 굽기공정을 실시하여 주 용제를 휘발시키고, 230 ℃ 내지 200 ℃의 온도의 가열판에서 1분 내지 5분 동안 2차 굽기공정을 실시하여 잔류 용제를 휘발시킨다.
다음으로, 산소 분위기에서 400 ℃ 내지 500 ℃ 온도로 10초 내지 30초 동안 1차 급속열처리 공정을 실시하여 박막의 구성 원소와 결합하고 있는 유기물의 결합을 끊어 제거시킨 후, 산소 분위기에서 650 ℃ 내지 900 ℃ 온도로 10초 내지 60초 동안 2차 급속열처리 공정을 실시하여 미세한 결정핵을 형성한다.
상기 강유전체 박막형성 공정, 1·2차 굽기공정 그리고 1·2차 급속열처리 공정으로 이루어지는 일련의 공정을 다수번 실시하여 원하는 두께의 강유전체 박막을 형성한다.
이어서, 산소 분위기에서 600 ℃ 내지 850 ℃ 온도로 관상 열처리(furnace anneal)를 실시하여 강유전체 박막을 결정화시킨다. 상기, 2차 급속열처리 공정에서 온도 및 시간을 조절하여 결정을 성장할 경우에는 상기와 같은 관상열처리 공정이 생략될 수도 있다.
다음으로, 결정 성장이 완료된 강유전체 박막 상에 캐패시터의 상부전극을 형성한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은 금속 유기물이 용해된 용액을 사용하여 강유전체 박막을 형성할 경우 굽기공정 후에도 강유전체 박막 구성 원소와 결합되어 잔류하는 유기물을 급속열처리하여 제거함으로써, 이후의 결정화를 위한 열처리 공정에서 강유전체 박막 표면에 기공이 발생하는 것을 방지할 수 있다. 따라서, 박막 표면의 거칠기를 감소시킬 수 있어 상부전극 증착후 단락이 발생하는 것을 방지할 수 있으며, 후속으로 실시되는 감광막 패턴 형성 공정 및 식각공정을 용이하게 실시할 수 있다.
Claims (7)
- 반도체 장치의 캐패시터 형성 방법에 있어서,캐패시터의 하부전극을 형성하는 제1 단계;상기 하부전극 상에 유기 용제에 용해된 금속 유기물을 사용하여 강유전체 박막을 형성하는 제2 단계;상기 유기용제를 휘발시키기 위한 굽기공정을 실시하는 제3 단계;상기 강유전체 박막의 구성원소와 결합된 유기물을 제거하기 위한 급속열처리를 실시하는 제4 단계;상기 강유전체 박막을 결정화하기 위하여 열처리하는 제5 단계; 및상기 강유전체 박막 상에 상부전극을 형성하는 제6 단계를 포함하는 반도체 장치의 캐패시터 형성 방법.
- 제 1 항에 있어서,상기 제2 단계에서,LSMCD(liquid source mixed chemical deposition) 또는 스핀 코팅(spin coating) 방법으로 복층 페로브스카이트 구조를 갖는 SBT(SrBi2Ta2O9), SBTN(SrBi2(TaxNb1-xO9)), Bi4Ti3O12등의 강유전체 박막을 형성하는 반도체 장치의 캐패시터 형성 방법.
- 제 2 항에 있어서,상기 제2 단계에서,상기 강유전체 박막을 500 Å 내지 1000 Å 두께로 형성하는 반도체 장치의 캐패시터 형성 방법.
- 제 2 항에 있어서,상기 제3 단계는,150 ℃ 내지 200 ℃의 온도의 가열판(hot plate)에서 1분 내지 3분 동안 1차 굽기공정을 실시하는 제7 단계; 및230 ℃ 내지 200 ℃의 온도의 가열판에서 1분 내지 5분 동안 2차 굽기공정을 실시하는 제8 단계를 포함하는 반도체 장치의 캐패시터 형성 방법.
- 제 4 항에 있어서,상기 제4 단계는,산소 분위기에서 400 ℃ 내지 500 ℃ 온도로 10초 내지 30초 동안 1차 급속열처리 공정을 실시하는 제9 단계; 및산소 분위기에서 650 ℃ 내지 900 ℃ 온도로 10초 내지 60초 동안 2차 급속열처리 공정을 실시하여 결정핵을 형성하는 제10 단계를 포함하는 반도체 장치의 캐패시터 형성 방법.
- 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,상기 제2 단계 내지 상기 제4 단계로 이루어지는 일련의 과정을 적어도 한 번 실시하는 반도체 장치의 캐패시터 형성 방법.
- 제 6 항에 있어서,상기 제5 단계는,산소 분위기에서 600 ℃ 내지 850 ℃ 온도로 관상 열처리(furnace anneal) 공정을 실시하는 반도체 장치의 캐패시터 형성 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980024726A KR20000003484A (ko) | 1998-06-29 | 1998-06-29 | 반도체 장치의 캐패시터 형성 방법 |
| JP11179995A JP2000058770A (ja) | 1998-06-29 | 1999-06-25 | 半導体装置のキャパシタ―の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980024726A KR20000003484A (ko) | 1998-06-29 | 1998-06-29 | 반도체 장치의 캐패시터 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000003484A true KR20000003484A (ko) | 2000-01-15 |
Family
ID=19541255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980024726A KR20000003484A (ko) | 1998-06-29 | 1998-06-29 | 반도체 장치의 캐패시터 형성 방법 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2000058770A (ko) |
| KR (1) | KR20000003484A (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100388467B1 (ko) * | 2001-06-30 | 2003-06-25 | 주식회사 하이닉스반도체 | 반도체 소자의 비스무스-란탄-티타늄 산화막 형성방법 |
| KR100471400B1 (ko) * | 2002-06-29 | 2005-03-10 | 주식회사 하이닉스반도체 | 비스무스계 강유전체막의 형성 방법 |
| KR100772702B1 (ko) * | 2000-08-31 | 2007-11-02 | 주식회사 하이닉스반도체 | 하부전극의 산화를 방지할 수 있는 강유전체 메모리 소자제조 방법 |
| KR100869339B1 (ko) * | 2002-05-30 | 2008-11-19 | 주식회사 하이닉스반도체 | 비스무스계 강유전체막의 형성 방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002170938A (ja) | 2000-04-28 | 2002-06-14 | Sharp Corp | 半導体装置およびその製造方法 |
| JP4923756B2 (ja) * | 2006-06-06 | 2012-04-25 | Ｔｄｋ株式会社 | 薄膜誘電体素子用積層体の形成方法及び薄膜誘電体素子 |
-
1998
- 1998-06-29 KR KR1019980024726A patent/KR20000003484A/ko not_active Application Discontinuation
-
1999
- 1999-06-25 JP JP11179995A patent/JP2000058770A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100772702B1 (ko) * | 2000-08-31 | 2007-11-02 | 주식회사 하이닉스반도체 | 하부전극의 산화를 방지할 수 있는 강유전체 메모리 소자제조 방법 |
| KR100388467B1 (ko) * | 2001-06-30 | 2003-06-25 | 주식회사 하이닉스반도체 | 반도체 소자의 비스무스-란탄-티타늄 산화막 형성방법 |
| KR100869339B1 (ko) * | 2002-05-30 | 2008-11-19 | 주식회사 하이닉스반도체 | 비스무스계 강유전체막의 형성 방법 |
| KR100471400B1 (ko) * | 2002-06-29 | 2005-03-10 | 주식회사 하이닉스반도체 | 비스무스계 강유전체막의 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000058770A (ja) | 2000-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4067563B2 (ja) | 低リーク電流および低分極疲労を有する電子デバイスを製造するためのｕｖ照射プロセス | |
| JPH11502673A (ja) | 積層超格子材料およびそれを含む電子デバイスの低温製造方法 | |
| JP4051567B2 (ja) | 強誘電体メモリ装置 | |
| US7001778B2 (en) | Method of making layered superlattice material with improved microstructure | |
| EP0665981B1 (en) | Process for fabricating layered superlattice materials and electronic devices including same | |
| US6815223B2 (en) | Low thermal budget fabrication of ferroelectric memory using RTP | |
| JP3803583B2 (ja) | 超格子材料を製造する高速ランプアニール法 | |
| KR100318457B1 (ko) | 플라즈마를이용한강유전체박막형성방법 | |
| TW518696B (en) | Rapid- temperature pulsing anneal method at low temperature for fabricating layered superlattice material and making electronic devices including same | |
| US7217576B2 (en) | Method for manufacturing ferroelectric capacitor, method for manufacturing ferroelectric memory, ferroelectric capacitor and ferroelectric memory | |
| KR20000003484A (ko) | 반도체 장치의 캐패시터 형성 방법 | |
| EP1103070A1 (en) | Low temperature process for fabricating layered superlattice materials and making electronic devices including same | |
| JP4488661B2 (ja) | 強誘電体キャパシタの製造方法 | |
| KR20020002559A (ko) | 금속유기용액 화학증착을 이용한비스무스란탄티타늄산화막 강유전체 형성 방법 및 그를이용한 강유전체 캐패시터 형성 방법 | |
| JP2001237384A (ja) | 半導体装置の製造方法 | |
| KR100513796B1 (ko) | 비스무스계 강유전체막을 구비하는 캐패시터 및 그 제조방법 | |
| KR19990005439A (ko) | 반도체 장치의 강유전체 캐패시터 및 그 제조방법 | |
| KR100324587B1 (ko) | 고온 열처리로 인한 전극의 특성 저하를 방지할 수 있는 강유전체 캐패시터 제조 방법 | |
| JPH11330389A (ja) | 誘電体メモリの製造方法 | |
| KR100300877B1 (ko) | 백금 하부전극과 에스비티 강유전체막의 화학반응을 억제할 수있는 캐패시터 제조 방법 | |
| KR100772707B1 (ko) | 강유전체 메모리 소자의 캐패시터 및 그 제조방법 | |
| KR100471400B1 (ko) | 비스무스계 강유전체막의 형성 방법 | |
| KR100333662B1 (ko) | 강유전체 캐패시터 제조 방법 | |
| KR100869339B1 (ko) | 비스무스계 강유전체막의 형성 방법 | |
| KR20050000898A (ko) | 강유전체 메모리 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |