JP4488661B2 - 強誘電体キャパシタの製造方法 - Google Patents
強誘電体キャパシタの製造方法 Download PDFInfo
- Publication number
- JP4488661B2 JP4488661B2 JP2001283019A JP2001283019A JP4488661B2 JP 4488661 B2 JP4488661 B2 JP 4488661B2 JP 2001283019 A JP2001283019 A JP 2001283019A JP 2001283019 A JP2001283019 A JP 2001283019A JP 4488661 B2 JP4488661 B2 JP 4488661B2
- Authority
- JP
- Japan
- Prior art keywords
- ferroelectric
- thin film
- forming
- temperature
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 title claims description 54
- 238000000034 method Methods 0.000 title claims description 54
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- 239000010408 film Substances 0.000 claims description 82
- 238000002425 crystallisation Methods 0.000 claims description 64
- 230000008025 crystallization Effects 0.000 claims description 56
- 239000010409 thin film Substances 0.000 claims description 49
- 238000010438 heat treatment Methods 0.000 claims description 43
- 239000000463 material Substances 0.000 claims description 28
- 239000002994 raw material Substances 0.000 claims description 21
- 238000000576 coating method Methods 0.000 claims description 20
- 239000003960 organic solvent Substances 0.000 claims description 18
- 150000002736 metal compounds Chemical class 0.000 claims description 15
- 125000002524 organometallic group Chemical group 0.000 claims description 15
- 239000011248 coating agent Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- 239000007788 liquid Substances 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims 4
- 150000004696 coordination complex Chemical class 0.000 claims 2
- 239000003989 dielectric material Substances 0.000 claims 2
- 230000008020 evaporation Effects 0.000 claims 1
- 238000001704 evaporation Methods 0.000 claims 1
- 238000000137 annealing Methods 0.000 description 27
- 238000010304 firing Methods 0.000 description 14
- 239000013078 crystal Substances 0.000 description 13
- 238000001035 drying Methods 0.000 description 10
- 238000007254 oxidation reaction Methods 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 6
- 238000000354 decomposition reaction Methods 0.000 description 6
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 230000010287 polarization Effects 0.000 description 6
- 238000004528 spin coating Methods 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 238000009834 vaporization Methods 0.000 description 4
- 230000008016 vaporization Effects 0.000 description 4
- 239000000654 additive Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000005416 organic matter Substances 0.000 description 3
- ARXJGSRGQADJSQ-UHFFFAOYSA-N 1-methoxypropan-2-ol Chemical compound COCC(C)O ARXJGSRGQADJSQ-UHFFFAOYSA-N 0.000 description 2
- 238000002441 X-ray diffraction Methods 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004455 differential thermal analysis Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000003980 solgel method Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- XNWFRZJHXBZDAG-UHFFFAOYSA-N 2-METHOXYETHANOL Chemical compound COCCO XNWFRZJHXBZDAG-UHFFFAOYSA-N 0.000 description 1
- DKPFZGUDAPQIHT-UHFFFAOYSA-N Butyl acetate Natural products CCCCOC(C)=O DKPFZGUDAPQIHT-UHFFFAOYSA-N 0.000 description 1
- 150000004703 alkoxides Chemical class 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 229910002115 bismuth titanate Inorganic materials 0.000 description 1
- 150000007942 carboxylates Chemical class 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- FUZZWVXGSFPDMH-UHFFFAOYSA-N hexanoic acid Chemical compound CCCCCC(O)=O FUZZWVXGSFPDMH-UHFFFAOYSA-N 0.000 description 1
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000003595 mist Substances 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R17/00—Piezoelectric transducers; Electrostrictive transducers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/42—Piezoelectric device making
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/4902—Electromagnet, transformer or inductor
- Y10T29/49075—Electromagnet, transformer or inductor including permanent magnet or core
- Y10T29/49078—Laminated
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49163—Manufacturing circuit on or in base with sintering of base
Description
【０００１】
【発明の属する技術分野】
本発明は、酸化物誘電体薄膜の製法、その中でも特に酸化物強誘電体材料を用いた強誘電体キャパシタの製造方法に関するものである。
【０００２】
【従来の技術】
強誘電体キャパシタ中で用いられる強誘電体材料としては、Bi系層状化合物である：SrBi2Ta2O9 （以下、この材料の組成を変えたもの及びNbに代表される添加物を加えるか、または置換した一連の化合物群を「SBT」と称する。）や、チタン酸ジルコン酸鉛：Pb(Zr1-xTix)O3 （以下、この化合物の組成を変えたもの及び、LaやCa等の添加物を加えた一連の化合物群を「PZT」と称する。）を用いたものが現在実用化されている。
【０００３】
これらの強誘電体キャパシタを用いたメモリーは、フラッシュメモリーやEEPROMに代表される不揮発性メモリーと同等の機能を持ちながら、上記の不揮発性メモリーには不可欠であった内部昇圧回路を必要とせず、５V以下での動作が可能という長所がある。
【０００４】
特に、強誘電体材料としてSBTはPZTに比べ、一般的に抗電界が小さく、かつその残留分極の電界に対する飽和特性が優れているため、低電圧動作に適していると考えられている。
【０００５】
また、PZTはその膜厚を3000Å程度より薄膜化していくと、急速に残留分極値が小さくなってしまうという顕著な膜厚依存性を示すため、5V未満で動作するデバイスの実用化が難しいという欠点を持っている。このPZTとは対照的に、SBTではその膜厚依存性がPZTと比較して小さいため、この点においても、低電圧動作を目的としたデバイスには、SBTを適用しやすいという利点を持つ。
【０００６】
しかし、実際にはSBTにおいても、低電圧動作を目的として、その膜厚を薄くしていくと、印加電圧に対する耐圧が急速に低下してしまうという大きな問題が生じる。この理由として、図９に示すようにSBTの表面凹凸が大きく寄与していると考えられる。
【０００７】
図９は、SBT膜をPｔ電極で挟んだ強誘電体キャパシタのSEM写真である。その表面凹凸の様子は、SBT膜の凹凸を反映したものであり、上部Pt電極膜がSBT膜の細部に入り込んでいる様子がよくわかる。このSBTの表面凹凸のため、SBT膜中に局所的に膜厚の極度に薄い部分が存在し、その部分に電界が集中する結果、膜の耐圧が大幅に低下していると考えられる。
【０００８】
このSBT膜の表面凹凸の粗さはBi系層状化合物の結晶構造に共通した特徴であり、結晶成長速度の異方性に原因があると考えられている。従来のSBT膜の形成法では、例えばゾル・ゲル法あるいは有機金属分解法（MOD法）で原料溶液を作成し、その原料溶液をスピンコート法等により基板上に塗布し、結晶化温度で焼成を行うのが一般的である。例えばこの方法で、150nm程度の厚さの膜を形成すると、その膜の段差の程度は凹部と凸部とで100nm以上まで達する。
【０００９】
【発明が解決しようとする課題】
一般的に、スピンコート法を用いて、100nmから300nm範囲程度での所望の膜厚の強誘電体膜を形成する場合、強誘電体特性を向上させるため、塗布工程から結晶化熱処理工程までのいずれかを２回から６回程度繰り返す。これまで報告されている塗布工程から有機溶剤乾燥工程での繰り返しを行った場合、強誘電体結晶化熱処理時に、強誘電体膜中に多数の空隙が生じてしまい、良質な膜を形成することができないという課題がある。有機溶剤の乾燥を目的とした250℃程度の熱処理では、金属有機物は十分な分解ができず、膜中にそのまま残存する。その状態で積層し厚膜化すると、その後の結晶化アニール時に有機物の膜中からの脱離が困難になるとともに、結晶化時の膜収縮の異方性から、膜中に多数の空隙が生じてしまう。この結果として、この強誘電体キャパシタのリーク耐圧は低くなり、かつ残留分極値も低下してしまう。例えば、特開平8-340084では、この塗布工程から乾燥工程の繰り返しを行っているため、上述の問題点が懸念される。また特開平9-69614でも同様に塗布から乾燥工程で積層化している。さらに特開平9-153597でも同様の問題点があると同時に、減圧アニール法を用いることを提案しているが、700℃〜800℃という高温酸素雰囲気の減圧は、装置コストが莫大になり量産化に適さない。
【００１０】
また、塗布工程から有機物分解のための熱処理工程までの一連の工程、あるいは塗布工程から結晶化熱処理工程までの一連の工程を繰り返すやり方（例えば、特開平10-270646に開示がある。）でも、急速加熱法（RTA）を用いた数分の短時間焼成のみでは、強誘電体特性を十分に引き出すことができないという課題がある。
【００１１】
RTAを用いる事で、昇温レートを早め、強誘電体膜の結晶核生成密度を上げることで、グレイン（結晶粒）の成長をある程度抑制することは可能であるが、結晶化のための熱処理時間が短いと、十分な強誘電体膜の特性が得られないと言う課題がある。ところが、膜の特性の向上を図るためにRTAでの熱処理時間を単純に増やしていくと、枚葉処理という装置の特性上、スループットが大幅に悪化し、量産には適さなくなってしまうという課題がある。
【００１２】
そこで本発明では、強誘電体薄膜、特にBi系材料を用いた良好な特性の薄膜を製造する方法を提供することを目的とする。本発明によれば、SBT膜の有する強誘電体特性を十分に引き出しつつ、表面凹凸の粗さを低減させることができる。すなわち膜の平坦性を向上させることで、膜の電界に対する耐圧を飛躍的に向上させることができる。その結果として、強誘電体膜の100nm以下の薄膜化が可能になり、2V以下での低電圧動作も可能な強誘電体キャパシタを形成し得るのである。
【００１３】
【課題を解決するための手段】
本発明によれば、Ｂｉ系材料からなる強誘電体薄膜を用いたキャパシタの製造方法であって、半導体基板上に下部導電層を形成する工程と、この下部導電層上に含有有機物として有機溶剤と有機金属錯体を含む強誘電体原料溶液を塗布する工程と、この塗布する工程の後に、強誘電体原料溶液中の有機金属錯体が分解する温度以上かつ強誘電体原料溶液中の強誘電体材料の結晶化温度未満で加熱処理し金属化合物薄膜を形成する工程と、金属化合物薄膜上に上部導電層を形成する工程と、この上部導電層を形成する工程の後に、強誘電体結晶化温度以上で加熱処理して強誘電体薄膜を形成する工程とを、順次実施することによって、平坦性に優れ、強誘電体特性も良好な強誘電体キャパシタを得ることができるのである。
【００１４】
【発明の実施の形態】
以下に、本発明による強誘電体キャパシタを製造する方法の、好適な実施の形態について、図面を参照しながら詳細に説明する。
【００１５】
（第１の実施の形態）
第１の実施の形態では、強誘電体キャパシタの誘電体酸化物材料の一例として強誘電体材料であるSBTを挙げ、優れた平坦性を実現する強誘電体キャパシタの製造方法について図１の工程フロー図を用いながら説明する。 SBT以外の他のBi系材料（例えば、チタン酸ビスマス、それらに添加物を加えたもの、あるいは一部組成を別元素に置換した一連の化合物群等）にも同様に適応可能である。
【００１６】
まず、基板上にキャパシタの下部電極となる、例えばPt層をDCスパッタ法等により、50nmから400nm程度の膜厚で形成する。続いて、例えばMOD法あるいはゾル・ゲル法で生成したSBT原料溶液を、スピンコート法でPt層上に塗布する（図１のS10）。このSBTの形成方法に関し、スピンコート法ではなく、ミスト原料を用いたLSMCD（Liquid Source Misted Chemical Deposition）法を使用することも可能である。
【００１７】
スピンコート時の基板の回転速度は、例えば500から4000rpm程度の範囲内で行い、強誘電体の膜厚を所望の厚さに塗布する。塗布後に、例えばホットプレート等でSBT原料溶液中の有機溶剤を乾燥させるため、120℃から250℃程度で2分から6分程度の加熱処理を行う（図１のS11）。この乾燥工程での温度は、塗布に用いる原料溶液中の有機溶剤の気化温度以上であることが必要である。例えば、有機溶剤としては、酢酸ブチル（気化温度：40℃〜100℃）、１メトキシ-２プロパノール（気化温度：40℃〜110℃）、また２メトキシエタノール（気化温度：40℃〜110℃）等を用いるのが一般的であり120℃以上で数分の加熱処理を行うことで有機溶剤をはぼ完全に乾燥させることが可能である。有機溶剤の乾燥後に続いて、膜中の含有有機物を分解させるための熱処理をホットプレート等（電気炉、ランプ加熱（急速過熱：RTA）装置でも良い）で、450℃から550℃程度で5分間程度行う（図１のS12）。この温度は、原料溶液の有機物分解温度に応じて、最適化することが望ましい。例えば、含有有機材料としては、有機金属錯体（あるいは金属アルコキシド等）である場合が多く、様々な材料が適用可能であるが、例えばカルボン酸塩では、分解温度が340℃±10℃付近であり、450℃以上で5分程度の熱処理により充分分解が可能である。
【００１８】
ここで注意しなければならないのは、この工程（図１のS12）では、有機物の分解温度以上かつ強誘電体の結晶化温度未満で、強誘電体薄膜を熱処理することが重要である。この薄膜を結晶化温度以上で熱処理した場合、その結晶粒の成長に伴い、急速に膜表面の凹凸が激しくなってしまう。従って、含有有機物の種類や、強誘電体材料の組成等により各々変わってくる。この場合の最適な熱処理温度と時間は、示差熱分析（DTA）やX線回折等を用いた結晶解析により、条件を設定することができる。この結晶化温度未満の熱処理で、含有有機物を分解離脱させるための熱処理を、ここでは「仮焼成」と呼ぶことにする。
【００１９】
従来の製造方法では、この「仮焼成」（図１のS12）後、あるいは「仮焼成」工程そのものを省略して乾燥工程（図１のS11）後、SBT結晶化のための熱処理（図１のS14）を酸素中で650℃から800℃程度で行っていた。この塗布工程から結晶化アニール工程までの一連の工程を数回繰り返し、膜厚50ｎｍから300ｎｍ程度の強誘電体（SBT）薄膜層を形成し、その後にキャパシタの上部電極として例えばPt層を形成（図1のS13）している。
【００２０】
しかし、第１の実施の形態では、上述の塗布工程（図１のS10）から「仮焼成」工程（図１のS12）までを2〜6回繰り返した後に、上部電極の形成（図１のS13）を行う。この繰り返し回数は、所望の膜厚に応じて調整する。例えば100nmの膜を形成する場合、4回程度で仕上げるのが好適である。
【００２１】
強誘電体キャパシタの上部電極としては、例えばPt層をDCスパッタ法等で50nmから400nm程度の膜厚で作成する（図１のS13）。引き続き、上部電極を公知のホトリソグラフィー工程及びエッチング工程で加工を行う。通常は、その後に強誘電体膜の加工をして、続いて下部電極の加工を行う。強誘電体膜及び下部電極の加工は、公知のホトリソグラフィー工程及びエッチング工程で行う。
【００２２】
強誘電体膜の結晶化アニール工程（図１のS14）は、上部電極の加工後、強誘電体膜の加工後若しくは下部電極の加工後等に行うことが可能であるが、上部電極の加工後に行うのが望ましい。その理由は、上部電極の加工後は強誘電体膜の一部領域が露出されており、結晶化アニール時に充分な酸素を強誘電体膜に供給することが可能であり、強誘電体膜の特性劣化が抑制されるためである。
【００２３】
また結晶化アニール（図１のS14）を上部電極の加工前に行うことも可能であるが、Pt膜と強誘電体膜界面での膜剥がれの懸念がある。この傾向は、上部電極であるPt膜が厚いほど顕著となる。強誘電体膜における残留分極特性を確保し、上部電極の膜剥がれを防止するという面からも、結晶化アニール（図１のS14）は上部電極加工（図１のS13）後に行う方が好適である。この結晶化アニールでは、例えば電気炉を用いて650℃から800℃の範囲内で30から60分程度行う。
【００２４】
図２に本実施の形態で作成した、強誘電体キャパシタのSEM写真を示す。図９に示す、従来の製造方法で作成したSBT膜厚110nm、690000um2の強誘電体キャパシタとの比較でも明らかなように、SBT膜の平坦性は劇的に改善されている。AFM（原子間力顕微鏡）による観測でも、凹部と凸部とで30nm以下の段差と、従来の100nmに比べ、3分の1以下に低減されていることが確認された。
【００２５】
この結果、従来の製造方法で作成したSBT膜厚110nm、690000um2の強誘電体キャパシタにおける、ウエハ面内48チップでの1Vの耐圧歩留まりが0％だったのに対して、第１の実施の形態では、SBT膜の膜厚94nmという強誘電体キャパシタにおいても、歩留まり100％の結果が得られた。
【００２６】
また、図３は本実施の形態で作成した強誘電体キャパシタの断面SEM写真である。やはり、上部電極の膜の平坦性が確認できる。
【００２７】
（第２の実施の形態）
第１の実施の形態では、下部電極上にSBT膜を「仮焼成」の段階で数回積層した後に、上部電極を形成・結晶化した。第２の実施の形態では、図４に工程フロー図を示し、詳細に説明する。
【００２８】
第２の実施の形態では、２種類の焼成プロセスを混用する。まず、基板上に下部電極を形成し、SBTの原料溶液を塗布し（図４のS20）、次いで乾燥する（図４のS21）工程までは第１の実施の形態と同様である。第１の実施の形態では、ここでSBT膜の結晶化が起きる温度域未満で「仮焼成」を実施したが、第２の実施の形態では、結晶化温度以上での結晶化アニール（図４のS22）を実施する。
【００２９】
ただし、SBT塗布工程および結晶化アニール工程全体で、例えば4回塗布工程を繰り返す場合には、1回目から3回目までは結晶化アニール（図４のS22）を実施し、最後の4回目は「仮焼成」を行う。
【００３０】
従って、N回の塗布工程を繰り返す場合には、N−1回の塗布工程に対して、650℃から800℃程度の結晶化アニールを、例えば電気炉を用いて10分から60分程度行う。残り1回、すなわち最終塗布工程で形成されたSBT層に対しては、第１の実施の形態と同条件の「仮焼成」（図４のS23）を実施する。この後、上部電極の形成を行い、その上部電極のエッチング加工（図４のS24）を行う。その後、第１の実施の形態での結晶化アニール（図１のS14）と同様の結晶化アニール（図４のS25）を行う。
【００３１】
第１の実施の形態では、SBT層全体が「仮焼成」の状態であるため、結晶化アニールの際に大きな膜収縮を起こす可能性がある。本実施の形態では、SBT膜厚に対する「仮焼成」の段階の膜厚比率を低減することが可能となるため、膜収縮の程度を低減でき、結果としてSBT膜における中央部の空隙を防ぎ、粗密差を低減することができる。
【００３２】
図５に、本実施の形態で作成した、強誘電体キャパシタの断面SEM写真を示す。SBT膜中央部の空隙が抑制でき、膜全体の粗密差も低減できている。
【００３３】
SBT膜の特性に関しては、まず、SBT膜の平坦性は、第１の実施の形態と同等である。また、強誘電体キャパシタの耐圧も、全く同等である。更に、強誘電体キャパシタの残留分極特性に関しては、第１の実施の形態での2Pr値が、10.6μC/cm2（結晶化アニール温度750℃）であったのに対し、第２の実施の形態では、13.8μC/cm2（結晶化アニール温度750℃）まで約30%向上することが確認された。
【００３４】
（第３の実施の形態）
第１及び第２の実施の形態では、強誘電体形成における「仮焼成」工程に特徴を有していた。この「仮焼成」工程では、平坦性に関しては大幅に向上できる。そこで、第３の実施の形態では、RTAを用いた製造方法を提供する。この方法によれば、強誘電体膜中に空隙を作ることなく強誘電体膜を作成することが可能となる。
【００３５】
本実施の形態は、強誘電体膜形成工程において、第１及び第２の実施の形態とは概念的に大きく異なる。具体的には、上部電極形成前に強誘電体結晶化を行う点で異なっている。ただし、強誘電体の結晶粒が大きく成長し、強誘電体膜の凹部と凸部の高さの差が、強誘電体膜の膜厚の４０％を越える前に焼成を止める。
【００３６】
以後、この工程を「準結晶化」と呼ぶことにする。以下に、図６の工程フロー図を用いながら製造方法を詳細に説明する。
【００３７】
まず、基板上に強誘電体キャパシタの下部電極を形成し、SBT原料溶液を塗布し（図６のS30）次いで乾燥（図６のS31）させる工程までは第１及び第２の実施の形態と同様である。この後、RTAにより、温度は700℃から750℃程度、アニール時間は30秒から3分程度の「準結晶化」熱処理（図６のS32）を行う。ここではXRD解析を用いてSBT膜の結晶化を確認する必要がある。またSEM観察あるいはAFM測定等を行い、SBT膜の平坦性の面から、「準結晶化」の熱処理温度及び時間を最適化することが重要である。これらのSBT原料溶液の塗布工程（図６のS30）から「準結晶化」工程（図６のS32）までを、所望の膜厚になるまで2回から6回繰り返す。繰り返しの回数は、特に限定しない。この後、強誘電体キャパシタの上部電極として例えばPt層を形成し、これまで述べた各実施の形態と同様に、上部電極のエッチング加工（図６のS33）を施した後に、十分な結晶化アニール（図６のS34）を行う。
【００３８】
第３の実施の形態で、得られた強誘電体キャパシタの断面SEM写真を、図７に示す。第１及び第２の実施の形態で生じていたSBT膜中の空隙は、大幅に抑制されていることがわかる。加えて、平坦性は前述の各実施の形態と比較すると、やや劣るものの、耐圧の歩留まりに関しては、膜厚94nmでも特に問題がないことが確認された。更に、本実施の形態で得られた強誘電体キャパシタの2Pr値は、14.0μC/cm2（結晶化アニール温度750℃）であり、第１及び第２の実施の形態よりもさらに良好な結果を得ている。
【００３９】
（第４の実施の形態）
本実施の形態は第３の実施の形態に更に改良を加えたものである。第３の実施の形態では、強誘電体の形成工程において、「準結晶化」工程をRTA装置で行った。第３の実施の形態での目的は、SBT結晶の結晶粒サイズを極力小さくすることに主眼を置いていた。本実施の形態では、第３の実施の形態に比べ幾分平坦性は劣るものの、その反面、強誘電体キャパシタの残留分極特性等の強誘電体特性を大幅に向上させることを目的としている。以下に本実施例における製造方法を図８の工程フロー図を用いながら説明する。
【００４０】
まず、基板上に下部電極を形成し、SBT溶液を塗布（図８のS40）及び乾燥（図８のS41）させる工程までは、第１から第３までの実施の形態と同様である。この後、RTAにより、温度は650℃から750℃程度、アニール時間は30秒から3分程度の「準結晶化」処理（図８のS42）を行い、所望の膜厚になるまで塗布（図８のS40）から「準結晶化」（図８のS42）までの工程を2回〜6回程度繰り返す。ここまでの工程フローは第３の実施の形態と同様である。本実施の形態では、この後、電気炉にて、650℃から800℃程度で、約30分から120分程度の酸化熱処理（図８のS４3）を追加して行う。
【００４１】
この後、上部電極として例えばPt層を形成し、これまでの実施の形態と同様に上部電極の形成とエッチング加工（図８のS44）後に再度結晶化アニール（図８のS45）を行う。なお、本実施例では、上部電極加工後の結晶化アニール（図８のS45）を省略することも可能である。
【００４２】
第３の実施の形態では、SBTの準結晶化処理において、時間にして30秒から3分程度の酸化熱処理（図６のS32）しか行わない。この熱処理はSBT結晶の結晶化及び酸化過程には決して十分ではない。上部電極加工（図６のS33）後に結晶化アニール（図６のS34）を行うが、強誘電体キャパシタの上部は、Pt電極層により覆われているので、Pt層を透過拡散した酸素によって、SBTの酸化反応が進行する。また上部電極端からの回りこみによる酸化過程もあると予想される。
【００４３】
しかし、結晶化アニール時間を長くすれば長くするほど、強誘電体キャパシタの2Pr値に代表される強誘電体特性が向上する傾向がみられ、この方式での酸化過程が極めて効率の悪いことがわかる。
【００４４】
そこで本実施の形態では、第一段階としてRTA処理（図８のS42）により、結晶核密度の高いSBT膜を形成し、その後、電気炉にてSBT表面に直接酸素を供給し、効率的な酸化反応を促進させる（図８のS43）。この際、結晶粒は成長するが、すでに結晶核密度が非常に高いために、結晶粒の成長度合いは比較的遅い。本実施の形態ではこの特徴に着目したものである。従って、高い平坦性を維持しつつ、2Pr値で16.4μC/cm2（結晶化アニール温度750℃）が得られ、本発明における実施の形態の中でも、最も良好な強誘電体特性を有する強誘電体キャパシタが得られた。
【００４５】
【発明の効果】
本願発明の実施の形態で作成した、強誘電体キャパシタのSEM写真をから明らかなように、図９に示す従来の製造方法によるものとの比較すると、SBT膜の平坦性は劇的に改善されている。AFM（原子間力顕微鏡）による観測でも、凹部と凸部とで30nm以下の段差と、従来の100nmに比べ、3分の1以下に低減されていることが確認された。
【００４６】
この結果、従来の製造方法で作成したSBT膜厚110nm、690000um2の強誘電体キャパシタにおける、ウエハ面内48チップでの1Vの耐圧歩留まりが0％だったのに対して、第１の実施の形態では、SBT膜の膜厚94nmという強誘電体キャパシタにおいても、歩留まり100％の結果が得られた。
【図面の簡単な説明】
【図１】第１の実施の形態を説明するための概略工程フロー
【図２】第１の実施の形態を適用したキャパシタの表面SEM写真
【図３】第１の実施の形態を適用したキャパシタの断面SEM写真
【図４】第２の実施の形態を説明するための概略工程フロー
【図５】第２の実施の形態を適用したキャパシタの断面SEM写真
【図６】第３の実施の形態を説明するための概略工程フロー
【図７】第３の実施の形態を適用したキャパシタの断面SEM写真
【図８】第４の実施の形態を説明するための概略工程フロー
【図９】従来技術によるキャパシタの表面SEM写真
【符号の説明】
Ｓ１０…スピンコーティング
Ｓ１１…乾燥
Ｓ１２…仮焼成
Ｓ１３…電極形成・加工
Ｓ１４…結晶化アニール
【発明の属する技術分野】
本発明は、酸化物誘電体薄膜の製法、その中でも特に酸化物強誘電体材料を用いた強誘電体キャパシタの製造方法に関するものである。
【０００２】
【従来の技術】
強誘電体キャパシタ中で用いられる強誘電体材料としては、Bi系層状化合物である：SrBi2Ta2O9 （以下、この材料の組成を変えたもの及びNbに代表される添加物を加えるか、または置換した一連の化合物群を「SBT」と称する。）や、チタン酸ジルコン酸鉛：Pb(Zr1-xTix)O3 （以下、この化合物の組成を変えたもの及び、LaやCa等の添加物を加えた一連の化合物群を「PZT」と称する。）を用いたものが現在実用化されている。
【０００３】
これらの強誘電体キャパシタを用いたメモリーは、フラッシュメモリーやEEPROMに代表される不揮発性メモリーと同等の機能を持ちながら、上記の不揮発性メモリーには不可欠であった内部昇圧回路を必要とせず、５V以下での動作が可能という長所がある。
【０００４】
特に、強誘電体材料としてSBTはPZTに比べ、一般的に抗電界が小さく、かつその残留分極の電界に対する飽和特性が優れているため、低電圧動作に適していると考えられている。
【０００５】
また、PZTはその膜厚を3000Å程度より薄膜化していくと、急速に残留分極値が小さくなってしまうという顕著な膜厚依存性を示すため、5V未満で動作するデバイスの実用化が難しいという欠点を持っている。このPZTとは対照的に、SBTではその膜厚依存性がPZTと比較して小さいため、この点においても、低電圧動作を目的としたデバイスには、SBTを適用しやすいという利点を持つ。
【０００６】
しかし、実際にはSBTにおいても、低電圧動作を目的として、その膜厚を薄くしていくと、印加電圧に対する耐圧が急速に低下してしまうという大きな問題が生じる。この理由として、図９に示すようにSBTの表面凹凸が大きく寄与していると考えられる。
【０００７】
図９は、SBT膜をPｔ電極で挟んだ強誘電体キャパシタのSEM写真である。その表面凹凸の様子は、SBT膜の凹凸を反映したものであり、上部Pt電極膜がSBT膜の細部に入り込んでいる様子がよくわかる。このSBTの表面凹凸のため、SBT膜中に局所的に膜厚の極度に薄い部分が存在し、その部分に電界が集中する結果、膜の耐圧が大幅に低下していると考えられる。
【０００８】
このSBT膜の表面凹凸の粗さはBi系層状化合物の結晶構造に共通した特徴であり、結晶成長速度の異方性に原因があると考えられている。従来のSBT膜の形成法では、例えばゾル・ゲル法あるいは有機金属分解法（MOD法）で原料溶液を作成し、その原料溶液をスピンコート法等により基板上に塗布し、結晶化温度で焼成を行うのが一般的である。例えばこの方法で、150nm程度の厚さの膜を形成すると、その膜の段差の程度は凹部と凸部とで100nm以上まで達する。
【０００９】
【発明が解決しようとする課題】
一般的に、スピンコート法を用いて、100nmから300nm範囲程度での所望の膜厚の強誘電体膜を形成する場合、強誘電体特性を向上させるため、塗布工程から結晶化熱処理工程までのいずれかを２回から６回程度繰り返す。これまで報告されている塗布工程から有機溶剤乾燥工程での繰り返しを行った場合、強誘電体結晶化熱処理時に、強誘電体膜中に多数の空隙が生じてしまい、良質な膜を形成することができないという課題がある。有機溶剤の乾燥を目的とした250℃程度の熱処理では、金属有機物は十分な分解ができず、膜中にそのまま残存する。その状態で積層し厚膜化すると、その後の結晶化アニール時に有機物の膜中からの脱離が困難になるとともに、結晶化時の膜収縮の異方性から、膜中に多数の空隙が生じてしまう。この結果として、この強誘電体キャパシタのリーク耐圧は低くなり、かつ残留分極値も低下してしまう。例えば、特開平8-340084では、この塗布工程から乾燥工程の繰り返しを行っているため、上述の問題点が懸念される。また特開平9-69614でも同様に塗布から乾燥工程で積層化している。さらに特開平9-153597でも同様の問題点があると同時に、減圧アニール法を用いることを提案しているが、700℃〜800℃という高温酸素雰囲気の減圧は、装置コストが莫大になり量産化に適さない。
【００１０】
また、塗布工程から有機物分解のための熱処理工程までの一連の工程、あるいは塗布工程から結晶化熱処理工程までの一連の工程を繰り返すやり方（例えば、特開平10-270646に開示がある。）でも、急速加熱法（RTA）を用いた数分の短時間焼成のみでは、強誘電体特性を十分に引き出すことができないという課題がある。
【００１１】
RTAを用いる事で、昇温レートを早め、強誘電体膜の結晶核生成密度を上げることで、グレイン（結晶粒）の成長をある程度抑制することは可能であるが、結晶化のための熱処理時間が短いと、十分な強誘電体膜の特性が得られないと言う課題がある。ところが、膜の特性の向上を図るためにRTAでの熱処理時間を単純に増やしていくと、枚葉処理という装置の特性上、スループットが大幅に悪化し、量産には適さなくなってしまうという課題がある。
【００１２】
そこで本発明では、強誘電体薄膜、特にBi系材料を用いた良好な特性の薄膜を製造する方法を提供することを目的とする。本発明によれば、SBT膜の有する強誘電体特性を十分に引き出しつつ、表面凹凸の粗さを低減させることができる。すなわち膜の平坦性を向上させることで、膜の電界に対する耐圧を飛躍的に向上させることができる。その結果として、強誘電体膜の100nm以下の薄膜化が可能になり、2V以下での低電圧動作も可能な強誘電体キャパシタを形成し得るのである。
【００１３】
【課題を解決するための手段】
本発明によれば、Ｂｉ系材料からなる強誘電体薄膜を用いたキャパシタの製造方法であって、半導体基板上に下部導電層を形成する工程と、この下部導電層上に含有有機物として有機溶剤と有機金属錯体を含む強誘電体原料溶液を塗布する工程と、この塗布する工程の後に、強誘電体原料溶液中の有機金属錯体が分解する温度以上かつ強誘電体原料溶液中の強誘電体材料の結晶化温度未満で加熱処理し金属化合物薄膜を形成する工程と、金属化合物薄膜上に上部導電層を形成する工程と、この上部導電層を形成する工程の後に、強誘電体結晶化温度以上で加熱処理して強誘電体薄膜を形成する工程とを、順次実施することによって、平坦性に優れ、強誘電体特性も良好な強誘電体キャパシタを得ることができるのである。
【００１４】
【発明の実施の形態】
以下に、本発明による強誘電体キャパシタを製造する方法の、好適な実施の形態について、図面を参照しながら詳細に説明する。
【００１５】
（第１の実施の形態）
第１の実施の形態では、強誘電体キャパシタの誘電体酸化物材料の一例として強誘電体材料であるSBTを挙げ、優れた平坦性を実現する強誘電体キャパシタの製造方法について図１の工程フロー図を用いながら説明する。 SBT以外の他のBi系材料（例えば、チタン酸ビスマス、それらに添加物を加えたもの、あるいは一部組成を別元素に置換した一連の化合物群等）にも同様に適応可能である。
【００１６】
まず、基板上にキャパシタの下部電極となる、例えばPt層をDCスパッタ法等により、50nmから400nm程度の膜厚で形成する。続いて、例えばMOD法あるいはゾル・ゲル法で生成したSBT原料溶液を、スピンコート法でPt層上に塗布する（図１のS10）。このSBTの形成方法に関し、スピンコート法ではなく、ミスト原料を用いたLSMCD（Liquid Source Misted Chemical Deposition）法を使用することも可能である。
【００１７】
スピンコート時の基板の回転速度は、例えば500から4000rpm程度の範囲内で行い、強誘電体の膜厚を所望の厚さに塗布する。塗布後に、例えばホットプレート等でSBT原料溶液中の有機溶剤を乾燥させるため、120℃から250℃程度で2分から6分程度の加熱処理を行う（図１のS11）。この乾燥工程での温度は、塗布に用いる原料溶液中の有機溶剤の気化温度以上であることが必要である。例えば、有機溶剤としては、酢酸ブチル（気化温度：40℃〜100℃）、１メトキシ-２プロパノール（気化温度：40℃〜110℃）、また２メトキシエタノール（気化温度：40℃〜110℃）等を用いるのが一般的であり120℃以上で数分の加熱処理を行うことで有機溶剤をはぼ完全に乾燥させることが可能である。有機溶剤の乾燥後に続いて、膜中の含有有機物を分解させるための熱処理をホットプレート等（電気炉、ランプ加熱（急速過熱：RTA）装置でも良い）で、450℃から550℃程度で5分間程度行う（図１のS12）。この温度は、原料溶液の有機物分解温度に応じて、最適化することが望ましい。例えば、含有有機材料としては、有機金属錯体（あるいは金属アルコキシド等）である場合が多く、様々な材料が適用可能であるが、例えばカルボン酸塩では、分解温度が340℃±10℃付近であり、450℃以上で5分程度の熱処理により充分分解が可能である。
【００１８】
ここで注意しなければならないのは、この工程（図１のS12）では、有機物の分解温度以上かつ強誘電体の結晶化温度未満で、強誘電体薄膜を熱処理することが重要である。この薄膜を結晶化温度以上で熱処理した場合、その結晶粒の成長に伴い、急速に膜表面の凹凸が激しくなってしまう。従って、含有有機物の種類や、強誘電体材料の組成等により各々変わってくる。この場合の最適な熱処理温度と時間は、示差熱分析（DTA）やX線回折等を用いた結晶解析により、条件を設定することができる。この結晶化温度未満の熱処理で、含有有機物を分解離脱させるための熱処理を、ここでは「仮焼成」と呼ぶことにする。
【００１９】
従来の製造方法では、この「仮焼成」（図１のS12）後、あるいは「仮焼成」工程そのものを省略して乾燥工程（図１のS11）後、SBT結晶化のための熱処理（図１のS14）を酸素中で650℃から800℃程度で行っていた。この塗布工程から結晶化アニール工程までの一連の工程を数回繰り返し、膜厚50ｎｍから300ｎｍ程度の強誘電体（SBT）薄膜層を形成し、その後にキャパシタの上部電極として例えばPt層を形成（図1のS13）している。
【００２０】
しかし、第１の実施の形態では、上述の塗布工程（図１のS10）から「仮焼成」工程（図１のS12）までを2〜6回繰り返した後に、上部電極の形成（図１のS13）を行う。この繰り返し回数は、所望の膜厚に応じて調整する。例えば100nmの膜を形成する場合、4回程度で仕上げるのが好適である。
【００２１】
強誘電体キャパシタの上部電極としては、例えばPt層をDCスパッタ法等で50nmから400nm程度の膜厚で作成する（図１のS13）。引き続き、上部電極を公知のホトリソグラフィー工程及びエッチング工程で加工を行う。通常は、その後に強誘電体膜の加工をして、続いて下部電極の加工を行う。強誘電体膜及び下部電極の加工は、公知のホトリソグラフィー工程及びエッチング工程で行う。
【００２２】
強誘電体膜の結晶化アニール工程（図１のS14）は、上部電極の加工後、強誘電体膜の加工後若しくは下部電極の加工後等に行うことが可能であるが、上部電極の加工後に行うのが望ましい。その理由は、上部電極の加工後は強誘電体膜の一部領域が露出されており、結晶化アニール時に充分な酸素を強誘電体膜に供給することが可能であり、強誘電体膜の特性劣化が抑制されるためである。
【００２３】
また結晶化アニール（図１のS14）を上部電極の加工前に行うことも可能であるが、Pt膜と強誘電体膜界面での膜剥がれの懸念がある。この傾向は、上部電極であるPt膜が厚いほど顕著となる。強誘電体膜における残留分極特性を確保し、上部電極の膜剥がれを防止するという面からも、結晶化アニール（図１のS14）は上部電極加工（図１のS13）後に行う方が好適である。この結晶化アニールでは、例えば電気炉を用いて650℃から800℃の範囲内で30から60分程度行う。
【００２４】
図２に本実施の形態で作成した、強誘電体キャパシタのSEM写真を示す。図９に示す、従来の製造方法で作成したSBT膜厚110nm、690000um2の強誘電体キャパシタとの比較でも明らかなように、SBT膜の平坦性は劇的に改善されている。AFM（原子間力顕微鏡）による観測でも、凹部と凸部とで30nm以下の段差と、従来の100nmに比べ、3分の1以下に低減されていることが確認された。
【００２５】
この結果、従来の製造方法で作成したSBT膜厚110nm、690000um2の強誘電体キャパシタにおける、ウエハ面内48チップでの1Vの耐圧歩留まりが0％だったのに対して、第１の実施の形態では、SBT膜の膜厚94nmという強誘電体キャパシタにおいても、歩留まり100％の結果が得られた。
【００２６】
また、図３は本実施の形態で作成した強誘電体キャパシタの断面SEM写真である。やはり、上部電極の膜の平坦性が確認できる。
【００２７】
（第２の実施の形態）
第１の実施の形態では、下部電極上にSBT膜を「仮焼成」の段階で数回積層した後に、上部電極を形成・結晶化した。第２の実施の形態では、図４に工程フロー図を示し、詳細に説明する。
【００２８】
第２の実施の形態では、２種類の焼成プロセスを混用する。まず、基板上に下部電極を形成し、SBTの原料溶液を塗布し（図４のS20）、次いで乾燥する（図４のS21）工程までは第１の実施の形態と同様である。第１の実施の形態では、ここでSBT膜の結晶化が起きる温度域未満で「仮焼成」を実施したが、第２の実施の形態では、結晶化温度以上での結晶化アニール（図４のS22）を実施する。
【００２９】
ただし、SBT塗布工程および結晶化アニール工程全体で、例えば4回塗布工程を繰り返す場合には、1回目から3回目までは結晶化アニール（図４のS22）を実施し、最後の4回目は「仮焼成」を行う。
【００３０】
従って、N回の塗布工程を繰り返す場合には、N−1回の塗布工程に対して、650℃から800℃程度の結晶化アニールを、例えば電気炉を用いて10分から60分程度行う。残り1回、すなわち最終塗布工程で形成されたSBT層に対しては、第１の実施の形態と同条件の「仮焼成」（図４のS23）を実施する。この後、上部電極の形成を行い、その上部電極のエッチング加工（図４のS24）を行う。その後、第１の実施の形態での結晶化アニール（図１のS14）と同様の結晶化アニール（図４のS25）を行う。
【００３１】
第１の実施の形態では、SBT層全体が「仮焼成」の状態であるため、結晶化アニールの際に大きな膜収縮を起こす可能性がある。本実施の形態では、SBT膜厚に対する「仮焼成」の段階の膜厚比率を低減することが可能となるため、膜収縮の程度を低減でき、結果としてSBT膜における中央部の空隙を防ぎ、粗密差を低減することができる。
【００３２】
図５に、本実施の形態で作成した、強誘電体キャパシタの断面SEM写真を示す。SBT膜中央部の空隙が抑制でき、膜全体の粗密差も低減できている。
【００３３】
SBT膜の特性に関しては、まず、SBT膜の平坦性は、第１の実施の形態と同等である。また、強誘電体キャパシタの耐圧も、全く同等である。更に、強誘電体キャパシタの残留分極特性に関しては、第１の実施の形態での2Pr値が、10.6μC/cm2（結晶化アニール温度750℃）であったのに対し、第２の実施の形態では、13.8μC/cm2（結晶化アニール温度750℃）まで約30%向上することが確認された。
【００３４】
（第３の実施の形態）
第１及び第２の実施の形態では、強誘電体形成における「仮焼成」工程に特徴を有していた。この「仮焼成」工程では、平坦性に関しては大幅に向上できる。そこで、第３の実施の形態では、RTAを用いた製造方法を提供する。この方法によれば、強誘電体膜中に空隙を作ることなく強誘電体膜を作成することが可能となる。
【００３５】
本実施の形態は、強誘電体膜形成工程において、第１及び第２の実施の形態とは概念的に大きく異なる。具体的には、上部電極形成前に強誘電体結晶化を行う点で異なっている。ただし、強誘電体の結晶粒が大きく成長し、強誘電体膜の凹部と凸部の高さの差が、強誘電体膜の膜厚の４０％を越える前に焼成を止める。
【００３６】
以後、この工程を「準結晶化」と呼ぶことにする。以下に、図６の工程フロー図を用いながら製造方法を詳細に説明する。
【００３７】
まず、基板上に強誘電体キャパシタの下部電極を形成し、SBT原料溶液を塗布し（図６のS30）次いで乾燥（図６のS31）させる工程までは第１及び第２の実施の形態と同様である。この後、RTAにより、温度は700℃から750℃程度、アニール時間は30秒から3分程度の「準結晶化」熱処理（図６のS32）を行う。ここではXRD解析を用いてSBT膜の結晶化を確認する必要がある。またSEM観察あるいはAFM測定等を行い、SBT膜の平坦性の面から、「準結晶化」の熱処理温度及び時間を最適化することが重要である。これらのSBT原料溶液の塗布工程（図６のS30）から「準結晶化」工程（図６のS32）までを、所望の膜厚になるまで2回から6回繰り返す。繰り返しの回数は、特に限定しない。この後、強誘電体キャパシタの上部電極として例えばPt層を形成し、これまで述べた各実施の形態と同様に、上部電極のエッチング加工（図６のS33）を施した後に、十分な結晶化アニール（図６のS34）を行う。
【００３８】
第３の実施の形態で、得られた強誘電体キャパシタの断面SEM写真を、図７に示す。第１及び第２の実施の形態で生じていたSBT膜中の空隙は、大幅に抑制されていることがわかる。加えて、平坦性は前述の各実施の形態と比較すると、やや劣るものの、耐圧の歩留まりに関しては、膜厚94nmでも特に問題がないことが確認された。更に、本実施の形態で得られた強誘電体キャパシタの2Pr値は、14.0μC/cm2（結晶化アニール温度750℃）であり、第１及び第２の実施の形態よりもさらに良好な結果を得ている。
【００３９】
（第４の実施の形態）
本実施の形態は第３の実施の形態に更に改良を加えたものである。第３の実施の形態では、強誘電体の形成工程において、「準結晶化」工程をRTA装置で行った。第３の実施の形態での目的は、SBT結晶の結晶粒サイズを極力小さくすることに主眼を置いていた。本実施の形態では、第３の実施の形態に比べ幾分平坦性は劣るものの、その反面、強誘電体キャパシタの残留分極特性等の強誘電体特性を大幅に向上させることを目的としている。以下に本実施例における製造方法を図８の工程フロー図を用いながら説明する。
【００４０】
まず、基板上に下部電極を形成し、SBT溶液を塗布（図８のS40）及び乾燥（図８のS41）させる工程までは、第１から第３までの実施の形態と同様である。この後、RTAにより、温度は650℃から750℃程度、アニール時間は30秒から3分程度の「準結晶化」処理（図８のS42）を行い、所望の膜厚になるまで塗布（図８のS40）から「準結晶化」（図８のS42）までの工程を2回〜6回程度繰り返す。ここまでの工程フローは第３の実施の形態と同様である。本実施の形態では、この後、電気炉にて、650℃から800℃程度で、約30分から120分程度の酸化熱処理（図８のS４3）を追加して行う。
【００４１】
この後、上部電極として例えばPt層を形成し、これまでの実施の形態と同様に上部電極の形成とエッチング加工（図８のS44）後に再度結晶化アニール（図８のS45）を行う。なお、本実施例では、上部電極加工後の結晶化アニール（図８のS45）を省略することも可能である。
【００４２】
第３の実施の形態では、SBTの準結晶化処理において、時間にして30秒から3分程度の酸化熱処理（図６のS32）しか行わない。この熱処理はSBT結晶の結晶化及び酸化過程には決して十分ではない。上部電極加工（図６のS33）後に結晶化アニール（図６のS34）を行うが、強誘電体キャパシタの上部は、Pt電極層により覆われているので、Pt層を透過拡散した酸素によって、SBTの酸化反応が進行する。また上部電極端からの回りこみによる酸化過程もあると予想される。
【００４３】
しかし、結晶化アニール時間を長くすれば長くするほど、強誘電体キャパシタの2Pr値に代表される強誘電体特性が向上する傾向がみられ、この方式での酸化過程が極めて効率の悪いことがわかる。
【００４４】
そこで本実施の形態では、第一段階としてRTA処理（図８のS42）により、結晶核密度の高いSBT膜を形成し、その後、電気炉にてSBT表面に直接酸素を供給し、効率的な酸化反応を促進させる（図８のS43）。この際、結晶粒は成長するが、すでに結晶核密度が非常に高いために、結晶粒の成長度合いは比較的遅い。本実施の形態ではこの特徴に着目したものである。従って、高い平坦性を維持しつつ、2Pr値で16.4μC/cm2（結晶化アニール温度750℃）が得られ、本発明における実施の形態の中でも、最も良好な強誘電体特性を有する強誘電体キャパシタが得られた。
【００４５】
【発明の効果】
本願発明の実施の形態で作成した、強誘電体キャパシタのSEM写真をから明らかなように、図９に示す従来の製造方法によるものとの比較すると、SBT膜の平坦性は劇的に改善されている。AFM（原子間力顕微鏡）による観測でも、凹部と凸部とで30nm以下の段差と、従来の100nmに比べ、3分の1以下に低減されていることが確認された。
【００４６】
この結果、従来の製造方法で作成したSBT膜厚110nm、690000um2の強誘電体キャパシタにおける、ウエハ面内48チップでの1Vの耐圧歩留まりが0％だったのに対して、第１の実施の形態では、SBT膜の膜厚94nmという強誘電体キャパシタにおいても、歩留まり100％の結果が得られた。
【図面の簡単な説明】
【図１】第１の実施の形態を説明するための概略工程フロー
【図２】第１の実施の形態を適用したキャパシタの表面SEM写真
【図３】第１の実施の形態を適用したキャパシタの断面SEM写真
【図４】第２の実施の形態を説明するための概略工程フロー
【図５】第２の実施の形態を適用したキャパシタの断面SEM写真
【図６】第３の実施の形態を説明するための概略工程フロー
【図７】第３の実施の形態を適用したキャパシタの断面SEM写真
【図８】第４の実施の形態を説明するための概略工程フロー
【図９】従来技術によるキャパシタの表面SEM写真
【符号の説明】
Ｓ１０…スピンコーティング
Ｓ１１…乾燥
Ｓ１２…仮焼成
Ｓ１３…電極形成・加工
Ｓ１４…結晶化アニール
Claims (11)
- Ｂｉ系材料からなる強誘電体薄膜を用いたキャパシタの製造方法であって、半導体基板上に下部導電層を形成する工程と、前記下部導電層上に有機溶剤と有機金属錯体を含む強誘電体原料溶液を塗布する工程と、前記塗布する工程の後に、前記強誘電体原料溶液中の前記有機金属錯体が分解する温度以上かつ強誘電体結晶化温度未満で前記塗布された強誘電体原料溶液を加熱処理し金属化合物薄膜を形成する工程と、前記金属化合物薄膜上に上部導電層を形成する工程と、前記上部導電層を形成する工程の後に、前記金属化合物薄膜を強誘電体結晶化温度以上で加熱処理して強誘電体薄膜を形成する工程と、からなる強誘電体キャパシタの製造方法。
- 前記強誘電体原料溶液を塗布する工程の後かつ前記金属化合物薄膜を形成する工程の前に、前記原料用液中の有機溶剤が蒸発する温度以上かつ前記有機金属錯体が分解する温度未満で加熱処理を行うこと、を特徴とする請求項１記載の強誘電体キャパシタの製造方法。
- 前記金属化合物薄膜を強誘電体結晶化温度以上で加熱処理する工程の前に、前記上部導電層のパターニングを行うこと、を特徴とする請求項１記載の強誘電体キャパシタの製造方法。
- Ｂｉ系材料からなる強誘電体薄膜を用いたキャパシタの製造方法であって、半導体基板上に下部導電層を形成する工程と、前記下部導電層上に有機溶剤と有機金属錯体を含む強誘電体原料溶液を塗布する工程から、前記原料用液中の有機溶剤が蒸発する温度以上かつ前記有機金属錯体が分解する温度未満で加熱処理をし、当該加熱処理の後に前記有機金属錯体が分解する温度以上かつ前記強誘電体結晶化温度未満で加熱処理して前記金属化合物薄膜を形成する工程までを所望の回数行うことで、前記金属化合物薄膜を積層させて形成する工程と、前記積層させて形成された金属化合物薄膜上に上部導電層を形成する工程と、前記上部導電層を形成する工程の後に、前記積層させて形成された金属化合物薄膜を強誘電体結晶化温度以上で加熱処理して強誘電体薄膜を形成する工程と、からなる強誘電体キャパシタの製造方法。
- Ｂｉ系材料からなる強誘電体薄膜を用いたキャパシタの製造方法であって、半導体基板上に下部導電層を形成する工程と、前記下部導電層上に有機溶剤と有機金属錯体を含む強誘電体原料溶液を塗布する工程から、前記塗布された強誘電体原料用液を強誘電体結晶化する温度以上で加熱処理して強誘電体薄膜を形成する工程までを所望の回数行うことで、前記強誘電体薄膜を積層させて形成する工程と、前記積層させて形成された強誘電体薄膜の最上層に前記強誘電体原料材料を塗布し前記有機金属錯体が分解する温度以上かつ強誘電体結晶化温度未満で加熱処理して最上層に金属化合物薄膜を形成する工程と、前記最上層の有機金属薄膜上に上部導電層を形成する工程と、前記上部導電層を形成する工程の後に、前記最上層の金属化合物薄膜を含む前記積層された強誘電体薄膜を強誘電体結晶化温度以上で加熱処理する工程と、からなることを特徴とする強誘電体キャパシタの製造方法。
- 前記積層させて形成された強誘電体薄膜の最上層に前記強誘電体原料溶液を塗布した後かつ前記金属化合物薄膜を形成する前記加熱処理の前に、前記原料用液中の前記有機溶剤が蒸発する温度以上かつ前記有機金属錯体が分解する温度未満で加熱処理を行うことを特徴とする請求項５記載の強誘電体キャパシタの製造方法。
- 前記強誘電体薄膜を強誘電体結晶化温度以上で加熱処理する工程の前に、前記上部導電層のパターニングを行うこと、を特徴とする請求項５記載の強誘電体キャパシタの製造方法。
- Ｂｉ系材料からなる強誘電体薄膜を用いたキャパシタの製造方法であって、半導体基板上に下部導電層を形成する工程と、前記下部導電層上に有機溶剤と有機金属錯体を含む強誘電体原料溶液を塗布する工程から、前記有機溶剤が蒸発する温度以上で加熱処理を行い、当該加熱処理を行った後に、前記塗布された強誘電体原料材料を強誘電体結晶化温度以上で加熱処理して強誘電体薄膜を形成する工程であって、予め計測された前記強誘電体薄膜の表面の凹部と凸部との高さの差が所望の強誘電体薄膜の膜厚の４０％を越えない熱処理温度及び時間にて加熱処理を行う工程までを、所望の回数行うことで、前記強誘電体薄膜を積層させて形成する工程と、前記積層された強誘電体薄膜上に上部導電層を形成する工程と、前記上部導電層を形成する工程の後に、前記積層させて形成された強誘電体薄膜を強誘電体結晶化温度以上で加熱処理する工程と、からなる強誘電体キャパシタの製造方法。
- 前記積層させて形成された強誘電体薄膜を、強誘電体結晶化温度以上で加熱処理する工程の前に、前記上部導電層のパターニングを行うことを特徴とする請求項８記載の強誘電体キャパシタの製造方法。
- Ｂｉ系材料からなる強誘電体薄膜を用いたキャパシタの製造方法であって、半導体基板上に下部導電層を形成する第１の工程と、前記下部導電層上に有機溶剤と有機金属錯体を含む強誘電体原料溶液を塗布する工程から、前記有機溶剤が蒸発する温度以上で加熱処理を行い、当該加熱処理を行った後に、前記塗布された強誘電体原料材料を強誘電体結晶化温度以上で加熱処理して強誘電体膜を形成する工程であって、予め計測された前記強誘電体薄膜の表面の凹部と凸部との高さの差が所望の強誘電体薄膜の膜厚の４０％を越えない熱処理温度及び時間にて加熱処理を行う工程までを、所望の回数行うことで、前記金属化合物薄膜を積層させて形成する第２の工程と、前記積層させて形成された前記強誘電体薄膜を強誘電体結晶化温度以上で加熱処理して強誘電体薄膜を形成する第３の工程と、前記第３の工程の後に、前記強誘電体薄膜上に上部導電層を形成する第４の工程と、前記第４の工程の後に、前記加熱処理された強誘電体薄膜を強誘電体結晶化温度以上で加熱処理する第５の工程と、からなる強誘電体キャパシタの製造方法。
- 前記第５の工程の前に、前記上部導電層のパターニングを行うことを特徴とする請求項１０記載の強誘電体キャパシタの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001283019A JP4488661B2 (ja) | 2001-09-18 | 2001-09-18 | 強誘電体キャパシタの製造方法 |
| US10/013,691 US6857172B2 (en) | 2001-09-18 | 2001-12-13 | Method of manufacturing ferroelectric capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001283019A JP4488661B2 (ja) | 2001-09-18 | 2001-09-18 | 強誘電体キャパシタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003092296A JP2003092296A (ja) | 2003-03-28 |
| JP4488661B2 true JP4488661B2 (ja) | 2010-06-23 |
Family
ID=19106578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001283019A Expired - Fee Related JP4488661B2 (ja) | 2001-09-18 | 2001-09-18 | 強誘電体キャパシタの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6857172B2 (ja) |
| JP (1) | JP4488661B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6774054B1 (en) * | 2003-08-13 | 2004-08-10 | Sharp Laboratories Of America, Inc. | High temperature annealing of spin coated Pr1-xCaxMnO3 thim film for RRAM application |
| US7342256B2 (en) * | 2004-07-16 | 2008-03-11 | Semiconductor Energy Laboratory Co., Ltd. | Display device mounted with read function and electric appliance |
| US20080310073A1 (en) * | 2005-04-28 | 2008-12-18 | Mitsui Mining & Smelting Co., Ltd. | Method for Forming Oxide Dielectric Layer, and Capacitor Layer Forming Material Provided with Oxide Dielectric Layer Obtained by the Forming Method |
| JP4670612B2 (ja) * | 2005-11-30 | 2011-04-13 | Ｔｄｋ株式会社 | 誘電体素子とその製造方法 |
| KR101420147B1 (ko) * | 2009-03-31 | 2014-07-21 | 주식회사 잉크테크 | 박막 캐패시터의 제조 방법 |
| JP6751866B2 (ja) * | 2016-04-22 | 2020-09-09 | 国立研究開発法人産業技術総合研究所 | 半導体強誘電体記憶素子の製造方法及び半導体強誘電体記憶トランジスタ |
| KR20200074263A (ko) | 2017-11-19 | 2020-06-24 | 어플라이드 머티어리얼스, 인코포레이티드 | 금속 표면들 상의 금속 산화물들의 ald를 위한 방법들 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08502946A (ja) * | 1992-10-23 | 1996-04-02 | サイメトリックス コーポレイション | 金属酸化物の前駆体と製造方法 |
| JPH10242404A (ja) * | 1997-02-27 | 1998-09-11 | Fujitsu Ltd | 強誘電体膜の形成方法 |
| JPH10294433A (ja) * | 1997-04-22 | 1998-11-04 | Sharp Corp | 強誘電体メモリ素子の製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3131982B2 (ja) * | 1990-08-21 | 2001-02-05 | セイコーエプソン株式会社 | 半導体装置、半導体メモリ及び半導体装置の製造方法 |
| US5434102A (en) * | 1991-02-25 | 1995-07-18 | Symetrix Corporation | Process for fabricating layered superlattice materials and making electronic devices including same |
| US5206788A (en) * | 1991-12-12 | 1993-04-27 | Ramtron Corporation | Series ferroelectric capacitor structure for monolithic integrated circuits and method |
| JPH08340084A (ja) | 1995-06-09 | 1996-12-24 | Sharp Corp | 誘電体薄膜の製造方法および該製造方法によって作製された誘電体薄膜 |
| JPH0969614A (ja) | 1995-09-01 | 1997-03-11 | Sharp Corp | 強誘電体薄膜、誘電体薄膜及び強誘電体薄膜を含む集積回路の製造方法 |
| JP3188179B2 (ja) | 1995-09-26 | 2001-07-16 | シャープ株式会社 | 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法 |
| KR970030225A (ko) * | 1995-11-08 | 1997-06-26 | 김광호 | 자외선 테이프를 사용하여 웨이퍼의 후면을 연마하는 반도체 소장 제조방법 |
| JPH10270646A (ja) | 1997-03-27 | 1998-10-09 | Sharp Corp | 強誘電体薄膜素子の製造方法及び半導体装置 |
| JP3583638B2 (ja) * | 1999-02-01 | 2004-11-04 | 沖電気工業株式会社 | 強誘電体キャパシタおよびその製造方法 |
| US6372518B1 (en) * | 2000-01-26 | 2002-04-16 | Matsushita Electric Industrial Co., Ltd. | Method using unreactive gas anneal and low temperature pretreatment for fabricating layered superlattice materials and making electronic devices including same |
-
2001
- 2001-09-18 JP JP2001283019A patent/JP4488661B2/ja not_active Expired - Fee Related
- 2001-12-13 US US10/013,691 patent/US6857172B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08502946A (ja) * | 1992-10-23 | 1996-04-02 | サイメトリックス コーポレイション | 金属酸化物の前駆体と製造方法 |
| JPH10242404A (ja) * | 1997-02-27 | 1998-09-11 | Fujitsu Ltd | 強誘電体膜の形成方法 |
| JPH10294433A (ja) * | 1997-04-22 | 1998-11-04 | Sharp Corp | 強誘電体メモリ素子の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6857172B2 (en) | 2005-02-22 |
| US20030051324A1 (en) | 2003-03-20 |
| JP2003092296A (ja) | 2003-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3188179B2 (ja) | 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法 | |
| KR100478748B1 (ko) | 비스무스층구조의강유전성박막형성방법 | |
| JP2001148377A (ja) | 薄膜形成装置及びこれを用いた半導体素子のキャパシタ形成方法 | |
| JPH0855967A (ja) | 強誘電体薄膜キャパシタの製造方法 | |
| US7001778B2 (en) | Method of making layered superlattice material with improved microstructure | |
| JP4051567B2 (ja) | 強誘電体メモリ装置 | |
| JPH0817939A (ja) | 半導体装置及びその製造方法 | |
| JP2002170938A (ja) | 半導体装置およびその製造方法 | |
| JP3419665B2 (ja) | 半導体装置の製造方法 | |
| JP4488661B2 (ja) | 強誘電体キャパシタの製造方法 | |
| JP4031552B2 (ja) | 半導体装置の膜形成方法 | |
| US6309896B1 (en) | Method of manufacturing a ferroelectric film | |
| JP2007184622A (ja) | 高キャパシタンス薄膜キャパシタの製造方法 | |
| US6365420B2 (en) | Method of forming dielectric film with good crystallinity and low leak | |
| JP2000503725A (ja) | 誘電率εの高い誘電体層または強誘電体層の製造方法 | |
| JPH0969614A (ja) | 強誘電体薄膜、誘電体薄膜及び強誘電体薄膜を含む集積回路の製造方法 | |
| JPH11177048A (ja) | 半導体素子およびその製造方法 | |
| US6455328B2 (en) | Method of manufacture of a capacitor with a dielectric on the basis of strontium-bismuth-tantalum | |
| JPH08340084A (ja) | 誘電体薄膜の製造方法および該製造方法によって作製された誘電体薄膜 | |
| US6440751B1 (en) | Method of manufacturing thin film and thin film capacitor | |
| JP2003324099A (ja) | 誘電体膜の形成方法 | |
| JP3720270B2 (ja) | 酸化物結晶質膜の製造方法 | |
| JP4330113B2 (ja) | 集積回路の製造方法 | |
| JP2001028426A (ja) | 半導体装置およびその製造方法 | |
| JP2003243628A (ja) | 強誘電体薄膜、強誘電体キャパシタ、及び強誘電体メモリ素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20011023 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060923 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060929 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061013 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080303 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081126 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091208 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100208 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100208 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100330 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100330 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |