KR100478748B1 - 비스무스층구조의강유전성박막형성방법 - Google Patents

비스무스층구조의강유전성박막형성방법 Download PDF

Info

Publication number
KR100478748B1
KR100478748B1 KR10-1998-0043173A KR19980043173A KR100478748B1 KR 100478748 B1 KR100478748 B1 KR 100478748B1 KR 19980043173 A KR19980043173 A KR 19980043173A KR 100478748 B1 KR100478748 B1 KR 100478748B1
Authority
KR
South Korea
Prior art keywords
thin film
layer
buffer layer
ferroelectric
substrate
Prior art date
Application number
KR10-1998-0043173A
Other languages
English (en)
Other versions
KR19990037121A (ko
Inventor
다까시 하세
Original Assignee
닛뽕덴끼 가부시끼가이샤
시메트릭스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛뽕덴끼 가부시끼가이샤, 시메트릭스 주식회사 filed Critical 닛뽕덴끼 가부시끼가이샤
Publication of KR19990037121A publication Critical patent/KR19990037121A/ko
Application granted granted Critical
Publication of KR100478748B1 publication Critical patent/KR100478748B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)
  • Inorganic Insulating Materials (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Formation Of Insulating Films (AREA)
  • Non-Volatile Memory (AREA)
  • Laminated Bodies (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

Si 기판 표면은 귀금속 (Pt) 의 하부전극으로 코팅되고, 그리고나서 Bi를 포함하는 산화박막으로 이루워진 버퍼층이 증착된다. 버퍼층 표면에, Bi층 구조의 강유전체의 박막이 형성된다. 그리하여, 저온에서 실행되는 결정화 중에, Bi층 구조의 강유전체와 Si 기판을 코팅하는 귀금속과의 반응은 방지된다. 그러므로, 이렇게 형성된 박막의 조성에서의 편차는 고밀도의 박막을 제공하도록 억제된다. 버퍼층 두께가 Bi층 구조의 강유전성 박막두께의 5% 이하인 경우에, 커패시터의 전기적 특성은 저하되지 않는다. 전기적 접속이 다결정 Si에 의해 수행되는 경우, 산화물의 형성은 650℃에서 증착하므로써 방지될 수 있다.

Description

비스무스층 구조의 강유전성 박막 형성방법{METHOD OF PRODUCING A BISMUTH LAYER STRUCTURED FERROELECTRIC THIN FLIM}
본 발명은 비스무스층 구조의 강유전성 박막, 즉, (Bi2O2)2+(AmBnOl)2-로 표현되는 비스무스 (이하 "Bi"라 함) 층 구조의 강유전성 박막을 기판에 형성하는 방법에 관한 것으로, 특히 Bi층 구조의 강유전성 박막의 조성에서의 편차를 보상하고 억제할 수 있고 전기적 특성의 저하를 억제할 수 있는 Bi층 구조의 강유전성 박막을 생성하는 방법에 관한 것이다.
일반적으로, 유기 금속용액 코팅, CVD, 레이저 애블레이션(laser ablation)과 같은 다양한 성장방법이 Bi층 구조의 강유전성 박막을 형성하는 방법으로 알려져 있다. 여기서 사용되는 기판은 전형적으로 산화된 표면 및 산화된 Si 웨이퍼에 증착된 Pt(백금)이나 Ir(이리듐)과 같은 고융점 귀금속의 얇은 층을 갖거나, 또는 산화 Si층, 고융점 귀금속의 박막, 그리고 이 사이에 놓인 적절한 접착층을 갖는 Si(실리콘) 기판이다.
도 11 에 도시된 대로, Bi층 구조의 강유전성 박막을 형성하는 종래방법은, Si 산화층 (2) 에 증착된 Ti (티타늄)의 접착층 (3) 위에 놓은 Pt의 하부전극 (4)의 상면에 직접 Bi층 구조의 강유전성 박막 (6) 을 형성한다.
상기 공정에서 우수한 강유전성 특성을 얻는 전형적인 방법은 박막 성장 중 또는 후에 750℃ 이상의 온도로 기판을 가열하는 것이다.
예를 들면, 와따나베 등의 논문 "Preparation of Ferroelectric Thin Films of Bismuth Layer Structured Compounds" (Journal of Applied Physics, Volume 34(1995), Part 1, No. 9B, pp. 5240-5244)에 기술된 것과 같이, 유기금속용액은 코팅된 후에 금속-유기분해 (이하 "MOD"라 함) 법으로 800℃의 온도로 산소 분위기에서 가열된다.
이 외에도, 히로나까 등의 논문 "Formation of SrBi2Ta2O9 Thin Films by Flash-MOCVD" (Applied Electronics, Technical Meeting on Physical Properties, Nov. 22, 1995, pp.15-20) 에 기술된 것과 같이, 박막은 CVD에 의해 기판에 증착된 후에 상기와 유사한 방식으로 800℃의 온도로 산소 분위기에서 포스트 어닐링된다 (post-annealed).
Bi층 구조의 강유전성 박막을 형성하는 상기 몇가지 종래방법에서, 증착된 박막은 종종 열처리 받아 결정화된다. 이 경우, 결과적인 Bi층 구조의 강유전성 박막은 과립자로 구성되고 종종 원하지 않게 박막 내에 공극 (void) 이나 기공을 포함한다. 이로 인해 다른 종류의 강유전성 박막에 비해 박막의 절연특성이 저하되는 문제가 일어난다.
또한, Bi층 구조의 강유전성 박막의 어닐링 온도는 750℃ 이상이다. 이로 인해, 강유전성 박막의 구성성분으로 사용되는 Bi 와, 하부전극으로 사용된 귀금속 또는 접착층 또는 산화 Si층 사이에서의 인터디퓨전 (interdiffusion) 과 같은 문제가 생겨, 기판의 평탄도를 해친다. 디바이스 소자가 Si기판 내에 형성된다면, 인터디퓨전 때문에 그 특성이 저하될 수 있다.
커패시터가, Bi층 구조의 강유전성 박막을 사용하여 형성되고 다결정 Si 플러그에 의해 Si 기판내에 형성된 디바이스 소자에 전기적으로 접속되는 경우를 고려한다. 이 경우, 다결정 Si의 표면은 750℃ 이상의 온도로 산소 분위기에서 열처리에 의해 산화된다. 다결정 Si 표면의 이러한 산화는 전기적 접속을 불가능하게 한다.
상기 문제를 해결하기 위해, 본 발명의 목적은, Bi층 구조의 강유전성 박막의 조성에서의 편차를 보상하고 억제할 수 있고, 전기적 특성의 저하를 억제할 수 있고, 그리고 좋은 전기적 접속을 얻을 수 있는 Bi층 구조의 강유전성 박막을 형성하는 방법을 제공하는 것이다.
본 발명의 특징은, 기판을 제공하는 단계, Bi(비스무스)를 포함하는 산화박막의 버퍼층을 기판에 형성하는 단계, 화학식이 (Bi2O2)2+(AmBnOl)2-로 표현되는 Bi층 구조의 강유전체의 박막을 형성하는 단계를 포함하는 Bi층 구조의 강유전성 박막을 형성하는 방법이다.
본 발명의 다른 특징은, Bi층 구조의 강유전체를 형성하는 용액의 코팅을 버퍼층에 적용하고, 그리고나서 코팅을 어닐링하여 Bi층 구조의 강유전성 박막을 형성하는 것이다.
본 발명의 또 다른 특징은, Bi층 구조의 강유전성 박막과 버퍼층을 포함하는 층구조의 총 두께의 약 5% 이하의 두께를 갖는 버퍼층이다.
본 발명의 또 다른 특징은, Bi층 구조의 강유전성 박막의 제조온도보다 더 낮은 버퍼층의 제조온도이다. 바람직하게는, Bi층 구조의 강유전성 박막의 제조온도는 약 650℃ 이하이다.
본 발명의 또 다른 특징은, 구성성분 A 및 B 를 포함하고 화학식 (Bi2O2)2+(AmBnOl)2-으로 표현되는 Bi층 구조의 강유전체인데, 여기서 버퍼층은 "AxBiyOz" 또는 "BxBiyOz"으로 구성되는 그룹으로부터 선택된 화학식으로 표현되고 버퍼층은 Bi층 구조의 강유전체의 구성성분만을 포함한다.
본 발명의 또 다른 특징은, 구성성분 A 및 B 를 포함하고 화학식 (Bi2O2)2+(AmBnOl)2-으로 표현되는 Bi층 구조의 강유전체의 박막인데, 구성성분 A 는 Sr (스트론튬) 및 Ba (바륨) 의 조합과 Sr 및 Pb (납) 의 조합으로 구성되는 그룹으로부터 선택되고, 구성성분 B 는 Ta (탄탈륨) 및 Nb (니오븀) 으로 구성되는 그룹으로부터 하나 이상 선택되고, 그리고 산화박막의 버퍼층은 상기 구성성분 A 및 B 를 모두 포함하는 Bi층 구조의 강유전체를 포함한다.
본 발명의 다수의 다른 특징, 목적 그리고 효과는 첨부도면과 함께 아래의 기술로부터 명백해질 것이다.
강유전성 집적회로 단면을 도시하는 도 1, 8-10 은 실제 집적회로 디바이스의 특정부의 실제 단면도를 나타내려는 것이 아님은 물론이다. 실제 디바이스에서, 이 층들은 규칙적이지 않을 것이고 그 두께는 서로 다른 비율을 가질 수 있다. 실제 디바이스에서의 다양한 층들은 종종 곡선형이고 끝부분이 겹쳐져 있다. 본 도면은 다른 가능한 표현보다 더 명확하고 완전하게 본 발명의 방법을 도시하도록 사용되는 이상적인 표현방법을 도시한다. 마찬가지로, 본 발명의 방법을 사용하여 제조된 다른 집적회로는 다른 요소와 구성의 재료를 포함할 수 있다.
본 발명에 따르면, (Bi2O2)2+(AmBnOl)2-으로 표현되는 Bi층 구조의 강유전성 박막의 형성방법은 Bi(비스무스)를 포함하는 산화박막으로 구성된 버퍼층을 기판에 형성하는 단계를 포함한다. 본 발명이, 반복적으로 Bi층 구조의 강유전체를 용액 코팅에 의해 기판에 적용하는 단계와 기판을 어닐링하여 Bi층 구조의 강유전성 박막을 형성하는 단계를 포함하는 경우에, 용액적용 단계 중 적어도 하나에 앞서 Bi(비스무스)를 포함하는 산화박막으로 구성된 버퍼층을 기판에 형성하기 위해 추가 단계가 포함될 수 있다.
상기 구조에서, 기판에 인접한 내부 부분 내에 형성된 산화박막으로 구성된 버퍼층 표면상의 핵형성 위치 (nucleation site) 로부터 박막의 결정화가 진행한다. 이것은 임의 위치 (random position) 로부터 결정화하는 입자의 형성으로부터 생기는 공극의 발생을 제거한다. 또한, 버퍼층에 포함된 Bi는 Bi층 구조의 강유전체의 결정화 동안에 하측 전극, 내부 접착층, 또는 Si 산화층과의 반응의 결과로서 일어나게 되는 Bi 양의 감소를 보상하도록 소용된다.
하나 이상의 층을 포함하는 버퍼층의 총 두께는 Bi층 구조의 강유전성 박막 및 버퍼층의 총 두께의 약 5% 이하인 것이 바람직하다. 상기 구조의 박막이 커패시터로 사용되는 경우, 버퍼층의 삽입에 기인한 전기적 특성의 저하는 최소한으로 억제될 수 있다.
또한, 버퍼층의 제조온도는 Bi층 구조의 강유전성 박막의 것보다 더 낮은 것이 바람직하다. 상기와 같이 Bi층 구조의 강유전성 박막의 것보다 더 낮은 온도에서 버퍼층을 결정화하므로써, Bi가 버퍼층 외부로 확산하지 못하게 하는 것이 가능하다. 또한, 결정화된 버퍼층은 더 높은 온도에서의 차후의 열처리 중에 Bi가 외부로 확산하지 못하게 한다. 그러므로, Bi와의 반응에 기인한 하부전극, 접착층 그리고 Si 산화막의 평탄도 및 특성의 저하없이 Bi층 구조의 강유전체의 결정화를 얻을 수 있다. 이 경우에도, 버퍼층은 결정화의 핵형성 위치를 제공하는데 소용되고, 따라서, 결정화 온도를 더 낮추고 Bi층 구조의 강유전체의 조성에서의 편차를 억제하는데 소용된다.
Bi층 구조의 강유전성 박막의 제조온도는 약 650℃ 이하인 것이 바람직하다. 제조온도가 650℃ 이하인 경우에는, 산소에 대한 확산장벽층으로서 다결정 Si에 질화 티타늄 (TiN) 을 증착하므로써 다결정 Si의 산화로부터 기인하는 전기적 접속의 불량을 방지하는 것이 가능하다.
버퍼층은 "AxBiyOz" 또는 "BxBiyOz"으로 표현되는 것이 바람직한데, 이것은 단지 Bi층 구조의 강유전성 박막의 필수요소인 Bi층 구조의 강유전체 내에 포함된 구성성분을 포함하고, Bi층 구조의 강유전체의 구성성분 A 는 Sr(스트론튬) 및 Ba(바륨) 중에 하나 이상이거나 또는 Sr 및 Pb(납) 중에 하나 이상인 반면, 요소 B 는 Ta (탄탈륨) 및 Nb (니오븀) 중에 하나 이상이다.
상기와 같이, 버퍼층의 구성성분은 Bi층 구조의 강유전체의 몇가지 구성성분을 포함한다. 이 구조에서, 버퍼층과 Bi층 구조의 강유전성 박막 사이의 조성 및 결정구조에서의 유사성은 커지고 결정화 에너지는 낮아진다. 또한, 버퍼층이 Bi층 구조의 강유전성 박막에 비해 극도로 얇고 Bi층 구조의 강유전성 박막의 적절한 조성이 약간 과도한 경우에는, 버퍼층의 역할이 완료된 후에 대부분의 버퍼층은 결정화되어 Bi층 구조의 강유전성 박막으로 될 수 있다. 그 결과, 커패시터의 전기적 특성저하는 방지될 수 있다.
다음에, 도면을 참조하여 본 발명의 실시예에 대해 상세하게 기술될 것이다.
도 1 은 본 발명의 일실시예에 따른 Bi층 구조의 강유전성 박막의 형성을 도시하기 위한 단면도이다. 도 1 에 도시된 대로, 사용될 기판은 Si 기판 (1), 그 표면을 열적으로 산화시켜 형성된 SiO2 의 실리콘 산화층 (2), 실리콘 산화층 상의 Ti의 하부전극 접착층 (3), 그리고 DC 스퍼터링에 의해 증착된 Pt 의 하부전극 (4) 을 포함한다. 그리하여, Bi층 구조의 강유전성 박막의 하층 기반이 상기 표면에 형성된다.
Bi층 구조의 강유전성 박막을 상기 표면에 형성하기 위하여, Bi를 포함하는 산화 버퍼층 (5) 이 처음에 형성된다. 그리고나서, Bi층 구조의 강유전체 (6) 는 버퍼층 (5) 표면에 적층되어 Bi층 구조의 강유전성 박막을 형성한다. 도 1 의 경우에, Bi층 구조의 강유전성 박막의 2층 구조는 버퍼층 (5) 표면에 Bi층 구조의 강유전체 (6) 를 적층하는 추가 단계에 의해 형성된다. 이 형성공정에서, 필요한 열처리는 600℃ 또는 700℃ 이하의 온도에서 실행된다. 이러한 열처리는 고온에 기인한 Si 기판 (1) 내의 디바이스 소자에서의 특성저하를 방지하는데 소용된다. 또한, Bi층 구조의 강유전체층 (6) 은 Bi를 포함하는 산화 버퍼층 (5) 표면과 접촉하여 처리된다. 그 결과, 이렇게 형성된 Bi층 구조의 강유전성 박막내에서 Bi 조성에서의 편차가 방지될 수 있다.
예 1
이제, 본 발명의 제 1 실시예가 도 1 을 참조하여 상세히 기술될 것이다.
상기와 같이, 사용될 기판은 Si기판 (1), 그 표면을 열적으로 산화시켜 형성된 "SiO2" 의 실리콘 산화층 (2), 실리콘 산화층 상의 Ti의 하부전극 접착층 (3), 그리고 DC 스퍼터링에 의해 증착된 Pt의 하부전극 (4) 을 포함한다.
다음 기술은 Bi층 구조의 강유전성 박막을 형성하는 경우에 대한 것이다. 상기 표면에 Bi층 구조의 강유전성 박막을 형성하기 위하여, "Sr3Bi2O6" (이하 "SBO"라 함) 은 MOD ("금속 유기 분해") 법에 의해 Bi를 포함하는 산화 버퍼층 (5) 으로서 처음 형성된다. 그리고나서, "SrBi2Ta2O9" (이하, "SBT"라 함) 은 MOD 법에 의해 버퍼층 (5) 표면에 Bi층 구조의 강유전체 (6) 로서 형성된다.
제 1 단계에서, SBO의 버퍼층 (5) 을 형성하기 위해, 유기금속재료로서 Sr 및 Bi가 SBO의 스토이치오메트릭 (stoichiometric) 비로 함께 혼합된다. 혼합된 재료는 적절한 유기용매에 의해 용해되어 용액을 형성한다. Sr 및 Bi를 포함하는 유기금속재료로서, 예컨대, 알콕시드 및 유기염이 사용될 수 있다. 용매로서, 예컨대, 1-메톡시-2-프로파놀, 유기산, 그리고 크실렌이 사용될 수 있다.
본 예에서, 디이소프록폭시스트론튬 및 비스무스 2-에틸헥사노에이트가 유기금속재료로 사용되었다. 용매로서, 2-에틸헥사논 산 및 크실렌이 사용되었다. 상기 재료 각각의 무게를 잰 후에, 이 재료들은 120℃로 1시간 동안 건조한 질소 분위기에서 순환되었다. 그리하여, 0.13 몰/kg 농도의 코팅 용액이 얻어졌다.
다음 단계에서, 이 용액은 1500 rpm의 스핀 코터 (spin coater) 에 의해 상기 기판에 적용된 다음에 필요한 열처리를 하였다. 이 모든 열처리는 산소 분위기에서 실행되었다. 구체적으로, 250℃에서 10분 동안 용매의 건조, 400℃에서 10분 동안 유기성분의 분해 및 제거, 그리고나서 600℃ 또는 700℃에서 1시간 동안 결정화 어닐링이 연속적으로 실행되었다.
도 2 는 상기 결정화 어닐링 완료 후에 SBO 버퍼층의 X선 회절패턴을 도시한다. 도면에 도시된 지수화된 피크 (indexed peaks) 는 그 위치로부터 SBO의 결정화가 발생한 것으로서 간주될 수 있다. SBO는 600℃ 또는 700℃에서 열처리하여 결정화되는 것으로 이해된다.
다음 단계는 Bi층 구조의 강유전체 (6) 에 의해 박막을 형성하는 것이다. SBT 박막을 형성하는 코팅 용액은, 예컨대, 1-메톡시-2-프로파놀, 유기산, 그리고 크실렌과 같은 용매와 함께 Sr, Bi, 그리고 Ta의 유기금속재료로서 알콕시드 또는 유기염을 사용하여 준비된다.
디이소프로폭시 스트론튬, 펜타에틸옥시 탄탈륨, 그리고 비스무스 2-에틸헥사노에이트는 유기금속재료로 사용되었다. 용매로서, 2-에틸헥사논 산 및 크실렌이 사용되었다. 상기 재료 각각의 무게를 잰 후, 이 재료들은 120℃로 1시간 동안 건조한 질소 분위기에서 순환되었다. 그리하여, 0.13 몰/kg 농도의 코팅용액이 얻어졌다.
다음 단계에서, 이 용액은 1500rpm의 스핀 코터에 의해 상기 기판에 적용되고나서, 필요한 열처리를 하였다. 이 모든 열처리는 산소 내에서 실행되었다. 구체적으로, 250℃에서 10분 동안 용매의 건조, 650℃에서 1시간 동안 유기성분의 분해 및 제거, 그리고나서 650℃에서 1시간 동안 결정화 어닐링이 연속적으로 실행되었다.
상술의 일련의 단계에서, 90-100 nm 두께의 SBT 박막을 형성하는 것이 가능하다. 두께를 증가시키기 위해, 상기 일련의 단계는 도 1 에 도시된 방식으로 다시 반복되어 최종적으로 약 250nm의 두께를 얻었다.
두께를 더욱 증가시키기 위해, 버퍼층 (5) 으로서의 SBO 박막의 적용 및 어닐링 공정, 그리고 Bi층 구조의 강유전체 (6) 의 SBT 박막의 적용 및 어닐링 공정은 원하는 두께가 얻어질 때까지 여러번 반복될 수 있다. 이런 식으로, SBT 박막이 형성될 때마다, SBO 버퍼층 (5) 은 SBT 박막층의 형성에 앞서 형성된다. 그리하여, 각 SBT 박막층에 각 SBO 버퍼층 (5) 이 효과적으로 영향을 미친다.
도 3 은 상기 단계에 의해 얻어진 SBT 박막의 X선 회전패턴과 SBO 버퍼층 없이 형성된 SBT 박막의 X선 회절패턴을 도시한다. 이 도면에서 도시된 대로, 플루오라이트 상 (fluorite phase) 을 특정시킬 수 있는 피크는, SBO 버퍼가 없는 경우에 관찰된다. 그러나, 이 상은 상유전상 (paraelectric phase) 이고 강유전체 특성을 나타내지 않는다. 강유전체를 갖는 Bi층 구조의 페롭스카이트 (perovskite) 구조의 SBT에 대응하는 위치에서 어떠한 피크도 관찰되지 않는다. 그러므로, 강유전성 박막은 원하는 대로 얻어지지 않는다. 한편, SBO 버퍼층이 삽입되는 경우에, Bi층 구조의 페롭스카이트 구조의 SBT에 대응하는 위치에서 피크가 관찰되는데, 이것은 강유전성 상이다. 그러므로, 강유전성 박막의 목표가 얻어질 수 있음은 물론이다.
상기 실험 결과로부터, SBO 버퍼층은 SBT의 강유전성 상으로서 Bi층 구조의 페롭스카이트 상의 형성을 향상시킨다는 것이 분명하다. 그러나, SBO 버퍼층과 SBT 박막의 두께비가 60nm/200nm (=0.3) 이고, 상유전 재료로서의 SBO의 비유전율 (약 15) 이 SBT에 비해 작으므로, 강유전성을 나타내는 잔류분극은, 전극이 SBT에 형성된 경우에는 관찰되지 않았다.
이렇게 형성된 SBT 박막의 결정입자구조는 다음과 같이 기술될 수 있다. SBO 버퍼층 상의 SBT 박막에서, 약 0.1-0.2㎛의 입자크기를 갖는 원주형 입자 (결정상태)는 막표면 도처에 균일하게 형성되었다. 버퍼층을 갖지 않고 750℃ 이상의 온도에서 형성된 SBT 박막에 비해, 박막내의 공극이 감소된 것이 확실하다.
예 2
제 2 예는 도 1 을 참조하여 여기에서 기술된다. SBO 버퍼층 (5) 에 대한 코팅용액 농도는 예 1 의 0.13 몰/kg으로부터 0.02 몰/kg으로 바뀌었고, 결정화를 위한 어닐링은 700℃에서 실행되었다. 그 결과, 약 2nm 두께의 SBO 박막이 버퍼층 (5) 으로서 얻어졌다.
도 4 는 SBT 박막이 예 1 에서 기술된 것과 유사한 방식으로 SBO 버퍼층 (5) 에 형성된 때의 X선 회절패턴을 도시한다.
도면에 도시된 대로, 본 예의 SBO 버퍼층의 총 두께가 약 4nm 정도이더라도, Bi층 구조의 페롭스카이트 구조의 SBT 박막은 상기 제 1 예에서처럼 결정화된다. 따라서, SBT 박막의 Bi층 구조의 페롭스카이트 상의 결정화가 향상된다는 것이 명백하다.
도 5 는 전극이 이렇게 얻어진 박막 표면에 형성되고 ±5 볼트의 사인파가 이 사이에 인가되는 경우에 얻어진 전형적인 P-E 히스테리시스 곡선을 도시한다. 아래 표 1 에 도시된 대로, SBO 버퍼층과 SBT 박막의 두께비는 4nm/200nm (=0.02) 정도이다. 그러므로, 작은 비유전율을 갖는 SBO 버퍼층에 의해 전기적 특성에 미치는 영향은 적다. 따라서, 강유전성 특성을 보이는 히스테리시스가 명확하게 관찰될 수 있다. 측정결과로부터, 본 샘플의 잔류분극값은 4.2 μC/㎠로서 얻어진다.
SBT 박막의 결정입자구조는 예 1 의 경우와 달랐고, 여기서 SBO 버퍼층 두께는 약 60nm 이었다. 누설전류밀도는, 표 1 의 "Ref" 아래에 나와 있듯이, SBO 버퍼층이 없는 SBT 박막의 것에 비해 줄어들었다는 것이 주목된다.
예 3
제 3 예는 도 1 을 참조하여 여기서 기술된다. 결정화를 위한 어닐링은 예 2 에서와 같은 700℃ 대신에 600℃에서 실행되었고, SBO 버퍼층 (5) 에 대한 코팅용액의 농도는 0.02 몰/kg 이었다. 그 결과, 버퍼층 (5) 으로서 얻어진 SBO 박막은, 예 2 에서처럼, 약 2nm의 두께를 가졌다.
SBT 박막이 예 1 에서 기술된 것과 유사한 방식으로 SBO 버퍼층에 형성된 경우, Bi층 구조의 페롭스카이트 구조의 SBT 박막은 예 2 에서처럼 결정화되었다. 따라서, SBT 박막의 Bi층 구조의 페롭스카이트 상의 결정화가 향상되었다는 것이 명백하다.
도 6 및 7 은 본 예에서 형성된 SBO 버퍼층을 갖는 SBT 박막구조에서의 깊이방향의 조성과, 종래방법에 의해 800℃에서 Pt 기판상에 형성된 SBT 박막구조에서의 깊이방향의 조성의 분석결과를 각각 도시한다.
도 6 에 도시된 본 예에 의거한 방법에 의해 형성된 구조에서, 기판의 Pt 표면과, 강유전체 및 버퍼층으로 구성된 SBT 박막 사이의 경계표면은 가파르고, Bi 의 Pt로의 실질적인 확산은 관찰되지 않는다. 한편, 도 7 에 도시된, 버퍼층이 없는 종래방법에서, Pt층으로의 Bi의 확산이 관찰된다. 조성분석결과로부터, SBO 버퍼층은 분명한 층으로서 남아있지 않았다.
아래의 표 1 에 개시된 대로, 상기 샘플은 5 볼트에서 측정된 4.0μC/㎠의 잔류분극을 가졌다. SBO 버퍼층의 결정화 어닐링이 700℃의 온도에서 실행된 경우에 비해 상기 잔류분극값이 더 낮더라도, 본 예의 방법에 의해 형성된 SBT 박막이 강유전성을 나타낸다는 것이 분명하다. 게다가, SBT 박막의 결정입자구조는 예 1 의 것과 실질적으로 동일한데, 여기서 SBO 버퍼층의 두께는 60nm 이었다.
예 4
제 4 예가 도 8 을 참조하여 여기서 기술된다. 본 예에서, Bi층 구조의 강유전체 (6) 는, 예 3 에서 기술된 것처럼, MOD 법에 의해 기판 상에 SBO 버퍼층 (5) 을 형성한 후에, RF("radio frequency") 마그네트론 스퍼터링에 의해 기판 상에 형성된다.
타겟 (target) 은 몰 비율로 "Sr/Bi/Ta = 1/2.5/2"의 구성을 갖는 세라믹으로 구성된다. 전형적인 스퍼터링 조건은, 500W의 RF 파워, 40 mTorr의 가스압, "Ar/O2=9/1"의 가스 조성비, 그리고 기판을 가열하지 않는 것이었다. 이 조건하에서, 약 200nm 정도의 SBT 박막이 형성되었다. 막 증착 후, 포스트-어닐링은 650℃로 1시간 동안 산소 분위기에서 실행되었다.
스퍼터링에 의해 형성된 SBT 박막에서는, MOD 법에 의한 형성과는 달리, 박막은 동시에 결정화될 수 있다. 그러므로, 도 8 에 도시된 대로, SBO 버퍼층 (5)은 하부전극 (4) 으로서 기판에 형성된 Pt상에 한번만 적용되고 소성될 수 있었다. 그러므로, SBO 버퍼층 (5)의 총 두께는 약 2nm 이었다.
본 예에서 얻어진 박막은 5.1 μC/㎠의 잔류분극값을 가졌다. 따라서, SBO 버퍼층 없이 MOD에 의해 형성된 SBT 박막에 대한 표 1 의 "Ref" 아래에 기입된 0.5μC/㎠의 잔류분극값에 비해 강유전성은 분명히 향상된다.
예 5
제 5 예에서, "Bi4Ti3O12" (이하, "BIT"라 함) 는 도 1 에 도시된 Bi를 포함하는 산화 버퍼층 (5)으로서 사용된다. BIT 는 일종의 Bi층 구조의 강유전체의 일종이다.
Bi층 구조의 강유전성 박막은 버퍼층 (5) 과 Bi층 구조의 강유전체 (6) 로서 각각 BIT 와 SBT 를 사용하여 MOD 에 의해 형성되었다.
먼저, BIT의 스토이치오메트릭 조성으로 혼합된 유기금속재료로서의 Ti 와 Bi는 적절한 유기용매에 의해 용해되어 BIT 용액을 형성하였다. Ti 및 Bi를 포함하는 유기금속재료로서, 예컨대, 알콕시드와 유기염이 사용될 수 있다. 용매로서, 예컨대, 1-메톡시-2-프로파놀, 유기산 및 크실렌이 사용될 수 있다.
본 예의 BIT 용액에서, 테트라이소프로폭시 티타늄과 비스무스 2-에틸헥사노에이트는 유기금속재료로서 사용되었고, 2-에틸헥사논 산과 크실렌은 용매로서 사용되었다.
각 재료의 무게를 잰 후, 이 재료들은 120℃로 1시간 동안 건조한 질소 분위기에서 순환되었다. 그리하여, 0.013 몰/kg 농도의 코팅용액이 얻어졌다.
이 용액은 1500 rpm으로 회전하는 스핀 코터에 의해 도 1 의 기판의 하부전극 (4) 으로서 형성된 Pt 상에 버퍼층 (5) 으로서 적용된 다음에 필요한 열처리를 하였다. 이 모든 열처리는 산소 분위기에서 실행되었다. 구체적으로, 250℃에서 10분 동안 상기 용매 건조, 400℃에서 10분 동안 유기성분 분해 및 제거, 그리고나서 600℃에서 1시간 동안 결정화 어닐링이 연속적으로 실행되었다. 결과적인 BIT 버퍼층 (5) 의 두께는 약 7nm 이었다.
SBT 박막은 예 1 에 기술된 것과 유사한 방식으로 형성되었다. 이 공정은 BIT 증착공정과 함께 두 번 반복되었다. 그 결과, BIT 버퍼층은 총 두께가 약 14nm 정도였고 층구조는 총 두께가 약 210nm 정도였다.
표 1 에 나열된 대로, 커패시터는 4.5μC/㎠의 잔류분극값을 가졌다. 그러므로, BIT 버퍼층은, SBO 버퍼층과 마찬가지로, SBT의 Bi층 구조의 페롭스카이트 상의 결정화를 향상시키도록 기능한다는 것이 분명하다. BIT 버퍼층은 SBT 에서처럼 결정체로 된 Bi층 구조의 페롭스카이트 구조를 가지므로, BIT의 결정구조는 SBT 의 것과 유사하고 또한 SBT의 결정화를 향상시키는데 도움이 된다.
BIT 버퍼층의 경우에서, 비유전율 (120-140) 은 SBO 버퍼층의 것보다 더 크다. 그러므로, 버퍼층의 두께가 두꺼워져도, 층구조의 강유전체는 특성이 저하되지 않는다. 더욱이, SBT 박막은 약 0.1-0.2 ㎛ 정도의 직경을 갖는 균일하고 미세한 원주형 입자로 구성된다.
예 6
제 6 예에서, BIT 버퍼층 (5) 은, 예 5 에서 기술된 것처럼, 도 1 의 기판의 하부전극 (4) 으로서 형성된 Pt 상에 RF 마그네트론 스퍼터링에 의해 형성된다.
BIT 버퍼층에 대하여, 전형적인 스퍼터링 조건은, "Bi/Ti=1/1"의 스퍼터 타겟 조성비, 250W의 RF 파워, 40 mTorr의 가스압, "Ar/O2=9/1"의 가스 조성비, 그리고 기판을 가열하지 않는 것이다. 이 조건하에서, 스퍼터링 후 1시간 동안 600℃에서 결정화 어닐링을 실행하므로써, 5nm 두께의 BIT 버퍼층이 형성되었다.
Bi층 구조의 강유전성 박막은 MOD 법을 이용하여 도 1 의 BIT 버퍼층 (5) 상에 Bi층 구조의 강유전체 (6) 를 증착하므로써 형성되었다. 형성조건은 예 1 에서와 동일하다.
이 경우, SBT 결정화를 위한 열처리와 함께 MOD법을 사용하여 Bi층 구조의 강유전성 박막을 형성하는 공정과 BIT 버퍼층을 형성하는 공정이 두 번 실행되었다. 측정된 BIT 버퍼층의 총 두께는 약 10nm이었고, 측정된 층구조의 총 두께는 약 210nm이었다.
표 1 에 도시된 대로, 예 6 에서, 커패시터는 4.0 μC/㎠의 잔류분극값을 가졌다. 그러므로, 스퍼터링에 의해 형성된 BIT 버퍼층은, MOD에 의해 형성된 BIT 버퍼층과 유사하게, SBT 박막에서의 Bi층 구조의 페롭스카이트 상의 결정화를 향상시키도록 기능함이 분명하다. SBT 박막의 결정입자구조는, 결정입자크기가 약간 더 작다는 점을 제외하고, MOD에 의해 형성된 BIT 버퍼층 상의 SBT 박막의 것과 유사하다.
예 7
제 7 예는 도 9 를 참조하여 기술된다. 도 9 에 도시된 대로, 전도성 산화물 형성 금속층 (9) 은, Bi층 구조의 강유전성 박막이 Bi를 포함하는 산화 버퍼층 (5) 표면에 형성될 기판의 최상층 표면에 형성된다. 본 예에서, Ru (루테늄) 은 전도성 산화물 형성 금속 (9) 으로 기능하였다. 루테늄 외에도, 사용될 수 있는 전도성 산화물 형성 금속 (9)은 Ir 등이 될 수 있다.
제 7 예에서, 기판의 최상층 표면을 Si 기판 (1) 에 전기적으로 접속하기 위해 다음 단계들이 실행되었다. 먼저, SiO2의 Si 산화층 (2) 이 Si 기판 (1) 상에 형성되었다. 컨택트 홀이 Si 산화막 (2) 내에 형성된 후, 확산층이 형성되었다. 콘택트 홀은 다결정 Si (7) 로 충전되었다.
그리고나서, 다결정 Si (7) 는 에치 백 (etch back) 기술에 의해 에칭되었다. 노출된 표면상에, 하부전극 접착층 (3) 으로서의 Ti, TiN 층 (8), 그리고 전도성 산화물 형성 금속 (9) 으로서 형성된 Ru가 스퍼터링에 의해 각각 20nm, 50nm, 그리고 50nm 두께로 연속적으로 증착되었다.
본 예에서, 산소 분위기에서 열처리의 최고 온도는 650℃ 이었다. 그리하여, 전도성 산화물 형성 금속 (9) 으로서의 Ru 층 및 TiN 층 (8) 내에서 표면으로부터 내부로의 산소확산이 방지된다. 그러므로, 다결정 Si (7) 또는 TiN 층 (8) 표면은 산화되지 않는다. 결과적으로 Si 기판 (1)의 확산층을 기판의 최상층 표면에 형성된 전도성 산화물 형성 금속 (9) Ru에 전기적으로 접속하는 것이 가능하다.
Bi층 구조의 강유전성 박막 (6) 내부로의 Ru의 확산은, Bi층 구조의 강유전체 (6) 가 전도성 산화물 형성 금속 (9) Ru의 표면에 형성되는 경우에 종종 문제가 된다. 그러나, 이러한 확산은 SBO 버퍼층 (5) 이 결정화되는 600℃의 온도에서 문제를 일으키지 않는다. 그 결과, SBO 버퍼층 (5) 은 전도성 산화물 형성금속 (9) Ru에 대한 장벽층 (5)으로서 기능하고, 그리하여 Bi층 구조의 강유전체 (6) 로서 형성된 SBT로 Ru가 확산하지 못하게 한다. 이에 따라, Bi층 구조의 강유전성 박막의 특성은 저하되지 않는다.
제 7 예에서의 구조는 3.8 μC/㎠의 잔류분극값을 가졌고, 이것은 예 3 에서 얻어진 것과 비슷하다.
예 8
제 8 예는 도 10 을 참조하여 기술된다. 도 10 에서, 금속 산화층 (10) 은, Bi층 구조의 강유전성 박막이 Bi를 포함하는 산화 버퍼층 (5) 표면에 형성될 기판의 최상층 표면에 형성된다. 본 예에서, 산화 루테늄, "RuO2",은 전도성 산화물 (10) 로서 기능하였다. RuO2 외에도, "IrO2" 등이 전도성 산화물 (10) 로서 사용될 수 있다.
본 예에서는, 스퍼터링이 실행되어, 예 7 에서와 같이, 기판의 최상층 표면에 전도성 산화물 형성 금속 (9) 으로서의 Ru를 형성하였다. 그리고나서 반응 스퍼터링을 사용하여 다음 단계가 실행되어, 상기 표면에, 전도성 산화물 (10) 로서, "RuO2"를 더욱 형성하였다.
본 예에서는, 예 7 에서와 같이, TiN 층 (8) 과 RuO2 층 내에서 산소의 확산이 방지된다. 또한, SBO 버퍼층 (5) 은 Ru에 대한 장벽층으로 기능하여, Ru가 Bi층 구조의 강유전체 (6) 로서 형성된 SBT 내부로 Ru가 확산하지 못하게 한다. 이에 따라, Bi층 구조의 강유전성 박막의 특성은 저하되지 않는다.
본 예에서의 구조는 3.7 μC/㎠의 잔류분극값을 가졌고, 이것은 예 3 에서 얻어진 것과 비슷하다.
표 1 에서는, 예 1-8 의 실험측정값이, 재료, 형성방법, 그리고 특성에 관하여 종래예 ("Ref")와 비교하여 나열된다.
표 1
예 1 2 3 4 5 6 7 8 Ref
기판 Pt/Ti Pt/Ti Pt/Ti Pt/Ti Pt/Ti Pt/Ti Ru RuO2 Pt/Ti
버퍼층 SBO SBO SBO SBO BIT BIT SBO SBO -
버퍼층 형성방법 MOD MOD MOD MOD MOD SP MOD MOD -
버퍼층 제조온도 (℃) 600/700 700 600 600 600 600 600 600 -
버퍼층 두께 (nm) 60 4 4 2 14 10 4 4 -
Bi층 구조의 강유전체 SBT SBT SBT SBT SBT SBT SBT SBT SBT
Bi층 구조의강유전체의 형성방법 MOD MOD MOD SP MOD MOD MOD MOD MOD
잔류분극 (μC/㎠)@5V 0 4.2 4.0 5.1 4.5 4.0 3.8 3.7 0.5
누설전류밀도 (A/㎠)@5V - 1E-7 1E-7 4E-7 3E-7 2E-7 4E-7 4E-7 3E-7
향후 기술에서, SBO 또는 BIT 및 SBT는 각각 버퍼층 및 Bi층 구조의 강유전체로서 사용된다. 버퍼층으로서의 BiTaO4와, Bi층 구조의 강유전체로서의 SrBi2Nb2O9, SrBi2(Nb1Ta1)O9, (Sr0.9Pb0.1)Bi2Ta2O9, 또는 (Sr0.9Ba0.1)Bi2Ta2O9 을 사용하여 유사한 효과를 얻을 수 있다는 것이 주목될 것이다.
버퍼층 및 Bi층 구조의 강유전체층의 박막을 형성하는 방법으로서, MOD법 및 스퍼터링 대신에, CVD 또는 레이저 애블레이션이 이용될 수 있다. 또한, 버퍼층의 결정화 온도가 상기 예에서 600℃ 또는 700℃이더라도, 버퍼층 적용 후에 유기성분을 열적으로 분해하는 단계, 그 후에 Bi층 구조의 강유전성 박막을 형성하는 단계, 그리고 Bi층 구조의 강유전체가 결정화 열처리를 받은 때 버퍼층을 결정화하는 단계에 의해 유사한 효과가 얻어질 수 있다는 것이 확인되었다.
상기와 같이, 다음과 같은 효과가 본 발명에 따라 얻어질 수 있다.
제 1 효과로서, Bi층 구조의 강유전성 박막의 조성에서의 편차를 억제하고 특성의 저하를 방지하는 것이 가능하다.
구체적으로, Bi를 포함하는 산화박막에 의해 형성된 버퍼층이 기판 표면상에 놓이고 Bi층 구조의 강유전체가 버퍼층 상면에 증착되고, 그리고나서 결정화된다. 이 구조에서, 상기 버퍼층에 포함된 Bi는, 결정화 중에 표면부분에 위치된 하부전극의 귀금속, 또는 접착층, 또는 하부에 열적으로 산화된 Si가 Bi와 반응하여 생기는 Bi층 구조의 강유전성 박막 내에서의 Bi의 결핍을 보상하는 공급원으로서 기능한다. 그리하여, Bi층 구조의 강유전체의 결정화는, 조성에서의 편차가 억제되는 동안에 촉진된다. 더욱이, 버퍼층은 700℃ 이하의 온도에서 결정화된다. 그러므로, Pt층이 Bi를 포함하는 버퍼층과 직접 접촉되는 경우에, 상기 온도는 Bi-Pt 화합물이 형성되는 약 730℃보다 더 낮기 때문에 Pt와 Bi의 반응이 억제될 수 있다.
제 2 효과로서, Bi층 구조의 강유전성 박막의 결정화는 더 낮은 온도에서 진행하고, 이것으로 제 1 효과가 일어난다.
구체적으로, Bi층 구조의 강유전성 박막을 위해 사용된 Bi층 구조의 강유전체 및 버퍼층은 조성과 구조에 있어서 서로 유사하다. 그러므로, 버퍼층은 Bi층 구조의 강유전체의 결정화를 위한 핵형성 위치로서 작용한다. 이것은 더 낮은 온도에서 Bi층 구조의 강유전성 박막의 결정화를 향상시키고 미세한 입자구조를 형성하는데 효과적이다.
제 3 효과로서, 커패시터에서 요구되는 전기적 특성의 저하를 최소화하거나 방지하는 것이 가능하다. 그 이유는, 버퍼층이 Bi층 구조의 강유전성 박막의 두께의 5% 이하의 두께를 갖고 커패시터에서 사용될 수 있기 때문이다. 게다가, 버퍼층의 구성성분은 Bi층 구조의 강유전체의 구성성분과 부분적으로 유사하다. 그러므로, Bi층 구조의 강유전성 박막의 형성 중에, 버퍼층은 그 역할을 완료한 후에 Bi층 구조의 강유전성 박막으로 결정화될 수 있다.
제 4 효과로서, 다결정 Si를 산화시키므로써 야기되는 전기적 접속의 불량을 방지하는 것이 가능하다. 증착온도가 650℃ 이하인 경우에, 전도성 산화물 형성 금속 또는 전도성 산화물 및 "TiN"의 화합물은 다결정 Si에 증착될 수 있고 산소확산에 대한 장벽층으로서 기능한다.
본 발명의 방법은, 단독으로 또는 수소 열화 (hydrogen degradation) 의 해로운 효과를 방지하거나 역전시킬 목적의 다른 방법, 디바이스 및 조성과 조합하여 사용될 수 있다. 본 발명의 방법은 수소열화가 어떻게 야기되는지는 상관없이 수소열화를 방지하는데 유용하다. 환원 및 다른 해로운 조건이 집적회로제조 중의 여러 상황에서 일어날 수 있다. 일상적인 웨이퍼 취급조차도 전자적 특성의 저하를 가져올 수 있다.
수소에 노출되어도 여전히 전기적 특성이 좋은 강유전성 디바이스로 되는 강유전성 집적회로를 제조하는 방법이 기술되어 있다. 도면에 도시되어 있고 본 명세서에 기술된 특정 실시예는 예를 들기 위함이지, 다음의 청구범위에서 기술될 본 발명을 제한하는 것으로 해석되어서는 안된다는 것은 물론이다. 또한, 당업자는, 본 발명의 사상에서 벗어남이 없이, 기술된 특정 실시예를 여러 가지 달리 변형하여 사용할 수 있다는 것은 명백하다. 또한 인용된 단계는 어떤 경우에는 다른 순서로 실행될수 있고, 또는 등가의 구조와 공정이 기술된 다양한 구조와 공정을 대체할 수 있다는 것은 명백하다. 결과적으로, 본 발명은, 기술된 제조공정 및 전자구조에 나타나 있는 그리고/또는 갖추어져 있는 모든 각각의 새로운 특징 및 특징들의 새로운 조합을 포함하는 것으로 해석되어야 한다.
도 1 은 본 발명의 일실시예에 따른 박막의 준비를 도시하기 위한 단면도이다.
도 2 는 본 발명의 일실시예에 따른 SBO 버퍼층의 X선 회절패턴을 도시하는 그래프이다.
도 3 은 본 발명에 따른 SBT 박막의 X선 회절패턴의 일례를 SBO 버퍼층 없이 형성된 SBT 박막의 X선 회절패턴의 일례와 비교하는 그래프이다.
도 4 는 본 발명에 따른 SBT 박막의 X선 회절패턴의 일례를 도시하는 그래프이다.
도 5 는 본 발명에 따른 박막공정에 의해 박막층의 P-E 히스테리시스 곡선을 도시하는 그래프이다.
도 6 은 본 발명의 박막공정에 의해 형성된 SBT 박막구조의 조성의 깊이 프로파일을 도시하는 그래프이다.
도 7 은 종래방법에 의해 800℃에서 Pt 기판에 형성된 SBT 박막구조의 조성의 깊이 프로파일을 도시하는 그래프이다.
도 8 은 본 발명의 일실시예에 따른 스퍼터링에 의해 도 1 의 SBT 박막의 형성을 도시하는 단면도이다.
도 9 는 도 1 및 도 8 과 다른 기판구조의 본 발명의 다른 실시예를 기술하기 위한 단면도이다.
도 10 은 도 1, 도 8 및 도 9 와 다른 기판구조의 본 발명의 다른 실시예를 도시하기 위한 단면도이다.
도 11 은 종래예의 단면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
1 : Si 기판 2 : 실리콘 산화층
3 : 하부전극 접착층 4 : 하부전극
5 : 산화 버퍼층 6 : Bi층 구조의 강유전체
7 : 다결정 Si 8 : TiN층
9 : 전도성 산화물 형성 금속 10 : 금속 산화층

Claims (8)

  1. 기판을 제공하는 단계;
    상기 기판에 Bi (비스무스) 를 함유하는 산화박막의 버퍼층을 형성하는 단계; 및
    그 후에 상기 버퍼층상에 Bi층 구조의 강유전체 물질의 박막을 형성하는 단계로서, 상기 Bi층 구조의 강유전체 물질은 화학식 (Bi2O2)2+(AmBnOl)2- 으로 표현되고, 여기서 A 는 스트론튬(Sr), 바륨(Ba), 또는 스트론튬(Sr)과 납(Pb)의 조합을 포함하고, B 는 탄탈(Ta)과 니오븀(Nb) 중 하나 이상을 포함하고, m, n 및 l 은 상기 화학식 (Bi2O2)2+(AmBnOl)2- 에서 원자가의 균형을 맞추는 값들인, 상기 형성 단계를 구비하는, Bi층 구조의 강유전체 박막을 제조하는 방법으로서,
    상기 버퍼층은, Bi4Ti3O12, AxBiyOZ 및 BxBiyOZ 로 구성되는 그룹으로부터 선택된 화학식으로 표현되는 Bi-함유 물질을 포함하고, 여기서 x, y 및 z 는 상기 AxBiyOZ 및 BxBiyOZ 에서 원자가의 균형을 맞추는 값들이고,
    상기 형성 단계는, 약 650 ℃ 이하에서 상기 Bi 층 구조의 강유전체 박막을 가열하는 단계를 구비하는 것을 특징으로 하는 Bi층 구조의 강유전성 박막을 제조하는 방법.
  2. 제 1 항에 있어서, 버퍼층을 형성하는 상기 단계와 그 후에 Bi층 구조의 강유전체의 박막을 상기 버퍼층에 형성하는 상기 단계가 1회 이상 수행되는 것을 특징으로 하는 방법.
  3. 제 1 항에 있어서, 상기 버퍼층의 제조온도는 상기 Bi층 구조의 강유전성 박막의 제조온도보다 더 낮은 것을 특징으로 하는 방법.
  4. 제 1 항에 있어서,
    상기 구성성분 A 는 Sr (스트론튬) 및 Ba (바륨) 의 조합을 추가적으로 포함하고,
    상기 산화박막의 버퍼층은 상기 구성성분 A 및 B 모두를 포함하는 Bi층 구조의 강유전체로 이루어지는 것을 특징으로 하는 방법.
  5. 기판을 제공하는 단계;
    상기 기판상에 Bi (비스무스) 를 함유하는 산화박막의 버퍼층을 증착하는 단계;
    Bi층 구조의 강유전체 물질을 형성하기 위한 용액의 코팅을 상기 버퍼층에 도포하는 단계; 및
    화학식 (Bi2O2)2+(AmBnOl)2-으로 표현되는 상기 Bi층 구조의 강유전체 물질을 함유하는 Bi층 구조의 강유전체 박막을 형성하도록 상기 코팅을 어닐링하는 단계를 구비하는, Bi 층 구조의 강유전체 박막을 제조하는 방법으로서,
    여기서 A 는 스트론튬(Sr), 바륨(Ba), 또는 스트론튬(Sr)과 납(Pb)의 조합을 포함하고, B 는 탄탈(Ta)과 니오븀(Nb) 중 하나 이상을 포함하고, m, n 및 l 은 상기 화학식 (Bi2O2)2+(AmBnOl)2- 에서 원자가의 균형을 맞추는 값들이고,
    상기 버퍼층은, Bi4Ti3O12, AxBiyOZ 및 BxBiyOZ 로 구성되는 그룹으로부터 선택된 화학식으로 표현되는 물질을 포함하고, 여기서 x, y 및 z 는 상기 AxBiyOZ 및 BxBiyOZ 에서 원자가의 균형을 맞추는 값들이고,
    상기 어닐링 단계는, 약 650 ℃ 이하에서 상기 Bi 층 구조의 강유전체 박막을 가열하는 단계를 구비하는 것을 특징으로 하는 Bi층 구조의 강유전성 박막을 제조하는 방법.
  6. 제 5 항에 있어서, 상기 버퍼층의 제조온도는 상기 Bi층 구조의 강유전성 박막의 제조온도보다 더 낮은 것을 특징으로 하는 방법.
  7. 제 5 항에 있어서,
    상기 구성성분 A 는 Sr (스트론튬) 및 Ba (바륨) 의 조합을 추가적으로 포함하고,
    상기 산화박막의 버퍼층은 상기 구성성분 A 및 B 모두를 포함하는 Bi층 구조의 강유전체로 이루어지는 것을 특징으로 하는 방법.
  8. 제 5 항에 있어서, 버퍼층을 형성하는 상기 단계, 상기 버퍼층에 코팅을 적용하는 단계, 및 상기 코팅을 어닐링하는 상기 단계가 반복되는 것을 특징으로 하는 방법.
KR10-1998-0043173A 1997-10-15 1998-10-15 비스무스층구조의강유전성박막형성방법 KR100478748B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-281531 1997-10-15
JP28153197A JP3549715B2 (ja) 1997-10-15 1997-10-15 Ｂｉ層状強誘電体薄膜の製造方法

Publications (2)

Publication Number Publication Date
KR19990037121A KR19990037121A (ko) 1999-05-25
KR100478748B1 true KR100478748B1 (ko) 2005-09-12

Family

ID=17640480

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0043173A KR100478748B1 (ko) 1997-10-15 1998-10-15 비스무스층구조의강유전성박막형성방법

Country Status (5)

Country Link
US (1) US6194227B1 (ko)
EP (1) EP0910120A3 (ko)
JP (1) JP3549715B2 (ko)
KR (1) KR100478748B1 (ko)
CN (1) CN1114577C (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3520403B2 (ja) * 1998-01-23 2004-04-19 セイコーエプソン株式会社 圧電体薄膜素子、アクチュエータ、インクジェット式記録ヘッド、及びインクジェット式記録装置
JP3768357B2 (ja) * 1998-12-01 2006-04-19 富士通株式会社 高誘電体キャパシタの製造方法
US6495878B1 (en) 1999-08-02 2002-12-17 Symetrix Corporation Interlayer oxide containing thin films for high dielectric constant application
JP2001237384A (ja) 2000-02-22 2001-08-31 Oki Electric Ind Co Ltd 半導体装置の製造方法
KR100612561B1 (ko) * 2000-06-19 2006-08-11 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
CN100441543C (zh) * 2000-06-21 2008-12-10 精工爱普生株式会社 一种陶瓷膜的制造方法
DE10041699A1 (de) * 2000-08-24 2002-03-21 Infineon Technologies Ag Niedertemperatur-Prozessierung ferroelektrischer Strontium-Wismuth-Tantalat-Schichten und Herstellung ferroelektrischer Bauelemente daraus
US7378719B2 (en) * 2000-12-20 2008-05-27 Micron Technology, Inc. Low leakage MIM capacitor
US6489645B1 (en) * 2001-07-03 2002-12-03 Matsushita Electric Industrial Co., Ltd. Integrated circuit device including a layered superlattice material with an interface buffer layer
KR20030039893A (ko) * 2001-11-16 2003-05-22 주식회사 하이닉스반도체 반도체 소자의 캐패시터 및 그 제조방법
US6876536B2 (en) * 2002-12-27 2005-04-05 Tdk Corporation Thin film capacitor and method for fabricating the same
KR20040070564A (ko) * 2003-02-04 2004-08-11 삼성전자주식회사 강유전체 커패시터 및 그 제조방법
JPWO2004075296A1 (ja) * 2003-02-19 2006-06-01 富士通株式会社 強誘電体キャパシタの製造方法
US20040164416A1 (en) * 2003-02-26 2004-08-26 Tdk Corporation Multi-layered unit
US6977806B1 (en) * 2003-02-26 2005-12-20 Tdk Corporation Multi-layered unit including electrode and dielectric layer
US7067458B2 (en) * 2003-02-26 2006-06-27 Tdk Corporation Multi-layered unit including electrode and dielectric layer
US6885540B2 (en) * 2003-02-26 2005-04-26 Tdk Corporation Multi-layered unit including electrode and dielectric layer
US6891714B2 (en) * 2003-02-26 2005-05-10 Tdk Corporation Multi-layered unit including electrode and dielectric layer
US6958900B2 (en) * 2003-02-26 2005-10-25 Tdk Corporation Multi-layered unit including electrode and dielectric layer
EP1598871A1 (en) * 2003-02-27 2005-11-23 TDK Corporation Thin-film capacitative element and electronic circuit or electronic equipment including the same
JP4561629B2 (ja) * 2003-02-27 2010-10-13 Ｔｄｋ株式会社 薄膜積層コンデンサ
US6930875B2 (en) * 2003-06-12 2005-08-16 Tdk Corporation Multi-layered unit
JP6308554B2 (ja) * 2014-08-26 2018-04-11 国立研究開発法人物質・材料研究機構 誘電体薄膜
CN112331620A (zh) * 2020-11-04 2021-02-05 福建华佳彩有限公司 一种柔性薄膜封装结构及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5426075A (en) * 1994-06-15 1995-06-20 Ramtron International Corporation Method of manufacturing ferroelectric bismuth layered oxides
EP0661754A2 (en) * 1993-12-28 1995-07-05 Sharp Kabushiki Kaisha A substrate providing a ferroelectric crystal thin film, its production method and a device using said substrate
JPH08306231A (ja) * 1995-03-08 1996-11-22 Sharp Corp 強誘電体薄膜被覆基板及びその製造方法及び強誘電体薄膜被覆基板によって構成された不揮発性メモリ
JPH09142845A (ja) * 1995-11-29 1997-06-03 Mitsubishi Materials Corp Ｂｉ系強誘電体薄膜及びその形成方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5519234A (en) 1991-02-25 1996-05-21 Symetrix Corporation Ferroelectric dielectric memory cell can switch at least giga cycles and has low fatigue - has high dielectric constant and low leakage current
US5434102A (en) 1991-02-25 1995-07-18 Symetrix Corporation Process for fabricating layered superlattice materials and making electronic devices including same
US5468679A (en) 1991-02-25 1995-11-21 Symetrix Corporation Process for fabricating materials for ferroelectric, high dielectric constant, and integrated circuit applications
US5833745A (en) * 1995-11-15 1998-11-10 Mitsubishi Materials Corporation Bi-based ferroelectric composition and thin film, method for forming the thin film, and non-volatile memory
US5824590A (en) * 1996-07-23 1998-10-20 Micron Technology, Inc. Method for oxidation and crystallization of ferroelectric material
US5784310A (en) 1997-03-03 1998-07-21 Symetrix Corporation Low imprint ferroelectric material for long retention memory and method of making the same
US5902639A (en) * 1997-03-31 1999-05-11 Advanced Technology Materials, Inc Method of forming bismuth-containing films by using bismuth amide compounds

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0661754A2 (en) * 1993-12-28 1995-07-05 Sharp Kabushiki Kaisha A substrate providing a ferroelectric crystal thin film, its production method and a device using said substrate
US5576564A (en) * 1993-12-28 1996-11-19 Sharp Kabushiki Kaisha Ferroelectric thin film with intermediate buffer layer
US5426075A (en) * 1994-06-15 1995-06-20 Ramtron International Corporation Method of manufacturing ferroelectric bismuth layered oxides
JPH08306231A (ja) * 1995-03-08 1996-11-22 Sharp Corp 強誘電体薄膜被覆基板及びその製造方法及び強誘電体薄膜被覆基板によって構成された不揮発性メモリ
JPH09142845A (ja) * 1995-11-29 1997-06-03 Mitsubishi Materials Corp Ｂｉ系強誘電体薄膜及びその形成方法

Also Published As

Publication number Publication date
JPH11121703A (ja) 1999-04-30
KR19990037121A (ko) 1999-05-25
CN1114577C (zh) 2003-07-16
JP3549715B2 (ja) 2004-08-04
EP0910120A2 (en) 1999-04-21
EP0910120A3 (en) 2000-02-02
US6194227B1 (en) 2001-02-27
CN1216296A (zh) 1999-05-12

Similar Documents

Publication Publication Date Title
KR100478748B1 (ko) 비스무스층구조의강유전성박막형성방법
JP3188179B2 (ja) 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法
US5439845A (en) Process for fabricating layered superlattice materials and making electronic devices including same
US6608383B2 (en) Semiconductor device including capacitor with lower electrode including iridium and iridium oxide layers
US6649954B2 (en) Ferroelectric capacitor having upper electrode lamination
US6172385B1 (en) Multilayer ferroelectric capacitor structure
US6873517B2 (en) Ferroelectric capacitor
EP0747937A2 (en) Ferroelectric thin film coated substrate, producing method thereof and capacitor structure element using thereof
JP3171170B2 (ja) 薄膜キャパシタおよびその製造方法
US7001778B2 (en) Method of making layered superlattice material with improved microstructure
EP0665981B1 (en) Process for fabricating layered superlattice materials and electronic devices including same
KR20010031913A (ko) 유전체 소자와 그 제조 방법
US6440591B1 (en) Ferroelectric thin film coated substrate, producing method thereof and capacitor structure element using thereof
JP2001007299A (ja) 多層状電極の鉛ゲルマネート強誘電体構造およびその堆積方法
JP4017397B2 (ja) 層状超格子材料を作製するための不活性ガスアニール方法および低温前処理を用いる方法
US6338970B1 (en) Ferroelectric capacitor of semiconductor device and method for fabricating the same
JP3419665B2 (ja) 半導体装置の製造方法
JP3087672B2 (ja) 薄膜キャパシタ
JP3299909B2 (ja) 酸化物導電体を用いた多層構造電極
US6504228B1 (en) Semiconductor device and method for manufacturing the same
US6309896B1 (en) Method of manufacturing a ferroelectric film
US6890768B2 (en) Method of making layered superlattice material with ultra-thin top layer
KR20090052455A (ko) 강유전체 캐패시터 및 이의 제조 방법
JPH0969614A (ja) 強誘電体薄膜、誘電体薄膜及び強誘電体薄膜を含む集積回路の製造方法
EP1077478B1 (en) Method of making a ferroelectric thin film, a ferroelectric capacitor, and a ferroelectric memory

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20010918

Effective date: 20030430

S901 Examination by remand of revocation
E902 Notification of reason for refusal
E902 Notification of reason for refusal
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee