JPH0969614A - 強誘電体薄膜、誘電体薄膜及び強誘電体薄膜を含む集積回路の製造方法 - Google Patents
強誘電体薄膜、誘電体薄膜及び強誘電体薄膜を含む集積回路の製造方法Info
- Publication number
- JPH0969614A JPH0969614A JP7225251A JP22525195A JPH0969614A JP H0969614 A JPH0969614 A JP H0969614A JP 7225251 A JP7225251 A JP 7225251A JP 22525195 A JP22525195 A JP 22525195A JP H0969614 A JPH0969614 A JP H0969614A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- precursor solution
- ferroelectric thin
- ferroelectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Non-Volatile Memory (AREA)
- Inorganic Compounds Of Heavy Metals (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 ゾルゲル法またはＭＯＤ法による、ビスマス
層状構造化化合物材料からなる強誘電体薄膜または誘電
体薄膜の成膜法において、成膜温度の低温化、短時間
化、リーク電流の低減を図ることを目的とする。 【解決手段】 少なくとも一種類の金属を含み、溶媒中
の金属錯塩からなる前駆体溶液を、基板上の一以上の層
からなる膜上に、塗布し薄膜を形成する段階（ステップ
１）と、前駆体溶液の溶媒を除去するために、薄膜を乾
燥する段階（ステップ２）と、アモルファス状態の薄膜
を形成する段階を経ずに、薄膜中の有機物を熱分解して
除去すると同時に薄膜材料を結晶化させるために、一定
の昇温速度以上の速度で結晶化温度以上に加熱する段階
（ステップ３）とを含む、薄膜の製造方法。
層状構造化化合物材料からなる強誘電体薄膜または誘電
体薄膜の成膜法において、成膜温度の低温化、短時間
化、リーク電流の低減を図ることを目的とする。 【解決手段】 少なくとも一種類の金属を含み、溶媒中
の金属錯塩からなる前駆体溶液を、基板上の一以上の層
からなる膜上に、塗布し薄膜を形成する段階（ステップ
１）と、前駆体溶液の溶媒を除去するために、薄膜を乾
燥する段階（ステップ２）と、アモルファス状態の薄膜
を形成する段階を経ずに、薄膜中の有機物を熱分解して
除去すると同時に薄膜材料を結晶化させるために、一定
の昇温速度以上の速度で結晶化温度以上に加熱する段階
（ステップ３）とを含む、薄膜の製造方法。
Description
【０００１】
【発明の属する技術分野】本発明は記憶素子等に用いら
れる強誘電体薄膜又は該誘電体薄膜及び強誘電体薄膜を
含む集積回路の製造方法に関する。
れる強誘電体薄膜又は該誘電体薄膜及び強誘電体薄膜を
含む集積回路の製造方法に関する。
【０００２】
【従来の技術】強誘電体は、その電気特性を利用して、
エレクトロニクス分野において従来から様々な応用が検
討されている。例えば、その焦電性を利用して赤外線リ
ニアアレイセンサに、また、その圧電性を利用して超音
波センサに、その電気光学効果を利用して導波路型光変
調器に、その高誘電性を利用してＤＲＡＭやＭＭＩＣ用
キャパシタにと、様々な方面で用いられている。
エレクトロニクス分野において従来から様々な応用が検
討されている。例えば、その焦電性を利用して赤外線リ
ニアアレイセンサに、また、その圧電性を利用して超音
波センサに、その電気光学効果を利用して導波路型光変
調器に、その高誘電性を利用してＤＲＡＭやＭＭＩＣ用
キャパシタにと、様々な方面で用いられている。
【０００３】なかでも、強誘電体薄膜を用いた不揮発性
メモリは、その高速書き込み／読み出し、低電圧動作、
および書き込み／読み出し耐性の特性から、従来の不揮
発性メモリの置き換えだけでなく、ＳＲＡＭ，ＤＲＡＭ
分野の置き換えも可能なメモリとして、実用化に向けて
の研究開発が盛んに行われている。
メモリは、その高速書き込み／読み出し、低電圧動作、
および書き込み／読み出し耐性の特性から、従来の不揮
発性メモリの置き換えだけでなく、ＳＲＡＭ，ＤＲＡＭ
分野の置き換えも可能なメモリとして、実用化に向けて
の研究開発が盛んに行われている。
【０００４】これらの用途に用いられる強誘電体または
高誘電体材料としては、ＰＺＴ（チタン酸ジルコン酸
鉛、Ｐｂ（Ｔｉ，Ｚｒ）Ｏ3 ）に代表されるペロブスカ
イト構造の酸化物材料が主流であった。ところが、ＰＺ
Ｔのように鉛をその構成元素として含む材料は、鉛又は
その酸化物の蒸気圧が高いため、成膜時に鉛が蒸発して
膜中に欠陥を発生させたり、ひどい場合にはピンホール
を形成する。この結果、リーク電流が増大したり、分極
反転を繰り返すと自発分極の大きさが減少する疲労現象
が起こるなどの欠点があった。特に疲労現象に関して
は、強誘電体不揮発性メモリによるＤＲＡＭ分野の置き
換えを考えると１０15回の分極反転後も特性の変化がな
いことを保証しなければならないため、疲労のない強誘
電体薄膜の開発が望まれていた。
高誘電体材料としては、ＰＺＴ（チタン酸ジルコン酸
鉛、Ｐｂ（Ｔｉ，Ｚｒ）Ｏ3 ）に代表されるペロブスカ
イト構造の酸化物材料が主流であった。ところが、ＰＺ
Ｔのように鉛をその構成元素として含む材料は、鉛又は
その酸化物の蒸気圧が高いため、成膜時に鉛が蒸発して
膜中に欠陥を発生させたり、ひどい場合にはピンホール
を形成する。この結果、リーク電流が増大したり、分極
反転を繰り返すと自発分極の大きさが減少する疲労現象
が起こるなどの欠点があった。特に疲労現象に関して
は、強誘電体不揮発性メモリによるＤＲＡＭ分野の置き
換えを考えると１０15回の分極反転後も特性の変化がな
いことを保証しなければならないため、疲労のない強誘
電体薄膜の開発が望まれていた。
【０００５】これに対して、近年、強誘電体材料とし
て、ビスマス層状構造化合物材料の研究開発がなされて
いる。ビスマス層状構造化合物材料は、１９５９年に、
Ｓｍｏｌｅｎｓｋｉｉらによって発見され（Ｇ．Ａ．Ｓ
ｍｏｌｅｎｓｋｉｉ，Ｖ．Ａ．Ｉｓｕｐｏｖ ａｎｄ
Ａ．Ｉ．Ａｇｒａｎｏｖｓｋａｙａ，Ｓｏｖｉｅｔ Ｐ
ｈｙｓ．Ｓｏｌｉｄ Ｓｔａｔｅ，１，１４９（１９５
９））、その後、Ｓｕｂｂａｒａｏにより詳細な検討が
なされた（Ｅ．Ｃ．Ｓｕｂｂａｒａｏ，Ｊ．Ｐｈｙｓ．
Ｃｈｅｍ．Ｓｏｌｉｄｓ，２３，６６５（１９６
２））。最近、Ｃａｒｌｏｓ Ａ．Ｐａｚ ｄｅ Ａｒ
ａｕｊｏらは、このビスマス層状構造化合物薄膜が強誘
電体及び高誘電体集積回路応用に適していることを発見
し、特に１０12回以上の分極反転後も特性に変化が見ら
れないという優れた疲労特性を報告している（Ｉｎｔｅ
ｒｎａｔｉｏｎａｌ Ａｐｐｌｉｃａｔｉｏｎ Ｎｏ．
ＰＣＴ／ＵＳ９２／１０５４２）。しかし、この場合の
成膜方法は、ＭＯＤ（ＭｅｔａｌＯｒｇａｎｉｃ Ｄｅ
ｃｏｍｐｏｓｉｔｉｏｎ）法であり、薄膜の結晶化のた
めのアニール温度が８００℃と極めて高い上にアニール
時間も１時間以上と長く、集積回路上に形成する場合に
は、ヴィアホール材料と電極間の相互拡散や酸化による
コンタクト不良や特性劣化などのダメージの問題があ
り、特に高集積化する場合の障害となっていた。
て、ビスマス層状構造化合物材料の研究開発がなされて
いる。ビスマス層状構造化合物材料は、１９５９年に、
Ｓｍｏｌｅｎｓｋｉｉらによって発見され（Ｇ．Ａ．Ｓ
ｍｏｌｅｎｓｋｉｉ，Ｖ．Ａ．Ｉｓｕｐｏｖ ａｎｄ
Ａ．Ｉ．Ａｇｒａｎｏｖｓｋａｙａ，Ｓｏｖｉｅｔ Ｐ
ｈｙｓ．Ｓｏｌｉｄ Ｓｔａｔｅ，１，１４９（１９５
９））、その後、Ｓｕｂｂａｒａｏにより詳細な検討が
なされた（Ｅ．Ｃ．Ｓｕｂｂａｒａｏ，Ｊ．Ｐｈｙｓ．
Ｃｈｅｍ．Ｓｏｌｉｄｓ，２３，６６５（１９６
２））。最近、Ｃａｒｌｏｓ Ａ．Ｐａｚ ｄｅ Ａｒ
ａｕｊｏらは、このビスマス層状構造化合物薄膜が強誘
電体及び高誘電体集積回路応用に適していることを発見
し、特に１０12回以上の分極反転後も特性に変化が見ら
れないという優れた疲労特性を報告している（Ｉｎｔｅ
ｒｎａｔｉｏｎａｌ Ａｐｐｌｉｃａｔｉｏｎ Ｎｏ．
ＰＣＴ／ＵＳ９２／１０５４２）。しかし、この場合の
成膜方法は、ＭＯＤ（ＭｅｔａｌＯｒｇａｎｉｃ Ｄｅ
ｃｏｍｐｏｓｉｔｉｏｎ）法であり、薄膜の結晶化のた
めのアニール温度が８００℃と極めて高い上にアニール
時間も１時間以上と長く、集積回路上に形成する場合に
は、ヴィアホール材料と電極間の相互拡散や酸化による
コンタクト不良や特性劣化などのダメージの問題があ
り、特に高集積化する場合の障害となっていた。
【０００６】強誘電体薄膜の製造方法には、真空蒸着
法、スパッタリング法、レーザーアブレーション法等の
物理的方法、及び、有機金属化合物を出発原料としこれ
らを熱分解酸化して酸化物強誘電体を得るゾルゲル法ま
たはＭＯＤ法、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉ
ｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉ
ｏｎ）法等の化学的方法が用いられている。
法、スパッタリング法、レーザーアブレーション法等の
物理的方法、及び、有機金属化合物を出発原料としこれ
らを熱分解酸化して酸化物強誘電体を得るゾルゲル法ま
たはＭＯＤ法、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉ
ｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉ
ｏｎ）法等の化学的方法が用いられている。
【０００７】上記の成膜法の中で、ゾルゲル法またはＭ
ＯＤ法は、原子レベルの均質な混合が可能であること、
組成制御が容易で再現性に優れること、特別な真空装置
が必要なく常圧で大面積の成膜が可能であること、工業
的に低コストであること等の利点から広く利用されてい
る。
ＯＤ法は、原子レベルの均質な混合が可能であること、
組成制御が容易で再現性に優れること、特別な真空装置
が必要なく常圧で大面積の成膜が可能であること、工業
的に低コストであること等の利点から広く利用されてい
る。
【０００８】従来のゾルゲル法またはＭＯＤ法では、下
記の工程を経て強誘電体薄膜または誘電体薄膜が作製さ
れる。
記の工程を経て強誘電体薄膜または誘電体薄膜が作製さ
れる。
【０００９】１）複合アルコキシド等からなる前駆体溶
液をスピンコート法やディップコート法等で基板上に塗
布成膜する工程。
液をスピンコート法やディップコート法等で基板上に塗
布成膜する工程。
【００１０】２）溶媒や１）の工程において反応生成し
たアルコールや残留水分を膜中より離脱させるために、
得られた膜を加熱・乾燥する工程。
たアルコールや残留水分を膜中より離脱させるために、
得られた膜を加熱・乾燥する工程。
【００１１】３）膜中の有機物成分を熱分解除去し、ア
モルファス状態の膜を形成するために３５０℃乃至５０
０℃で加熱処理する工程。
モルファス状態の膜を形成するために３５０℃乃至５０
０℃で加熱処理する工程。
【００１２】４）アモルファス状態の膜を結晶化させる
ために、５００℃乃至９００℃で加熱処理する工程。
ために、５００℃乃至９００℃で加熱処理する工程。
【００１３】なお、所望の膜厚を得るためには、１）か
ら３）の工程を繰り返し、最後に４）の工程を行う。
ら３）の工程を繰り返し、最後に４）の工程を行う。
【００１４】上記の従来の製造方法によって、強誘電体
薄膜又は誘電体薄膜を作製することができる。
薄膜又は誘電体薄膜を作製することができる。
【００１５】
【発明が解決しようとする課題】上記のような従来の強
誘電体薄膜の製造方法において、３）から４）の工程、
すなわちアモルファス化のための工程を経て結晶化のた
めの熱処理を行う工程を施すことにより作製された強誘
電体薄膜はリーク電流が大きい上に、高い残留分極値を
得るためには高温で長時間加熱処理する必要があった。
同様に、誘電体薄膜に関しても、従来の製造方法ではリ
ーク電流が大きく、高い誘電率を得るためには高温で長
時間加熱処理する必要があった。ところが、高温で長時
間の加熱処理は、強誘電体薄膜又は誘電体薄膜と電極界
面における相互拡散や、ポリシリコン等のヴィアホール
材料の酸化やヴィアホール材料と下部電極材料や強誘電
体薄膜または誘電体薄膜材料の相互拡散等によるコンタ
クト不良の問題がある。このため、高温に長時間絶える
電極材料やバリアメタル材料を厚く形成する必要がある
が、これによりキャパシタ部分の段差が大きくなり、素
子を高集積化する場合の障害となっている。従って、全
体の膜厚を薄くして高集積化を図るためには、強誘電体
薄膜または誘電体薄膜は、従来よりも少しでも低温、短
時間の熱処理で良好な特性が得られることが好ましい。
誘電体薄膜の製造方法において、３）から４）の工程、
すなわちアモルファス化のための工程を経て結晶化のた
めの熱処理を行う工程を施すことにより作製された強誘
電体薄膜はリーク電流が大きい上に、高い残留分極値を
得るためには高温で長時間加熱処理する必要があった。
同様に、誘電体薄膜に関しても、従来の製造方法ではリ
ーク電流が大きく、高い誘電率を得るためには高温で長
時間加熱処理する必要があった。ところが、高温で長時
間の加熱処理は、強誘電体薄膜又は誘電体薄膜と電極界
面における相互拡散や、ポリシリコン等のヴィアホール
材料の酸化やヴィアホール材料と下部電極材料や強誘電
体薄膜または誘電体薄膜材料の相互拡散等によるコンタ
クト不良の問題がある。このため、高温に長時間絶える
電極材料やバリアメタル材料を厚く形成する必要がある
が、これによりキャパシタ部分の段差が大きくなり、素
子を高集積化する場合の障害となっている。従って、全
体の膜厚を薄くして高集積化を図るためには、強誘電体
薄膜または誘電体薄膜は、従来よりも少しでも低温、短
時間の熱処理で良好な特性が得られることが好ましい。
【００１６】本発明は、上記のような課題を解決するた
めになされたものであって、成膜のための焼成を低温
化、短時間化し、リーク電流の低減を実現するための強
誘電体薄膜又は誘電体薄膜の製造方法を提供することを
目的としている。
めになされたものであって、成膜のための焼成を低温
化、短時間化し、リーク電流の低減を実現するための強
誘電体薄膜又は誘電体薄膜の製造方法を提供することを
目的としている。
【００１７】
【課題を解決するための手段】請求項１に記載の薄膜の
製造方法は、膜中の有機物成分を熱分解除去しアモルフ
ァス状態の膜を形成する段階を省略して、膜中の有機物
を除去すると同時に薄膜材料を結晶化させるために、一
定の昇温速度以上の速度で結晶化温度以上に加熱する段
階を含むので、薄膜を生成するための焼成温度を低く
し、かつ焼成時間を短くすることができる。また、リー
ク電流の小さい強誘電体薄膜又は誘電体薄膜を製造する
ことができる。
製造方法は、膜中の有機物成分を熱分解除去しアモルフ
ァス状態の膜を形成する段階を省略して、膜中の有機物
を除去すると同時に薄膜材料を結晶化させるために、一
定の昇温速度以上の速度で結晶化温度以上に加熱する段
階を含むので、薄膜を生成するための焼成温度を低く
し、かつ焼成時間を短くすることができる。また、リー
ク電流の小さい強誘電体薄膜又は誘電体薄膜を製造する
ことができる。
【００１８】請求項２に記載の薄膜の製造方法は、昇温
速度が２０℃／sec 以上であり、結晶化温度が５００℃
以上９００℃以下であるので、確実に、薄膜を生成する
ための焼成温度を低くし、かつ焼成時間を短くすること
ができる。また、リーク電流の小さい強誘電体薄膜又は
誘電体薄膜を製造することができる。
速度が２０℃／sec 以上であり、結晶化温度が５００℃
以上９００℃以下であるので、確実に、薄膜を生成する
ための焼成温度を低くし、かつ焼成時間を短くすること
ができる。また、リーク電流の小さい強誘電体薄膜又は
誘電体薄膜を製造することができる。
【００１９】請求項３に記載の薄膜の製造方法は、前駆
体溶液に含まれる金属が電気陽性度が高い金属であり、
Ｓｒ，Ｂａ，Ｂｉ，Ｐｂ，Ｔｉ，Ｔａ，Ｈｆ，Ｗ，Ｎ
ｂ，Ｚｒ，Ｓｃ，Ｙ，Ｌａ，Ｓｂ，Ｃｒ，Ｔｌの中から
一つまたは複数の元素からなるので、リーク電流特性に
優れたビスマス層状構造化合物材料からなる強誘電体薄
膜又は誘電体薄膜を確実に製造することができる。
体溶液に含まれる金属が電気陽性度が高い金属であり、
Ｓｒ，Ｂａ，Ｂｉ，Ｐｂ，Ｔｉ，Ｔａ，Ｈｆ，Ｗ，Ｎ
ｂ，Ｚｒ，Ｓｃ，Ｙ，Ｌａ，Ｓｂ，Ｃｒ，Ｔｌの中から
一つまたは複数の元素からなるので、リーク電流特性に
優れたビスマス層状構造化合物材料からなる強誘電体薄
膜又は誘電体薄膜を確実に製造することができる。
【００２０】請求項４に記載の薄膜の製造方法は、前駆
体溶液に含まれる金属が、特に、Ｓｒ，Ｂａ，Ｂｉ，Ｔ
ｉ，Ｔａ，Ｎｂ，Ｚｒの中から一つまたは複数の元素か
らなるので、リーク電流特性に優れたビスマス層状構造
化合物材料からなる強誘電体薄膜又は誘電体薄膜を確実
に製造することができる。
体溶液に含まれる金属が、特に、Ｓｒ，Ｂａ，Ｂｉ，Ｔ
ｉ，Ｔａ，Ｎｂ，Ｚｒの中から一つまたは複数の元素か
らなるので、リーク電流特性に優れたビスマス層状構造
化合物材料からなる強誘電体薄膜又は誘電体薄膜を確実
に製造することができる。
【００２１】請求項５に記載の集積回路の製造方法は、
膜中の有機物成分を熱分解除去しアモルファス状態の膜
を形成する段階を省略して、膜中の有機物を除去すると
同時に薄膜材料を結晶化させるために、一定の昇温速度
以上の速度で結晶化温度以上に加熱する段階を含むの
で、薄膜を生成するための焼成温度を低くし、かつ焼成
時間を短くすることができる。また、リーク電流の小さ
い強誘電体薄膜又は誘電体薄膜を製造することができ
る。さらに、薄膜を所定の形状に微細加工する段階を含
むので、疲労耐性に優れる、ＤＲＡＭ等の集積回路を製
造することができる。
膜中の有機物成分を熱分解除去しアモルファス状態の膜
を形成する段階を省略して、膜中の有機物を除去すると
同時に薄膜材料を結晶化させるために、一定の昇温速度
以上の速度で結晶化温度以上に加熱する段階を含むの
で、薄膜を生成するための焼成温度を低くし、かつ焼成
時間を短くすることができる。また、リーク電流の小さ
い強誘電体薄膜又は誘電体薄膜を製造することができ
る。さらに、薄膜を所定の形状に微細加工する段階を含
むので、疲労耐性に優れる、ＤＲＡＭ等の集積回路を製
造することができる。
【００２２】
【発明の実施の形態】本発明の実施の形態について以下
に説明する。本発明の強誘電体薄膜素子は、ｎ型シリコ
ン基板の表面にシリコン熱酸化膜を形成し、その上に、
Ｔａ膜、Ｐｔ膜、強誘電体薄膜であるＳｒＢｉ2 Ｔａ2
Ｏ9 薄膜（以下、ＳＢＴ薄膜と称す）、Ｐｔ上部電極
を、それぞれ順次形成した構造となっている。なお、こ
こで、シリコン熱酸化膜は、パッシベーション層となる
絶縁膜として設けたものであり、これに限定されるもの
ではないし、Ｐｔ膜は、この上に酸化物膜を形成するの
で、酸化されにくい電極材料として選択されたものであ
って、この他にＲｕＯ2 やＩｒＯ2 などの導電性酸化物
薄膜などを用いても良い。そして、Ｔａ膜は、シリコン
熱酸化膜とＰｔ膜の密着性を考慮して用いており、この
ほかに、Ｔｉ膜やＴｉＮ膜等を用いても良い。
に説明する。本発明の強誘電体薄膜素子は、ｎ型シリコ
ン基板の表面にシリコン熱酸化膜を形成し、その上に、
Ｔａ膜、Ｐｔ膜、強誘電体薄膜であるＳｒＢｉ2 Ｔａ2
Ｏ9 薄膜（以下、ＳＢＴ薄膜と称す）、Ｐｔ上部電極
を、それぞれ順次形成した構造となっている。なお、こ
こで、シリコン熱酸化膜は、パッシベーション層となる
絶縁膜として設けたものであり、これに限定されるもの
ではないし、Ｐｔ膜は、この上に酸化物膜を形成するの
で、酸化されにくい電極材料として選択されたものであ
って、この他にＲｕＯ2 やＩｒＯ2 などの導電性酸化物
薄膜などを用いても良い。そして、Ｔａ膜は、シリコン
熱酸化膜とＰｔ膜の密着性を考慮して用いており、この
ほかに、Ｔｉ膜やＴｉＮ膜等を用いても良い。
【００２３】なお、強誘電体薄膜の材料としては、ＳＢ
Ｔに限定されるものでなく、ＳｒＢｉ2 Ｎｂ2 Ｏ9 、Ｓ
ｒＢｉ2 （Ｔａ，Ｎｂ）2 Ｏ9 、Ｂｉ4 Ｔｉ3 Ｏ12、Ｓ
ｒＢｉ4 Ｔｉ4 Ｏ15、ＳｒＢｉ4 （Ｔｉ，Ｚｒ）
4 Ｏ15、ＣａＢｉ2 Ｔａ2 Ｏ9 、ＢａＢｉ2 Ｔａ
2 Ｏ9 、ＢａＢｉ2 Ｎｂ2 Ｏ9 、ＰｂＢｉ2 Ｔａ
2 Ｏ9 、などのゾルゲル法またはＭＯＤ法で成膜可能な
ビスマス層状構造化合物材料であれば、本発明は適用可
能である。
Ｔに限定されるものでなく、ＳｒＢｉ2 Ｎｂ2 Ｏ9 、Ｓ
ｒＢｉ2 （Ｔａ，Ｎｂ）2 Ｏ9 、Ｂｉ4 Ｔｉ3 Ｏ12、Ｓ
ｒＢｉ4 Ｔｉ4 Ｏ15、ＳｒＢｉ4 （Ｔｉ，Ｚｒ）
4 Ｏ15、ＣａＢｉ2 Ｔａ2 Ｏ9 、ＢａＢｉ2 Ｔａ
2 Ｏ9 、ＢａＢｉ2 Ｎｂ2 Ｏ9 、ＰｂＢｉ2 Ｔａ
2 Ｏ9 、などのゾルゲル法またはＭＯＤ法で成膜可能な
ビスマス層状構造化合物材料であれば、本発明は適用可
能である。
【００２４】つぎに製造方法について説明する。ゾルゲ
ル法又は MOD 法において、強誘電体薄膜又は誘電体薄
膜材料からなる前駆体溶液を基板上に塗布して乾燥した
後、膜中の有機物成分を熱分解除去してアモルファス状
態の膜を形成するための加熱処理工程を省略して、RTA
(Rapid Thermal Annealing) を用いて急速に結晶化温度
以上に昇温加熱を行い、薄膜中の有機物を熱分解して除
去すると同時に強誘電体薄膜又は誘電体薄膜を結晶化さ
せる熱処理を施すことを特徴とする。
ル法又は MOD 法において、強誘電体薄膜又は誘電体薄
膜材料からなる前駆体溶液を基板上に塗布して乾燥した
後、膜中の有機物成分を熱分解除去してアモルファス状
態の膜を形成するための加熱処理工程を省略して、RTA
(Rapid Thermal Annealing) を用いて急速に結晶化温度
以上に昇温加熱を行い、薄膜中の有機物を熱分解して除
去すると同時に強誘電体薄膜又は誘電体薄膜を結晶化さ
せる熱処理を施すことを特徴とする。
【００２５】この場合に、前駆体溶液に含まれる金属
は、電気陽性度が高い金属であり、Ｓｒ，Ｂａ，Ｂｉ，
Ｐｂ，Ｔｉ，Ｔａ，Ｈｆ，Ｗ，Ｎｂ，Ｚｒ，Ｓｃ，Ｙ，
Ｌａ，Ｓｂ，Ｃｒ，Ｔｌの中から一つまたは複数の元素
からなる。
は、電気陽性度が高い金属であり、Ｓｒ，Ｂａ，Ｂｉ，
Ｐｂ，Ｔｉ，Ｔａ，Ｈｆ，Ｗ，Ｎｂ，Ｚｒ，Ｓｃ，Ｙ，
Ｌａ，Ｓｂ，Ｃｒ，Ｔｌの中から一つまたは複数の元素
からなる。
【００２６】さらに、前駆体溶液に含まれる金属が、特
に、Ｓｒ，Ｂａ，Ｂｉ，Ｔｉ，Ｔａ，Ｎｂ，Ｚｒの中か
ら一つまたは複数の元素からなるのが好ましい。
に、Ｓｒ，Ｂａ，Ｂｉ，Ｔｉ，Ｔａ，Ｎｂ，Ｚｒの中か
ら一つまたは複数の元素からなるのが好ましい。
【００２７】なお、結晶化温度としては、５００℃以上
９００℃以下とするのが好ましい。５００℃に達しない
と、結晶化が起こらないし、有機物の除去も完全には行
えないという問題が生じ、９００℃を越えると下部電極
へのダメージが大きく膜はがれなどが発生するという問
題が生じるためである。
９００℃以下とするのが好ましい。５００℃に達しない
と、結晶化が起こらないし、有機物の除去も完全には行
えないという問題が生じ、９００℃を越えると下部電極
へのダメージが大きく膜はがれなどが発生するという問
題が生じるためである。
【００２８】また、昇温速度としては、２０℃／ｓｅ
ｃ．以上であることが好ましい。この値より小さいと、
結晶化より先に有機物が除去されてしまうという問題が
生じるためである。
ｃ．以上であることが好ましい。この値より小さいと、
結晶化より先に有機物が除去されてしまうという問題が
生じるためである。
【００２９】
【実施例】以下、本発明の実施例について、図面を参照
しながら説明する。
しながら説明する。
【００３０】図１は、本発明の強誘電体薄膜及び誘電体
薄膜の製造方法を用いて作製した強誘電体薄膜素子の構
造を示す断面図である。図１に示すように、この強誘電
体薄膜素子は、ｎ型シリコン基板１の表面に膜厚２００
ｎｍのシリコン熱酸化膜２を形成し、その上に、膜厚３
０ｎｍのＴａ膜３、膜厚２００ｎｍのＰｔ膜４、膜厚２
００ｎｍの強誘電体薄膜である、ＳＢＴ薄膜５、膜厚１
００ｎｍのＰｔ上部電極６を、それぞれ順次形成した構
造となっている。なお、ここで、シリコン熱酸化膜２
は、パッシベーション層となる絶縁膜として設けたもの
であり、これに限定されるものではないし、Ｐｔ膜４
は、この上に酸化物膜を形成するので、酸化されにくい
電極材料として選択されたものであって、この他にＲｕ
Ｏ2 やＩｒＯ2 などの導電性酸化物薄膜などを用いても
良い。そして、Ｔａ膜３は、シリコン熱酸化膜２とＰｔ
膜４の密着性を考慮して用いており、このほかに、Ｔｉ
膜やＴｉＮ膜等を用いても良い。
薄膜の製造方法を用いて作製した強誘電体薄膜素子の構
造を示す断面図である。図１に示すように、この強誘電
体薄膜素子は、ｎ型シリコン基板１の表面に膜厚２００
ｎｍのシリコン熱酸化膜２を形成し、その上に、膜厚３
０ｎｍのＴａ膜３、膜厚２００ｎｍのＰｔ膜４、膜厚２
００ｎｍの強誘電体薄膜である、ＳＢＴ薄膜５、膜厚１
００ｎｍのＰｔ上部電極６を、それぞれ順次形成した構
造となっている。なお、ここで、シリコン熱酸化膜２
は、パッシベーション層となる絶縁膜として設けたもの
であり、これに限定されるものではないし、Ｐｔ膜４
は、この上に酸化物膜を形成するので、酸化されにくい
電極材料として選択されたものであって、この他にＲｕ
Ｏ2 やＩｒＯ2 などの導電性酸化物薄膜などを用いても
良い。そして、Ｔａ膜３は、シリコン熱酸化膜２とＰｔ
膜４の密着性を考慮して用いており、このほかに、Ｔｉ
膜やＴｉＮ膜等を用いても良い。
【００３１】続いて、図１に示した強誘電体薄膜素子の
製造方法について説明する。
製造方法について説明する。
【００３２】まず、ｎ型シリコン基板１の表面に、膜厚
が２００ｎｍのシリコン熱酸化膜２を形成する。なお、
本実施例では、シリコン熱酸化膜の形成方法として、シ
リコン基板１表面を１０００℃で熱酸化することによっ
て形成した。そして、このシリコン熱酸化膜２上に、膜
厚が３０ｎｍのＴａ膜３をスパッタ法により形成し、さ
らにこの上に、厚さが２００ｎｍのＰｔ膜４を形成し、
これを基板として用いた。
が２００ｎｍのシリコン熱酸化膜２を形成する。なお、
本実施例では、シリコン熱酸化膜の形成方法として、シ
リコン基板１表面を１０００℃で熱酸化することによっ
て形成した。そして、このシリコン熱酸化膜２上に、膜
厚が３０ｎｍのＴａ膜３をスパッタ法により形成し、さ
らにこの上に、厚さが２００ｎｍのＰｔ膜４を形成し、
これを基板として用いた。
【００３３】次にこの基板上にＳＢＴ薄膜５を形成する
ために用いた前駆体溶液の合成方法を図１１に従って説
明する。溶液合成の出発原料としてタンタルエトキシド
（Ｔａ（ＯＣ2 Ｈ5 ）5 ）、ニオブエトキシド（Ｎｂ
（ＯＣ2 Ｈ5 ）5 ）、ビスマス２エチルヘキサネート
（Ｂｉ（Ｃ7 Ｈ15ＣＯＯ）2 ）、及びストロンチウム２
エチルヘキサネート（Ｓｒ（Ｃ7 Ｈ15ＣＯＯ）2 ）を使
用した。タンタルエトキシド４１とニオブエトキシド４
２を秤量し、２−エチルヘキサネート４３中に溶解させ
反応を促進させるため、１００℃から最高温度１２０℃
まで加熱しながら撹拌し、３０分間反応させた（ステッ
プ２１）。その後、１２０℃で反応によって生成したエ
タノールと水分を除去したこの溶液に２０ｍｌ乃至３０
ｍｌのキシレンに溶解させたストロンチウム２−エチル
ヘキサネート４４を加え１２５℃から最高温度１４０℃
で３０分間加熱撹拌した（ステップ２２）。その後この
溶液に１０ｍｌのキシレンに溶解させたビスマス２−エ
チルヘキサネート４５を加え１３０℃から最高温度１５
０℃で１０時間加熱撹拌した（ステップ２３）。次にこ
の溶液から低分子量のアルコールと水と溶媒として使用
したキシレンを除去するために１３０℃から１５０℃の
温度で５時間蒸留した。この溶液からダストを除去する
ために０．４５μｍ径のフィルタで濾過した（ステップ
２４）。その後溶液のＳｒＢｉ2 Ｔａ2 Ｏ9 の濃度が
０．１ｍｏｌ／ｌになるように調整し、これを前駆体溶
液とした（ステップ２５）。
ために用いた前駆体溶液の合成方法を図１１に従って説
明する。溶液合成の出発原料としてタンタルエトキシド
（Ｔａ（ＯＣ2 Ｈ5 ）5 ）、ニオブエトキシド（Ｎｂ
（ＯＣ2 Ｈ5 ）5 ）、ビスマス２エチルヘキサネート
（Ｂｉ（Ｃ7 Ｈ15ＣＯＯ）2 ）、及びストロンチウム２
エチルヘキサネート（Ｓｒ（Ｃ7 Ｈ15ＣＯＯ）2 ）を使
用した。タンタルエトキシド４１とニオブエトキシド４
２を秤量し、２−エチルヘキサネート４３中に溶解させ
反応を促進させるため、１００℃から最高温度１２０℃
まで加熱しながら撹拌し、３０分間反応させた（ステッ
プ２１）。その後、１２０℃で反応によって生成したエ
タノールと水分を除去したこの溶液に２０ｍｌ乃至３０
ｍｌのキシレンに溶解させたストロンチウム２−エチル
ヘキサネート４４を加え１２５℃から最高温度１４０℃
で３０分間加熱撹拌した（ステップ２２）。その後この
溶液に１０ｍｌのキシレンに溶解させたビスマス２−エ
チルヘキサネート４５を加え１３０℃から最高温度１５
０℃で１０時間加熱撹拌した（ステップ２３）。次にこ
の溶液から低分子量のアルコールと水と溶媒として使用
したキシレンを除去するために１３０℃から１５０℃の
温度で５時間蒸留した。この溶液からダストを除去する
ために０．４５μｍ径のフィルタで濾過した（ステップ
２４）。その後溶液のＳｒＢｉ2 Ｔａ2 Ｏ9 の濃度が
０．１ｍｏｌ／ｌになるように調整し、これを前駆体溶
液とした（ステップ２５）。
【００３４】次いで、この前駆体溶液を用いて基板上に
強誘電体薄膜としてＳＢＴ薄膜を形成する工程を、図２
のフローチャートを用いて説明する。前駆体溶液を、前
述の基板上に滴下し、回転速度５００ｒｐｍ×５秒、回
転速度３０００ｒｐｍ×２０秒の条件において、順次ス
ピンコートする（ステップ１）。
強誘電体薄膜としてＳＢＴ薄膜を形成する工程を、図２
のフローチャートを用いて説明する。前駆体溶液を、前
述の基板上に滴下し、回転速度５００ｒｐｍ×５秒、回
転速度３０００ｒｐｍ×２０秒の条件において、順次ス
ピンコートする（ステップ１）。
【００３５】次に、溶媒および反応生成されたアルコー
ルや残留水分を膜中から離脱させるため、２５０℃で５
分間の熱処理による乾燥を行う（ステップ２）。その
後、膜中の有機物の熱分解と、膜の結晶化を同時に行う
ために、大気圧の酸素中で、５０℃／ｓｅｃ．の昇温速
度で８００℃まで昇温し、８００℃で３０分間の熱処理
で焼成する（ステップ３）。
ルや残留水分を膜中から離脱させるため、２５０℃で５
分間の熱処理による乾燥を行う（ステップ２）。その
後、膜中の有機物の熱分解と、膜の結晶化を同時に行う
ために、大気圧の酸素中で、５０℃／ｓｅｃ．の昇温速
度で８００℃まで昇温し、８００℃で３０分間の熱処理
で焼成する（ステップ３）。
【００３６】ステップ１から２の工程を繰り返すことに
より、所望の膜厚の強誘電体薄膜を得ることができ、本
実施例では、ステップ１から２の工程を３回繰り返すこ
とにより、膜厚約２００ｎｍのＳＢＴ薄膜５を得た。同
様に、ステップ３において６５０℃、７００℃、７５０
℃で焼成した試料も作製した。
より、所望の膜厚の強誘電体薄膜を得ることができ、本
実施例では、ステップ１から２の工程を３回繰り返すこ
とにより、膜厚約２００ｎｍのＳＢＴ薄膜５を得た。同
様に、ステップ３において６５０℃、７００℃、７５０
℃で焼成した試料も作製した。
【００３７】その後、ＳＢＴ薄膜５の上に、真空蒸着法
を用いて膜厚が１００ｎｍで１００μｍ径のＰｔ上部電
極６を形成し（ステップ４）、大気圧の酸素中で、５０
℃／ｓｅｃ．の昇温速度で８００℃まで昇温し、８００
℃で３０秒間、熱処理を施した（ステップ５）。なお、
ステップ３において６５０℃、７００℃、７５０℃で焼
成した試料に関しては、ステップ５においてもそれぞれ
６５０℃、７００℃、７５０℃で３０秒間の熱処理を施
した。
を用いて膜厚が１００ｎｍで１００μｍ径のＰｔ上部電
極６を形成し（ステップ４）、大気圧の酸素中で、５０
℃／ｓｅｃ．の昇温速度で８００℃まで昇温し、８００
℃で３０秒間、熱処理を施した（ステップ５）。なお、
ステップ３において６５０℃、７００℃、７５０℃で焼
成した試料に関しては、ステップ５においてもそれぞれ
６５０℃、７００℃、７５０℃で３０秒間の熱処理を施
した。
【００３８】図３及び図４に、上記のような方法で作製
した強誘電体薄膜素子（図１）のＰｔ上部電極６とＰｔ
下部電極４の間に電界７を印加したときの蓄積電荷量と
抗電界をプロットしたものをそれぞれ示す。抗電界は、
電界７として、周波数３９Ｈｚ、強度１５０ｋＶ／ｃｍ
の三角波を印加して測定し、蓄積電荷量は、電界７とし
て、２ｍｓｅｃ．幅のパルスを印加して測定した。ま
た、図５に、３Ｖ印加時のリーク電流密度を示す。図
３、図４及び図５をそれぞれ参照すると、７５０℃で焼
成、熱処理した場合の蓄積電荷量は、約４．７μＣ／ｃ
ｍ2 、抗電界は、約２７ｋＶ／ｃｍ、リーク電流は、約
２×１０-8Ａ／ｃｍ2 である。
した強誘電体薄膜素子（図１）のＰｔ上部電極６とＰｔ
下部電極４の間に電界７を印加したときの蓄積電荷量と
抗電界をプロットしたものをそれぞれ示す。抗電界は、
電界７として、周波数３９Ｈｚ、強度１５０ｋＶ／ｃｍ
の三角波を印加して測定し、蓄積電荷量は、電界７とし
て、２ｍｓｅｃ．幅のパルスを印加して測定した。ま
た、図５に、３Ｖ印加時のリーク電流密度を示す。図
３、図４及び図５をそれぞれ参照すると、７５０℃で焼
成、熱処理した場合の蓄積電荷量は、約４．７μＣ／ｃ
ｍ2 、抗電界は、約２７ｋＶ／ｃｍ、リーク電流は、約
２×１０-8Ａ／ｃｍ2 である。
【００３９】本発明の特徴を明らかにするために、比較
例について以下に説明する。
例について以下に説明する。
【００４０】比較例として、図６に示すような工程によ
りＳＢＴ薄膜を作製した。この作製工程において、ステ
ップ１１から１２の工程は、上記の実施例のステップ１
から２の工程と同様である。乾燥を行った膜は、膜中の
有機物を熱分解除去し、アモルファス状態とするため
に、大気圧の大気中で、５℃／ｓｅｃ．の昇温速度で４
７０℃まで昇温し、４７０℃で３０分間熱処理を施して
仮焼成した（ステップ１３）。
りＳＢＴ薄膜を作製した。この作製工程において、ステ
ップ１１から１２の工程は、上記の実施例のステップ１
から２の工程と同様である。乾燥を行った膜は、膜中の
有機物を熱分解除去し、アモルファス状態とするため
に、大気圧の大気中で、５℃／ｓｅｃ．の昇温速度で４
７０℃まで昇温し、４７０℃で３０分間熱処理を施して
仮焼成した（ステップ１３）。
【００４１】ステップ１１から１３までの工程を３回繰
り返し、膜厚が２００ｎｍのＳＢＴ薄膜を作製した。
り返し、膜厚が２００ｎｍのＳＢＴ薄膜を作製した。
【００４２】以下、ステップ１４から１６までの工程
は、図２に示した実施例のステップ３から５までの工程
と同様である。
は、図２に示した実施例のステップ３から５までの工程
と同様である。
【００４３】図７及び図８に、上記の方法で作製した強
誘電体薄膜素子（図１）のＰｔ上部電極６とＰｔ下部電
極４の間に、実施例と同様の電界７を印加したときの蓄
積電荷量と抗電界をプロットしたものをそれぞれ示す。
また、図９に、３Ｖ印加時のリーク電流密度を示す。図
７、図８及び図９をそれぞれ参照すると、７５０℃で焼
成、熱処理した場合の蓄積電荷量は、約２μＣ／ｃ
ｍ2、抗電界は、約３８ｋＶ／ｃｍ、リーク電流は、約
５×１０-7Ａ／ｃｍ2 である。
誘電体薄膜素子（図１）のＰｔ上部電極６とＰｔ下部電
極４の間に、実施例と同様の電界７を印加したときの蓄
積電荷量と抗電界をプロットしたものをそれぞれ示す。
また、図９に、３Ｖ印加時のリーク電流密度を示す。図
７、図８及び図９をそれぞれ参照すると、７５０℃で焼
成、熱処理した場合の蓄積電荷量は、約２μＣ／ｃ
ｍ2、抗電界は、約３８ｋＶ／ｃｍ、リーク電流は、約
５×１０-7Ａ／ｃｍ2 である。
【００４４】図１０に、代表的なものとして、実施例お
よび比較例においてそれぞれ８００℃で結晶化させたＳ
ＢＴ薄膜のヒステリシスループを示す。
よび比較例においてそれぞれ８００℃で結晶化させたＳ
ＢＴ薄膜のヒステリシスループを示す。
【００４５】以上より、蓄積電荷量の値を比較すると、
比較例において８００℃の熱処理を行った場合の値は、
約４μＣ／ｃｍ2であり、ほぼ同等の値が実施例におい
ては７５０℃の熱処理を行った場合に得られていること
が分かる。また、抗電界の値は実施例の方が小さく、低
電圧駆動に適している。従って、本発明により、５０℃
以上の成膜温度の低温化が可能となったことが分かる。
また、実施例においては仮焼成の工程が省略できるので
大幅な工程の短縮が可能となった。さらにリーク電流の
値は、比較例では１０-7Ａ／ｃｍ2 台であるのに対して
実施例では１０-8Ａ／ｃｍ2 台の値が得られており、１
桁以上の改善がなされた。
比較例において８００℃の熱処理を行った場合の値は、
約４μＣ／ｃｍ2であり、ほぼ同等の値が実施例におい
ては７５０℃の熱処理を行った場合に得られていること
が分かる。また、抗電界の値は実施例の方が小さく、低
電圧駆動に適している。従って、本発明により、５０℃
以上の成膜温度の低温化が可能となったことが分かる。
また、実施例においては仮焼成の工程が省略できるので
大幅な工程の短縮が可能となった。さらにリーク電流の
値は、比較例では１０-7Ａ／ｃｍ2 台であるのに対して
実施例では１０-8Ａ／ｃｍ2 台の値が得られており、１
桁以上の改善がなされた。
【００４６】次に、本発明の強誘電体薄膜および誘電体
薄膜の製造方法を用いて形成した集積化ウエハの一部で
ある、強誘電体キャパシタを含むメモリセルの一部断面
図を図１２に示す。シリコン基板１８上に、フィールド
酸化膜２１、ｎ+ ソース領域１９、ｎ+ ドレイン領域２
０、ポリシリコンゲート２３を含む選択トランジスタ２
２が形成された後、層間絶縁膜２４により被覆した。次
に、ｎ+ ドレイン領域２０上の層間絶縁膜２４にはコン
タクトホールが開けられ、このコンタクトホール中にｎ
+ 拡散したポリシリコンプラグ２５が埋め込まれた後、
ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐ
ｏｌｉｓｈｉｎｇ）法により平坦化された。この後、膜
厚２０００（オングストローム）のＴｉＮバリアメタル
２６、膜厚１０００（オングストローム）のＰｔ下部電
極２７が順次スパッタ法にて形成され、その上に膜厚２
０００（オングストローム）のＳＢＴ強誘電体薄膜２８
が形成された。これらのＴｉＮバリアメタル２６、Ｐｔ
下部電極２７、ＳＢＴ強誘電体薄膜２８は、ドライエッ
チングにより所定の形状に微細加工された後、層間絶縁
膜３０により被覆された。ＳＢＴ強誘電体薄膜２８上の
層間絶縁膜３０にはコンタクトホールが形成された後、
膜厚１０００（オングストローム）のＰｔ上部電極２９
がスパッタ法により形成され、再びドライエッチングに
より所定の形状に微細加工された。なお、ＳＢＴ強誘電
体薄膜の形成工程は上記の実施例で説明したものと同じ
である。その後、再び絶縁膜で被覆され、ｎ+ ソース領
域へのコンタクトホールが形成され、さらにＡｌ配線３
２が形成された。図１２において、選択トランジスタ２
２のｎ+ ドレイン領域２０は、ポリシリコンプラグ２５
およびＴｉＮバリアメタル２６を介して強誘電体キャパ
シタ３１のＰｔ下部電極２７とつながっており、この一
つの選択トランジスタ２２と一つの強誘電体キャパシタ
３１とで強誘電体不揮発性メモリの一つのセルを構成し
ている。
薄膜の製造方法を用いて形成した集積化ウエハの一部で
ある、強誘電体キャパシタを含むメモリセルの一部断面
図を図１２に示す。シリコン基板１８上に、フィールド
酸化膜２１、ｎ+ ソース領域１９、ｎ+ ドレイン領域２
０、ポリシリコンゲート２３を含む選択トランジスタ２
２が形成された後、層間絶縁膜２４により被覆した。次
に、ｎ+ ドレイン領域２０上の層間絶縁膜２４にはコン
タクトホールが開けられ、このコンタクトホール中にｎ
+ 拡散したポリシリコンプラグ２５が埋め込まれた後、
ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐ
ｏｌｉｓｈｉｎｇ）法により平坦化された。この後、膜
厚２０００（オングストローム）のＴｉＮバリアメタル
２６、膜厚１０００（オングストローム）のＰｔ下部電
極２７が順次スパッタ法にて形成され、その上に膜厚２
０００（オングストローム）のＳＢＴ強誘電体薄膜２８
が形成された。これらのＴｉＮバリアメタル２６、Ｐｔ
下部電極２７、ＳＢＴ強誘電体薄膜２８は、ドライエッ
チングにより所定の形状に微細加工された後、層間絶縁
膜３０により被覆された。ＳＢＴ強誘電体薄膜２８上の
層間絶縁膜３０にはコンタクトホールが形成された後、
膜厚１０００（オングストローム）のＰｔ上部電極２９
がスパッタ法により形成され、再びドライエッチングに
より所定の形状に微細加工された。なお、ＳＢＴ強誘電
体薄膜の形成工程は上記の実施例で説明したものと同じ
である。その後、再び絶縁膜で被覆され、ｎ+ ソース領
域へのコンタクトホールが形成され、さらにＡｌ配線３
２が形成された。図１２において、選択トランジスタ２
２のｎ+ ドレイン領域２０は、ポリシリコンプラグ２５
およびＴｉＮバリアメタル２６を介して強誘電体キャパ
シタ３１のＰｔ下部電極２７とつながっており、この一
つの選択トランジスタ２２と一つの強誘電体キャパシタ
３１とで強誘電体不揮発性メモリの一つのセルを構成し
ている。
【００４７】本発明の強誘電体薄膜の製造方法の実施例
を、比較例とともに以下にまとめて示す。
を、比較例とともに以下にまとめて示す。
【００４８】実施例 前駆体溶液の塗布（ステップ１） 前駆体溶液 ＳｒＢｉ2 Ｔａ2 Ｏ9 濃度０．１ｍｏｌ／ｌ スピンコート 回転速度５００ｒｐｍ×５秒 回転速度３０００ｒｐｍ×２０秒 乾燥（ステップ２） 熱処理時間 ２５０℃ 熱処理温度 ５分間 焼成（ステップ３） 昇温速度 ５０℃／ｓｅｃ． 焼成温度 それぞれ、６５０℃、７００℃、７５０℃、８００℃ 焼成時間 ３０分間 上部電極形成（ステップ４） ＲＴＡ（ステップ５） 昇温速度 ５０℃／ｓｅｃ． 熱処理温度 それぞれ、６５０℃、７００℃、７５０℃、８００℃ （それぞれ、焼成温度に対応） 熱処理時間 ３０秒間 蓄積電荷量 ７５０℃で 約４．７μＣ／ｃｍ2 抗電界 ７５０℃で 約２７ｋＶ／ｃｍ リーク電流 ７５０℃で 約２×１０-8Ａ／ｃｍ2 比較例 前駆体溶液の塗布（ステップ１１） 前駆体溶液 ＳｒＢｉ2 Ｔａ2 Ｏ9 濃度０．１ｍｏｌ／ｌ スピンコート 回転速度５００ｒｐｍ×５秒 回転速度３０００ｒｐｍ×２０秒 乾燥（ステップ１２） 熱処理時間 ２５０℃ 熱処理温度 ５分間 仮焼成（ステップ１３） 昇温速度 ５℃／ｓｅｃ． 焼成温度 ４７０℃ 焼成時間 ３０分間 焼成（ステップ１４） 昇温速度 ５０℃／ｓｅｃ． 焼成温度 それぞれ、６５０℃、７００℃、７５０℃、８００℃ 焼成時間 ３０分間 上部電極形成（ステップ１５） ＲＴＡ（ステップ１６） 昇温速度 ５０℃／ｓｅｃ． 熱処理温度 それぞれ、６５０℃、７００℃、７５０℃、８００℃ （それぞれ焼成温度に対応） 熱処理時間 ３０秒間 蓄積電荷量 ７５０℃で 約２μＣ／ｃｍ2 ８００℃で 約４μＣ／ｃｍ2 抗電界 ７５０℃で 約３８ｋＶ／ｃｍ リーク電流 ７５０℃で 約５×１０-7Ａ／ｃｍ2
【００４９】
【発明の効果】請求項１に記載の薄膜の製造方法によれ
ば、一定の昇温速度以上の速度で結晶化温度以上に加熱
する段階を含むので、薄膜を生成するための焼成温度を
低くし、かつ焼成時間を短くすることができる。また、
リーク電流の小さい強誘電体薄膜又は誘電体薄膜を製造
することができる。さらに、仮焼成の工程を省略するこ
とによって、大幅な工程の省略が可能となる。
ば、一定の昇温速度以上の速度で結晶化温度以上に加熱
する段階を含むので、薄膜を生成するための焼成温度を
低くし、かつ焼成時間を短くすることができる。また、
リーク電流の小さい強誘電体薄膜又は誘電体薄膜を製造
することができる。さらに、仮焼成の工程を省略するこ
とによって、大幅な工程の省略が可能となる。
【００５０】請求項２に記載の薄膜の製造方法によれ
ば、昇温速度が２０℃／sec 以上であり、結晶化温度が
５００℃以上９００℃以下であるので、確実に、薄膜を
生成するための焼成温度を低くし、かつ焼成時間を短く
することができる。また、リーク電流の小さい強誘電体
薄膜又は誘電体薄膜を製造することができる。
ば、昇温速度が２０℃／sec 以上であり、結晶化温度が
５００℃以上９００℃以下であるので、確実に、薄膜を
生成するための焼成温度を低くし、かつ焼成時間を短く
することができる。また、リーク電流の小さい強誘電体
薄膜又は誘電体薄膜を製造することができる。
【００５１】請求項３に記載の薄膜の製造方法によれ
ば、リーク電流特性に優れたビスマス層状構造化合物材
料からなる強誘電体薄膜又は誘電体薄膜を確実に製造す
ることができる。
ば、リーク電流特性に優れたビスマス層状構造化合物材
料からなる強誘電体薄膜又は誘電体薄膜を確実に製造す
ることができる。
【００５２】請求項４に記載の薄膜の製造方法によれ
ば、リーク電流特性に優れたビスマス層状構造化合物材
料からなる強誘電体薄膜又は誘電体薄膜を確実に製造す
ることができる。
ば、リーク電流特性に優れたビスマス層状構造化合物材
料からなる強誘電体薄膜又は誘電体薄膜を確実に製造す
ることができる。
【００５３】請求項５に記載の集積回路の製造方法によ
れば、一定の昇温速度以上の速度で結晶化温度以上に加
熱する段階を含むので、薄膜を生成するための焼成温度
を低くし、かつ焼成時間を短くすることができる。ま
た、リーク電流の小さい強誘電体薄膜又は誘電体薄膜を
製造することができる。さらに、薄膜を所定の形状に微
細加工する段階を含むので、疲労耐性に優れる、ＤＲＡ
Ｍ等の集積回路を製造することができる。
れば、一定の昇温速度以上の速度で結晶化温度以上に加
熱する段階を含むので、薄膜を生成するための焼成温度
を低くし、かつ焼成時間を短くすることができる。ま
た、リーク電流の小さい強誘電体薄膜又は誘電体薄膜を
製造することができる。さらに、薄膜を所定の形状に微
細加工する段階を含むので、疲労耐性に優れる、ＤＲＡ
Ｍ等の集積回路を製造することができる。
【図１】本発明の強誘電体薄膜素子の概略断面図であ
る。
る。
【図２】本発明の強誘電体薄膜の製造方法の一実施例の
工程を示すフローチャートである。
工程を示すフローチャートである。
【図３】実施例の強誘電体薄膜の蓄積電荷量を示す図で
ある。
ある。
【図４】実施例の強誘電体薄膜の抗電界を示す図であ
る。
る。
【図５】実施例の強誘電体薄膜のリーク電流密度を示す
図である。
図である。
【図６】比較例の強誘電体薄膜の製造方法の一実施例の
工程を示すフローチャートである。
工程を示すフローチャートである。
【図７】比較例の強誘電体薄膜の蓄積電荷量を示す図で
ある。
ある。
【図８】比較例の強誘電体薄膜の抗電界を示す図であ
る。
る。
【図９】比較例の強誘電体薄膜のリーク電流密度を示す
図である。
図である。
【図１０】実施例と比較例の強誘電体薄膜により得られ
たヒステリシスループの比較図である。
たヒステリシスループの比較図である。
【図１１】実施例の強誘電体薄膜を形成するための前駆
体溶液を合成する工程を示す図である。
体溶液を合成する工程を示す図である。
【図１２】実施例の集積回路上に形成した強誘電体キャ
パシタの一部断面図である。
パシタの一部断面図である。
１ ｎ型シリコン基板 ２ シリコン熱酸化膜 ３ Ｔａ膜 ４ Ｐｔ下部電極膜 ５ 強誘電体薄膜（ＳＢＴ薄膜） ６，２９ Ｐｔ上部電極 ７ 印加電界 ８ Ｔａ（ＯＣ2 Ｈ5 ）5 ９ Ｎｂ（ＯＣ2 Ｈ5 ）5 １０ Ｃ7 Ｈ15ＣＯＯＨ １１，１３，１５ 撹拌工程 １２ Ｓｒ（Ｃ7 Ｈ15ＣＯＯ）2 １４ Ｂｉ（Ｃ7 Ｈ15ＣＯＯ）2 １６ 濾過 １７ 前駆体溶液 １８ シリコン基板 １９ ｎ+ ソース領域 ２０ ｎ+ ドレイン領域 ２１ フィールド酸化膜 ２２ 選択トランジスタ ２３ ポリシリコンゲート ２４，３０ 層間絶縁膜 ２５ ポリシリコンプラグ ２６ ＴｉＮバリアメタル ２８ ＳＢＴ強誘電体薄膜 ２９ Ｐｔ上部電極 ３１ 強誘電体キャパシタ ３２ Ａｌ配線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/10 ４５１ Ｈ０１Ｇ 4/06 １０２ 21/8247 Ｈ０１Ｌ 29/78 ３７１ 29/788 29/792 // Ｈ０１Ｌ 21/316 (72)発明者 荻本 泰史 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 緒方 信人 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 木場 正義 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内
Claims (5)
- 【請求項１】 ビスマス層状構造化合物材料からなる強
誘電体薄膜又は誘電体薄膜の製造方法であって、 少なくとも一種類の金属を含み、溶媒中の金属錯塩から
なる前駆体溶液を、基板上の一以上の層からなる膜上
に、塗布し薄膜を形成する段階と、 前記前駆体溶液の溶媒を除去するために、前記薄膜を乾
燥する段階と、 アモルファス状態の薄膜を形成する段階を経ずに、前記
薄膜中の有機物を熱分解して除去すると同時に薄膜材料
を結晶化させるために、一定の昇温速度以上の速度で結
晶化温度以上に加熱する段階とを含む、薄膜の製造方
法。 - 【請求項２】 前記昇温速度が２０℃／sec 以上であ
り、前記結晶化温度が５００℃以上９００℃以下である
ことを特徴とする請求項１に記載の薄膜の製造方法。 - 【請求項３】 前記前駆体溶液に含まれる金属が電気陽
性度が高い金属であり、Ｓｒ，Ｂａ，Ｂｉ，Ｐｂ，Ｔ
ｉ，Ｔａ，Ｈｆ，Ｗ，Ｎｂ，Ｚｒ，Ｓｃ，Ｙ，Ｌａ，Ｓ
ｂ，Ｃｒ，Ｔｌの中から一つまたは複数の元素からなる
ことを特徴とする請求項１に記載の薄膜の製造方法。 - 【請求項４】 前記前駆体溶液に含まれる金属が、特
に、Ｓｒ，Ｂａ，Ｂｉ，Ｔｉ，Ｔａ，Ｎｂ，Ｚｒの中か
ら一つまたは複数の元素からなることを特徴とする請求
項１に記載の薄膜の製造方法。 - 【請求項５】 集積回路の製造方法であって、 少なくとも一種類の金属を含み、溶媒中の金属錯塩から
なる前駆体溶液を、基板上の一以上の層からなる膜上
に、塗布しビスマス層状構造化化合物材料からなる強誘
電体薄膜を形成する段階と、 前記前駆体溶液の溶媒を除去するために、前記薄膜を乾
燥する段階と、 アモルファス状態の薄膜を形成する段階を経ずに、前記
薄膜中の有機物を熱分解して除去すると同時に結晶化さ
せるために、一定の昇温速度以上の速度で結晶化温度以
上に加熱する段階と、 前記薄膜を所定の形状に微細加工する段階とを含む集積
回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7225251A JPH0969614A (ja) | 1995-09-01 | 1995-09-01 | 強誘電体薄膜、誘電体薄膜及び強誘電体薄膜を含む集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7225251A JPH0969614A (ja) | 1995-09-01 | 1995-09-01 | 強誘電体薄膜、誘電体薄膜及び強誘電体薄膜を含む集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0969614A true JPH0969614A (ja) | 1997-03-11 |
Family
ID=16826385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7225251A Pending JPH0969614A (ja) | 1995-09-01 | 1995-09-01 | 強誘電体薄膜、誘電体薄膜及び強誘電体薄膜を含む集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0969614A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11163271A (ja) * | 1997-11-28 | 1999-06-18 | Rohm Co Ltd | キャパシタの製法 |
| KR100309817B1 (ko) * | 1998-12-30 | 2002-01-15 | 박종섭 | 비휘발성 메모리 소자의 캐패시터 제조 방법 |
| US6857172B2 (en) | 2001-09-18 | 2005-02-22 | Oki Electric Industry Co., Ltd. | Method of manufacturing ferroelectric capacitor |
| US6883901B2 (en) | 2002-01-22 | 2005-04-26 | Seiko Epson Corporation | Piezoelectric element, liquid jetting head, and method for manufacturing thereof |
| KR100676594B1 (ko) * | 1999-08-18 | 2007-01-30 | 마츠시타 덴끼 산교 가부시키가이샤 | 강유전체 박막의 제조방법, 강유전체 커패시터, 강유전체메모리 셀 및 강유전체 메모리의 제조방법 |
| JP2013236052A (ja) * | 2011-11-18 | 2013-11-21 | Japan Science & Technology Agency | 積層キャパシター及び積層キャパシターの製造方法 |
| JP2018011028A (ja) * | 2016-07-15 | 2018-01-18 | 株式会社村田製作所 | 誘電体薄膜および薄膜キャパシタの製造方法 |
| JP2019123659A (ja) * | 2018-01-18 | 2019-07-25 | 三菱マテリアル株式会社 | 誘電体膜の製造方法 |
-
1995
- 1995-09-01 JP JP7225251A patent/JPH0969614A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11163271A (ja) * | 1997-11-28 | 1999-06-18 | Rohm Co Ltd | キャパシタの製法 |
| KR100309817B1 (ko) * | 1998-12-30 | 2002-01-15 | 박종섭 | 비휘발성 메모리 소자의 캐패시터 제조 방법 |
| KR100676594B1 (ko) * | 1999-08-18 | 2007-01-30 | 마츠시타 덴끼 산교 가부시키가이샤 | 강유전체 박막의 제조방법, 강유전체 커패시터, 강유전체메모리 셀 및 강유전체 메모리의 제조방법 |
| US7220598B1 (en) | 1999-08-18 | 2007-05-22 | Matsushita Electric Industrial Co., Ltd. | Method of making ferroelectric thin film having a randomly oriented layer and spherical crystal conductor structure |
| US6857172B2 (en) | 2001-09-18 | 2005-02-22 | Oki Electric Industry Co., Ltd. | Method of manufacturing ferroelectric capacitor |
| US6883901B2 (en) | 2002-01-22 | 2005-04-26 | Seiko Epson Corporation | Piezoelectric element, liquid jetting head, and method for manufacturing thereof |
| US7328490B2 (en) | 2002-01-22 | 2008-02-12 | Seiko Epson Corporation | Method for manufacturing a liquid jetting head |
| JP2013236052A (ja) * | 2011-11-18 | 2013-11-21 | Japan Science & Technology Agency | 積層キャパシター及び積層キャパシターの製造方法 |
| JP2018011028A (ja) * | 2016-07-15 | 2018-01-18 | 株式会社村田製作所 | 誘電体薄膜および薄膜キャパシタの製造方法 |
| JP2019123659A (ja) * | 2018-01-18 | 2019-07-25 | 三菱マテリアル株式会社 | 誘電体膜の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3188179B2 (ja) | 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法 | |
| JP3258899B2 (ja) | 強誘電体薄膜素子、それを用いた半導体装置、及び強誘電体薄膜素子の製造方法 | |
| US6313539B1 (en) | Semiconductor memory device and production method of the same | |
| KR100570860B1 (ko) | 처리중에 손상된 강유전체막의 전압사이클링회복 | |
| JPH0855967A (ja) | 強誘電体薄膜キャパシタの製造方法 | |
| JPH11502673A (ja) | 積層超格子材料およびそれを含む電子デバイスの低温製造方法 | |
| JPH0969614A (ja) | 強誘電体薄膜、誘電体薄膜及び強誘電体薄膜を含む集積回路の製造方法 | |
| JP3292795B2 (ja) | 半導体メモリ素子の製造方法 | |
| US6309896B1 (en) | Method of manufacturing a ferroelectric film | |
| JPH104181A (ja) | 強誘電体素子及び半導体装置 | |
| US20040227278A1 (en) | Ceramic film manufacturing method, ferroelectric capacitor manufacturing method, ceramic film, ferroelectric capacitor, and semiconductor device | |
| JP2001237402A (ja) | 構造化された金属酸化物含有層および半導体構造素子の製造方法 | |
| JP2001326337A (ja) | 誘電体膜の製造方法、キャパシタの製造方法および半導体装置の製造方法 | |
| JP3366212B2 (ja) | 強誘電体薄膜素子の製造方法、強誘電体薄膜素子及び強誘電体メモリ装置 | |
| JPH08340084A (ja) | 誘電体薄膜の製造方法および該製造方法によって作製された誘電体薄膜 | |
| JP3294214B2 (ja) | 薄膜キャパシタ | |
| JP3363091B2 (ja) | 誘電体メモリの製造方法 | |
| JPH11233734A (ja) | 半導体メモリ素子及びその製造方法 | |
| JP3543916B2 (ja) | 強誘電体キャパシタの形成方法及び不揮発性半導体記憶素子の製造方法 | |
| JP3924928B2 (ja) | 強誘電体材料及び強誘電体メモリ | |
| JPH1012751A (ja) | 強誘電体記憶素子 | |
| JPH09321234A (ja) | 強誘電体薄膜素子の製造方法、強誘電体薄膜素子、及び強誘電体メモリ素子 | |
| JP2001338834A (ja) | 誘電体キャパシタの製造方法 | |
| JP2002343791A (ja) | 誘電体薄膜の製造方法並びに強誘電体装置 | |
| JPH10270646A (ja) | 強誘電体薄膜素子の製造方法及び半導体装置 |