JPH11163271A - キャパシタの製法 - Google Patents
キャパシタの製法Info
- Publication number
- JPH11163271A JPH11163271A JP9326851A JP32685197A JPH11163271A JP H11163271 A JPH11163271 A JP H11163271A JP 9326851 A JP9326851 A JP 9326851A JP 32685197 A JP32685197 A JP 32685197A JP H11163271 A JPH11163271 A JP H11163271A
- Authority
- JP
- Japan
- Prior art keywords
- lower electrode
- capacitor
- dielectric layer
- electrode
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 239000000463 material Substances 0.000 claims abstract description 18
- 239000011248 coating agent Substances 0.000 claims abstract description 17
- 239000007772 electrode material Substances 0.000 claims abstract description 16
- 229910000510 noble metal Inorganic materials 0.000 claims description 16
- 239000000126 substance Substances 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 10
- 229910052736 halogen Inorganic materials 0.000 claims description 8
- 150000002367 halogens Chemical class 0.000 claims description 8
- 239000003960 organic solvent Substances 0.000 claims description 7
- 238000000576 coating method Methods 0.000 claims description 5
- 238000001704 evaporation Methods 0.000 claims description 4
- 150000004820 halides Chemical class 0.000 claims description 4
- 230000008020 evaporation Effects 0.000 claims description 3
- 150000002894 organic compounds Chemical class 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 2
- 239000007769 metal material Substances 0.000 claims description 2
- 239000011368 organic material Substances 0.000 claims description 2
- 239000010970 precious metal Substances 0.000 abstract description 3
- 230000006866 deterioration Effects 0.000 abstract description 2
- 229910052741 iridium Inorganic materials 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 8
- 229910052697 platinum Inorganic materials 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000003989 dielectric material Substances 0.000 description 5
- RTZKZFJDLAIYFH-UHFFFAOYSA-N Diethyl ether Chemical compound CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000012298 atmosphere Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 230000015654 memory Effects 0.000 description 3
- 229910052762 osmium Inorganic materials 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910052703 rhodium Inorganic materials 0.000 description 3
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 229910002842 PtOx Inorganic materials 0.000 description 1
- -1 R By dissolving h Inorganic materials 0.000 description 1
- 229910019897 RuOx Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910001507 metal halide Inorganic materials 0.000 description 1
- 150000005309 metal halides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052702 rhenium Inorganic materials 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000008961 swelling Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32051—Deposition of metallic or metal-silicide layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Materials Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Semiconductor Integrated Circuits (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 基板表面に異物や凹凸があっても、強誘電体
層の膜厚に不均一が生じて容量特性や耐圧特性の低下や
歩留りの低下が生じないキャパシタの製法を提供する。 【解決手段】 基板１上に貴金属を含む材料からなる下
部電極２を形成し、下部電極２上に強誘電体または高誘
電率材料などからなる誘電体層３を形成し、誘電体層３
上に上部電極４を形成するキャパシタを製造する場合
に、電極材料のコート剤を塗布することにより下部電極
２をその表面が平坦化されるように形成し、その下部電
極２上に誘電体層３を設けることを特徴とする。
層の膜厚に不均一が生じて容量特性や耐圧特性の低下や
歩留りの低下が生じないキャパシタの製法を提供する。 【解決手段】 基板１上に貴金属を含む材料からなる下
部電極２を形成し、下部電極２上に強誘電体または高誘
電率材料などからなる誘電体層３を形成し、誘電体層３
上に上部電極４を形成するキャパシタを製造する場合
に、電極材料のコート剤を塗布することにより下部電極
２をその表面が平坦化されるように形成し、その下部電
極２上に誘電体層３を設けることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は強誘電体メモリやＤ
ＲＡＭなどのキャパシタのように、半導体層に設けられ
る絶縁膜の上などの基板上に下部電極、誘電体層、上部
電極が積層されることにより形成されるキャパシタの製
法に関する。さらに詳しくは、基板表面の凹凸などによ
りキャパシタ特性が影響を受けることのないキャパシタ
の製法に関する。
ＲＡＭなどのキャパシタのように、半導体層に設けられ
る絶縁膜の上などの基板上に下部電極、誘電体層、上部
電極が積層されることにより形成されるキャパシタの製
法に関する。さらに詳しくは、基板表面の凹凸などによ
りキャパシタ特性が影響を受けることのないキャパシタ
の製法に関する。
【０００２】
【従来の技術】強誘電体メモリに用いられるキャパシタ
は、たとえばＰＺＴ（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3 ）系や、
ＳＢＴ（ＳｒＢｉ2 Ｔａ2 Ｏ9 ）系などの強誘電体材料
が用いられる。また、ＤＲＡＭなどに用いられるキャパ
シタには常誘電体ではあるが、高誘電率のＢＳＴ（（Ｂ
ａ，Ｓｒ）ＴｉＯ3 ）系の誘電体材料などが用いられ
る。これらの誘電体材料は成膜後に結晶化のため、６５
０〜８５０℃の酸素雰囲気でのアニールを必要とする。
また、強誘電体層を結晶化させるため、その格子定数が
隣接する電極材料の格子定数とマッチングしている必要
がある。これらの点からこの種のキャパシタの電極材料
としては格子定数が強誘電体材料と近く、熱的に安定な
ＰｔやＩｒまたはこれらの合金が用いられている。ま
た、ＩｒＯ2 、ＲｕＯ2 、ＲｈＯ2 、ＲｈＯ3 などの貴
金属の酸化物も導電性があり、前述の金属層との複層に
より、または単独で電極として使用されることもある。
これらの電極材料は、貴金属が主成分であることから一
般にスパッタリング法により成膜されている。
は、たとえばＰＺＴ（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3 ）系や、
ＳＢＴ（ＳｒＢｉ2 Ｔａ2 Ｏ9 ）系などの強誘電体材料
が用いられる。また、ＤＲＡＭなどに用いられるキャパ
シタには常誘電体ではあるが、高誘電率のＢＳＴ（（Ｂ
ａ，Ｓｒ）ＴｉＯ3 ）系の誘電体材料などが用いられ
る。これらの誘電体材料は成膜後に結晶化のため、６５
０〜８５０℃の酸素雰囲気でのアニールを必要とする。
また、強誘電体層を結晶化させるため、その格子定数が
隣接する電極材料の格子定数とマッチングしている必要
がある。これらの点からこの種のキャパシタの電極材料
としては格子定数が強誘電体材料と近く、熱的に安定な
ＰｔやＩｒまたはこれらの合金が用いられている。ま
た、ＩｒＯ2 、ＲｕＯ2 、ＲｈＯ2 、ＲｈＯ3 などの貴
金属の酸化物も導電性があり、前述の金属層との複層に
より、または単独で電極として使用されることもある。
これらの電極材料は、貴金属が主成分であることから一
般にスパッタリング法により成膜されている。
【０００３】前述のように、この種のキャパシタの電極
は主にスパッタリング法により成膜されているが、スパ
ッタリング法を用いる場合、基板表面に異物や凹凸があ
ると、それを反映して下部電極の表面にもそのまま凹凸
が形成される。他に真空蒸着法やＣＶＤ法により形成さ
れる場合もあるが、スパッタリング法と同様にその表面
は基板表面の状態を反映している。そのため、電極の形
成はその下地である基板の影響を大きく受け、図４
（ａ）に示されるように、基板１１の表面に異物１５が
存在すると、その異物１５の部分が盛り上がって下部電
極１２が形成される。この上に設けられる強誘電体層１
３がスパッタリング法により設けられれば、図４（ａ）
に示されるように、強誘電体層１３にも異物による盛り
上がりができ、その上に設けられる上部電極１４にも同
様の凹凸部が形成される。そのため、凹凸部の段差部分
Ａの強誘電体層１３に膜厚の薄いウイークポイント部が
形成され、耐圧が低くなったり、両電極間でショートし
たりするという問題がある。誘電体層はその成膜の困難
性からゾルゲル法により形成される場合があるが、その
場合には図４（ｂ）に示されるように、誘電体層１３の
表面が平坦化され、上部電極１４も平坦に形成される。
しかし、基板１１上の異物１５により下部電極１２が盛
り上がった部分は強誘電体層１３が非常に薄くなり、ウ
イークポイントとなって、前述と同様の問題が発生す
る。
は主にスパッタリング法により成膜されているが、スパ
ッタリング法を用いる場合、基板表面に異物や凹凸があ
ると、それを反映して下部電極の表面にもそのまま凹凸
が形成される。他に真空蒸着法やＣＶＤ法により形成さ
れる場合もあるが、スパッタリング法と同様にその表面
は基板表面の状態を反映している。そのため、電極の形
成はその下地である基板の影響を大きく受け、図４
（ａ）に示されるように、基板１１の表面に異物１５が
存在すると、その異物１５の部分が盛り上がって下部電
極１２が形成される。この上に設けられる強誘電体層１
３がスパッタリング法により設けられれば、図４（ａ）
に示されるように、強誘電体層１３にも異物による盛り
上がりができ、その上に設けられる上部電極１４にも同
様の凹凸部が形成される。そのため、凹凸部の段差部分
Ａの強誘電体層１３に膜厚の薄いウイークポイント部が
形成され、耐圧が低くなったり、両電極間でショートし
たりするという問題がある。誘電体層はその成膜の困難
性からゾルゲル法により形成される場合があるが、その
場合には図４（ｂ）に示されるように、誘電体層１３の
表面が平坦化され、上部電極１４も平坦に形成される。
しかし、基板１１上の異物１５により下部電極１２が盛
り上がった部分は強誘電体層１３が非常に薄くなり、ウ
イークポイントとなって、前述と同様の問題が発生す
る。
【０００４】また、凹凸の原因が異物でなく、たとえば
図５に示されるように、ポリシリコン膜１６などのよう
に結晶グレインにより表面に凹凸があるものの上にキャ
パシタを形成する場合でも、その凹凸により異物の場合
と同様に局部的に誘電体層の膜厚が薄くなったり、結晶
性の劣化が発生して不良の原因となる。さらに、ＳｉＯ
2 膜などに設けられるコンタクトホール中にポリシリコ
ンやＷ（タングステン）などのプラグを形成する場合、
ＳｉＯ2 膜の表面とプラグの表面に段差が生じる場合が
ある。このような段差の場合も同様である。
図５に示されるように、ポリシリコン膜１６などのよう
に結晶グレインにより表面に凹凸があるものの上にキャ
パシタを形成する場合でも、その凹凸により異物の場合
と同様に局部的に誘電体層の膜厚が薄くなったり、結晶
性の劣化が発生して不良の原因となる。さらに、ＳｉＯ
2 膜などに設けられるコンタクトホール中にポリシリコ
ンやＷ（タングステン）などのプラグを形成する場合、
ＳｉＯ2 膜の表面とプラグの表面に段差が生じる場合が
ある。このような段差の場合も同様である。
【０００５】
【発明が解決しようとする課題】前述のように、基板上
に形成される強誘電体または高誘電率の誘電体材料によ
り形成されるキャパシタは、貴金属を含む材料をスパッ
タリング法または真空蒸着法により成膜することにより
下部電極が形成されているため、基板表面に異物や凹凸
があると下部電極の表面にもそのまま凹凸が現れる。そ
のため、その上に成膜される誘電体層にも凹凸ができて
ウイークポイントが形成されたり、部分的に膜厚の非常
に薄い部分が形成される。その結果、誘電特性が一定に
ならなかったり、上下電極間でショートが発生したりす
るという問題がある。
に形成される強誘電体または高誘電率の誘電体材料によ
り形成されるキャパシタは、貴金属を含む材料をスパッ
タリング法または真空蒸着法により成膜することにより
下部電極が形成されているため、基板表面に異物や凹凸
があると下部電極の表面にもそのまま凹凸が現れる。そ
のため、その上に成膜される誘電体層にも凹凸ができて
ウイークポイントが形成されたり、部分的に膜厚の非常
に薄い部分が形成される。その結果、誘電特性が一定に
ならなかったり、上下電極間でショートが発生したりす
るという問題がある。
【０００６】本発明は、このような問題を解決するため
になされたもので、基板表面に異物や凹凸があっても、
強誘電体層の膜厚に不均一が生じなくて容量特性や耐圧
特性の低下や歩留りの低下が生じないキャパシタの製法
を提供することを目的とする。
になされたもので、基板表面に異物や凹凸があっても、
強誘電体層の膜厚に不均一が生じなくて容量特性や耐圧
特性の低下や歩留りの低下が生じないキャパシタの製法
を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明によるキャパシタ
の製法は、基板上に貴金属を含む材料からなる下部電極
を形成し、該下部電極上に誘電体層を形成し、該誘電体
層上に上部電極を形成するキャパシタの製法であって、
電極材料のコート剤を塗布することにより前記下部電極
をその表面が平坦化されるように形成し、該下部電極上
に前記誘電体層を設けることを特徴とする。
の製法は、基板上に貴金属を含む材料からなる下部電極
を形成し、該下部電極上に誘電体層を形成し、該誘電体
層上に上部電極を形成するキャパシタの製法であって、
電極材料のコート剤を塗布することにより前記下部電極
をその表面が平坦化されるように形成し、該下部電極上
に前記誘電体層を設けることを特徴とする。
【０００８】ここに貴金属とは、熱的、化学的に安定な
金属で、優れた電気伝導性を有するものを意味し、Ａ
ｕ、Ｐｔ、Ｉｒ、Ｏｓ、Ａｇ、Ｐｄ、Ｒｈ、Ｒｕ、Ｒｅ
などを含む。
金属で、優れた電気伝導性を有するものを意味し、Ａ
ｕ、Ｐｔ、Ｉｒ、Ｏｓ、Ａｇ、Ｐｄ、Ｒｈ、Ｒｕ、Ｒｅ
などを含む。
【０００９】前記誘電体層を強誘電体または高誘電率材
料により形成する場合にとくに有効である。
料により形成する場合にとくに有効である。
【００１０】具体的には、貴金属の有機化合物またはハ
ロゲン化物を有機溶剤に溶かすことによりコート剤を調
製し、該コート剤を前記基板上に塗布し、その後有機物
またはハロゲンを蒸発させることにより前記表面を平坦
化した下部電極を形成することができる。
ロゲン化物を有機溶剤に溶かすことによりコート剤を調
製し、該コート剤を前記基板上に塗布し、その後有機物
またはハロゲンを蒸発させることにより前記表面を平坦
化した下部電極を形成することができる。
【００１１】前記下部電極を導電性材料の積層構造によ
り形成する場合には、該積層構造の少なくとも１層を前
記コート剤の塗布により平坦化すれば、下部電極の表面
は平坦化される。
り形成する場合には、該積層構造の少なくとも１層を前
記コート剤の塗布により平坦化すれば、下部電極の表面
は平坦化される。
【００１２】また、前記有機物またはハロゲンの蒸発の
際に前記貴金属の酸化物からなる導電性酸化物を形成す
ることもできるし、前記貴金属の酸化物を還元すること
により金属材料からなる下部電極を形成することもでき
る。
際に前記貴金属の酸化物からなる導電性酸化物を形成す
ることもできるし、前記貴金属の酸化物を還元すること
により金属材料からなる下部電極を形成することもでき
る。
【００１３】
【発明の実施の形態】本発明者は、前述のように、とく
に強誘電体や高誘電率材料を有するキャパシタを半導体
基板の絶縁膜などが積層された基板表面などに形成する
場合に、その表面の凹凸や異物に基づく歩留りの低下や
特性の低下を防止するため、鋭意検討を重ねた結果、Ｐ
ｔやＩｒなどの貴金属でもフッ素や塩素などのハロゲン
またはＣ3 Ｈ5 基などの有機物とは化合物を作りやす
く、しかも１５０〜４５０℃程度で分解しやすい性質を
有していることを見出した。さらに、化合物を分解する
際に金属の酸化物となりやすいが、これらの貴金属の酸
化物で、ＯｓＯ2 、ＩｒＯ x 、ＰｔＯx 、ＲｕＯx 、Ｒ
ｅＯx 、ＲｈＯx などは導電性を有していると共に、耐
熱性に優れた性質を有している。この中でも、Ｉｒ
Ｏ2 、ＲｅＯ2 、ＲｕＯ 2 はとくに耐熱性に優れてその
まま電極材料として使用できる性質を有している。本発
明は、貴金属のこれらの性質を利用して、強誘電体など
の高温の熱処理を必要とする下部電極を電極材料のコー
ト剤の塗布により形成することにより、前述の基板表面
の異物や凹凸による問題を解決したものである。
に強誘電体や高誘電率材料を有するキャパシタを半導体
基板の絶縁膜などが積層された基板表面などに形成する
場合に、その表面の凹凸や異物に基づく歩留りの低下や
特性の低下を防止するため、鋭意検討を重ねた結果、Ｐ
ｔやＩｒなどの貴金属でもフッ素や塩素などのハロゲン
またはＣ3 Ｈ5 基などの有機物とは化合物を作りやす
く、しかも１５０〜４５０℃程度で分解しやすい性質を
有していることを見出した。さらに、化合物を分解する
際に金属の酸化物となりやすいが、これらの貴金属の酸
化物で、ＯｓＯ2 、ＩｒＯ x 、ＰｔＯx 、ＲｕＯx 、Ｒ
ｅＯx 、ＲｈＯx などは導電性を有していると共に、耐
熱性に優れた性質を有している。この中でも、Ｉｒ
Ｏ2 、ＲｅＯ2 、ＲｕＯ 2 はとくに耐熱性に優れてその
まま電極材料として使用できる性質を有している。本発
明は、貴金属のこれらの性質を利用して、強誘電体など
の高温の熱処理を必要とする下部電極を電極材料のコー
ト剤の塗布により形成することにより、前述の基板表面
の異物や凹凸による問題を解決したものである。
【００１４】つぎに、具体例に基づき本発明のキャパシ
タの製法について図１を参照しながら詳細に説明をす
る。まず、半導体層などの表面にＳｉＯ2 などの絶縁膜
などが形成された基板１の表面に、電極材料のコート剤
を塗布し、加熱して分解することにより、表面が平坦化
された下部電極２を形成する。そして、その表面に、た
とえばＰＺＴ（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3 ）やＳＢＴ（Ｓ
ｒＢｉ2 Ｔａ2 Ｏ9 ）などの誘電体材料をスパッタリン
グ法などにより５００〜３０００Å程度成膜する。その
後スパッタリング法などにより、たとえばＩｒＯ2 やＰ
ｔやＩｒなどを成膜して上部電極４を形成する。その
後、酸化雰囲気中で６５０〜８５０℃程度の高温で１〜
６０分程度の熱処理をして強誘電体材料の結晶化を行
う。図１で、５は基板１の表面に存在する異物である。
タの製法について図１を参照しながら詳細に説明をす
る。まず、半導体層などの表面にＳｉＯ2 などの絶縁膜
などが形成された基板１の表面に、電極材料のコート剤
を塗布し、加熱して分解することにより、表面が平坦化
された下部電極２を形成する。そして、その表面に、た
とえばＰＺＴ（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3 ）やＳＢＴ（Ｓ
ｒＢｉ2 Ｔａ2 Ｏ9 ）などの誘電体材料をスパッタリン
グ法などにより５００〜３０００Å程度成膜する。その
後スパッタリング法などにより、たとえばＩｒＯ2 やＰ
ｔやＩｒなどを成膜して上部電極４を形成する。その
後、酸化雰囲気中で６５０〜８５０℃程度の高温で１〜
６０分程度の熱処理をして強誘電体材料の結晶化を行
う。図１で、５は基板１の表面に存在する異物である。
【００１５】下部電極２を形成する電極材料のコート剤
は、たとえばＰｔ、Ｉｒ、Ｒｈ、Ｏｓなどのハロゲン化
物をアルコールやエーテルなどの有機溶媒に溶かして液
状にすることにより調製される。すなわち、たとえばＰ
ｔＣｌ4 は３７０℃で分解し、ＰｔＢｒ2 は２５０℃で
分解し、ＰｔＢｒ4 は１８０℃で分解し、ＰｔＩ2 は３
２５℃で分解し、ＩｒＦ3 は２５０℃で分解し、ＲｈＦ
6 やＲｈＢｒ3 も低温で分解し、ＲｈＣｌ3 は４５０℃
で分解する。また、ＯｓＢｒ4 やＯｓＣｌ3 も３５０〜
４５０℃程度で分解する。したがって、Ｐｔ、Ｉｒ、Ｒ
ｈ、Ｏｓなどをこれらのハロゲン化物としてアルコール
やエーテルなどの有機溶媒に溶かして液状にすることに
より、Ｐｔ、Ｉｒ、Ｒｈ、Ｏｓなどを主成分とする電極
材料のコート剤を調製することができる。
は、たとえばＰｔ、Ｉｒ、Ｒｈ、Ｏｓなどのハロゲン化
物をアルコールやエーテルなどの有機溶媒に溶かして液
状にすることにより調製される。すなわち、たとえばＰ
ｔＣｌ4 は３７０℃で分解し、ＰｔＢｒ2 は２５０℃で
分解し、ＰｔＢｒ4 は１８０℃で分解し、ＰｔＩ2 は３
２５℃で分解し、ＩｒＦ3 は２５０℃で分解し、ＲｈＦ
6 やＲｈＢｒ3 も低温で分解し、ＲｈＣｌ3 は４５０℃
で分解する。また、ＯｓＢｒ4 やＯｓＣｌ3 も３５０〜
４５０℃程度で分解する。したがって、Ｐｔ、Ｉｒ、Ｒ
ｈ、Ｏｓなどをこれらのハロゲン化物としてアルコール
やエーテルなどの有機溶媒に溶かして液状にすることに
より、Ｐｔ、Ｉｒ、Ｒｈ、Ｏｓなどを主成分とする電極
材料のコート剤を調製することができる。
【００１６】この電極材料のコート剤をスピンコートま
たはディップ法により基板１の表面に１００〜１０００
Å程度の厚さに塗布する。そして、ホットプレートやオ
ーブンなどの乾燥装置により、４００〜６００℃で、２
０〜６０分程度の加熱処理をすることにより、ハロゲン
および有機溶媒を蒸発させる。この際に有機溶媒中の酸
素とＰｔやＩｒなどの貴金属が酸化し、ＩｒＯ2 、Ｒｕ
Ｏ2 、ＲｈＯ2 、ＲｈＯ3 などの安定した導電性の酸化
物が形成される。必要であれば高温で結晶化アニールを
行う。Ｐｔの場合は、ＰｔＯ2 が形成されるが、ＰｔＯ
2 は完全な無水が得られず、４５０℃程度で分解するた
め、電極材料としては適さない。そのため、Ｐｔの場合
はハロゲンおよび有機溶媒を蒸発させた後に、さらに還
元性雰囲気で還元して酸素を除去しＰｔ単体の電極とす
ることが好ましい。他の酸化物の場合も還元して金属単
体とすることもできる。さらに、１種類の金属でなくて
も、（Ｉｒ，Ｒｕ）Ｏ2 や（Ｐｔ，Ｉｒ）Ｏ2 などの２
以上の金属元素を含む酸化物またはこれらを還元した２
以上の金属元素からなる合金でもよい。
たはディップ法により基板１の表面に１００〜１０００
Å程度の厚さに塗布する。そして、ホットプレートやオ
ーブンなどの乾燥装置により、４００〜６００℃で、２
０〜６０分程度の加熱処理をすることにより、ハロゲン
および有機溶媒を蒸発させる。この際に有機溶媒中の酸
素とＰｔやＩｒなどの貴金属が酸化し、ＩｒＯ2 、Ｒｕ
Ｏ2 、ＲｈＯ2 、ＲｈＯ3 などの安定した導電性の酸化
物が形成される。必要であれば高温で結晶化アニールを
行う。Ｐｔの場合は、ＰｔＯ2 が形成されるが、ＰｔＯ
2 は完全な無水が得られず、４５０℃程度で分解するた
め、電極材料としては適さない。そのため、Ｐｔの場合
はハロゲンおよび有機溶媒を蒸発させた後に、さらに還
元性雰囲気で還元して酸素を除去しＰｔ単体の電極とす
ることが好ましい。他の酸化物の場合も還元して金属単
体とすることもできる。さらに、１種類の金属でなくて
も、（Ｉｒ，Ｒｕ）Ｏ2 や（Ｐｔ，Ｉｒ）Ｏ2 などの２
以上の金属元素を含む酸化物またはこれらを還元した２
以上の金属元素からなる合金でもよい。
【００１７】電極材料のコート剤を調製する場合に、貴
金属のハロゲン化物を形成しなくても、たとえばＩｒ
（Ｃ3 Ｈ5 ）3 、Ｐｔ（Ｃ3 Ｈ5 ）3 、Ｉｒ（Ｃ
3 Ｈ5 ）（Ｃ 5 Ｈ5 ）、Ｐｔ（Ｃ3 Ｈ5 ）（Ｃ5 Ｈ5 ）
などの有機化合物を調製してもよい。このような有機化
合物でも２００〜５００℃程度に昇温することにより、
分解して有機物が蒸発し、導電性の貴金属の酸化物が形
成される。
金属のハロゲン化物を形成しなくても、たとえばＩｒ
（Ｃ3 Ｈ5 ）3 、Ｐｔ（Ｃ3 Ｈ5 ）3 、Ｉｒ（Ｃ
3 Ｈ5 ）（Ｃ 5 Ｈ5 ）、Ｐｔ（Ｃ3 Ｈ5 ）（Ｃ5 Ｈ5 ）
などの有機化合物を調製してもよい。このような有機化
合物でも２００〜５００℃程度に昇温することにより、
分解して有機物が蒸発し、導電性の貴金属の酸化物が形
成される。
【００１８】本発明によれば、強誘電体などの誘電体層
を貴金属を有する電極材料により挟持するキャパシタ
を、絶縁膜などが半導体層上に積層された基板の上に形
成する場合に、コート剤にした電極材料を基板上にコー
ティングすることにより下部電極を形成しているため、
図１に示されるように、基板１上に異物５があっても下
部電極２の表面は平坦化される。そのため、その上にス
パッタリング法などにより形成される誘電体層３は平行
な平面により形成される。一方、異物５のある部分は下
部電極２が非常に薄くなるが、電極は導電性に形成され
ておればよく、誘電体層が局部的に薄くなるのと異な
り、電極に局部的に薄い部分があってもキャパシタ特性
には何等影響を与えない。しかも、下部電極２の一部が
誘電体層３内に盛り上がることがないため、上部電極４
との接触の危険性もなくなる。その結果、上下電極のタ
ッチによる不良や性能不良が発生することがなく、歩留
りが向上し、品質の高いキャパシタが得られる。
を貴金属を有する電極材料により挟持するキャパシタ
を、絶縁膜などが半導体層上に積層された基板の上に形
成する場合に、コート剤にした電極材料を基板上にコー
ティングすることにより下部電極を形成しているため、
図１に示されるように、基板１上に異物５があっても下
部電極２の表面は平坦化される。そのため、その上にス
パッタリング法などにより形成される誘電体層３は平行
な平面により形成される。一方、異物５のある部分は下
部電極２が非常に薄くなるが、電極は導電性に形成され
ておればよく、誘電体層が局部的に薄くなるのと異な
り、電極に局部的に薄い部分があってもキャパシタ特性
には何等影響を与えない。しかも、下部電極２の一部が
誘電体層３内に盛り上がることがないため、上部電極４
との接触の危険性もなくなる。その結果、上下電極のタ
ッチによる不良や性能不良が発生することがなく、歩留
りが向上し、品質の高いキャパシタが得られる。
【００１９】前述の例では基板上に異物が存在する場合
の例であったが、異物の凹凸に限らず、図２に示される
ような、基板１上のポリシリコン膜６などの結晶グレイ
ンによる凹凸や、図３に示されるような、基板１上の配
線膜７と接続するために、ＳｉＯ2 などからなる絶縁膜
８に設けられたコンタクトホール内のプラグ９と接続す
る下部電極２を形成する場合に、プラグ９と絶縁膜８表
面との間に生じる段差の場合でも、下部電極２の上面で
平坦化されるため、誘電体層は平行な面を有するように
形成され、キャパシタ特性が非常に安定する。
の例であったが、異物の凹凸に限らず、図２に示される
ような、基板１上のポリシリコン膜６などの結晶グレイ
ンによる凹凸や、図３に示されるような、基板１上の配
線膜７と接続するために、ＳｉＯ2 などからなる絶縁膜
８に設けられたコンタクトホール内のプラグ９と接続す
る下部電極２を形成する場合に、プラグ９と絶縁膜８表
面との間に生じる段差の場合でも、下部電極２の上面で
平坦化されるため、誘電体層は平行な面を有するように
形成され、キャパシタ特性が非常に安定する。
【００２０】また、前述の例では、下部電極を１層で形
成する例であったが、たとえばＩｒＯ2 層とＰｔ層の複
層により形成し、Ｐｔ層により強誘電体層との格子定数
のマッチングを図り、強誘電体材料のＰｂなどの元素の
拡散をＩｒＯ2 層により防止する構造の場合には、全て
の層を前述の平坦化する方法により形成してもよいが、
少なくとも１層が前述の平坦化する方法により形成され
れば下部電極２の表面が平坦化される。そのため、その
上に設けられる誘電体層も平行な面で形成され、電極シ
ョートによる不良やキャパシタ性能の低下が生じない。
成する例であったが、たとえばＩｒＯ2 層とＰｔ層の複
層により形成し、Ｐｔ層により強誘電体層との格子定数
のマッチングを図り、強誘電体材料のＰｂなどの元素の
拡散をＩｒＯ2 層により防止する構造の場合には、全て
の層を前述の平坦化する方法により形成してもよいが、
少なくとも１層が前述の平坦化する方法により形成され
れば下部電極２の表面が平坦化される。そのため、その
上に設けられる誘電体層も平行な面で形成され、電極シ
ョートによる不良やキャパシタ性能の低下が生じない。
【００２１】
【発明の効果】本発明によれば、強誘電体材料または高
誘電率材料などの誘電体層を挟持する電極材料がＰｔ、
Ｉｒなどの貴金属を含む材料からなる場合でも、下部電
極をコート剤により形成するため、強誘電体メモリやＤ
ＲＡＭなどの半導体メモリなどに用いられる凹凸を有し
得る基板上に形成されるキャパシタの歩留りを向上させ
ると共に、性能を安定化させて信頼性を向上させること
ができる。
誘電率材料などの誘電体層を挟持する電極材料がＰｔ、
Ｉｒなどの貴金属を含む材料からなる場合でも、下部電
極をコート剤により形成するため、強誘電体メモリやＤ
ＲＡＭなどの半導体メモリなどに用いられる凹凸を有し
得る基板上に形成されるキャパシタの歩留りを向上させ
ると共に、性能を安定化させて信頼性を向上させること
ができる。
【図１】本発明の製法により形成されるキャパシタの一
例の断面説明図である。
例の断面説明図である。
【図２】本発明の製法により形成されるキャパシタの他
の例の断面説明図である。
の例の断面説明図である。
【図３】本発明の製法により形成されるキャパシタの他
の例の断面説明図である。
の例の断面説明図である。
【図４】従来の製法により形成されるキャパシタの一例
の断面説明図である。
の断面説明図である。
【図５】従来の製法により形成されるキャパシタの一例
の断面説明図である。
の断面説明図である。
１ 基板 ２ 下部電極 ３ 誘電体層 ４ 上部電極 ５ 異物
Claims (6)
- 【請求項１】 基板上に貴金属を含む材料からなる下部
電極を形成し、該下部電極上に誘電体層を形成し、該誘
電体層上に上部電極を形成するキャパシタの製法であっ
て、電極材料のコート剤を塗布することにより前記下部
電極をその表面が平坦化されるように形成し、該下部電
極上に前記誘電体層を設けるキャパシタの製法。 - 【請求項２】 前記誘電体層を強誘電体または高誘電率
材料により形成する請求項１記載のキャパシタの製法。 - 【請求項３】 貴金属の有機化合物またはハロゲン化物
を有機溶剤に溶かすことにより前記コート剤を調製し、
該コート剤を前記基板上に塗布し、その後有機物または
ハロゲンを蒸発させることにより前記表面を平坦化した
下部電極を形成する請求項１または２記載のキャパシタ
の製法。 - 【請求項４】 前記下部電極を導電性材料の積層構造に
より形成し、該積層構造の少なくとも１層を前記コート
剤の塗布により平坦化する請求項１、２または３記載の
キャパシタの製法。 - 【請求項５】 前記有機物またはハロゲンの蒸発の際に
前記貴金属の酸化物からなる導電性酸化物を形成する請
求項３または４記載のキャパシタの製法。 - 【請求項６】 前記有機物またはハロゲンの蒸発の際に
前記貴金属の酸化物を還元することにより金属材料から
なる下部電極を形成する請求項３または４記載のキャパ
シタの製法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32685197A JP3769711B2 (ja) | 1997-11-28 | 1997-11-28 | キャパシタの製法 |
| US10/393,001 US6730525B2 (en) | 1997-11-28 | 2003-03-20 | Method of manufacturing a electrode of capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32685197A JP3769711B2 (ja) | 1997-11-28 | 1997-11-28 | キャパシタの製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11163271A true JPH11163271A (ja) | 1999-06-18 |
| JP3769711B2 JP3769711B2 (ja) | 2006-04-26 |
Family
ID=18192434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32685197A Expired - Fee Related JP3769711B2 (ja) | 1997-11-28 | 1997-11-28 | キャパシタの製法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6730525B2 (ja) |
| JP (1) | JP3769711B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6492241B1 (en) * | 2000-04-10 | 2002-12-10 | Micron Technology, Inc. | Integrated capacitors fabricated with conductive metal oxides |
| US6936513B2 (en) * | 2003-05-30 | 2005-08-30 | Micron Technology, Inc. | Methods of forming capacitors and electronic devices |
| US9005115B2 (en) * | 2005-04-04 | 2015-04-14 | Invuity, Inc. | Illuminated telescoping cannula |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05251258A (ja) * | 1992-03-05 | 1993-09-28 | Nec Corp | 薄膜コンデンサとその製造方法 |
| JPH0637079A (ja) * | 1992-07-16 | 1994-02-10 | Toshiba Corp | 半導体装置及びその製造装置及びその製造方法 |
| JPH08153707A (ja) * | 1994-11-29 | 1996-06-11 | Nec Corp | 半導体装置の製造方法 |
| JPH0936062A (ja) * | 1995-07-18 | 1997-02-07 | Mitsubishi Materials Corp | Ｐｔ合金電極形成用組成物、Ｐｔ合金電極及びＰｔ合金電極パターン |
| JPH0969589A (ja) * | 1995-09-01 | 1997-03-11 | Mitsubishi Materials Corp | 薄膜コンデンサ内蔵型モジュール |
| JPH0969614A (ja) * | 1995-09-01 | 1997-03-11 | Sharp Corp | 強誘電体薄膜、誘電体薄膜及び強誘電体薄膜を含む集積回路の製造方法 |
| JPH09260600A (ja) * | 1996-03-19 | 1997-10-03 | Sharp Corp | 半導体メモリ素子の製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5130172A (en) | 1988-10-21 | 1992-07-14 | The Regents Of The University Of California | Low temperature organometallic deposition of metals |
| JP2841636B2 (ja) | 1990-02-22 | 1998-12-24 | 日産化学工業株式会社 | 白金薄膜形成用組成物 |
| JP3724592B2 (ja) | 1993-07-26 | 2005-12-07 | ハイニックス セミコンダクター アメリカ インコーポレイテッド | 半導体基板の平坦化方法 |
| US5763020A (en) | 1994-10-17 | 1998-06-09 | United Microelectronics Corporation | Process for evenly depositing ions using a tilting and rotating platform |
| JPH08148559A (ja) | 1994-11-15 | 1996-06-07 | Fujitsu Ltd | 絶縁膜を有する半導体装置の製造方法 |
| US5783716A (en) | 1996-06-28 | 1998-07-21 | Advanced Technology Materials, Inc. | Platinum source compositions for chemical vapor deposition of platinum |
| JPH10189908A (ja) * | 1996-12-20 | 1998-07-21 | Texas Instr Japan Ltd | 金属酸化物キャパシタの作製方法及び半導体メモリ装置の製造方法 |
| US5897912A (en) | 1997-09-03 | 1999-04-27 | Ferro Corporation | Method of making conductive electrodes for use in multilayer ceramic capacitors or inductors using organometallic ink |
| JP2000273362A (ja) | 1999-03-25 | 2000-10-03 | Honda Motor Co Ltd | 粉体塗料組成物およびその塗膜を含む積層塗膜の形成方法 |
-
1997
- 1997-11-28 JP JP32685197A patent/JP3769711B2/ja not_active Expired - Fee Related
-
2003
- 2003-03-20 US US10/393,001 patent/US6730525B2/en not_active Expired - Lifetime
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05251258A (ja) * | 1992-03-05 | 1993-09-28 | Nec Corp | 薄膜コンデンサとその製造方法 |
| JPH0637079A (ja) * | 1992-07-16 | 1994-02-10 | Toshiba Corp | 半導体装置及びその製造装置及びその製造方法 |
| JPH08153707A (ja) * | 1994-11-29 | 1996-06-11 | Nec Corp | 半導体装置の製造方法 |
| JPH0936062A (ja) * | 1995-07-18 | 1997-02-07 | Mitsubishi Materials Corp | Ｐｔ合金電極形成用組成物、Ｐｔ合金電極及びＰｔ合金電極パターン |
| JPH0969589A (ja) * | 1995-09-01 | 1997-03-11 | Mitsubishi Materials Corp | 薄膜コンデンサ内蔵型モジュール |
| JPH0969614A (ja) * | 1995-09-01 | 1997-03-11 | Sharp Corp | 強誘電体薄膜、誘電体薄膜及び強誘電体薄膜を含む集積回路の製造方法 |
| JPH09260600A (ja) * | 1996-03-19 | 1997-10-03 | Sharp Corp | 半導体メモリ素子の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6730525B2 (en) | 2004-05-04 |
| US20040014316A1 (en) | 2004-01-22 |
| JP3769711B2 (ja) | 2006-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6211005B1 (en) | Methods of fabricating integrated circuit ferroelectric memory devices including a material layer on the upper electrodes of the ferroelectric capacitors thereof | |
| US6454914B1 (en) | Ferroelectric capacitor and a method for manufacturing thereof | |
| KR100478748B1 (ko) | 비스무스층구조의강유전성박막형성방법 | |
| KR100275121B1 (ko) | 강유전체 캐패시터 제조방법 | |
| US6338970B1 (en) | Ferroelectric capacitor of semiconductor device and method for fabricating the same | |
| JPH08335676A (ja) | 複合酸化物の結晶性薄膜の製造方法 | |
| JP3638518B2 (ja) | 構造化された金属酸化物含有層および半導体構造素子の製造方法 | |
| US6146935A (en) | Method for forming capacitor of semiconductor device using pre-bake | |
| JP3769711B2 (ja) | キャパシタの製法 | |
| KR100471163B1 (ko) | 커패시터들을 갖는 반도체소자의 제조방법 | |
| US6504228B1 (en) | Semiconductor device and method for manufacturing the same | |
| JPH0878636A (ja) | キャパシタを有する半導体装置の製造方法 | |
| JP3294214B2 (ja) | 薄膜キャパシタ | |
| US6927166B2 (en) | Method for manufacturing semiconductor devices and integrated circuit capacitors whereby degradation of surface morphology of a metal layer from thermal oxidation is suppressed | |
| KR100474589B1 (ko) | 캐패시터제조방법 | |
| JPH09129849A (ja) | 半導体素子のキャパシター及びその製造方法 | |
| KR20030028044A (ko) | 강유전체 메모리 소자 및 그 제조방법 | |
| KR100228355B1 (ko) | 기억소자용 커패시터 제조방법 | |
| JP4245552B2 (ja) | 複合酸化物の結晶性薄膜の製造方法 | |
| KR100265333B1 (ko) | 반도체 장치의 고유전체 캐패시터 제조방법 | |
| KR100325458B1 (ko) | 반도체메모리소자의제조방법 | |
| KR100235955B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR19980025548A (ko) | 강유전체를 이용한 커패시터 | |
| US7364968B2 (en) | Capacitor in semiconductor device and manufacturing method | |
| KR100944323B1 (ko) | 반도체 메모리 장치의 고유전체 캐패시터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040623 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050405 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050606 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051122 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051202 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060124 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060127 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120217 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120217 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130217 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |