JPH0637079A - 半導体装置及びその製造装置及びその製造方法 - Google Patents

半導体装置及びその製造装置及びその製造方法

Info

Publication number
JPH0637079A
JPH0637079A JP4189162A JP18916292A JPH0637079A JP H0637079 A JPH0637079 A JP H0637079A JP 4189162 A JP4189162 A JP 4189162A JP 18916292 A JP18916292 A JP 18916292A JP H0637079 A JPH0637079 A JP H0637079A
Authority
JP
Japan
Prior art keywords
processing chamber
oxide film
semiconductor substrate
silicon
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4189162A
Other languages
English (en)
Inventor
Takashi Nakao
隆 中尾
Yuichi Mikata
裕一 見方
Yoshitaka Tsunashima
祥隆 綱島
Keitarou Imai
馨太郎 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP4189162A priority Critical patent/JPH0637079A/ja
Priority to KR1019930013287A priority patent/KR0139767B1/ko
Publication of JPH0637079A publication Critical patent/JPH0637079A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【目的】 自然酸化膜を除去した後、同一処理室内で低
温で平坦形状、リ−ク電流特性に優れた絶縁膜(シリコ
ン窒化膜)を形成する。 【構成】 同一処理室において、自然酸化膜を有する半
導体基板を清浄し自然酸化膜を除去し、露出した半導体
基板上にシリコン熱窒化膜を形成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、容易に自然酸化膜が形
成される半導体装置及びその製造装置及びその製造方法
に関する。
【0002】
【従来の技術】従来から、半導体装置の製造工程におい
て、半導体基板表面に生成される自然酸化膜は問題にさ
れることが多い。例えば、導電層間を電気的に接続させ
るコンタクトホ−ル部に、タングステン等の高融点金属
や燐や砒素等を含んだ多結晶シリコン等を成膜する際、
この部分に自然酸化膜が生成すると、コンタクト抵抗を
増加させ導電層間に導通不良が存在する。また、キャパ
シタ下部電極である燐や砒素等を含んだ多結晶シリコン
膜上に自然酸化膜が生成すると、その上にキャパシタ絶
縁膜を形成した時、キャパシタ容量を低下させる。
【0003】上記自然酸化膜は、通常の室内に室温で放
置しているだけ、容易に生成される。更に、この自然酸
化膜は、半導体基板を薬品による洗浄処理やその後の水
洗処理によっても生成するのである。
【0004】また、熱反応を用いた減圧気相成長法(以
下、LPCVDという)や熱酸化、拡散等により半導体
基板上に薄膜を形成する際、その装置内の反応室に半導
体基板を載置する。この状態において、室温よりも高温
に加熱され、加えて外気に晒されているため、半導体基
板上に薄膜を形成する前に、自然酸化膜がより一層厚く
成長するのである。従って、次の工程に進む前に、半導
体基板上のコンタクトホ−ル部やキャパシタ電極部の自
然酸化膜を除去することが必要である。自然酸化膜を除
去する方法として、還元性の雰囲気中で高温アニ−ルす
ることによって自然酸化膜を還元し分解して除去する方
法がある。
【0005】一方、半導体基板例えばシリコン基板表面
の自然酸化膜の成長を抑制する方法として、アンモニア
ガス雰囲気中で熱処理を施すことによって、シリコン基
板表面にシリコン熱窒化膜を形成する熱窒化法がある。
シリコン窒化膜は、膜自体は酸化されにくく、更にシリ
コンの酸化剤である酸素や水の分子の拡散係数が極めて
小さいため、シリコン窒化膜の下にあるシリコンの酸化
を抑制することができる。また、シリコン熱窒化膜とし
ての利点はCVD法によるシリコン堆積窒化膜に比べて
リ−ク電流等の点で絶縁耐性が優れている等の長所があ
る。また、CVD法では一般に、反応室中の材料ガスの
流れ方や材料ガスの消費のされ方で対象となる被処理半
導体基板への材料ガスの流れ方や材料ガスの供給のされ
方が異なることによって、膜の堆積速度が左右される。
また、熱窒化法では、シリコンとアンモニアの熱反応の
速度及びシリコン窒化膜中のアンモニアの拡散速度が成
膜の速さを決定するため、アンモニアガスの供給量に左
右されない。従って、反応室内の複数の被処理半導体基
板及びトレンチ構造等の複雑な立体形状を有する多結晶
シリコンや単結晶シリコンの表面に一様にシリコン窒化
膜を形成することができる。
【0006】
【発明が解決しようとする課題】上記したように従来の
半導体装置では、熱窒化法によるシリコンの熱窒化反応
には、1000℃以上、一般的には1200℃以上の高
温の熱工程が必要となる。この理由は、シリコン基板上
に自然に生じた自然酸化膜が存在するためだからであ
る。近年、半導体装置の高集積化、高密度化が進み、不
純物拡散層のシャロ−化の必要性から、製造工程の温度
の低温化が騒がれている。従って、通常のシリコン熱窒
化膜を成膜するような1200℃以上の高温の工程は許
容するたいことができない。
【0007】そこで、この発明は、上記欠点を除去し、
自然酸化膜を除去した後、同一処理室内で低温で平坦形
状、リ−ク電流特性に優れた絶縁膜(シリコン窒化膜)
を形成することを目的とする。
【0008】
【課題を解決するための手段】上記目的を達成するため
に、この発明では、複数の半導体基板を収容できる処理
室と、前記処理室の外側に存在し、前記処理室内部を加
熱する加熱手段と、前記処理室に連絡し、前記半導体基
板表面を清浄化する清浄化手段と、前記処理室に連絡
し、前記清浄化手段後、前記清浄化された半導体基板表
面に作用する窒化処理手段と、前記処理室内部のガスを
排気する排気手段とを具備することを特徴としている。
【0009】また、前記清浄化手段として、SiH4
Si2 6 、SiH2 2 (Xはハロゲン元素)、Ge
4 、PH3 、AsH3 、H2 (1100℃以上)、H
Cl(900℃以上)、HF(室温)雰囲気における熱
処理による除去反応を用いることを特徴としている。ま
た、前記窒化処理手段として、アンモニアガス雰囲気中
における熱処理による熱窒化反応を用いることを特徴と
している。
【0010】また、前記処理室内において、前記半導体
基板に容易に形成された自然酸化膜を清浄除去して前記
半導体基板を露出させる工程と、前記同一処理室内にお
いて、前記清浄除去された半導体基板を熱窒化しこの半
導体基板上にシリコン熱窒化膜を形成する工程とを具備
することを特徴としている。
【0011】また、前記処理室内において、前記半導体
基板に容易に形成された自然酸化膜を清浄除去して前記
半導体基板を露出させる工程と、前記同一処理室内にお
いて、前記清浄除去された半導体基板を熱窒化しこの半
導体基板上にシリコン熱窒化膜を形成する工程と、前記
同一処理内において、前記シリコン熱窒化膜上に堆積す
ることによって堆積膜を形成することを具備することを
特徴としている。
【0012】また、前記自然酸化膜を有する下部電極
と、前記下部電極上の自然酸化膜を除去し、露出した前
記下部電極上に形成されたシリコン窒化膜と、前記シリ
コン窒化膜上に形成されたタンタル酸化膜と、前記タン
タル酸化膜上に形成された上部電極とを具備することを
特徴としている。
【0013】
【作用】本発明によると、自然酸化膜を除去した後、且
つ再酸化の防止を施されたシリコン熱窒化膜を形成する
ことができ、理想的な半導体表面を得ることができる。
さらに、同一装置内すなわち同一処理室内において、低
温で、且つ、膜質の良好なシリコン窒化膜を得ることが
できるので、コストのかからない敏速な半導体装置の製
造装置及び製造方法、信頼性のある半導体装置を得るこ
とができる。
【0014】
【実施例】
(実施例1)この発明の第一の実施例を図1を参照にし
詳細に説明する。図1は本発明の半導体装置の製造装置
を示す図である。
【0015】この装置の構成は、石英製の外管101と
内管102の二重構造の処理室がある。その外側に、処
理室内部を加熱するヒ−タ−105と、処理室内部に複
数の半導体基板104を並べて積載できる石英製治具の
棚状ボ−ト103がある。また、処理室内に自然酸化膜
を洗浄し除去(還元)するためのガス例えばSiH4
Si2 6 、SiH2 2 (Xはハロゲン元素)、Ge
4 、PH3 、AsH3 、H2 (1100℃以上)、H
Cl(900℃以上)、HF(室温)等導入用ノズル及
び配管110と、半導体装置表面を窒化するための窒化
処理手段すなわちアンモニアガス導入用ノズル及び配管
111と処理室内部のガスを排気する排気手段すなわち
真空装置詳しくはドライポンプ(以下DPという)とメ
カニカルブ−スタ−ポンプ(以下MBPという)とタ−
ボモレキュラ−ポンプ(以下TMPという)から構成さ
れる。また、外管101と内管102はSUS製(ステ
ンレス)の支持台107の上に設置され、棚状ボ−ト1
03は断熱筒106を介して昇降可能な可動支持台10
8の上に設置されている。半導体基板104の処理室内
への移動は、可動支持台108を降下させて、棚状ボ−
ト103を処理室外部下方に移動させることによって行
う。可動支持台108が上昇した場合は、Oリング10
9によって支持台107と可動支持台108の気密を保
っている。そして、表面処理後の処理室内パ−ジ用とし
てのアルゴン等の不活性ガスはその導入ノズル112に
よって処理室内に供給される。次に、この半導体装置の
製造装置によって処理する方法について述べる。
【0016】複数の半導体基板104を棚状ボ−ト10
3に搭載した後、可動支持台108を上昇させて、処理
室内部に移送する。この時処理室の内部温度は300℃
以下になるように制御する。すなわち、移送時には、処
理室内部が外気に対して解放されるため、その外気中の
酸化剤すなわち酸素や水蒸気によって酸化されやすい状
態なのでその酸化膜の成長を極力抑制するために、室温
程度までに温度を低下させておくことが望ましいのであ
る。
【0017】処理室内への移送が終了した後、処理室内
はOリング109によって気密となり、DPとMBPに
よって処理内を排気する。そして、不活性ガス導入ノズ
ル112により処理室の内部に例えばアルゴンガスが7
000sccm程度の流量で供給され、処理室内部の圧力は
0.8torr程度に維持される。この状態で、ヒ−ター1
05によって加熱し、処理室内部を850℃まで昇温さ
せる。この時も、処理室内の残留ガスに含まれている酸
化剤を処理室内にとどめておかないように、不活性ガス
導入ノズル112により処理室の内部に例えばアルゴン
ガスを大量に活処理内でのガス流速を速くなるように処
理室内に絶えず供給する。従って、DPとMBPは排気
流量の大きなポンプが望ましい。
【0018】処理室温度が850℃に安定した後、アル
ゴンガスの導入を止めて、TMPを稼働させて処理室内
部を全圧10-6torr(水蒸気分圧10-7torr)以下に排
気する。この時の処理室内を高温で高度な気密性を保つ
ため、処理室の外管101と支持台ん107の接続部の
シ−ル部や支持台107と可動支持台108のシ−ル部
分は耐熱性に優れたまた脱ガスの少ないOリング109
を使用している。また、断熱筒106は高温に保たれた
処理室内部が伝導または輻射によってシ−ル部分を加熱
してシ−ル性を劣化させたり水分子等の酸化剤が加熱さ
れて脱ガスすることを防いでいる。
【0019】処理室内部を排気した後、自然酸化膜を洗
浄し還元するためのガス例えばSiH4 導入ノズル及び
配管110よりSiH4 を0.2sccm程度の流量で処理
室内に導入する。処理室内部でSiH4 は加熱され、還
元反応を生じて、半導体基板104上に自然に発生した
自然酸化膜を除去する。以下に、SiH4 による半導体
基板すなわちシリコン基板104上の自然酸化膜すなわ
ちシリコン酸化膜を還元除去する時の化学反応を示す。
【0020】
【数1】
【0021】この後、SiH4 の供給を止めて、処理室
内部を再び高真空に排気する。あるいは、アルゴンガス
を再び供給して、処理室内部からSiH4 をパ−ジす
る。この時の半導体基板104表面は自然酸化膜が除去
されてしかも850℃であるためたいへん再酸化されや
すい状態であるので、特に、外気の処理室内へのリ−ク
やOリング109からの脱ガスやアルゴンガスに含まれ
る微量な不純物に含まれる酸化剤が処理室に混入するこ
とがないように十分に留意する必要がある。また、同じ
観点により、パ−ジに要する時間は極力短くすることが
有効である。
【0022】次に、同一装置内で、窒化処理手段すなわ
ちアンモニアガス導入用ノズル及び配管111よりアン
モニアガスを2000sccmの流量でこの処理室内部に供
給する。アンモニアは、半導体基板104を除去した後
のシリコン基板の露出した高活性である半導体基板10
4表面を熱窒化する。この状態の半導体基板104は自
然酸化膜に覆われてないため、多少覆われていたとして
も万全の注意を払って除去しているので、ほとんど自然
酸化膜で覆われているとみなされない。そのため、10
00℃以下の低温である850℃で熱窒化反応を行うこ
とができ、薄いシリコン窒素膜を形成することができ
る。この時も、先に挙げたように、酸化物の混入を極力
防ぐ必要から、この際のアンモニアガスは、水等の不純
物の混入が少ないガスソ−スを選択する必要がある。ま
た、アンモニアガス配管途中に不純物を除去するフィル
タ−を設置することも有効である。
【0023】シリコン窒化膜形成後は、窒化膜が酸化剤
を遮蔽するため、この後の半導体装置表面の再酸化は十
分抑制できるが、念の為、処理室内から半導体基板を取
り出す時には、低温で外気に晒す方が望ましい。従っ
て、処理室内部の温度を処理室内への搬送時と等しい温
度に低下させた後に稼働支持台108降下させて処理室
内より搬送する。 (実施例2)この発明の第二の実施例を図2乃至図4及
び図6を参照にし詳細に説明する。第一の実施例では、
低温表面窒化装置を示したがこれに熱反応によるCVD
装置としての機能を併設することは容易である。例え
ば、多結晶シリコン膜からなるキャパシタ下部電極上に
成膜する方法を一例に挙げる。図2乃至図4は、この製
造方法を示す図である。
【0024】図2に示すように、半導体基板例えばシリ
コン基板301上には所定パタ−ンのシリコン酸化膜3
02が形成されており、これにより発生する開口部30
5によって、シリコン基板301と電気的接続ができる
ように、例えば下部電極となるPを不純物としてド−ピ
ングした多結晶シリコン303が堆積している。その表
面は必然的に自然酸化膜としてシリコン酸化膜304が
生成されている。次に、第一の実施例における低温表面
窒化装置を用いる。
【0025】処理室内部を排気した後、自然酸化膜を洗
浄し還元するためのガス例えばSiH4 導入ノズル及び
配管110よりSiH4 を0.2sccm程度の流量で処理
室内に導入する。処理室内部でSiH4 は加熱され、還
元反応を生じて、自然に発生した自然酸化膜を除去す
る。この後、SiH4 の供給を止めて、処理室内部を再
び高真空に排気する。あるいは、アルゴンガスを再び供
給して、処理室内部からSiH4 をパ−ジする。次に、
同一装置内で、窒化処理手段すなわちアンモニアガス導
入用ノズル及び配管111よりアンモニアガスを200
0sccmの流量でこの処理室内部に供給する。アンモニア
は、自然酸化膜を除去した後の露出した高活性である多
結晶シリコン303表面を850℃で熱窒化する。この
ようにして、図3に示すように、多結晶シリコン303
表面のシリコン酸化膜304を除去して、更に露出した
多結晶シリコン303表面上にシリコン熱窒化膜306
を形成する。この後、図4に示すように、LPCVDに
より700℃、0.6torrの下、10分程度、堆積シリ
コン窒化膜307を堆積する。更にこの堆積シリコン窒
化膜307上に上部電極(図示せず)を形成する。
【0026】また、図6は、従来の自然酸化膜を除去し
ないで、また、除去したとしてもまたある程度の厚さま
で形成されている場合の表面窒化処理を行ったときの図
である。
【0027】これによると、堆積シリコン窒化膜407
は、その堆積初期過程において窒化処理された自然酸化
膜すなわちオキシナイトライド404表面上に堆積を開
始する。堆積種の表面でのマイグレ−ションのために、
シリコン窒化膜407の平坦形状は劣化している。ま
た、オキシナイトライド404に限らず、ただ単に自然
酸化膜でも、シリコン窒化膜以外の材料の直上の堆積シ
リコン窒化膜は初期の堆積において遷移層を形成するた
め、堆積された堆積シリコン窒化膜の膜質均一性は劣化
している。これに対し、図4に示すように、第二の実施
例における堆積シリコン窒化膜307は、シリコン熱窒
化膜306の表面で堆積シリコン窒化膜307の堆積反
応が進む。そのため、一般に、堆積初期に見られる堆積
遅延潜伏時間がなく、堆積初期の堆積種の表面でのマイ
グレ−ション等による表面形状荒れが発生しない。
【0028】従って、第二の実施例で見られるようなシ
リコン窒化膜の表面平坦形状の良好さや、遷移層の不在
は、それらが存在する時に比べ、リ−ク電流を抑制し、
誘電率を大きくしてキャパシタ容量を増大させる。
【0029】また、シリコン窒化膜の表面を熱酸化し
て、酸化膜、窒化膜の積層膜をキャパシタ絶縁膜として
用いているが、この熱酸化に対して、窒化膜の耐全膜酸
化性が窒化膜の薄膜下限界を決定している。表面の平坦
形状の劣化はピンホ−ル的な全膜酸化を引き起こし易く
その薄膜下限界を厚くしてしまっている。しかし、本発
明のように、表面平坦形状の良好なシリコン窒化膜であ
るので、ピンホ−ル的な全膜酸化を引き起こしにくい。
そのため、この場合の酸化膜、窒化膜の積層膜の薄膜化
が可能になる。 (実施例3)この発明の第三の実施例を図5を参照にし
詳細に説明する。
【0030】図5は第一の実施例で述べた低温表面窒化
装置を用いて製造したダイナミックランダムアクセスメ
モリ−(以下、DRAMという)のメモリ−セル部の断
面図である。
【0031】半導体基板例えばシリコン基板501表面
にはメモリ−セル部の素子分離層として溝部に埋め込ま
れ、周知の選択酸化法により形成されたLOCOS酸化
膜502がある。また、シリコン基板501を熱酸化す
ることによって形成されたゲ−ト酸化膜503、そし
て、DRAMセルのワ−ド線であり、燐を含んだ多結晶
シリコンからなるゲ−ト電極504がゲ−ト絶縁膜50
3上に選択的に形成されている。更に、このゲ−ト電極
504をマスクとして、周知のイオン注入法によりAs
をイオン注入して、シリコン基板501表面に間隔をお
いてソ−ス領域及びドレイン領域505が形成される。
このスイッチングトランジスタのソ−ス領域及びドレイ
ン領域505の一方は、メモリ−キャパシタの下部電極
(蓄積ノ−ド)となるN+型多結晶シリコン506と電
気的に接続されており、他方は、N+型多結晶シリコン
/タングステンシリサイド507と電気的に接続されて
いる。N+型多結晶シリコン506は、容易に酸化され
自然酸化膜を形成する。そこで、第一の実施例における
低温表面窒化装置を用いる。
【0032】処理室内部を排気した後、自然酸化膜を洗
浄し還元するためのガス例えばSiH4 導入ノズル及び
配管110よりSiH4 を0.2sccm程度の流量で処理
室内に導入する。処理室内部でSiH4 は加熱され、還
元反応を生じて、自然に発生した自然酸化膜を除去す
る。この後、SiH4 の供給を止めて、処理室内部を再
び高真空に排気する。あるいは、アルゴンガスを再び供
給して、処理室内部からSiH4 をパ−ジする。次に、
同一装置内で、窒化処理手段すなわちアンモニアガス導
入用ノズル及び配管111よりアンモニアガスを200
0sccmの流量でこの処理室内部に供給する。アンモニア
は、自然酸化膜を除去した後の露出した高活性であるN
+型多結晶シリコン506表面を850℃で熱窒化す
る。このようにして、厚さ10オングストロ−ム程度の
薄いシリコン窒素膜508を形成する。 更に、同じ装
置内で、ペンタエトキシタンタルをソ−スにして、40
0℃、減圧下でタンタル酸化膜509を形成する。この
後、タンタル酸化膜509上に上部電極(プレ−ト電
極)となるTiN510を同様に周知のCVD法によっ
て形成する。このようにして、DRAMのキャパシタを
形成し、以後、アルミニウム配線等の工程が続く。この
ようにキャパシタを形成すると以下のような利点が生じ
る。
【0033】キャパシタ絶縁膜として、下部電極である
+型多結晶シリコン506と上部電極であるタングス
テン電極の間に、シリコン窒化膜508を介してタンタ
ル酸化膜509を形成している。このタンタル酸化膜5
09は、比誘電率の値が30程度であり、シリコン酸化
膜に比べ7倍ほど大きい。そのため、より小さいキャパ
シタ面積で大きな蓄積容量を得ることができる。そのた
め、たいへん注目されている。しかしながら、タンタル
よりシリコンの方が酸素との親和力が大きい。従って、
シリコンあるいは多結晶シリコン上にタンタル酸化膜を
形成すると、成膜時あるいはその後の熱工程により次の
ような酸化還元反応が生じる。
【0034】
【数2】
【0035】このように、タンタル酸化膜は還元され、
膜中に金属のタンタルあるいは価数の低い酸化物が形成
され、膜の絶縁性が著しく劣化する。そのため、キャパ
シタの電荷保持特性の劣化をもたらす。また、この時生
じるシリコン酸化膜は、タンタル酸化膜に比べて誘電率
が小さいためにシリコン酸化膜の生成量が僅かであって
も、キャパシタ容量を低下させることになる。これらは
著しくDRAMの記憶保持特性を低下させ信頼性を著し
く低下させる。
【0036】しかしながら、この第三の実施例に示され
たDRAMの構造では、N+型多結晶シリコン506と
タンタル酸化膜509の間にシリコン窒化膜508を介
在させているので、上述のような劣化反応は発生しない
ため、信頼性の高い半導体装置を形成することができ
る。
【0037】また、自然酸化膜を除去した後に生成する
シリコン熱窒化膜306であるため、たいへん酸素の含
有率の低いすなわち、従来では面内密度が約3×1015
atm/cm2 ほどであるがこの発明では1015atm/cm2 以下
であるという良好なシリコン熱窒化膜306を得ること
ができる。
【0038】また、キャパシタ製造工程では、高温であ
ると850℃の低温であるため、スイッチングトランジ
スタのソ−ス及びドレイン領域の不純物が再拡散をして
しまうが、本実施例においては極力防いでいる。
【0039】また、下部電極であるN+型多結晶シリコ
ン506とN+型多結晶シリコン/タングステンシリサ
イド507と、ソ−ス及びドレイン領域505とのコン
タクト部にも本発明による薄いシリコン窒化膜を介して
いる。すなわち、自然酸化膜を除去して且つ酸化膜より
も電子及び正孔トンネリングに対してのバリア性の低
い、電流を通しやすいシリコン窒化膜で覆うことによっ
て、シリコン基板表面の自然酸化膜が更に成長するのを
防ぎ、コンタクト抵抗の増大を防ぐ。
【0040】
【発明の効果】以上説明したように、この発明によれ
ば、自然酸化膜を除去した後、同一処理室内で低温で平
坦形状、リ−ク電流特性に優れた絶縁膜(シリコン窒化
膜)を形成することができるという効果を得ることがで
きる。
【図面の簡単な説明】
【図1】第一の実施例における半導体装置の製造装置を
示す図である。
【図2】第二の実施例における半導体装置の製造方法を
示す図である。
【図3】第二の実施例における半導体装置の製造方法を
示す図である。
【図4】第二の実施例における半導体装置の製造方法を
示す図である。
【図5】第三の実施例における半導体装置を示す図であ
る。
【図6】従来の半導体装置を示す図である。
【符号の説明】
101 外管 102 内管 103 棚状ボ−ト 104 半導体基板 105 ヒ−タ− 106 断熱筒 107 支持台 108 可動支持台 109 0リング 111 ガス等導入ノズル 112 不活性ガス導入ノズル 301 半導体基板 302 シリコン酸化膜 303 下部電極 304 シリコン酸化膜 305 開口部 306 シリコン熱窒化膜 307 堆積シリコン窒化膜 501 半導体基板 502 ロコス酸化膜 503 ゲ−ト絶縁膜 504 ゲ−ト電極 505 ソ−ス領域、ドレイン領域 506 下部電極 507 N+型多結晶シリコン/タングステンシリ
サイド 508 シリコン窒化膜 509 タンタル酸化膜 510 上部電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/31 27/04 C 8427−4M 27/108 (72)発明者 今井 馨太郎 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝総合研究所内

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 複数の半導体基板を収容できる処理室
    と、 前記処理室の外側に存在し、前記処理室内部を加熱する
    加熱手段と、 前記処理室に連絡し、前記半導体基板表面を清浄化する
    清浄化手段と、 前記処理室に連絡し、前記清浄化手段後、前記清浄化さ
    れた半導体基板表面に作用する窒化処理手段と、 前記処理室内部のガスを排気する排気手段とを具備する
    ことを特徴とする半導体装置の製造装置。
  2. 【請求項2】前記清浄化手段として、SiH4 、Si2
    6 、SiH2 2 (Xはハロゲン元素)、GeH4
    PH3 、AsH3 、H2 (1100℃以上)、HCl
    (900℃以上)、HF(室温)雰囲気における熱処理
    による除去反応を用いることを特徴とする請求項1記載
    の半導体装置の製造装置。
  3. 【請求項3】前記窒化処理手段として、アンモニアガス
    雰囲気中における熱処理による熱窒化反応を用いること
    を特徴とする請求項1記載の半導体装置の製造装置。
  4. 【請求項4】前記処理室内において、前記半導体基板に
    容易に形成された自然酸化膜を清浄除去して前記半導体
    基板を露出させる工程と、 前記同一処理室内において、前記清浄除去された半導体
    基板を熱窒化しこの半導体基板上にシリコン熱窒化膜を
    形成する工程とを具備することを特徴とする半導体装置
    の製造方法。
  5. 【請求項5】前記処理室内において、前記半導体基板に
    容易に形成された自然酸化膜を清浄除去して前記半導体
    基板を露出させる工程と、 前記同一処理室内において、前記清浄除去された半導体
    基板を熱窒化しこの半導体基板上にシリコン熱窒化膜を
    形成する工程と、 前記同一処理内において、前記シリコン熱窒化膜上に堆
    積することによって堆積膜を形成することを具備するこ
    とを特徴とする半導体装置の製造方法。
  6. 【請求項6】前記自然酸化膜を有する下部電極と、 前記下部電極上の自然酸化膜を除去し、露出した前記下
    部電極上に形成されたシリコン窒化膜と、 前記シリコン窒化膜上に形成されたタンタル酸化膜と、 前記タンタル酸化膜上に形成された上部電極とを具備す
    ることを特徴とする半導体装置。
JP4189162A 1992-07-16 1992-07-16 半導体装置及びその製造装置及びその製造方法 Pending JPH0637079A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP4189162A JPH0637079A (ja) 1992-07-16 1992-07-16 半導体装置及びその製造装置及びその製造方法
KR1019930013287A KR0139767B1 (ko) 1992-07-16 1993-07-15 반도체장치와 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4189162A JPH0637079A (ja) 1992-07-16 1992-07-16 半導体装置及びその製造装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH0637079A true JPH0637079A (ja) 1994-02-10

Family

ID=16236500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4189162A Pending JPH0637079A (ja) 1992-07-16 1992-07-16 半導体装置及びその製造装置及びその製造方法

Country Status (2)

Country Link
JP (1) JPH0637079A (ja)
KR (1) KR0139767B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5838056A (en) * 1994-05-27 1998-11-17 Kabushiki Kaisha Toshiba Semiconductor device applied to composite insulative film and manufacturing method thereof
JPH11163271A (ja) * 1997-11-28 1999-06-18 Rohm Co Ltd キャパシタの製法
US6146938A (en) * 1998-06-29 2000-11-14 Kabushiki Kaisha Toshiba Method of fabricating semiconductor device
JP2002540628A (ja) * 1999-03-26 2002-11-26 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 低バッファ酸化膜を有する高誘電率の誘電スタックの製作方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101037793B1 (ko) * 2004-06-30 2011-05-27 삼성전자주식회사 레이저 다이오드의 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5838056A (en) * 1994-05-27 1998-11-17 Kabushiki Kaisha Toshiba Semiconductor device applied to composite insulative film and manufacturing method thereof
JPH11163271A (ja) * 1997-11-28 1999-06-18 Rohm Co Ltd キャパシタの製法
US6146938A (en) * 1998-06-29 2000-11-14 Kabushiki Kaisha Toshiba Method of fabricating semiconductor device
JP2002540628A (ja) * 1999-03-26 2002-11-26 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 低バッファ酸化膜を有する高誘電率の誘電スタックの製作方法

Also Published As

Publication number Publication date
KR0139767B1 (ko) 1998-07-15
KR940002971A (ko) 1994-02-19

Similar Documents

Publication Publication Date Title
JP2679599B2 (ja) 半導体装置の製造方法
KR0168144B1 (ko) 반도체 장치의 제조방법
JP2636755B2 (ja) 半導体装置および半導体装置の製造方法
JP3141553B2 (ja) 半導体装置の製造方法
KR100287985B1 (ko) 레이저장치의출력제어장치
US5786248A (en) Semiconductor processing method of forming a tantalum oxide containing capacitor
US5733816A (en) Method for depositing a tungsten layer on silicon
US5838056A (en) Semiconductor device applied to composite insulative film and manufacturing method thereof
KR100289859B1 (ko) 반도체장치의제조방법
KR100207444B1 (ko) 반도체 장치의 고유전막/전극 및 그 제조방법
KR100282413B1 (ko) 아산화질소 가스를 이용한 박막 형성 방법
US6191443B1 (en) Capacitors, methods of forming capacitors, and DRAM memory cells
JPH07161931A (ja) 半導体装置の製造方法
JPH1056154A (ja) 半導体装置の製造方法
US5670431A (en) Method of forming an ultra thin dielectric film for a capacitor
JP2778451B2 (ja) 半導体装置の製造方法
US5378645A (en) Method of making a semiconductor device with a capacitor
JPH07176627A (ja) 半導体装置の製造方法
JP2001053253A (ja) 半導体メモリ素子のキャパシタ及びその製造方法
JPH05243524A (ja) 半導体装置の製造方法
JPH0637079A (ja) 半導体装置及びその製造装置及びその製造方法
KR20010102091A (ko) 아날로그 회로용의 커패시터 및 그것의 제조 방법
JP3112073B2 (ja) 半導体装置の製造方法
JPH06163527A (ja) 酸化タンタル薄膜の製造方法
JP3196700B2 (ja) 半導体装置の製造方法