JP3141553B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3141553B2
JP3141553B2 JP04209879A JP20987992A JP3141553B2 JP 3141553 B2 JP3141553 B2 JP 3141553B2 JP 04209879 A JP04209879 A JP 04209879A JP 20987992 A JP20987992 A JP 20987992A JP 3141553 B2 JP3141553 B2 JP 3141553B2
Authority
JP
Japan
Prior art keywords
oxide film
tantalum oxide
forming
semiconductor device
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04209879A
Other languages
English (en)
Other versions
JPH0661449A (ja
Inventor
聡 神山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP04209879A priority Critical patent/JP3141553B2/ja
Priority to KR93015154A priority patent/KR970005727B1/ko
Priority to US08/102,634 priority patent/US5438012A/en
Publication of JPH0661449A publication Critical patent/JPH0661449A/ja
Application granted granted Critical
Publication of JP3141553B2 publication Critical patent/JP3141553B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特にＤＲＡＭ等の超ＬＳＩに用いられる容量素
子部を形成する方法に関している。
【０００２】
【従来の技術】２５６ＭｂｉｔＤＲＡＭ以降の超ＬＳＩ
メモリデバイスの容量素子部においては、単位面積当た
りの容量値を大きくできる高誘電率容量絶縁膜の採用が
検討されている。この検討されている高誘電率容量絶縁
膜の中で、気相成長法（ＣＶＤ）によるタンタル酸化膜
は、比誘電率εr が２５〜３０と大きく、優れたステッ
プカバレッジ特性を有しており、さらに膜形成法が他の
高誘電率容量絶縁膜と比較して非常に容易であるなどの
ことから多くの研究がなされている。
【０００３】タンタル酸化膜を用いた一般的な容量素子
部の形成方法の工程順の断面図を図６に示す。ポリシリ
コンを表面にＮ型拡散層１ａとＮ型拡散層に達する開口
部を有する素子分離領域２とが形成されたＰ型シリコン
基板１上に化学気相成長法により堆積し、燐（Ｐ）を熱
拡散させた後、通常のリソグラフィ技術によりポリシリ
コン下部電極３を形成する〔図６（ａ）〕。この段階
で、ポリシリコン電極３の表面には自然酸化膜４が形成
される。この後、このポリシリコン下部電極３上に、エ
トキシタンタル（Ｔａ（ＯＣ2 Ｈ5 ）5 ）ガスを主原料
とする減圧気相成長法によりタンタル酸化膜７を形成
し、タンタル酸化膜７のリーク電流を改善させるため酸
素雰囲気での６００〜１０００°Ｃの高温熱処理を行な
う〔図６（ｂ）〕。このとき、自然酸化膜４はＳｉＯ2
膜４ａとなる。続いて、上部電極６を形成する〔図６
（ｂ）〕。上部電極６として、一般的にタングステン
（Ｗ）が用いられている。以上の形成工程により、容量
素子部が完了する。
【０００４】
【発明が解決しようとする課題】上述した従来の容量構
造体において、以下に延べる問題点がある。従来の容量
素子プロセスでは、下部電極３であるポリシリコン上
に、タンタル酸化膜７を形成し、リーク電流を改善する
ための酸素雰囲気中での高温熱処理により形成される容
量部のキャパシタ値は、ＳｉＯ2 膜換算膜厚（比誘電率
εr ＝３．９）にして約３ｎｍ厚程度（Ｃｓ＝１２ｆＦ
／μｍ2 ）しか得られない。これは、タンタル酸化膜７
のリーク電流改善するための酸素雰囲気中での高温熱処
理により、タンタル酸化膜７とポリシリコン電極３との
界面に存在する自然酸化膜４の膜厚が増加してＳｉＯ2
膜４ａとなるためである。この容量膜を２５６Ｍｂｉｔ
ＤＲＡＭ以降の容量素子として適用した場合、十分なキ
ャパシタ値は得られない。また、従来技術で形成される
容量素子のリーク電流特性（１０-8Ａ／ｃｍ2 ) は、約
０．７Ｖと小さく、実デバイスに十分適用できる特性で
はない。
【０００５】
【課題を解決するための手段】本発明においては、ＤＲ
ＡＭ等の超ＬＳＩに用いられる容量素子部の形成工程
が、下部電極であるポリシリコン表面の自然酸化膜を除
去した後、有機系のタンタル原料と有機系の不純物原料
とを用いた化学気相成長により、成膜段階で不純物がド
ーピングされたタンタル酸化膜を形成し、さらに少なく
とも底面が窒化チタンからなる上部電極を形成する工程
を、少なくとも含んでいる。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。
【０００７】図１は、本発明の第１の実施例を説明する
ための工程順の断面図である。まず、表面にＮ型拡散層
１ａを有するＰ型シリコン基板１にＬＯＣＯＳ法により
素子分離領域２を形成する。次に、基板上に化学気相成
長法によりポリシリコン膜を堆積、燐（Ｐ）を熱拡散に
よりドープし、通常のリソグラフィ，およびエッチング
技術によりパターニングし、ポリシリコン電極３を形成
する。このとき、ポリシリコン電極３の表面には、自然
酸化膜４が形成される〔図１（ａ）〕。
【０００８】続いて、ポリシリコン電極３上にある自然
酸化膜４を無水フッ酸により除去する〔図１（ｂ）〕。
【０００９】次に、不純物ドーピングしたタンタル酸化
膜５を化学気相成長法により堆積する〔図１（ｃ）〕。
【００１０】続いて、上部電極６として窒化チタンを形
成する〔図１（ｄ）〕。
【００１１】不純物ドーピングしたタンタル酸化膜５の
形成には、図２に示すような装置を用いる。タンタル酸
化膜形成には、原料ガスとして有機タンタルガス（タン
タルペンタエトキシド（Ｔａ（ＯＣ2 Ｈ5 ）5 ））およ
び有機チタンガス（チタンテトラブトキシド（Ｔｉ（Ｏ
Ｃ4 Ｈ9 )4 ) )を用いる。これらの原料は、気化室１２
および１３でそれぞれ気化され、キャリアガスであるア
ルゴンガス９と共に反応室１８へ導入される。同時に、
酸素ガスはバルブを通して反応室１８へ導入される。ヒ
ータ１６により反応室１８内は熱せられており、導入さ
れた有機タンタルガス、有機チタンガスおよび酸素ガス
が化学気相反応を起こし、ウェハ１４上でチタン不純物
ドープされた酸化タンタル膜が形成される。成長条件と
して、有機タンタル原料の気化室１２の加熱温度は３０
〜２００℃、有機チタン原料の気化室１３の加熱温度は
３０〜２００℃、ヒータ１６による反応室１８内の成長
温度は３００〜８００℃、キャリアガスであるアルゴン
ガスの流量は１０〜１０００ＳＣＣＭ、酸素ガスの流量
は０．１〜２０．０ＳＬＭ、圧力は０．１〜１０Ｔｏｒ
ｒで行うのが適している。本実施例では、反応室１８を
用いたチタン不純物ドーピングタンタル酸化膜５形成に
ついて述べたが、反応室１９を用いた場合も同様な膜を
形成できる。また、本実施例では、不純物ドーピングと
してチタンの場合について述べたが、シリコン，ボロ
ン，リン，あるいはゲルモニウムなどからなる元素を少
なくとも１つをドーピングさせた場合もよい。
【００１２】本実施例においては、上部電極として窒化
チタン単層を用いたが、タングステンあるいは窒化チタ
ン／タングステン、窒化チタン／モリブデン、窒化チタ
ン／タングステンシリサイド等複合膜を用いた場合でも
効果はある。
【００１３】図３は、本発明の第２の実施例を説明する
ための工程順の断面図である。上記第１の実施例同様、
フッ酸処理により自然酸化膜４を除去したポリシリコン
電極３の表面に、アンモニア（ＮＨ3 ）ガスを用いた急
速昇温熱処理によりシリコン窒化膜２４を形成する〔図
３（ａ）〕。この窒化処理の温度として、８００〜１０
００℃で行なうのが適している。
【００１４】次に、不純物ドーピングしたタンタル酸化
膜５を化学気相成長法により堆積する〔図３（ｂ）〕。
この不純物ドーピングしたタンタル酸化膜５の形成に
は、上記第１の実施例と同条件で行なうのが適してい
る。
【００１５】さらに、チタン不純物ドープされたタンタ
ル酸化膜５を堆積後、高温熱処理による緻密化処理を行
い、このタンタル酸化膜５を緻密化されたタンタル酸化
膜５ａに変換する〔図３（Ｃ）〕。緻密化処理として、
電気炉あるいはランプ加熱による急速加熱方式を用い、
窒素あるいはアルゴンなど不活性雰囲気中で、温度６０
０〜１０００℃で行なうのが適している。
【００１６】続いて、上部電極６として窒化チタンを形
成する〔図３（ｄ）〕。本実施例においても、上部電極
６として窒化チタン単層を用いたが、タングステンある
いは窒化チタン／タングステン、窒化チタン／モリブデ
ン、窒化チタン／タングステンシリサイド等複合膜を用
いた場合でも効果はある。
【００１７】本発明の第１，および第２の実施例に基づ
き製作したデバイスにおけるタンタル酸化膜の膜厚に対
するＳｉＯ2 換算膜厚の変化を図４に示す。このグラフ
において、第１の実施例，第２の実施例，および従来の
技術により製作されたデバイスのタンタル酸化膜の膜厚
に対するＳｉＯ2 換算膜厚の結果を示している。従来の
技術により形成されたデバイスのＳｉＯ2 換算膜厚と比
較して、第１の実施例，および第２の実施例により作成
された結果のほうが小さくなっている。さらに、第１の
実施例により形成された結果のほうが、第２の実施例に
より作成された結果よりも小さくなっているのがわか
る。これは、従来の技術の場合、タンタル酸化膜／ポリ
シリコン界面に約２ｎｍのＳｉＯ2 膜が形成されるのに
対し、本発明における第２の実施例の場合、このＳｉＯ
2 膜厚が約１ｎｍ形成されており、さらに第１の実施例
の場合、このＳｉＯ2 膜厚がほとんど除去できるためで
ある。一例として、１０ｎｍ厚のタンタル酸化膜を用い
た場合、従来の技術におけるＳｉＯ2 換算膜厚は約３．
５ｎｍであるのに対し、第１の実施例を用いた場合約
１．５ｎｍ，第２の実施例を用いた場合約２ｎｍと非常
に薄膜化できる。
【００１８】本発明の第１，および第２の実施例に基づ
き作成したデバイスにおけるタンタル酸化膜のリーク電
流特性を図５に示す。このグラフにおいて、第１の実施
例，第２の実施例，および従来の技術により作成された
タンタル酸化膜のリーク電流特性を示している。第１の
実施例により形成されたタンタル酸化膜のリーク電流特
性は、従来の技術により形成された特性と比較した場
合、良好な特性が得られている。これは、タンタル酸化
膜形成中にチタン不純物をドーピングすることにより、
タンタル酸化膜中のダングリングボンドをチタンにより
埋められ、電気的トラップサイトを減少できたためであ
る。さらに、第２の実施例により形成されたタンタル酸
化膜のリーク電流特性においては、第１の実施例により
形成された特性より良好な結果が得られている。これ
は、チタン不純物ドーピングタンタル酸化膜を形成後、
高温熱処理による緻密化処理を行なうことにより、タン
タル酸化膜中に含まれるカーボンあるいは水分などが外
方拡散されたためである。本発明の第１，および第２の
実施例により形成されたタンタル酸化膜のリーク電流特
性は、実デバイスに十分適用できる特性である。
【００１９】
【発明の効果】以上説明したように本発明は、ＤＲＡＭ
等の超ＬＳＩに用いられる容量素子部の形成を、下部電
極であるポリシリコン表面の自然酸化膜を除去する工
程，不純物ドーピングしたタンタル酸化膜を形成する工
程，および少なくとも底面が窒化チタンからなる上部電
極を形成する工程により形成することにより、従来の技
術と比較して容量絶縁膜を薄膜化でき、さらにリーク電
流特性の少ない、良好な容量デバイスが形成できる。
【図面の簡単な説明】
【図１】本発明の第１の実施例を説明するための工程順
の断面図である。
【図２】上記第１の実施例に使用する製造装置の模式図
である。
【図３】本発明の第２の実施例を説明するための工程順
の断面図である。
【図４】上記第１，および第２の実施例を説明するため
の図であり、タンタル酸化膜厚のＳｉＯ2 換酸膜厚を示
すグラフである。
【図５】上記第１，および第２の実施例の効果を説明す
るための図であり、リーク電流特性を示すグラフであ
る。
【図６】従来の半導体装置の製造方法を説明するための
工程順の断面図である。
【符号の説明】
１ Ｐ型シリコン基板 １ａ Ｎ型拡散層 ２ 素子分離領域 ３ ポリシリコン電極 ４ａ ＳｉＯ2 膜 ５，５ａ，７ タンタル酸化膜 ６ 上部電極 ８ 酸素ガス導入口 ９，１０ アルゴンガス導入口 １１，１６，１７ ヒータ １２，１３ 気化室 １４，１５ ウェハ １８，１９ 反応室 ２０ ロードロック ２１，２２，２３ ポンプ ２４ シリコン窒化膜
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/108 H01L 21/822 H01L 21/8242 H01L 27/04

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】 ＤＲＡＭ等の超ＬＳＩに用いられる容量
    素子部の形成工程が、 下部電極であるポリシリコン表面の自然酸化膜の除去工
    程と、有機系のタンタル原料と有機系の不純物原料とを用いた
    化学気相反応により、成膜段階で 不純物がドーピングさ
    れたタンタル酸化膜を成膜する工程と、 少なくとも底面が窒化チタンからなる上部電極の形成工
    程とからなることを特徴とする半導体装置の製造方法。
  2. 【請求項２】 前記除去工程として、無水フッ酸を用い
    た処理を行なうことを特徴とする請求項１記載の半導体
    装置の製造方法。
  3. 【請求項３】 前記不純物が、チタン，シリコン，ボロ
    ン，リン，あるいはゲルマニウムからなる元素を少なく
    とも１つ含むこと特徴とする請求項１記載の半導体装置
    の製造方法。
  4. 【請求項４】 前記除去工程の後に、前記ポリシリコン
    表面を窒化する工程を有することと、 前記タンタル酸化膜を成膜する工程の後に、該タンタル
    酸化膜を緻密化する工程を有することとを合せて特徴と
    する請求項１記載の半導体装置の製造方法。
  5. 【請求項５】 前記ポリシリコン表面を窒化する工程
    が、アンモニアガスを用いた急速昇温熱処理により行な
    われることを特徴とする請求項４記載の半導体装置の製
    造方法。
  6. 【請求項６】 前記高温熱処理工程が電気炉あるいはラ
    ンプ加熱による急速加熱方式により行なわれることを特
    徴とする請求項４記載の半導体装置の製造方法。
  7. 【請求項７】 前記高温熱処理工程が不活性ガス雰囲気
    中で行なわれることを特徴とする請求項４記載の半導体
    装置の製造方法。
JP04209879A 1992-08-06 1992-08-06 半導体装置の製造方法 Expired - Fee Related JP3141553B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP04209879A JP3141553B2 (ja) 1992-08-06 1992-08-06 半導体装置の製造方法
KR93015154A KR970005727B1 (en) 1992-08-06 1993-08-05 Method for manufacturing capacitor element in super-lsi
US08/102,634 US5438012A (en) 1992-08-06 1993-08-05 Method of fabricating capacitor element in super-LSI

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04209879A JP3141553B2 (ja) 1992-08-06 1992-08-06 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0661449A JPH0661449A (ja) 1994-03-04
JP3141553B2 true JP3141553B2 (ja) 2001-03-05

Family

ID=16580164

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04209879A Expired - Fee Related JP3141553B2 (ja) 1992-08-06 1992-08-06 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US5438012A (ja)
JP (1) JP3141553B2 (ja)
KR (1) KR970005727B1 (ja)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2636755B2 (ja) * 1994-11-09 1997-07-30 日本電気株式会社 半導体装置および半導体装置の製造方法
US5658612A (en) * 1995-09-29 1997-08-19 Osram Sylvania Inc. Method for making a tantala/silica interference filter on the surface of a tungsten-halogen incandescent lamp
CN1150624C (zh) * 1995-12-08 2004-05-19 株式会社日立制作所 半导体集成电路器件及其制造方法
US5585998A (en) * 1995-12-22 1996-12-17 International Business Machines Corporation Isolated sidewall capacitor with dual dielectric
US5914851A (en) * 1995-12-22 1999-06-22 International Business Machines Corporation Isolated sidewall capacitor
US5633781A (en) * 1995-12-22 1997-05-27 International Business Machines Corporation Isolated sidewall capacitor having a compound plate electrode
US5712759A (en) * 1995-12-22 1998-01-27 International Business Machines Corporation Sidewall capacitor with L-shaped dielectric
US5843830A (en) * 1996-06-26 1998-12-01 Micron Technology, Inc. Capacitor, and methods for forming a capacitor
US6251720B1 (en) 1996-09-27 2001-06-26 Randhir P. S. Thakur High pressure reoxidation/anneal of high dielectric constant materials
KR19980053082A (ko) * 1996-12-26 1998-09-25 김영환 반도체 소자의 캐패시터 제조방법
TW399324B (en) * 1997-01-10 2000-07-21 Hitachi Ltd The semiconductor device and its manufacturing method
US6165853A (en) * 1997-06-16 2000-12-26 Micron Technology, Inc. Trench isolation method
US6090683A (en) 1997-06-16 2000-07-18 Micron Technology, Inc. Method of etching thermally grown oxide substantially selectively relative to deposited oxide
US5943569A (en) * 1997-06-23 1999-08-24 Taiwan Semiconductor Manufacturing Company, Ltd Method for making improved capacitors on dynamic random access memory having increased capacitance, longer refresh times, and improved yields
US5910880A (en) * 1997-08-20 1999-06-08 Micron Technology, Inc. Semiconductor circuit components and capacitors
US6165833A (en) * 1997-12-19 2000-12-26 Micron Technology, Inc. Semiconductor processing method of forming a capacitor
US6911371B2 (en) 1997-12-19 2005-06-28 Micron Technology, Inc. Capacitor forming methods with barrier layers to threshold voltage shift inducing material
US6162744A (en) * 1998-02-28 2000-12-19 Micron Technology, Inc. Method of forming capacitors having high-K oxygen containing capacitor dielectric layers, method of processing high-K oxygen containing dielectric layers, method of forming a DRAM cell having having high-K oxygen containing capacitor dielectric layers
US6191443B1 (en) 1998-02-28 2001-02-20 Micron Technology, Inc. Capacitors, methods of forming capacitors, and DRAM memory cells
KR100284737B1 (ko) * 1998-03-26 2001-03-15 윤종용 고유전율의유전막을갖는반도체장치의커패시터제조방법
US6730559B2 (en) * 1998-04-10 2004-05-04 Micron Technology, Inc. Capacitors and methods of forming capacitors
US6204203B1 (en) * 1998-10-14 2001-03-20 Applied Materials, Inc. Post deposition treatment of dielectric films for interface control
US6303972B1 (en) 1998-11-25 2001-10-16 Micron Technology, Inc. Device including a conductive layer protected against oxidation
US7067861B1 (en) 1998-11-25 2006-06-27 Micron Technology, Inc. Device and method for protecting against oxidation of a conductive layer in said device
KR100293713B1 (ko) 1998-12-22 2001-07-12 박종섭 메모리소자의 커패시터 제조방법
KR100304699B1 (ko) 1999-01-05 2001-09-26 윤종용 탄탈륨 산화막을 갖춘 커패시터 제조방법
US6235594B1 (en) 1999-01-13 2001-05-22 Agere Systems Guardian Corp. Methods of fabricating an integrated circuit device with composite oxide dielectric
US20010013616A1 (en) * 1999-01-13 2001-08-16 Sailesh Mansinh Merchant Integrated circuit device with composite oxide dielectric
US6143598A (en) * 1999-02-08 2000-11-07 Chartered Semiconductor Manufacturing Ltd. Method of fabrication of low leakage capacitor
US6294807B1 (en) 1999-02-26 2001-09-25 Agere Systems Guardian Corp. Semiconductor device structure including a tantalum pentoxide layer sandwiched between silicon nitride layers
KR100331270B1 (ko) * 1999-07-01 2002-04-06 박종섭 ＴａＯＮ박막을 갖는 커패시터 제조방법
GB2358284B (en) 1999-07-02 2004-07-14 Hyundai Electronics Ind Method of manufacturing capacitor for semiconductor memory device
US7005695B1 (en) 2000-02-23 2006-02-28 Micron Technology, Inc. Integrated circuitry including a capacitor with an amorphous and a crystalline high K capacitor dielectric region
US6677640B1 (en) * 2000-03-01 2004-01-13 Micron Technology, Inc. Memory cell with tight coupling
US6825522B1 (en) * 2000-07-13 2004-11-30 Micron Technology, Inc. Capacitor electrode having an interface layer of different chemical composition formed on a bulk layer
CA2420162A1 (en) * 2001-05-15 2003-02-28 Showa Denko K.K. Niobium monoxide powder, niobium monoxide sintered product and capacitor using niobium monoxide sintered product
KR20030046160A (ko) * 2001-12-05 2003-06-12 이현구 스팽글 부착 원단의 제조장치
KR100536030B1 (ko) * 2003-02-25 2005-12-12 삼성전자주식회사 반도체 장치의 커패시터 형성 방법
JP5970834B2 (ja) * 2012-02-02 2016-08-17 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、及び、電子機器
US9490373B2 (en) 2012-02-02 2016-11-08 Sony Corporation Solid-state imaging device and electronic apparatus with improved storage portion
JP6007499B2 (ja) * 2012-02-06 2016-10-12 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、及び、電子機器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0216763A (ja) * 1988-07-05 1990-01-19 Toshiba Corp 半導体装置の製造方法
JPH04359557A (ja) * 1991-06-06 1992-12-11 Nec Corp 半導体装置の製造方法
JPH0521744A (ja) * 1991-07-10 1993-01-29 Sony Corp 半導体記憶装置のキヤパシタおよびその製造方法

Also Published As

Publication number Publication date
KR970005727B1 (en) 1997-04-19
KR940006260A (ko) 1994-03-23
JPH0661449A (ja) 1994-03-04
US5438012A (en) 1995-08-01

Similar Documents

Publication Publication Date Title
JP3141553B2 (ja) 半導体装置の製造方法
JP2786071B2 (ja) 半導体装置の製造方法
KR100222455B1 (ko) 반도체 장치 및 그의 제조방법
JP2679599B2 (ja) 半導体装置の製造方法
KR100287985B1 (ko) 레이저장치의출력제어장치
KR100289859B1 (ko) 반도체장치의제조방법
JP4340830B2 (ja) 半導体装置のゲート絶縁膜形成方法
US6071771A (en) Semiconductor processing method of forming a capacitor and capacitor constructions
KR100207444B1 (ko) 반도체 장치의 고유전막/전극 및 그 제조방법
JP2778451B2 (ja) 半導体装置の製造方法
JP2000004018A (ja) Ｓｉ（１１１）上にゲ―ト誘電体用の極薄結晶質シリコン窒化物を生成する方法
JPH05243524A (ja) 半導体装置の製造方法
JPH05167008A (ja) 半導体素子の製造方法
JP2001057414A (ja) 半導体メモリ素子のキャパシタ及びその製造方法
US5202280A (en) Method for fabricating a semiconductor device
KR20010102091A (ko) 아날로그 회로용의 커패시터 및 그것의 제조 방법
JP2001036046A (ja) 半導体メモリ素子のキャパシタ及びその製造方法
KR20020037337A (ko) 결정질 질화 실리콘 형성 방법
JP3112073B2 (ja) 半導体装置の製造方法
JPH0738062A (ja) 半導体装置の製造方法
US6150226A (en) Semiconductor processing methods, methods of forming capacitors, methods of forming silicon nitride, and methods of densifying silicon nitride layers
JPH05114698A (ja) 半導体装置の製造方法
KR0134951B1 (ko) 반도체 디바이스 제조 방법
JPH0637079A (ja) 半導体装置及びその製造装置及びその製造方法
JPH09260372A (ja) 半導体装置の絶縁膜の形成方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20001121

LAPS Cancellation because of no payment of annual fees