JP2636755B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法

Info

Publication number
JP2636755B2
JP2636755B2 JP6274826A JP27482694A JP2636755B2 JP 2636755 B2 JP2636755 B2 JP 2636755B2 JP 6274826 A JP6274826 A JP 6274826A JP 27482694 A JP27482694 A JP 27482694A JP 2636755 B2 JP2636755 B2 JP 2636755B2
Authority
JP
Japan
Prior art keywords
semiconductor device
manufacturing
insulating film
capacitor
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6274826A
Other languages
English (en)
Other versions
JPH08139288A (ja
Inventor
誠 関根
聡 神山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP6274826A priority Critical patent/JP2636755B2/ja
Priority to US08/550,355 priority patent/US5622888A/en
Priority to KR1019950040305A priority patent/KR100222455B1/ko
Publication of JPH08139288A publication Critical patent/JPH08139288A/ja
Application granted granted Critical
Publication of JP2636755B2 publication Critical patent/JP2636755B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特にダイナミック・ランダム・アクセス・メモ
リ（ＤＲＡＭ）等の超ＬＳＩに用いられる容量素子部を
形成する半導体装置の製造方法に関する。
【０００２】
【従来の技術】２５６ＭｂｉｔＤＲＡＭ以降の超ＬＳＩ
メモリデバイスの容量素子部においては、単位面積当た
りの容量値を大きくできる高誘電率容量絶縁膜の採用が
検討されている。また、この検討されている高誘電率容
量絶縁膜の形成方法として、化学気相成長法は、優れた
ステップカバレッジ特性を有する膜が形成できるため、
多くの研究がなされている。
【０００３】図８は、ＤＲＡＭセルにおいて、ビット線
８５６を含むトランジスタを被覆する層間絶縁膜８４８
に設けられたスルーホール８５７を通してトランジスタ
に結合するスタックトタイプの容量素子の従来技術によ
る製造方法を工程順に示した断面図である。
【０００４】ここで、高誘電率容量絶縁膜として、酸化
タンタル（Ｔａ2Ｏ5）膜を用いた場合について述べる。
【０００５】まず、図８（ａ）に示すように、下部電極
ポリシリコンからなる容量下部電極８０２上に、Ｗ膜を
スパッタ法などにより形成する。一般的に、Ｗ膜厚は、
ウエハ面内に均一性良く形成させるため、１００ｎｍ以
上の成膜を行なっている。
【０００６】次に、図８（ｂ）に示すように有機原料で
あるペンタエトキシタンタル（Ｔａ（ＯＣ2Ｈ5）5）ガ
スを用いた減圧化学気相成長法により酸化タンタル膜８
１１を形成し、この膜のリーク電流特性を改善させるた
め、酸素雰囲気中での熱処理を行なう。
【０００７】続いて、図８（ｃ）に示すように、容量上
部電極８０３を形成する。上部電極として、一般的にＷ
膜が用いられている。以上の形成工程により、容量素子
部を形成する。
【０００８】
【発明が解決しようとする課題】上述した従来の容量構
造体において、以下に述べる問題点がある。
【０００９】まず、従来の容量素子のリンドープポリシ
リコンにおいては、表面がほとんど平坦状態のものが用
いられている。近年、このポリシリコン表面を粗面（Ｈ
ＳＧ）化し、表面積を２倍程度に増加させる技術が開発
され、実用化されつつある。
【００１０】しかしながら、粗面化したポリシリコン上
へＷ膜を、従来技術であるスパッタ法などにより１００
ｎｍ以上形成した場合、粗面ポリシリコン表面が平坦化
され、表面積増加分が減少してしまうという問題点があ
る。これは、粗面シリコンのグレインサイズが一般的に
２０〜２００ｎｍで制御されるが、この粗面シリコン上
へ形成するＷの膜厚が１００ｎｍ以上になると、粗面化
されたポリシリコンの間にＷが入り込んでしまい、粗面
状態が維持されず、面積増大の効果がなくなるためであ
る。
【００１１】また、Ｗ膜をスパッタ法で形成した場合、
下部電極部の形成において、多数の追加工程が必要とな
るという問題点がある。
【００１２】本発明は上述したような従来の技術が有す
る問題点に鑑みてなされたものであって、粗面タングス
テンにより、表面積増加分を維持したまま、リーク電流
特性の優れた容量素子を形成することのできる半導体装
置の製造方法および半導体装置を実現することを目的と
する。
【００１３】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、容量素子部を備えた半導体装置の製造方法で
あって、容量素子部の下部電極であるポリシリコンある
いはアモルファスシリコン表面の自然酸化膜を除去する
第１の工程と、第１の工程により自然酸化膜が除去され
た下部電極と高融点金属のハロゲンガスとを反応させ
て、下部電極を選択的に高融点金属あるいは高融点金属
のシリサイドで置換する第２の工程と、第２の工程によ
り形成された下部電極の高融点金属あるいは高融点金属
のシリサイドに置換された部分をシランガスに暴露した
後に、再び高融点金属のハロゲンガスをシランガスある
いは水素で還元することにより粗な結晶粒を下部電極表
面に選択的に堆積させることを少なくとも１回以上行う
第３の工程と、下部電極上に容量絶縁膜を形成する第４
の工程と、第４の工程にて形成された容量絶縁膜を緻密
化し、かつ、窒化する第５の工程と、第５の工程により
緻密化され、窒化された容量絶縁膜上に上部電極を形成
する第６の工程と、を有することを特徴とする。
【００１４】この場合、容量絶縁膜として、酸化タンタ
ル、酸化チタン、酸化ニオブ、酸化ハフニウム、酸化イ
ットリウムのいずれかからなる高誘電体膜を用いてもよ
い。
【００１５】また、容量下部電極であるポリシリコン上
の自然酸化膜の除去方法として、無水フッ酸あるいは希
釈フッ酸を用いた処理を行ってもよい。
【００１６】また、容量絶縁膜として、酸化タンタルか
らなる高誘電体膜を用いるとともに、酸化タンタル膜の
形成を、有機系のタンタル原料を用いた化学気相成長に
より行ってもよい。
【００１７】また、容量絶縁膜として、酸化タンタルか
らなる高誘電体膜を用いるとともに、酸化タンタル膜の
緻密化処理として、酸素、亜酸化窒素、あるいは水分を
含んだ酸素、のいずれかまたはこれら数種類のガス雰囲
気中で電気炉やランプ加熱による急速加熱、またはプラ
ズマ処理による緻密化処理を行ってもよい。
【００１８】また、容量絶縁膜として、酸化タンタルか
らなる高誘電体膜を用いるとともに、酸化タンタル膜の
緻密化処理として、水分を含んだ酸素をが存在するガス
雰囲気中で加熱を行うものであり、水分を含んだ酸素の
水分添加量を、３０〜３００ｐｐｍとしてもよい。
【００１９】この場合、緻密化処理を行う際の温度を２
００〜６００℃としてもよい。
【００２０】また、高融点金属がタングステン、モリブ
デン、タンタル、チタンのいずれかとしてもよい。
【００２１】また、上部電極材料として、窒化チタン、
タングステン、モリブデン、タンタルのいずれかあるい
はこれらを組み合わせた構造のものを用いてもよい。
【００２２】さらに、容量絶縁膜として、酸化タンタル
からなる高誘電体膜を用いるとともに、酸化タンタル膜
の窒化処理として、アンモニア、窒素あるいは亜酸化窒
素のいずれかでの雰囲気中でプラズマ処理を行うことと
してもよい。
【００２３】本発明の半導体装置は、上述したような半
導体装置の製造方法を用いた半導体装置であって、容量
素子をダイナミック・ランダム・アクセス・メモリの容
量セルに用いることを特徴とする。
【００２４】
【作用】タングステンをはじめとする高融点金属のハロ
ゲンガスはシランなどの還元種と反応することにより、
導電物質上に選択的に金属膜を堆積させることが可能で
あることが従来より知られている。さらに、これらのハ
ロゲンガスはシリコンと置換反応により金属膜を堆積す
ることが知られている。
【００２５】本発明では、まず、高融点金属のハロゲン
ガスと下部電極を構成している多結晶シリコンあるいは
アモルファスシリコンとの反応により高融点金属あるい
は高融点金属のシリサイドをシリコン原子と置換する形
で堆積させる。
【００２６】この時、堆積する膜とシリコンとの密度差
により、下部電極は結果的に浸食される形で金属膜が堆
積されるために、下部電極の間隔は、はじめに電極を形
成した時に比べて広がることになる。この浸食の度合い
は下部電極を構成している多結晶あるいはアモルファス
シリコン中の不純物種、あるいは不純物濃度と反応させ
る高融点金属のハロゲンガスの分圧、さらには反応温度
により制御が可能となる。
【００２７】さらに、浸食の量は堆積する膜の核生成密
度に依存している結果、核生成する高融点金属あるいは
高融点金属のシリサイドの結晶粒の大きさと結晶粒の密
度は反応条件と下部電極を構成している多結晶シリコン
あるいはアモルファスシリコンの形成条件に強く依存し
ている。これはこのような置換反応が基板からのシリコ
ン原子の拡散に律速されていることによるものである。
【００２８】上記のようなタングステン膜にＳｉＨ4ガ
スを曝すと、ＳｉＨ4ガスがタングステン表面で解離吸
着する。この状態でＷＦ6を導入すると、解離吸着して
いるＳｉＨ4ガスの吸着サイトの密度により、ＳｉＨ4と
の反応により核生成するタングステンの密度が決定され
る。これにより、ポリシリコン上に形成されるタングス
テンの核生成密度を容易に制御することが可能となり、
タングステン膜の粗面化が可能となる。
【００２９】また、本発明においては、緻密化処理を行
っている。上記のように薄いタングステン膜では、リー
ク電流が問題となる場合があるが、本発明ではこの緻密
化処理が施されているため、特に問題とはならない。
【００３０】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
【００３１】図１は本発明により形成される半導体装置
（ＤＲＡＭ）の部分的な構成を示す断面図である。
【００３２】Ｐ型シリコン基体４１にＮウエル４２が形
成され、そこに第１のＰウエル４３’が形成され、ま
た、第１のＰウエル４３’とＮ+分離領域４５を介した
Ｐシリコン基体４１の部分に第２のＰウエル４３”が形
成されてシリコン基板を構成している。このシリコン基
板の主面のフィールド酸化膜４６で絶縁分離された活性
化領域に各素子が形成されている。
【００３３】第１のＰウエル４３’には多数のメモリセ
ルのそれぞれのトランジスタが構成されているが、図１
では一対のメモリセルのみ図示している。すなわち一対
のメモリセルを構成するそれぞれのトランジスタ５０の
ソース、ドレインとなるＮ型領域５１’、５１”が形成
され、ゲート絶縁膜５２を介してポリシリコン５３およ
びシリサイド５４からなるゲート電極５５が形成され、
全体が第１の層間絶縁膜４７で被覆されている。
【００３４】上記の第１の層間絶縁膜４７に設けられた
コンタクト孔５８を通してビット線５６が一対のメモリ
セルのそれぞれのトランジスタに共通なソース、ドレイ
ンの一方となるＮ型領域５１’に接続されている。この
ビット線５６を被覆して第２の層間絶縁膜４８が形成さ
れ、その上に点線７０で囲んだ本発明の一対の容量素子
が構成されている。すなわち、このスタック型の容量素
子は、容量下部電極２、容量誘電体膜としての酸化タン
タル膜１１および容量上部電極３から構成され、一対の
容量下部電極２は第１および第２の層間絶縁膜４７、４
８に設けられたコンタクト孔５７を通してそれぞれのト
ランジシタのソース、ドレインの他方となるＮ型領域５
１”に接続されている。また、容量上部電極３は一対の
メモリセルのそれぞれの容量素子に共通に連続的に形成
され第２の層間絶縁膜４８上を延節されて、その取り出
し部３’において第３の層間絶縁膜４９に設けられたス
ルーホール６７を通して接地電位等の固定電位となって
いるアルミ電極７１と電気的に接続されている。なお、
このアルミ電極７１の下部およびスルーホール６７の内
壁および容量上部電極３の取り出し部３’に接する底面
には室化チタン膜７２が形成され、スルーホール６７は
タングステン７３により充填されている。
【００３５】一方、記憶装置の周辺回路を構成する。ト
ランジスタ６０のソース、ドレインとなるＮ型領域５１
が第２のＰウエル４３”に形成され、そのゲート絶縁膜
５２上にポリシリコン５３、シリサイド５４、ゲート電
極５５が形成されている。そして、ソース、ドレイン５
１の一方に、第１、第２、第３の層間絶縁膜４７、４
８、４９を通して設けられたコンタクト孔６８を通して
アルミ配線７１が窒化チタン膜７２、タングステン７３
を介して接続されている。同様に、周辺回路の他のトラ
ンジスタのゲート電極構造がアルミ配線７１と接続して
いる。
【００３６】図２は、図１に示したＤＲＡＭの製造方法
を示す断面図であり、図１の点線７０で囲まれた容量素
子部の片側の容量素子部を例示している。
【００３７】まず、図２（ａ）に示すように、容量下部
電極２であるリンドープアモルファスシリコンを化学気
相成長法により堆積させ、通常のリソグラフイ／エッチ
ング技術によりパターニングする。
【００３８】次いで、この基板を真空排気可能な気相化
学成長装置内に導入し、３５０℃に加熱しながら、まず
ＷＦ6を１００ｓｃｃｍ、Ａｒを５００ｓｃｃｍ流し、
１０ｍＴｏｒｒの圧力でリンドープアモルファスシリコ
ンとＷＦ6を反応させて、 ＷＦ6＋３／２Ｓｉ→Ｗ＋３／２ＳｉＦ4 なる反応により、リンドープアモルファスシリコンの表
面をタングステン７３ａで置換する。この時、ＷＦ6分
圧とリンドープアモルファスシリコン中の不純物濃度に
より、タングステンの核発生密度が変化する。特に、多
結晶シリコン中の不純物濃度が低く、かつ、上記の式で
定義されるＷＦ6の分圧が低いほど、核発生密度が減少
するために、タングステンの結晶粒は微細で粗に分布し
た状態で形成される。
【００３９】次いで、いったんＷＦ6とＡｒガスを排気
した後に、今度は同一の温度で、ＳｉＨ4を１０ｓｃｃ
ｍ、Ａｒを２００ｓｃｃｍを混合したガスに曝す。通
常、ＳｉＨ4はこのような低温では容易には分解しない
が、既に形成されているタングステンの表面ではタング
ステンの持つ低い仕事関数のために、ＳｉＨ4が解離し
やすくなる。ついで再びこの装置を真空排気してから、
ＷＦ6を１０ｓｃｃｍ、ＳｉＨ4を６ｓｃｃｍ、Ａｒを１
０ｓｃｃｍ流し、ＷＦ6をＳｉＨ4で還元することによ
り、図２（ｂ）に示すように、タングステン７３ｂをタ
ングステン７３ａ上に堆積させる。この時、タングステ
ンの表面に吸着しているＳｉＨ4がタングステンの核発
生密度を支配する結果、タングステンの個々の結晶粒の
表面に選択的にタングステンの結晶粒よりも小さい結晶
粒でタングステンが核生成をはじめる。これによりタン
グステン７３ａおよびタングステン７３ｂで囲まれたリ
ンドープアモルファスシリコンで構成される容量下部電
極２の表面積は、タングステンおよびタングステンで覆
われることにより著しく増加する。
【００４０】本実施例では複数回以上の成長について述
べたが、特に、下部電極の表面積を増加させる必要がな
ければリンドープアモルファスシリコンとＷＦ6との反
応でタングステンが成長した段階で成長を止めても、電
極として用いることが可能である。また本実施例ではリ
ンドープアモルファスシリコンを用いているが、多結晶
シリコンでも同様の効果を得ることが可能である。
【００４１】次に、図２（ｃ）に示すように、容量下部
電極２上へ酸化タンタル膜１１を化学気相成長法により
堆積する。
【００４２】酸化タンタル膜１１の形成には、図３に示
すような装置を用いる。原料ガスとして有機系のペンタ
エトキシタンタルを用いる。この原料は、ヒータ１４に
より気化室１５で気化され、導入室２３によりバルブ２
２ｄを通して送られてきたキャリアガスであるアルゴン
ガスによりバルブ２２ｄを通して、半導体ウエハ１８を
搭載した基板ホルダ１７を載置した反応炉１９へ導入さ
れる。同時に、導入管１２により酸化ガスがバルブ２２
ｄを通して反応炉１９へ導入される。ヒータ１６により
反応炉１９内は熱せられており、導入された有機タンタ
ルガスおよび酸化ガスが化学気相反応を起こし、半導体
ウエハ１８上で酸化タンタル膜が形成される。成長条件
として、有機タンタル原料の気化室１５の加熱温度は３
０〜２００℃、ヒータ１６による反応炉１９内の成長温
度は３００〜６００℃、キャリアガスであるアルゴンガ
スの流量は１０〜１０００ｓｃｃｍ、酸素ガスの流量は
０．１〜２０ｓｌｍ、圧力は０．１〜１０Ｔｏｒｒで行
うのが適している。反応炉１９には他の導入管１３によ
りアルゴンガスがバルブ２２ａを介して接続され、ま
た、排気口２１を有する真空ポンプ２０が接続されてい
る。
【００４３】本実施例においては、容量絶縁膜として酸
化タンタル膜を例にしたが、酸化チタン膜、酸化ニオブ
膜、酸化ハフニウム膜、酸化イットリウム膜あるいはこ
れら数種類の容量絶縁膜からなる高誘電体膜を用いた場
合でも本発明の効果はある。
【００４４】続いて、この酸化タンタル膜の級密化処理
として、酸化ガスを用いたプラズマ処理を行う。酸化プ
ラズマ処理条件として、温度は２００〜６００℃、雰囲
気ガスとして、酸素（Ｏ2、亜酸化窒素（Ｎ2Ｏ）あるい
は水分（Ｈ2Ｏ）を含んだ酸素、または、これら数種類
のガス雰囲気中で、さらには、水分を含んだ酸素の水分
添加量として、１〜１０００ｐｐｍで行うのが適してい
る。
【００４５】続いて、図２（ｄ）に示すように、容量上
部電極３として、窒化チタンを形成する。本実施例にお
いては、上部電極として、窒化チタン単層を用いたが、
タングステン、モリブデン、チタンなどの高融点金属、
あるいはこれら高融点金属の窒化膜、あるいはこれら高
融点金属のシリサイド膜、あるいはこれら高融点金属の
多層膜を用いた場合でも本発明の効果はある。
【００４６】図４は上記のようにして形成された容量素
子部の容量値とタングステンの核成長の繰り替え指数と
の関係を示す図である。図４から、Ｗ膜厚が増加するの
に伴って容量値が増加し、４回以上の核成長で再び減少
し、これ以上では粗面化した面積増加分の効果が得られ
ないことがわかった。
【００４７】図５は上記の実施例により形成された容量
素子部の酸素プラズマアニール温度に対する１０-8Ａ／
ｃｍ2のリーク電流密度における電圧値をプロットした
結果を示す図である。図５に示すように、電圧値は酸化
プラズマ処理温度の増加により、正および負とも増加し
ている。これは、酸化タンタル膜中に含まれる水分やカ
ーボンが、処理温度の増加に伴って外方拡散し、さらに
酸化タンタル膜中の酸素空孔が酸素プラズマ処理による
イオンボンバードにより埋められ、膜が緻密化されるた
めと考えられる。
【００４８】図６は、上記のリンドープアモルファスシ
リコン上へ粗面金属下部電極を形成する技術を１Ｇビッ
トＤＲＡＭ（セルサイズ０．２４μｍ2）の容量素子部
へ適用した結果を示す図である。ここでは、粗面Ｗ膜は
２回の繰り返し形成で、５０ｎｍ形成した場合を用い
た。この結果において、横軸は容量素子部のスタック高
さ、縦軸は容量値を示しており、また、ＳｉＯ2膜換算
膜厚１．６ｎｍの容量絶縁膜を適用した場合を示してい
る。
【００４９】図６から、粗面Ｗ表面を用いた場合、粗面
表面でない（ｎｏ−ＨＳＧ）場合と比較して約１．４倍
の面積増加が得られ、粗面表面を用いることにより、ス
タックト高さ０．６μｍ程度で３０ｆＦの容量値が得ら
れている。
【００５０】図７は、本実施例により形成した容量素子
部のリーク電流を示す図である。ここで、実線は粗面表
面でない（ｎｏ−ＨＳＧ）場合の特性、一点鎖線は粗面
Ｗ表面を用いた場合の特性である。図７からリーク電流
特性は粗面表面の利用の有無にかかわらず、ほとんど一
致した結果が得られ、１０-8Ａ／ｃｍ2のリーク電流密
度における電圧値は正（＋）で約０．８Ｖおよび負
（−）で約１．７Ｖであった。この特性は、１Ｇビット
ＤＲＡＭの内部電源電圧（Ｖｃｃ／２＝０．７５Ｖ）へ
十分適用可能な結果であると考えられる。
【００５１】
【発明の効果】以上説明したように、本発明は、ＤＲＡ
Ｍ等の超ＬＳＩに用いられる容量素子部の形成工程を、
ポリシリコンからなる下部電極表面上へ、薄膜かつ粗面
のタングステン膜を化学気相成長法により選択的に形
成、容量絶縁膜を形成、容量絶縁膜を形成させる工程、
この容量絶縁膜を緻密化処理する工程および金属元素か
らなる上部電極を形成する工程により行うものである。
【００５２】本発明を用いることにより、従来技術と比
較して、粗面ポリシリコンによる表面積増加分を維持し
たまま、リーク電流特性の優れた容量素子を作製するこ
とができる効果がある。
【図面の簡単な説明】
【図１】本発明の実施例を適用するＤＲＡＭ素子構造を
示した断面図である。
【図２】本発明の実施例を製造工程手順に示した断面図
である。
【図３】本発明の実施例において、酸化タンタル膜の形
成に用いた装置を模式的に示した構造図である。
【図４】本発明に基づき形成した容量素子部のＷ成膜回
数に対する単位面積当たり（０．１ｍｍ2）の容量値を
示した図である。
【図５】本発明の実施例に基づき形成した容量素子の酸
素プラズマアニール温度に対する１０-8Ａ／ｃｍ2のリ
ーク電流密度における電圧値をプロットした結果を示す
図である
【図６】本発明に基づき形成した１ＧビットＤＲＡＭ容
量素子の容量値（セル面積０．２４μｍ2）を示した図
である。
【図７】本発明に基づき形成した容量素子のリーク電流
特性を示した図である。
【図８】従来技術の製造方法を工程順に示した断面図で
ある。
【符号の説明】
２ 容量下部電極 ３ 容量上部電極 ３’ 容量上部電極の取り出し部 １１ 酸化タンタル膜 １２ 酸素ガスの導入管 １３ アルゴンガスの導入管 １４ ヒータ １５ 気化室 １６ ヒータ １７ 基板ホルダ １８ 半導体ウエハ １９ 反応炉 ２０ 真空ポンプ ２１ 排気口 ２２ａ，２２ｂ，２２ｃ，２２ｄ バルブ ２３ キャリアガスアルゴンの導入管 ４１ Ｐ型シリコン基板 ４２ Ｎウエル ４３’，４３” Ｐウエル ４５ Ｎ+型分離領域 ４６ フィールド酸化膜 ４７，４８，４９ 層間絶縁膜 ５０ メモリセルのトランジスタ ５１ ソース，ドレインとするＮ型領域 ５２ ゲート絶縁膜 ５３ ポリシリコン ５４ シリサイド ５５ ゲート電極 ５６ ビット線 ５７，５８ コンタクト孔 ６０ 周辺回路を構成するトランジシタ ６７ スルーホール ７０ 容量素子部 ７１ アルミ電極 ７２ 窒化チタン ７３，７３ａ タングステン

Claims (11)

    (57)【特許請求の範囲】
  1. 【請求項１】 容量素子部を備えた半導体装置の製造方
    法であって、 容量素子部の下部電極であるポリシリコンあるいはアモ
    ルファスシリコン表面の自然酸化膜を除去する第１の工
    程と、 前記第１の工程により自然酸化膜が除去された前記下部
    電極と高融点金属のハロゲンガスとを反応させて、下部
    電極を選択的に高融点金属あるいは高融点金属のシリサ
    イドで置換する第２の工程と、 前記第２の工程により形成された下部電極の高融点金属
    あるいは高融点金属のシリサイドに置換された部分をシ
    ランガスに暴露した後に、再び高融点金属のハロゲンガ
    スをシランガスあるいは水素で還元することにより粗な
    結晶粒を下部電極表面に選択的に堆積させることを少な
    くとも１回以上行う第３の工程と、 前記下部電極上に容量絶縁膜を形成する第４の工程と、 前記第４の工程にて形成された容量絶縁膜を緻密化し、
    かつ、窒化する第５の工程と、 前記第５の工程により緻密化され、窒化された前記容量
    絶縁膜上に上部電極を形成する第６の工程と、を有する
    ことを特徴とする半導体装置の製造方法。
  2. 【請求項２】 請求項１記載の半導体装置の製造方法に
    おいて、 容量絶縁膜として、酸化タンタル、酸化チタン、酸化ニ
    オブ、酸化ハフニウム、酸化イットリウムのいずれかか
    らなる高誘電体膜を用いることを特徴とする半導体装置
    の製造方法。
  3. 【請求項３】 請求項１記載の半導体装置の製造方法に
    おいて、 前記容量下部電極であるポリシリコン上の自然酸化膜の
    除去方法として、無水フッ酸あるいは希釈フッ酸を用い
    た処理を行うことを特徴とする半導体装置の製造方法。
  4. 【請求項４】 請求項１記載の半導体装置の製造方法に
    おいて、 容量絶縁膜として、酸化タンタルからなる高誘電体膜を
    用いるとともに、前記酸化タンタル膜の形成を、有機系
    のタンタル原料を用いた化学気相成長により行うことを
    特徴とする半導体装置の製造方法。
  5. 【請求項５】 請求項１記載の半導体装置の製造方法に
    おいて、 容量絶縁膜として、酸化タンタルからなる高誘電体膜を
    用いるとともに、前記酸化タンタル膜の緻密化処理とし
    て、酸素、亜酸化窒素、あるいは水分を含んだ酸素、の
    いずれかまたはこれら数種類のガス雰囲気中で電気炉や
    ランプ加熱による急速加熱、またはプラズマ処理による
    緻密化処理を行うことを特徴とする半導体装置および半
    導体装置の製造方法。
  6. 【請求項６】 請求項５記載の半導体装置の製造方法に
    おいて、 緻密化処理を行う際の温度が２００〜６００℃であるこ
    とを特徴とする半導体装置の製造方法。
  7. 【請求項７】 請求項１記載の半導体装置の製造方法に
    おいて、 容量絶縁膜として、酸化タンタルからなる高誘電体膜を
    用いるとともに、前記酸化タンタル膜の緻密化処理とし
    て、水分を含んだ酸素をが存在するガス雰囲気中で加熱
    を行うものであり、前記水分を含んだ酸素の水分添加量
    が、３０〜３００ｐｐｍであることを特徴とする半導体
    装置の製造方法。
  8. 【請求項８】 請求項１記載の半導体装置の製造方法に
    おいて、 高融点金属がタングステン、モリブデン、タンタル、チ
    タンのいずれかであることを特徴とする半導体装置の製
    造方法。
  9. 【請求項９】 請求項１記載の半導体装置の製造方法に
    おいて、 前記上部電極材料として、窒化チタン、タングステン、
    モリブデン、タンタルのいずれかあるいはこれらを組み
    合わせた構造のものを用いることを特徴とする半導体装
    置の製造方法。
  10. 【請求項１０】 請求項１記載の半導体装置の製造方法
    において、 容量絶縁膜として、酸化タンタルからなる高誘電体膜を
    用いるとともに、前記酸化タンタル膜の窒化処理とし
    て、アンモニア、窒素あるいは亜酸化窒素のいずれかで
    の雰囲気中でプラズマ処理を行うことを特徴とする半導
    体装置の製造方法。
  11. 【請求項１１】 請求項１乃至請求項１０のいずれかに
    記載の半導体装置の製造方法を用いた半導体装置であっ
    て、 前記容量素子をダイナミック・ランダム・アクセス・メ
    モリの容量セルに用いることを特徴とする半導体装置。
JP6274826A 1994-11-09 1994-11-09 半導体装置および半導体装置の製造方法 Expired - Lifetime JP2636755B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP6274826A JP2636755B2 (ja) 1994-11-09 1994-11-09 半導体装置および半導体装置の製造方法
US08/550,355 US5622888A (en) 1994-11-09 1995-10-30 Method of manufacturing a semiconductor device
KR1019950040305A KR100222455B1 (ko) 1994-11-09 1995-11-08 반도체 장치 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6274826A JP2636755B2 (ja) 1994-11-09 1994-11-09 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH08139288A JPH08139288A (ja) 1996-05-31
JP2636755B2 true JP2636755B2 (ja) 1997-07-30

Family

ID=17547117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6274826A Expired - Lifetime JP2636755B2 (ja) 1994-11-09 1994-11-09 半導体装置および半導体装置の製造方法

Country Status (3)

Country Link
US (1) US5622888A (ja)
JP (1) JP2636755B2 (ja)
KR (1) KR100222455B1 (ja)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5696014A (en) * 1994-03-11 1997-12-09 Micron Semiconductor, Inc. Method for increasing capacitance of an HSG rugged capacitor using a phosphine rich oxidation and subsequent wet etch
US5858838A (en) * 1998-02-23 1999-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method for increasing DRAM capacitance via use of a roughened surface bottom capacitor plate
JP2671833B2 (ja) * 1994-11-11 1997-11-05 日本電気株式会社 半導体装置およびその製造方法
US5612558A (en) 1995-11-15 1997-03-18 Micron Technology, Inc. Hemispherical grained silicon on refractory metal nitride
US6015986A (en) * 1995-12-22 2000-01-18 Micron Technology, Inc. Rugged metal electrodes for metal-insulator-metal capacitors
KR100282413B1 (ko) * 1996-10-24 2001-03-02 김영환 아산화질소 가스를 이용한 박막 형성 방법
US5849628A (en) * 1996-12-09 1998-12-15 Micron Technology, Inc. Method of producing rough polysilicon by the use of pulsed plasma chemical vapor deposition and products produced by same
KR100259038B1 (ko) * 1997-03-31 2000-06-15 윤종용 반도체커패시터제조방법및그에따라형성된반도체커패시터
US6218260B1 (en) * 1997-04-22 2001-04-17 Samsung Electronics Co., Ltd. Methods of forming integrated circuit capacitors having improved electrode and dielectric layer characteristics and capacitors formed thereby
US6188097B1 (en) * 1997-07-02 2001-02-13 Micron Technology, Inc. Rough electrode (high surface area) from Ti and TiN
TW411615B (en) 1997-12-04 2000-11-11 Fujitsu Ltd Semiconductor device and method of manufacturing the same
US6911371B2 (en) * 1997-12-19 2005-06-28 Micron Technology, Inc. Capacitor forming methods with barrier layers to threshold voltage shift inducing material
US6165833A (en) * 1997-12-19 2000-12-26 Micron Technology, Inc. Semiconductor processing method of forming a capacitor
KR19990055204A (ko) * 1997-12-27 1999-07-15 김영환 반도체 장치의 캐패시터 형성 방법
KR100524685B1 (ko) * 1997-12-27 2006-05-04 주식회사 하이닉스반도체 반도체장치의고유전체캐패시터제조방법
US6107152A (en) * 1998-02-20 2000-08-22 Micron Technology, Inc. Method of forming tungsten nitride comprising layers using NF3 as a nitrogen source gas
TW403991B (en) * 1998-06-16 2000-09-01 Samsung Electronics Co Ltd Method of forming selective metal layer and method of forming capacitor and filling contact hole using the same
KR100319888B1 (ko) 1998-06-16 2002-01-10 윤종용 선택적 금속층 형성방법, 이를 이용한 커패시터 형성 및 콘택홀 매립방법
US6004857A (en) * 1998-09-17 1999-12-21 Taiwan Semiconductor Manufacturing Company Method to increase DRAM capacitor via rough surface storage node plate
US6303430B1 (en) * 1998-11-04 2001-10-16 United Microelectronics Corp. Method of manufacturing DRAM capacitor
US6303972B1 (en) 1998-11-25 2001-10-16 Micron Technology, Inc. Device including a conductive layer protected against oxidation
US7067861B1 (en) 1998-11-25 2006-06-27 Micron Technology, Inc. Device and method for protecting against oxidation of a conductive layer in said device
US6265260B1 (en) * 1999-01-12 2001-07-24 Lucent Technologies Inc. Method for making an integrated circuit capacitor including tantalum pentoxide
US6150209A (en) * 1999-04-23 2000-11-21 Taiwan Semiconductor Manufacturing Company Leakage current reduction of a tantalum oxide layer via a nitrous oxide high density annealing procedure
JP2001015713A (ja) * 1999-07-02 2001-01-19 Mitsubishi Electric Corp 容量性素子
JP4741769B2 (ja) * 1999-07-26 2011-08-10 東京エレクトロン株式会社 半導体装置の製造方法
KR20010017208A (ko) * 1999-08-09 2001-03-05 박종섭 반도체 소자의 캐패시터 제조 방법
KR100482753B1 (ko) * 1999-11-09 2005-04-14 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
KR100319168B1 (ko) * 1999-12-30 2002-01-04 박종섭 반도체소자의 제조방법
US6319766B1 (en) 2000-02-22 2001-11-20 Applied Materials, Inc. Method of tantalum nitride deposition by tantalum oxide densification
US6544906B2 (en) * 2000-12-21 2003-04-08 Texas Instruments Incorporated Annealing of high-k dielectric materials
KR20030057875A (ko) * 2001-12-29 2003-07-07 주식회사 하이닉스반도체 반도체 소자의 제조 방법
JP4012411B2 (ja) 2002-02-14 2007-11-21 株式会社ルネサステクノロジ 半導体装置およびその製造方法
KR100434709B1 (ko) * 2002-08-30 2004-06-07 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR100434708B1 (ko) * 2002-08-30 2004-06-07 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR100524935B1 (ko) * 2002-11-04 2005-10-31 삼성전자주식회사 반도체 메모리 소자의 제조방법
JP4563655B2 (ja) * 2003-04-23 2010-10-13 株式会社日立製作所 半導体装置及びその製造方法
JP2009283658A (ja) * 2008-05-22 2009-12-03 Elpida Memory Inc キャパシタ素子用の絶縁膜、キャパシタ素子及び半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5079191A (en) * 1985-11-29 1992-01-07 Hitachi, Ltd. Process for producing a semiconductor device
JP2867468B2 (ja) * 1989-09-22 1999-03-08 ソニー株式会社 半導体装置の製造方法
KR930002673B1 (ko) * 1990-07-05 1993-04-07 삼성전자 주식회사 고융점금속 성장방법
US5139974A (en) * 1991-01-25 1992-08-18 Micron Technology, Inc. Semiconductor manufacturing process for decreasing the optical refelctivity of a metal layer
US5182232A (en) * 1991-04-08 1993-01-26 Micron Technology, Inc. Metal silicide texturizing technique
US5474949A (en) * 1992-01-27 1995-12-12 Matsushita Electric Industrial Co., Ltd. Method of fabricating capacitor or contact for semiconductor device by forming uneven oxide film and reacting silicon with metal containing gas
JPH0689984A (ja) * 1992-01-27 1994-03-29 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP3141553B2 (ja) * 1992-08-06 2001-03-05 日本電気株式会社 半導体装置の製造方法
JP3024721B2 (ja) * 1992-10-14 2000-03-21 新日本製鐵株式会社 半導体記憶装置の製造方法
KR960005681B1 (ko) * 1992-11-07 1996-04-30 금성일렉트론주식회사 반도체 메모리 장치의 캐패시터 제조방법
JP2786071B2 (ja) * 1993-02-17 1998-08-13 日本電気株式会社 半導体装置の製造方法
US5441011A (en) * 1993-03-16 1995-08-15 Nippon Steel Corporation Sublimation growth of single crystal SiC
US5470775A (en) * 1993-11-09 1995-11-28 Vlsi Technology, Inc. Method of forming a polysilicon-on-silicide capacitor

Also Published As

Publication number Publication date
US5622888A (en) 1997-04-22
KR100222455B1 (ko) 1999-10-01
JPH08139288A (ja) 1996-05-31
KR960019735A (ko) 1996-06-17

Similar Documents

Publication Publication Date Title
JP2636755B2 (ja) 半導体装置および半導体装置の製造方法
JP2786071B2 (ja) 半導体装置の製造方法
JP2679599B2 (ja) 半導体装置の製造方法
JP3141553B2 (ja) 半導体装置の製造方法
US5786248A (en) Semiconductor processing method of forming a tantalum oxide containing capacitor
US6930013B2 (en) Method of forming a capacitor of an integrated circuit device
US5254505A (en) Process of forming capacitive insulating film
JPH07161931A (ja) 半導体装置の製造方法
JPH10303368A (ja) 電極と誘電層特性が改善した集積回路キャパシタの製造方法及びその製造方法により製造されたキャパシタ
JPH09266290A (ja) 半導体装置の製造方法
JP2002231656A (ja) 半導体集積回路装置の製造方法
GB2364825A (en) A capacitor using a tantalum nitride dielectric
US6177305B1 (en) Fabrication of metal-insulator-metal capacitive structures
JP2778451B2 (ja) 半導体装置の製造方法
KR100417855B1 (ko) 반도체소자의 캐패시터 및 그 제조방법
US20050280066A1 (en) Capacitor in semiconductor device having dual dielectric film structure and method for fabricating the same
JP2001053253A (ja) 半導体メモリ素子のキャパシタ及びその製造方法
US6197653B1 (en) Capacitor and memory structure and method
JPH05243524A (ja) 半導体装置の製造方法
US6403455B1 (en) Methods of fabricating a memory device
JPH11163282A (ja) 半導体装置の製造方法
JPH11145423A (ja) 半導体装置の製造方法
KR100882090B1 (ko) 반도체소자의 캐패시터 제조방법
JP3196700B2 (ja) 半導体装置の製造方法
JPH0637079A (ja) 半導体装置及びその製造装置及びその製造方法