JPH08139288A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法Info
- Publication number
- JPH08139288A JPH08139288A JP6274826A JP27482694A JPH08139288A JP H08139288 A JPH08139288 A JP H08139288A JP 6274826 A JP6274826 A JP 6274826A JP 27482694 A JP27482694 A JP 27482694A JP H08139288 A JPH08139288 A JP H08139288A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- manufacturing
- film
- insulating film
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 34
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 239000007789 gas Substances 0.000 claims abstract description 39
- 239000003990 capacitor Substances 0.000 claims abstract description 29
- 229910052751 metal Inorganic materials 0.000 claims abstract description 26
- 239000002184 metal Substances 0.000 claims abstract description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 22
- 229920005591 polysilicon Polymers 0.000 claims abstract description 17
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 13
- 229910052736 halogen Inorganic materials 0.000 claims abstract description 11
- 150000002367 halogens Chemical class 0.000 claims abstract description 11
- 230000008018 melting Effects 0.000 claims abstract description 11
- 238000002844 melting Methods 0.000 claims abstract description 11
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 10
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 10
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910000077 silane Inorganic materials 0.000 claims abstract description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 3
- 238000000151 deposition Methods 0.000 claims abstract description 3
- 239000001257 hydrogen Substances 0.000 claims abstract description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 3
- 239000010408 film Substances 0.000 claims description 91
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 35
- 229910052721 tungsten Inorganic materials 0.000 claims description 35
- 239000010937 tungsten Substances 0.000 claims description 35
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 30
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 25
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 17
- 239000001301 oxygen Substances 0.000 claims description 17
- 229910052760 oxygen Inorganic materials 0.000 claims description 17
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims description 12
- 238000010438 heat treatment Methods 0.000 claims description 9
- 238000000280 densification Methods 0.000 claims description 8
- 229910052715 tantalum Inorganic materials 0.000 claims description 8
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 8
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 8
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 239000013078 crystal Substances 0.000 claims description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- 239000001272 nitrous oxide Substances 0.000 claims description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 5
- 229910052750 molybdenum Inorganic materials 0.000 claims description 5
- 239000011733 molybdenum Substances 0.000 claims description 5
- 238000009832 plasma treatment Methods 0.000 claims description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 4
- 238000005121 nitriding Methods 0.000 claims description 4
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 3
- 229910000484 niobium oxide Inorganic materials 0.000 claims description 3
- URLJKFSTXLNXLG-UHFFFAOYSA-N niobium(5+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Nb+5].[Nb+5] URLJKFSTXLNXLG-UHFFFAOYSA-N 0.000 claims description 3
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 2
- 229910021529 ammonia Inorganic materials 0.000 claims description 2
- 239000000463 material Substances 0.000 claims description 2
- 150000008064 anhydrides Chemical class 0.000 claims 1
- 239000007772 electrode material Substances 0.000 claims 1
- 238000006243 chemical reaction Methods 0.000 description 12
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 239000000758 substrate Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 239000003870 refractory metal Substances 0.000 description 8
- 230000012010 growth Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 229910052786 argon Inorganic materials 0.000 description 5
- 230000006911 nucleation Effects 0.000 description 5
- 238000010899 nucleation Methods 0.000 description 5
- 230000001590 oxidative effect Effects 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000012159 carrier gas Substances 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000009834 vaporization Methods 0.000 description 3
- 230000008016 vaporization Effects 0.000 description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000001179 sorption measurement Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- HSXKFDGTKKAEHL-UHFFFAOYSA-N tantalum(v) ethoxide Chemical compound [Ta+5].CC[O-].CC[O-].CC[O-].CC[O-].CC[O-] HSXKFDGTKKAEHL-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 粗面タングステン膜を形成し、下部電極の表
面を増加させると同時に、リーク電流特性の優れた容量
素子を形成することのできる半導体装置の製造方法およ
び半導体装置を実現すること。 【構成】 DRAM等の超LSIに用いられる容量素子
部の形成工程を、ポリシリコンからなる下部電極表面上
へ、薄膜かつ粗面のタングステン膜を化学気相成長法に
より選択的に形成、容量絶縁膜を形成、容量絶縁膜を形
成させる工程、この容量絶縁膜を緻密化処理する工程お
よび金属元素からなる上部電極を形成する工程により行
うものである。
面を増加させると同時に、リーク電流特性の優れた容量
素子を形成することのできる半導体装置の製造方法およ
び半導体装置を実現すること。 【構成】 DRAM等の超LSIに用いられる容量素子
部の形成工程を、ポリシリコンからなる下部電極表面上
へ、薄膜かつ粗面のタングステン膜を化学気相成長法に
より選択的に形成、容量絶縁膜を形成、容量絶縁膜を形
成させる工程、この容量絶縁膜を緻密化処理する工程お
よび金属元素からなる上部電極を形成する工程により行
うものである。
Description
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特にダイナミック・ランダム・アクセス・メモ
リ(DRAM)等の超LSIに用いられる容量素子部を
形成する半導体装置の製造方法に関する。
に関し、特にダイナミック・ランダム・アクセス・メモ
リ(DRAM)等の超LSIに用いられる容量素子部を
形成する半導体装置の製造方法に関する。
【0002】
【従来の技術】256MbitDRAM以降の超LSI
メモリデバイスの容量素子部においては、単位面積当た
りの容量値を大きくできる高誘電率容量絶縁膜の採用が
検討されている。また、この検討されている高誘電率容
量絶縁膜の形成方法として、化学気相成長法は、優れた
ステップカバレッジ特性を有する膜が形成できるため、
多くの研究がなされている。
メモリデバイスの容量素子部においては、単位面積当た
りの容量値を大きくできる高誘電率容量絶縁膜の採用が
検討されている。また、この検討されている高誘電率容
量絶縁膜の形成方法として、化学気相成長法は、優れた
ステップカバレッジ特性を有する膜が形成できるため、
多くの研究がなされている。
【0003】図8は、DRAMセルにおいて、ビット線
856を含むトランジスタを被覆する層間絶縁膜848
に設けられたスルーホール857を通してトランジスタ
に結合するスタックトタイプの容量素子の従来技術によ
る製造方法を工程順に示した断面図である。
856を含むトランジスタを被覆する層間絶縁膜848
に設けられたスルーホール857を通してトランジスタ
に結合するスタックトタイプの容量素子の従来技術によ
る製造方法を工程順に示した断面図である。
【0004】ここで、高誘電率容量絶縁膜として、酸化
タンタル(Ta2O5)膜を用いた場合について述べる。
タンタル(Ta2O5)膜を用いた場合について述べる。
【0005】まず、図8(a)に示すように、下部電極
ポリシリコンからなる容量下部電極802上に、W膜を
スパッタ法などにより形成する。一般的に、W膜厚は、
ウエハ面内に均一性良く形成させるため、100nm以
上の成膜を行なっている。
ポリシリコンからなる容量下部電極802上に、W膜を
スパッタ法などにより形成する。一般的に、W膜厚は、
ウエハ面内に均一性良く形成させるため、100nm以
上の成膜を行なっている。
【0006】次に、図8(b)に示すように有機原料で
あるペンタエトキシタンタル(Ta(OC2H5)5)ガ
スを用いた減圧化学気相成長法により酸化タンタル膜8
11を形成し、この膜のリーク電流特性を改善させるた
め、酸素雰囲気中での熱処理を行なう。
あるペンタエトキシタンタル(Ta(OC2H5)5)ガ
スを用いた減圧化学気相成長法により酸化タンタル膜8
11を形成し、この膜のリーク電流特性を改善させるた
め、酸素雰囲気中での熱処理を行なう。
【0007】続いて、図8(c)に示すように、容量上
部電極803を形成する。上部電極として、一般的にW
膜が用いられている。以上の形成工程により、容量素子
部を形成する。
部電極803を形成する。上部電極として、一般的にW
膜が用いられている。以上の形成工程により、容量素子
部を形成する。
【0008】
【発明が解決しようとする課題】上述した従来の容量構
造体において、以下に述べる問題点がある。
造体において、以下に述べる問題点がある。
【0009】まず、従来の容量素子のリンドープポリシ
リコンにおいては、表面がほとんど平坦状態のものが用
いられている。近年、このポリシリコン表面を粗面(H
SG)化し、表面積を2倍程度に増加させる技術が開発
され、実用化されつつある。
リコンにおいては、表面がほとんど平坦状態のものが用
いられている。近年、このポリシリコン表面を粗面(H
SG)化し、表面積を2倍程度に増加させる技術が開発
され、実用化されつつある。
【0010】しかしながら、粗面化したポリシリコン上
へW膜を、従来技術であるスパッタ法などにより100
nm以上形成した場合、粗面ポリシリコン表面が平坦化
され、表面積増加分が減少してしまうという問題点があ
る。これは、粗面シリコンのグレインサイズが一般的に
20〜200nmで制御されるが、この粗面シリコン上
へ形成するWの膜厚が100nm以上になると、粗面化
されたポリシリコンの間にWが入り込んでしまい、粗面
状態が維持されず、面積増大の効果がなくなるためであ
る。
へW膜を、従来技術であるスパッタ法などにより100
nm以上形成した場合、粗面ポリシリコン表面が平坦化
され、表面積増加分が減少してしまうという問題点があ
る。これは、粗面シリコンのグレインサイズが一般的に
20〜200nmで制御されるが、この粗面シリコン上
へ形成するWの膜厚が100nm以上になると、粗面化
されたポリシリコンの間にWが入り込んでしまい、粗面
状態が維持されず、面積増大の効果がなくなるためであ
る。
【0011】また、W膜をスパッタ法で形成した場合、
下部電極部の形成において、多数の追加工程が必要とな
るという問題点がある。
下部電極部の形成において、多数の追加工程が必要とな
るという問題点がある。
【0012】本発明は上述したような従来の技術が有す
る問題点に鑑みてなされたものであって、粗面タングス
テンにより、表面積増加分を維持したまま、リーク電流
特性の優れた容量素子を形成することのできる半導体装
置の製造方法および半導体装置を実現することを目的と
する。
る問題点に鑑みてなされたものであって、粗面タングス
テンにより、表面積増加分を維持したまま、リーク電流
特性の優れた容量素子を形成することのできる半導体装
置の製造方法および半導体装置を実現することを目的と
する。
【0013】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、容量素子部を備えた半導体装置の製造方法で
あって、容量素子部の下部電極であるポリシリコンある
いはアモルファスシリコン表面の自然酸化膜を除去する
第1の工程と、第1の工程により自然酸化膜が除去され
た下部電極と高融点金属のハロゲンガスとを反応させ
て、下部電極を選択的に高融点金属あるいは高融点金属
のシリサイドで置換する第2の工程と、第2の工程によ
り形成された下部電極の高融点金属あるいは高融点金属
のシリサイドに置換された部分をシランガスに暴露した
後に、再び高融点金属のハロゲンガスをシランガスある
いは水素で還元することにより粗な結晶粒を下部電極表
面に選択的に堆積させることを少なくとも1回以上行う
第3の工程と、下部電極上に容量絶縁膜を形成する第4
の工程と、第4の工程にて形成された容量絶縁膜を緻密
化し、かつ、窒化する第5の工程と、第5の工程により
緻密化され、窒化された容量絶縁膜上に上部電極を形成
する第6の工程と、を有することを特徴とする。
造方法は、容量素子部を備えた半導体装置の製造方法で
あって、容量素子部の下部電極であるポリシリコンある
いはアモルファスシリコン表面の自然酸化膜を除去する
第1の工程と、第1の工程により自然酸化膜が除去され
た下部電極と高融点金属のハロゲンガスとを反応させ
て、下部電極を選択的に高融点金属あるいは高融点金属
のシリサイドで置換する第2の工程と、第2の工程によ
り形成された下部電極の高融点金属あるいは高融点金属
のシリサイドに置換された部分をシランガスに暴露した
後に、再び高融点金属のハロゲンガスをシランガスある
いは水素で還元することにより粗な結晶粒を下部電極表
面に選択的に堆積させることを少なくとも1回以上行う
第3の工程と、下部電極上に容量絶縁膜を形成する第4
の工程と、第4の工程にて形成された容量絶縁膜を緻密
化し、かつ、窒化する第5の工程と、第5の工程により
緻密化され、窒化された容量絶縁膜上に上部電極を形成
する第6の工程と、を有することを特徴とする。
【0014】この場合、容量絶縁膜として、酸化タンタ
ル、酸化チタン、酸化ニオブ、酸化ハフニウム、酸化イ
ットリウムのいずれかからなる高誘電体膜を用いてもよ
い。
ル、酸化チタン、酸化ニオブ、酸化ハフニウム、酸化イ
ットリウムのいずれかからなる高誘電体膜を用いてもよ
い。
【0015】また、容量下部電極であるポリシリコン上
の自然酸化膜の除去方法として、無水フッ酸あるいは希
釈フッ酸を用いた処理を行ってもよい。
の自然酸化膜の除去方法として、無水フッ酸あるいは希
釈フッ酸を用いた処理を行ってもよい。
【0016】また、容量絶縁膜として、酸化タンタルか
らなる高誘電体膜を用いるとともに、酸化タンタル膜の
形成を、有機系のタンタル原料を用いた化学気相成長に
より行ってもよい。
らなる高誘電体膜を用いるとともに、酸化タンタル膜の
形成を、有機系のタンタル原料を用いた化学気相成長に
より行ってもよい。
【0017】また、容量絶縁膜として、酸化タンタルか
らなる高誘電体膜を用いるとともに、酸化タンタル膜の
緻密化処理として、酸素、亜酸化窒素、あるいは水分を
含んだ酸素、のいずれかまたはこれら数種類のガス雰囲
気中で電気炉やランプ加熱による急速加熱、またはプラ
ズマ処理による緻密化処理を行ってもよい。
らなる高誘電体膜を用いるとともに、酸化タンタル膜の
緻密化処理として、酸素、亜酸化窒素、あるいは水分を
含んだ酸素、のいずれかまたはこれら数種類のガス雰囲
気中で電気炉やランプ加熱による急速加熱、またはプラ
ズマ処理による緻密化処理を行ってもよい。
【0018】また、容量絶縁膜として、酸化タンタルか
らなる高誘電体膜を用いるとともに、酸化タンタル膜の
緻密化処理として、水分を含んだ酸素をが存在するガス
雰囲気中で加熱を行うものであり、水分を含んだ酸素の
水分添加量を、30〜300ppmとしてもよい。
らなる高誘電体膜を用いるとともに、酸化タンタル膜の
緻密化処理として、水分を含んだ酸素をが存在するガス
雰囲気中で加熱を行うものであり、水分を含んだ酸素の
水分添加量を、30〜300ppmとしてもよい。
【0019】この場合、緻密化処理を行う際の温度を2
00〜600℃としてもよい。
00〜600℃としてもよい。
【0020】また、高融点金属がタングステン、モリブ
デン、タンタル、チタンのいずれかとしてもよい。
デン、タンタル、チタンのいずれかとしてもよい。
【0021】また、上部電極材料として、窒化チタン、
タングステン、モリブデン、タンタルのいずれかあるい
はこれらを組み合わせた構造のものを用いてもよい。
タングステン、モリブデン、タンタルのいずれかあるい
はこれらを組み合わせた構造のものを用いてもよい。
【0022】さらに、容量絶縁膜として、酸化タンタル
からなる高誘電体膜を用いるとともに、酸化タンタル膜
の窒化処理として、アンモニア、窒素あるいは亜酸化窒
素のいずれかでの雰囲気中でプラズマ処理を行うことと
してもよい。
からなる高誘電体膜を用いるとともに、酸化タンタル膜
の窒化処理として、アンモニア、窒素あるいは亜酸化窒
素のいずれかでの雰囲気中でプラズマ処理を行うことと
してもよい。
【0023】本発明の半導体装置は、上述したような半
導体装置の製造方法を用いた半導体装置であって、容量
素子をダイナミック・ランダム・アクセス・メモリの容
量セルに用いることを特徴とする。
導体装置の製造方法を用いた半導体装置であって、容量
素子をダイナミック・ランダム・アクセス・メモリの容
量セルに用いることを特徴とする。
【0024】
【作用】タングステンをはじめとする高融点金属のハロ
ゲンガスはシランなどの還元種と反応することにより、
導電物質上に選択的に金属膜を堆積させることが可能で
あることが従来より知られている。さらに、これらのハ
ロゲンガスはシリコンと置換反応により金属膜を堆積す
ることが知られている。
ゲンガスはシランなどの還元種と反応することにより、
導電物質上に選択的に金属膜を堆積させることが可能で
あることが従来より知られている。さらに、これらのハ
ロゲンガスはシリコンと置換反応により金属膜を堆積す
ることが知られている。
【0025】本発明では、まず、高融点金属のハロゲン
ガスと下部電極を構成している多結晶シリコンあるいは
アモルファスシリコンとの反応により高融点金属あるい
は高融点金属のシリサイドをシリコン原子と置換する形
で堆積させる。
ガスと下部電極を構成している多結晶シリコンあるいは
アモルファスシリコンとの反応により高融点金属あるい
は高融点金属のシリサイドをシリコン原子と置換する形
で堆積させる。
【0026】この時、堆積する膜とシリコンとの密度差
により、下部電極は結果的に浸食される形で金属膜が堆
積されるために、下部電極の間隔は、はじめに電極を形
成した時に比べて広がることになる。この浸食の度合い
は下部電極を構成している多結晶あるいはアモルファス
シリコン中の不純物種、あるいは不純物濃度と反応させ
る高融点金属のハロゲンガスの分圧、さらには反応温度
により制御が可能となる。
により、下部電極は結果的に浸食される形で金属膜が堆
積されるために、下部電極の間隔は、はじめに電極を形
成した時に比べて広がることになる。この浸食の度合い
は下部電極を構成している多結晶あるいはアモルファス
シリコン中の不純物種、あるいは不純物濃度と反応させ
る高融点金属のハロゲンガスの分圧、さらには反応温度
により制御が可能となる。
【0027】さらに、浸食の量は堆積する膜の核生成密
度に依存している結果、核生成する高融点金属あるいは
高融点金属のシリサイドの結晶粒の大きさと結晶粒の密
度は反応条件と下部電極を構成している多結晶シリコン
あるいはアモルファスシリコンの形成条件に強く依存し
ている。これはこのような置換反応が基板からのシリコ
ン原子の拡散に律速されていることによるものである。
度に依存している結果、核生成する高融点金属あるいは
高融点金属のシリサイドの結晶粒の大きさと結晶粒の密
度は反応条件と下部電極を構成している多結晶シリコン
あるいはアモルファスシリコンの形成条件に強く依存し
ている。これはこのような置換反応が基板からのシリコ
ン原子の拡散に律速されていることによるものである。
【0028】上記のようなタングステン膜にSiH4ガ
スを曝すと、SiH4ガスがタングステン表面で解離吸
着する。この状態でWF6を導入すると、解離吸着して
いるSiH4ガスの吸着サイトの密度により、SiH4と
の反応により核生成するタングステンの密度が決定され
る。これにより、ポリシリコン上に形成されるタングス
テンの核生成密度を容易に制御することが可能となり、
タングステン膜の粗面化が可能となる。
スを曝すと、SiH4ガスがタングステン表面で解離吸
着する。この状態でWF6を導入すると、解離吸着して
いるSiH4ガスの吸着サイトの密度により、SiH4と
の反応により核生成するタングステンの密度が決定され
る。これにより、ポリシリコン上に形成されるタングス
テンの核生成密度を容易に制御することが可能となり、
タングステン膜の粗面化が可能となる。
【0029】また、本発明においては、緻密化処理を行
っている。上記のように薄いタングステン膜では、リー
ク電流が問題となる場合があるが、本発明ではこの緻密
化処理が施されているため、特に問題とはならない。
っている。上記のように薄いタングステン膜では、リー
ク電流が問題となる場合があるが、本発明ではこの緻密
化処理が施されているため、特に問題とはならない。
【0030】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【0031】図1は本発明により形成される半導体装置
(DRAM)の部分的な構成を示す断面図である。
(DRAM)の部分的な構成を示す断面図である。
【0032】P型シリコン基体41にNウエル42が形
成され、そこに第1のPウエル43’が形成され、ま
た、第1のPウエル43’とN+分離領域45を介した
Pシリコン基体41の部分に第2のPウエル43”が形
成されてシリコン基板を構成している。このシリコン基
板の主面のフィールド酸化膜46で絶縁分離された活性
化領域に各素子が形成されている。
成され、そこに第1のPウエル43’が形成され、ま
た、第1のPウエル43’とN+分離領域45を介した
Pシリコン基体41の部分に第2のPウエル43”が形
成されてシリコン基板を構成している。このシリコン基
板の主面のフィールド酸化膜46で絶縁分離された活性
化領域に各素子が形成されている。
【0033】第1のPウエル43’には多数のメモリセ
ルのそれぞれのトランジスタが構成されているが、図1
では一対のメモリセルのみ図示している。すなわち一対
のメモリセルを構成するそれぞれのトランジスタ50の
ソース、ドレインとなるN型領域51’、51”が形成
され、ゲート絶縁膜52を介してポリシリコン53およ
びシリサイド54からなるゲート電極55が形成され、
全体が第1の層間絶縁膜47で被覆されている。
ルのそれぞれのトランジスタが構成されているが、図1
では一対のメモリセルのみ図示している。すなわち一対
のメモリセルを構成するそれぞれのトランジスタ50の
ソース、ドレインとなるN型領域51’、51”が形成
され、ゲート絶縁膜52を介してポリシリコン53およ
びシリサイド54からなるゲート電極55が形成され、
全体が第1の層間絶縁膜47で被覆されている。
【0034】上記の第1の層間絶縁膜47に設けられた
コンタクト孔58を通してビット線56が一対のメモリ
セルのそれぞれのトランジスタに共通なソース、ドレイ
ンの一方となるN型領域51’に接続されている。この
ビット線56を被覆して第2の層間絶縁膜48が形成さ
れ、その上に点線70で囲んだ本発明の一対の容量素子
が構成されている。すなわち、このスタック型の容量素
子は、容量下部電極2、容量誘電体膜としての酸化タン
タル膜11および容量上部電極3から構成され、一対の
容量下部電極2は第1および第2の層間絶縁膜47、4
8に設けられたコンタクト孔57を通してそれぞれのト
ランジシタのソース、ドレインの他方となるN型領域5
1”に接続されている。また、容量上部電極3は一対の
メモリセルのそれぞれの容量素子に共通に連続的に形成
され第2の層間絶縁膜48上を延節されて、その取り出
し部3’において第3の層間絶縁膜49に設けられたス
ルーホール67を通して接地電位等の固定電位となって
いるアルミ電極71と電気的に接続されている。なお、
このアルミ電極71の下部およびスルーホール67の内
壁および容量上部電極3の取り出し部3’に接する底面
には室化チタン膜72が形成され、スルーホール67は
タングステン73により充填されている。
コンタクト孔58を通してビット線56が一対のメモリ
セルのそれぞれのトランジスタに共通なソース、ドレイ
ンの一方となるN型領域51’に接続されている。この
ビット線56を被覆して第2の層間絶縁膜48が形成さ
れ、その上に点線70で囲んだ本発明の一対の容量素子
が構成されている。すなわち、このスタック型の容量素
子は、容量下部電極2、容量誘電体膜としての酸化タン
タル膜11および容量上部電極3から構成され、一対の
容量下部電極2は第1および第2の層間絶縁膜47、4
8に設けられたコンタクト孔57を通してそれぞれのト
ランジシタのソース、ドレインの他方となるN型領域5
1”に接続されている。また、容量上部電極3は一対の
メモリセルのそれぞれの容量素子に共通に連続的に形成
され第2の層間絶縁膜48上を延節されて、その取り出
し部3’において第3の層間絶縁膜49に設けられたス
ルーホール67を通して接地電位等の固定電位となって
いるアルミ電極71と電気的に接続されている。なお、
このアルミ電極71の下部およびスルーホール67の内
壁および容量上部電極3の取り出し部3’に接する底面
には室化チタン膜72が形成され、スルーホール67は
タングステン73により充填されている。
【0035】一方、記憶装置の周辺回路を構成する。ト
ランジスタ60のソース、ドレインとなるN型領域51
が第2のPウエル43”に形成され、そのゲート絶縁膜
52上にポリシリコン53、シリサイド54、ゲート電
極55が形成されている。そして、ソース、ドレイン5
1の一方に、第1、第2、第3の層間絶縁膜47、4
8、49を通して設けられたコンタクト孔68を通して
アルミ配線71が窒化チタン膜72、タングステン73
を介して接続されている。同様に、周辺回路の他のトラ
ンジスタのゲート電極構造がアルミ配線71と接続して
いる。
ランジスタ60のソース、ドレインとなるN型領域51
が第2のPウエル43”に形成され、そのゲート絶縁膜
52上にポリシリコン53、シリサイド54、ゲート電
極55が形成されている。そして、ソース、ドレイン5
1の一方に、第1、第2、第3の層間絶縁膜47、4
8、49を通して設けられたコンタクト孔68を通して
アルミ配線71が窒化チタン膜72、タングステン73
を介して接続されている。同様に、周辺回路の他のトラ
ンジスタのゲート電極構造がアルミ配線71と接続して
いる。
【0036】図2は、図1に示したDRAMの製造方法
を示す断面図であり、図1の点線70で囲まれた容量素
子部の片側の容量素子部を例示している。
を示す断面図であり、図1の点線70で囲まれた容量素
子部の片側の容量素子部を例示している。
【0037】まず、図2(a)に示すように、容量下部
電極2であるリンドープアモルファスシリコンを化学気
相成長法により堆積させ、通常のリソグラフイ/エッチ
ング技術によりパターニングする。
電極2であるリンドープアモルファスシリコンを化学気
相成長法により堆積させ、通常のリソグラフイ/エッチ
ング技術によりパターニングする。
【0038】次いで、この基板を真空排気可能な気相化
学成長装置内に導入し、350℃に加熱しながら、まず
WF6を100sccm、Arを500sccm流し、
10mTorrの圧力でリンドープアモルファスシリコ
ンとWF6を反応させて、 WF6+3/2Si→W+3/2SiF4 なる反応により、リンドープアモルファスシリコンの表
面をタングステン73aで置換する。この時、WF6分
圧とリンドープアモルファスシリコン中の不純物濃度に
より、タングステンの核発生密度が変化する。特に、多
結晶シリコン中の不純物濃度が低く、かつ、上記の式で
定義されるWF6の分圧が低いほど、核発生密度が減少
するために、タングステンの結晶粒は微細で粗に分布し
た状態で形成される。
学成長装置内に導入し、350℃に加熱しながら、まず
WF6を100sccm、Arを500sccm流し、
10mTorrの圧力でリンドープアモルファスシリコ
ンとWF6を反応させて、 WF6+3/2Si→W+3/2SiF4 なる反応により、リンドープアモルファスシリコンの表
面をタングステン73aで置換する。この時、WF6分
圧とリンドープアモルファスシリコン中の不純物濃度に
より、タングステンの核発生密度が変化する。特に、多
結晶シリコン中の不純物濃度が低く、かつ、上記の式で
定義されるWF6の分圧が低いほど、核発生密度が減少
するために、タングステンの結晶粒は微細で粗に分布し
た状態で形成される。
【0039】次いで、いったんWF6とArガスを排気
した後に、今度は同一の温度で、SiH4を10scc
m、Arを200sccmを混合したガスに曝す。通
常、SiH4はこのような低温では容易には分解しない
が、既に形成されているタングステンの表面ではタング
ステンの持つ低い仕事関数のために、SiH4が解離し
やすくなる。ついで再びこの装置を真空排気してから、
WF6を10sccm、SiH4を6sccm、Arを1
0sccm流し、WF6をSiH4で還元することによ
り、図2(b)に示すように、タングステン73bをタ
ングステン73a上に堆積させる。この時、タングステ
ンの表面に吸着しているSiH4がタングステンの核発
生密度を支配する結果、タングステンの個々の結晶粒の
表面に選択的にタングステンの結晶粒よりも小さい結晶
粒でタングステンが核生成をはじめる。これによりタン
グステン73aおよびタングステン73bで囲まれたリ
ンドープアモルファスシリコンで構成される容量下部電
極2の表面積は、タングステンおよびタングステンで覆
われることにより著しく増加する。
した後に、今度は同一の温度で、SiH4を10scc
m、Arを200sccmを混合したガスに曝す。通
常、SiH4はこのような低温では容易には分解しない
が、既に形成されているタングステンの表面ではタング
ステンの持つ低い仕事関数のために、SiH4が解離し
やすくなる。ついで再びこの装置を真空排気してから、
WF6を10sccm、SiH4を6sccm、Arを1
0sccm流し、WF6をSiH4で還元することによ
り、図2(b)に示すように、タングステン73bをタ
ングステン73a上に堆積させる。この時、タングステ
ンの表面に吸着しているSiH4がタングステンの核発
生密度を支配する結果、タングステンの個々の結晶粒の
表面に選択的にタングステンの結晶粒よりも小さい結晶
粒でタングステンが核生成をはじめる。これによりタン
グステン73aおよびタングステン73bで囲まれたリ
ンドープアモルファスシリコンで構成される容量下部電
極2の表面積は、タングステンおよびタングステンで覆
われることにより著しく増加する。
【0040】本実施例では複数回以上の成長について述
べたが、特に、下部電極の表面積を増加させる必要がな
ければリンドープアモルファスシリコンとWF6との反
応でタングステンが成長した段階で成長を止めても、電
極として用いることが可能である。また本実施例ではリ
ンドープアモルファスシリコンを用いているが、多結晶
シリコンでも同様の効果を得ることが可能である。
べたが、特に、下部電極の表面積を増加させる必要がな
ければリンドープアモルファスシリコンとWF6との反
応でタングステンが成長した段階で成長を止めても、電
極として用いることが可能である。また本実施例ではリ
ンドープアモルファスシリコンを用いているが、多結晶
シリコンでも同様の効果を得ることが可能である。
【0041】次に、図2(c)に示すように、容量下部
電極2上へ酸化タンタル膜11を化学気相成長法により
堆積する。
電極2上へ酸化タンタル膜11を化学気相成長法により
堆積する。
【0042】酸化タンタル膜11の形成には、図3に示
すような装置を用いる。原料ガスとして有機系のペンタ
エトキシタンタルを用いる。この原料は、ヒータ14に
より気化室15で気化され、導入室23によりバルブ2
2dを通して送られてきたキャリアガスであるアルゴン
ガスによりバルブ22dを通して、半導体ウエハ18を
搭載した基板ホルダ17を載置した反応炉19へ導入さ
れる。同時に、導入管12により酸化ガスがバルブ22
dを通して反応炉19へ導入される。ヒータ16により
反応炉19内は熱せられており、導入された有機タンタ
ルガスおよび酸化ガスが化学気相反応を起こし、半導体
ウエハ18上で酸化タンタル膜が形成される。成長条件
として、有機タンタル原料の気化室15の加熱温度は3
0〜200℃、ヒータ16による反応炉19内の成長温
度は300〜600℃、キャリアガスであるアルゴンガ
スの流量は10〜1000sccm、酸素ガスの流量は
0.1〜20slm、圧力は0.1〜10Torrで行
うのが適している。反応炉19には他の導入管13によ
りアルゴンガスがバルブ22aを介して接続され、ま
た、排気口21を有する真空ポンプ20が接続されてい
る。
すような装置を用いる。原料ガスとして有機系のペンタ
エトキシタンタルを用いる。この原料は、ヒータ14に
より気化室15で気化され、導入室23によりバルブ2
2dを通して送られてきたキャリアガスであるアルゴン
ガスによりバルブ22dを通して、半導体ウエハ18を
搭載した基板ホルダ17を載置した反応炉19へ導入さ
れる。同時に、導入管12により酸化ガスがバルブ22
dを通して反応炉19へ導入される。ヒータ16により
反応炉19内は熱せられており、導入された有機タンタ
ルガスおよび酸化ガスが化学気相反応を起こし、半導体
ウエハ18上で酸化タンタル膜が形成される。成長条件
として、有機タンタル原料の気化室15の加熱温度は3
0〜200℃、ヒータ16による反応炉19内の成長温
度は300〜600℃、キャリアガスであるアルゴンガ
スの流量は10〜1000sccm、酸素ガスの流量は
0.1〜20slm、圧力は0.1〜10Torrで行
うのが適している。反応炉19には他の導入管13によ
りアルゴンガスがバルブ22aを介して接続され、ま
た、排気口21を有する真空ポンプ20が接続されてい
る。
【0043】本実施例においては、容量絶縁膜として酸
化タンタル膜を例にしたが、酸化チタン膜、酸化ニオブ
膜、酸化ハフニウム膜、酸化イットリウム膜あるいはこ
れら数種類の容量絶縁膜からなる高誘電体膜を用いた場
合でも本発明の効果はある。
化タンタル膜を例にしたが、酸化チタン膜、酸化ニオブ
膜、酸化ハフニウム膜、酸化イットリウム膜あるいはこ
れら数種類の容量絶縁膜からなる高誘電体膜を用いた場
合でも本発明の効果はある。
【0044】続いて、この酸化タンタル膜の級密化処理
として、酸化ガスを用いたプラズマ処理を行う。酸化プ
ラズマ処理条件として、温度は200〜600℃、雰囲
気ガスとして、酸素(O2、亜酸化窒素(N2O)あるい
は水分(H2O)を含んだ酸素、または、これら数種類
のガス雰囲気中で、さらには、水分を含んだ酸素の水分
添加量として、1〜1000ppmで行うのが適してい
る。
として、酸化ガスを用いたプラズマ処理を行う。酸化プ
ラズマ処理条件として、温度は200〜600℃、雰囲
気ガスとして、酸素(O2、亜酸化窒素(N2O)あるい
は水分(H2O)を含んだ酸素、または、これら数種類
のガス雰囲気中で、さらには、水分を含んだ酸素の水分
添加量として、1〜1000ppmで行うのが適してい
る。
【0045】続いて、図2(d)に示すように、容量上
部電極3として、窒化チタンを形成する。本実施例にお
いては、上部電極として、窒化チタン単層を用いたが、
タングステン、モリブデン、チタンなどの高融点金属、
あるいはこれら高融点金属の窒化膜、あるいはこれら高
融点金属のシリサイド膜、あるいはこれら高融点金属の
多層膜を用いた場合でも本発明の効果はある。
部電極3として、窒化チタンを形成する。本実施例にお
いては、上部電極として、窒化チタン単層を用いたが、
タングステン、モリブデン、チタンなどの高融点金属、
あるいはこれら高融点金属の窒化膜、あるいはこれら高
融点金属のシリサイド膜、あるいはこれら高融点金属の
多層膜を用いた場合でも本発明の効果はある。
【0046】図4は上記のようにして形成された容量素
子部の容量値とタングステンの核成長の繰り替え指数と
の関係を示す図である。図4から、W膜厚が増加するの
に伴って容量値が増加し、4回以上の核成長で再び減少
し、これ以上では粗面化した面積増加分の効果が得られ
ないことがわかった。
子部の容量値とタングステンの核成長の繰り替え指数と
の関係を示す図である。図4から、W膜厚が増加するの
に伴って容量値が増加し、4回以上の核成長で再び減少
し、これ以上では粗面化した面積増加分の効果が得られ
ないことがわかった。
【0047】図5は上記の実施例により形成された容量
素子部の酸素プラズマアニール温度に対する10-8A/
cm2のリーク電流密度における電圧値をプロットした
結果を示す図である。図5に示すように、電圧値は酸化
プラズマ処理温度の増加により、正および負とも増加し
ている。これは、酸化タンタル膜中に含まれる水分やカ
ーボンが、処理温度の増加に伴って外方拡散し、さらに
酸化タンタル膜中の酸素空孔が酸素プラズマ処理による
イオンボンバードにより埋められ、膜が緻密化されるた
めと考えられる。
素子部の酸素プラズマアニール温度に対する10-8A/
cm2のリーク電流密度における電圧値をプロットした
結果を示す図である。図5に示すように、電圧値は酸化
プラズマ処理温度の増加により、正および負とも増加し
ている。これは、酸化タンタル膜中に含まれる水分やカ
ーボンが、処理温度の増加に伴って外方拡散し、さらに
酸化タンタル膜中の酸素空孔が酸素プラズマ処理による
イオンボンバードにより埋められ、膜が緻密化されるた
めと考えられる。
【0048】図6は、上記のリンドープアモルファスシ
リコン上へ粗面金属下部電極を形成する技術を1Gビッ
トDRAM(セルサイズ0.24μm2)の容量素子部
へ適用した結果を示す図である。ここでは、粗面W膜は
2回の繰り返し形成で、50nm形成した場合を用い
た。この結果において、横軸は容量素子部のスタック高
さ、縦軸は容量値を示しており、また、SiO2膜換算
膜厚1.6nmの容量絶縁膜を適用した場合を示してい
る。
リコン上へ粗面金属下部電極を形成する技術を1Gビッ
トDRAM(セルサイズ0.24μm2)の容量素子部
へ適用した結果を示す図である。ここでは、粗面W膜は
2回の繰り返し形成で、50nm形成した場合を用い
た。この結果において、横軸は容量素子部のスタック高
さ、縦軸は容量値を示しており、また、SiO2膜換算
膜厚1.6nmの容量絶縁膜を適用した場合を示してい
る。
【0049】図6から、粗面W表面を用いた場合、粗面
表面でない(no−HSG)場合と比較して約1.4倍
の面積増加が得られ、粗面表面を用いることにより、ス
タックト高さ0.6μm程度で30fFの容量値が得ら
れている。
表面でない(no−HSG)場合と比較して約1.4倍
の面積増加が得られ、粗面表面を用いることにより、ス
タックト高さ0.6μm程度で30fFの容量値が得ら
れている。
【0050】図7は、本実施例により形成した容量素子
部のリーク電流を示す図である。ここで、実線は粗面表
面でない(no−HSG)場合の特性、一点鎖線は粗面
W表面を用いた場合の特性である。図7からリーク電流
特性は粗面表面の利用の有無にかかわらず、ほとんど一
致した結果が得られ、10-8A/cm2のリーク電流密
度における電圧値は正(+)で約0.8Vおよび負
(−)で約1.7Vであった。この特性は、1Gビット
DRAMの内部電源電圧(Vcc/2=0.75V)へ
十分適用可能な結果であると考えられる。
部のリーク電流を示す図である。ここで、実線は粗面表
面でない(no−HSG)場合の特性、一点鎖線は粗面
W表面を用いた場合の特性である。図7からリーク電流
特性は粗面表面の利用の有無にかかわらず、ほとんど一
致した結果が得られ、10-8A/cm2のリーク電流密
度における電圧値は正(+)で約0.8Vおよび負
(−)で約1.7Vであった。この特性は、1Gビット
DRAMの内部電源電圧(Vcc/2=0.75V)へ
十分適用可能な結果であると考えられる。
【0051】
【発明の効果】以上説明したように、本発明は、DRA
M等の超LSIに用いられる容量素子部の形成工程を、
ポリシリコンからなる下部電極表面上へ、薄膜かつ粗面
のタングステン膜を化学気相成長法により選択的に形
成、容量絶縁膜を形成、容量絶縁膜を形成させる工程、
この容量絶縁膜を緻密化処理する工程および金属元素か
らなる上部電極を形成する工程により行うものである。
M等の超LSIに用いられる容量素子部の形成工程を、
ポリシリコンからなる下部電極表面上へ、薄膜かつ粗面
のタングステン膜を化学気相成長法により選択的に形
成、容量絶縁膜を形成、容量絶縁膜を形成させる工程、
この容量絶縁膜を緻密化処理する工程および金属元素か
らなる上部電極を形成する工程により行うものである。
【0052】本発明を用いることにより、従来技術と比
較して、粗面ポリシリコンによる表面積増加分を維持し
たまま、リーク電流特性の優れた容量素子を作製するこ
とができる効果がある。
較して、粗面ポリシリコンによる表面積増加分を維持し
たまま、リーク電流特性の優れた容量素子を作製するこ
とができる効果がある。
【図1】本発明の実施例を適用するDRAM素子構造を
示した断面図である。
示した断面図である。
【図2】本発明の実施例を製造工程手順に示した断面図
である。
である。
【図3】本発明の実施例において、酸化タンタル膜の形
成に用いた装置を模式的に示した構造図である。
成に用いた装置を模式的に示した構造図である。
【図4】本発明に基づき形成した容量素子部のW成膜回
数に対する単位面積当たり(0.1mm2)の容量値を
示した図である。
数に対する単位面積当たり(0.1mm2)の容量値を
示した図である。
【図5】本発明の実施例に基づき形成した容量素子の酸
素プラズマアニール温度に対する10-8A/cm2のリ
ーク電流密度における電圧値をプロットした結果を示す
図である
素プラズマアニール温度に対する10-8A/cm2のリ
ーク電流密度における電圧値をプロットした結果を示す
図である
【図6】本発明に基づき形成した1GビットDRAM容
量素子の容量値(セル面積0.24μm2)を示した図
である。
量素子の容量値(セル面積0.24μm2)を示した図
である。
【図7】本発明に基づき形成した容量素子のリーク電流
特性を示した図である。
特性を示した図である。
【図8】従来技術の製造方法を工程順に示した断面図で
ある。
ある。
2 容量下部電極 3 容量上部電極 3’ 容量上部電極の取り出し部 11 酸化タンタル膜 12 酸素ガスの導入管 13 アルゴンガスの導入管 14 ヒータ 15 気化室 16 ヒータ 17 基板ホルダ 18 半導体ウエハ 19 反応炉 20 真空ポンプ 21 排気口 22a,22b,22c,22d バルブ 23 キャリアガスアルゴンの導入管 41 P型シリコン基板 42 Nウエル 43’,43” Pウエル 45 N+型分離領域 46 フィールド酸化膜 47,48,49 層間絶縁膜 50 メモリセルのトランジスタ 51 ソース,ドレインとするN型領域 52 ゲート絶縁膜 53 ポリシリコン 54 シリサイド 55 ゲート電極 56 ビット線 57,58 コンタクト孔 60 周辺回路を構成するトランジシタ 67 スルーホール 70 容量素子部 71 アルミ電極 72 窒化チタン 73,73a タングステン
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/822 7735−4M H01L 27/10 621 B
Claims (11)
- 【請求項1】 容量素子部を備えた半導体装置の製造方
法であって、 容量素子部の下部電極であるポリシリコンあるいはアモ
ルファスシリコン表面の自然酸化膜を除去する第1の工
程と、 前記第1の工程により自然酸化膜が除去された前記下部
電極と高融点金属のハロゲンガスとを反応させて、下部
電極を選択的に高融点金属あるいは高融点金属のシリサ
イドで置換する第2の工程と、 前記第2の工程により形成された下部電極の高融点金属
あるいは高融点金属のシリサイドに置換された部分をシ
ランガスに暴露した後に、再び高融点金属のハロゲンガ
スをシランガスあるいは水素で還元することにより粗な
結晶粒を下部電極表面に選択的に堆積させることを少な
くとも1回以上行う第3の工程と、 前記下部電極上に容量絶縁膜を形成する第4の工程と、 前記第4の工程にて形成された容量絶縁膜を緻密化し、
かつ、窒化する第5の工程と、 前記第5の工程により緻密化され、窒化された前記容量
絶縁膜上に上部電極を形成する第6の工程と、を有する
ことを特徴とする半導体装置の製造方法。 - 【請求項2】 請求項1記載の半導体装置の製造方法に
おいて、 容量絶縁膜として、酸化タンタル、酸化チタン、酸化ニ
オブ、酸化ハフニウム、酸化イットリウムのいずれかか
らなる高誘電体膜を用いることを特徴とする半導体装置
の製造方法。 - 【請求項3】 請求項1記載の半導体装置の製造方法に
おいて、 前記容量下部電極であるポリシリコン上の自然酸化膜の
除去方法として、無水フッ酸あるいは希釈フッ酸を用い
た処理を行うことを特徴とする半導体装置の製造方法。 - 【請求項4】 請求項1記載の半導体装置の製造方法に
おいて、 容量絶縁膜として、酸化タンタルからなる高誘電体膜を
用いるとともに、前記酸化タンタル膜の形成を、有機系
のタンタル原料を用いた化学気相成長により行うことを
特徴とする半導体装置の製造方法。 - 【請求項5】 請求項1記載の半導体装置の製造方法に
おいて、 容量絶縁膜として、酸化タンタルからなる高誘電体膜を
用いるとともに、前記酸化タンタル膜の緻密化処理とし
て、酸素、亜酸化窒素、あるいは水分を含んだ酸素、の
いずれかまたはこれら数種類のガス雰囲気中で電気炉や
ランプ加熱による急速加熱、またはプラズマ処理による
緻密化処理を行うことを特徴とする半導体装置および半
導体装置の製造方法。 - 【請求項6】 請求項5記載の半導体装置の製造方法に
おいて、 緻密化処理を行う際の温度が200〜600℃であるこ
とを特徴とする半導体装置の製造方法。 - 【請求項7】 請求項1記載の半導体装置の製造方法に
おいて、 容量絶縁膜として、酸化タンタルからなる高誘電体膜を
用いるとともに、前記酸化タンタル膜の緻密化処理とし
て、水分を含んだ酸素をが存在するガス雰囲気中で加熱
を行うものであり、前記水分を含んだ酸素の水分添加量
が、30〜300ppmであることを特徴とする半導体
装置の製造方法。 - 【請求項8】 請求項1記載の半導体装置の製造方法に
おいて、 高融点金属がタングステン、モリブデン、タンタル、チ
タンのいずれかであることを特徴とする半導体装置の製
造方法。 - 【請求項9】 請求項1記載の半導体装置の製造方法に
おいて、 前記上部電極材料として、窒化チタン、タングステン、
モリブデン、タンタルのいずれかあるいはこれらを組み
合わせた構造のものを用いることを特徴とする半導体装
置の製造方法。 - 【請求項10】 請求項1記載の半導体装置の製造方法
において、 容量絶縁膜として、酸化タンタルからなる高誘電体膜を
用いるとともに、前記酸化タンタル膜の窒化処理とし
て、アンモニア、窒素あるいは亜酸化窒素のいずれかで
の雰囲気中でプラズマ処理を行うことを特徴とする半導
体装置の製造方法。 - 【請求項11】 請求項1乃至請求項10のいずれかに
記載の半導体装置の製造方法を用いた半導体装置であっ
て、 前記容量素子をダイナミック・ランダム・アクセス・メ
モリの容量セルに用いることを特徴とする半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6274826A JP2636755B2 (ja) | 1994-11-09 | 1994-11-09 | 半導体装置および半導体装置の製造方法 |
US08/550,355 US5622888A (en) | 1994-11-09 | 1995-10-30 | Method of manufacturing a semiconductor device |
KR1019950040305A KR100222455B1 (ko) | 1994-11-09 | 1995-11-08 | 반도체 장치 및 그의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6274826A JP2636755B2 (ja) | 1994-11-09 | 1994-11-09 | 半導体装置および半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08139288A true JPH08139288A (ja) | 1996-05-31 |
JP2636755B2 JP2636755B2 (ja) | 1997-07-30 |
Family
ID=17547117
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6274826A Expired - Lifetime JP2636755B2 (ja) | 1994-11-09 | 1994-11-09 | 半導体装置および半導体装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5622888A (ja) |
JP (1) | JP2636755B2 (ja) |
KR (1) | KR100222455B1 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990055204A (ko) * | 1997-12-27 | 1999-07-15 | 김영환 | 반도체 장치의 캐패시터 형성 방법 |
KR100259038B1 (ko) * | 1997-03-31 | 2000-06-15 | 윤종용 | 반도체커패시터제조방법및그에따라형성된반도체커패시터 |
KR100319168B1 (ko) * | 1999-12-30 | 2002-01-04 | 박종섭 | 반도체소자의 제조방법 |
US6635523B1 (en) | 1997-12-04 | 2003-10-21 | Fujitsu Limited | Semiconductor device and method of manufacturing the same |
JP2004327607A (ja) * | 2003-04-23 | 2004-11-18 | Hitachi Ltd | 半導体装置及びその製造方法 |
US6833577B2 (en) | 2002-02-14 | 2004-12-21 | Renesas Technology Corporation | Semiconductor device |
KR100524685B1 (ko) * | 1997-12-27 | 2006-05-04 | 주식회사 하이닉스반도체 | 반도체장치의고유전체캐패시터제조방법 |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5696014A (en) * | 1994-03-11 | 1997-12-09 | Micron Semiconductor, Inc. | Method for increasing capacitance of an HSG rugged capacitor using a phosphine rich oxidation and subsequent wet etch |
US5858838A (en) * | 1998-02-23 | 1999-01-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for increasing DRAM capacitance via use of a roughened surface bottom capacitor plate |
JP2671833B2 (ja) * | 1994-11-11 | 1997-11-05 | 日本電気株式会社 | 半導体装置およびその製造方法 |
US5612558A (en) * | 1995-11-15 | 1997-03-18 | Micron Technology, Inc. | Hemispherical grained silicon on refractory metal nitride |
US6015986A (en) * | 1995-12-22 | 2000-01-18 | Micron Technology, Inc. | Rugged metal electrodes for metal-insulator-metal capacitors |
KR100282413B1 (ko) * | 1996-10-24 | 2001-03-02 | 김영환 | 아산화질소 가스를 이용한 박막 형성 방법 |
US5849628A (en) | 1996-12-09 | 1998-12-15 | Micron Technology, Inc. | Method of producing rough polysilicon by the use of pulsed plasma chemical vapor deposition and products produced by same |
US6218260B1 (en) * | 1997-04-22 | 2001-04-17 | Samsung Electronics Co., Ltd. | Methods of forming integrated circuit capacitors having improved electrode and dielectric layer characteristics and capacitors formed thereby |
US6188097B1 (en) | 1997-07-02 | 2001-02-13 | Micron Technology, Inc. | Rough electrode (high surface area) from Ti and TiN |
US6911371B2 (en) * | 1997-12-19 | 2005-06-28 | Micron Technology, Inc. | Capacitor forming methods with barrier layers to threshold voltage shift inducing material |
US6165833A (en) * | 1997-12-19 | 2000-12-26 | Micron Technology, Inc. | Semiconductor processing method of forming a capacitor |
US6107152A (en) * | 1998-02-20 | 2000-08-22 | Micron Technology, Inc. | Method of forming tungsten nitride comprising layers using NF3 as a nitrogen source gas |
KR100319888B1 (ko) | 1998-06-16 | 2002-01-10 | 윤종용 | 선택적 금속층 형성방법, 이를 이용한 커패시터 형성 및 콘택홀 매립방법 |
TW403991B (en) * | 1998-06-16 | 2000-09-01 | Samsung Electronics Co Ltd | Method of forming selective metal layer and method of forming capacitor and filling contact hole using the same |
US6004857A (en) * | 1998-09-17 | 1999-12-21 | Taiwan Semiconductor Manufacturing Company | Method to increase DRAM capacitor via rough surface storage node plate |
US6303430B1 (en) * | 1998-11-04 | 2001-10-16 | United Microelectronics Corp. | Method of manufacturing DRAM capacitor |
US6303972B1 (en) | 1998-11-25 | 2001-10-16 | Micron Technology, Inc. | Device including a conductive layer protected against oxidation |
US7067861B1 (en) * | 1998-11-25 | 2006-06-27 | Micron Technology, Inc. | Device and method for protecting against oxidation of a conductive layer in said device |
US6265260B1 (en) * | 1999-01-12 | 2001-07-24 | Lucent Technologies Inc. | Method for making an integrated circuit capacitor including tantalum pentoxide |
US6150209A (en) * | 1999-04-23 | 2000-11-21 | Taiwan Semiconductor Manufacturing Company | Leakage current reduction of a tantalum oxide layer via a nitrous oxide high density annealing procedure |
JP2001015713A (ja) * | 1999-07-02 | 2001-01-19 | Mitsubishi Electric Corp | 容量性素子 |
KR100671359B1 (ko) * | 1999-07-26 | 2007-01-22 | 동경 엘렉트론 주식회사 | 반도체 장치의 제조 방법 및 그 제조 장치 |
KR20010017208A (ko) * | 1999-08-09 | 2001-03-05 | 박종섭 | 반도체 소자의 캐패시터 제조 방법 |
KR100482753B1 (ko) * | 1999-11-09 | 2005-04-14 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
US6319766B1 (en) * | 2000-02-22 | 2001-11-20 | Applied Materials, Inc. | Method of tantalum nitride deposition by tantalum oxide densification |
US6544906B2 (en) * | 2000-12-21 | 2003-04-08 | Texas Instruments Incorporated | Annealing of high-k dielectric materials |
KR20030057875A (ko) * | 2001-12-29 | 2003-07-07 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
KR100434708B1 (ko) * | 2002-08-30 | 2004-06-07 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 형성방법 |
KR100434709B1 (ko) * | 2002-08-30 | 2004-06-07 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 형성방법 |
KR100524935B1 (ko) * | 2002-11-04 | 2005-10-31 | 삼성전자주식회사 | 반도체 메모리 소자의 제조방법 |
JP2009283658A (ja) * | 2008-05-22 | 2009-12-03 | Elpida Memory Inc | キャパシタ素子用の絶縁膜、キャパシタ素子及び半導体装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5079191A (en) * | 1985-11-29 | 1992-01-07 | Hitachi, Ltd. | Process for producing a semiconductor device |
JP2867468B2 (ja) * | 1989-09-22 | 1999-03-08 | ソニー株式会社 | 半導体装置の製造方法 |
KR930002673B1 (ko) * | 1990-07-05 | 1993-04-07 | 삼성전자 주식회사 | 고융점금속 성장방법 |
US5139974A (en) * | 1991-01-25 | 1992-08-18 | Micron Technology, Inc. | Semiconductor manufacturing process for decreasing the optical refelctivity of a metal layer |
US5182232A (en) * | 1991-04-08 | 1993-01-26 | Micron Technology, Inc. | Metal silicide texturizing technique |
JPH0689984A (ja) * | 1992-01-27 | 1994-03-29 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
US5474949A (en) * | 1992-01-27 | 1995-12-12 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating capacitor or contact for semiconductor device by forming uneven oxide film and reacting silicon with metal containing gas |
JP3141553B2 (ja) * | 1992-08-06 | 2001-03-05 | 日本電気株式会社 | 半導体装置の製造方法 |
JP3024721B2 (ja) * | 1992-10-14 | 2000-03-21 | 新日本製鐵株式会社 | 半導体記憶装置の製造方法 |
KR960005681B1 (ko) * | 1992-11-07 | 1996-04-30 | 금성일렉트론주식회사 | 반도체 메모리 장치의 캐패시터 제조방법 |
JP2786071B2 (ja) * | 1993-02-17 | 1998-08-13 | 日本電気株式会社 | 半導体装置の製造方法 |
US5441011A (en) * | 1993-03-16 | 1995-08-15 | Nippon Steel Corporation | Sublimation growth of single crystal SiC |
US5470775A (en) * | 1993-11-09 | 1995-11-28 | Vlsi Technology, Inc. | Method of forming a polysilicon-on-silicide capacitor |
-
1994
- 1994-11-09 JP JP6274826A patent/JP2636755B2/ja not_active Expired - Lifetime
-
1995
- 1995-10-30 US US08/550,355 patent/US5622888A/en not_active Expired - Fee Related
- 1995-11-08 KR KR1019950040305A patent/KR100222455B1/ko not_active IP Right Cessation
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100259038B1 (ko) * | 1997-03-31 | 2000-06-15 | 윤종용 | 반도체커패시터제조방법및그에따라형성된반도체커패시터 |
US6635523B1 (en) | 1997-12-04 | 2003-10-21 | Fujitsu Limited | Semiconductor device and method of manufacturing the same |
KR19990055204A (ko) * | 1997-12-27 | 1999-07-15 | 김영환 | 반도체 장치의 캐패시터 형성 방법 |
KR100524685B1 (ko) * | 1997-12-27 | 2006-05-04 | 주식회사 하이닉스반도체 | 반도체장치의고유전체캐패시터제조방법 |
KR100319168B1 (ko) * | 1999-12-30 | 2002-01-04 | 박종섭 | 반도체소자의 제조방법 |
US6955959B2 (en) | 2002-02-14 | 2005-10-18 | Renesas Technology Corp. | Method of making a memory structure having a multilayered contact and a storage capacitor with a composite dielectric layer of crystalized niobium pentoxide and tantalum pentoxide films |
US6833577B2 (en) | 2002-02-14 | 2004-12-21 | Renesas Technology Corporation | Semiconductor device |
US7265407B2 (en) | 2002-02-14 | 2007-09-04 | Renesas Technology Corp. | Capacitive electrode having semiconductor layers with an interface of separated grain boundaries |
US7511327B2 (en) | 2002-02-14 | 2009-03-31 | Renesas Technology Corp. | Capacitive electrode having semiconductor layers with an interface of separated grain boundaries |
US7800153B2 (en) | 2002-02-14 | 2010-09-21 | Renesas Electronics Corporation | Capacitive electrode having semiconductor layers with an interface of separated grain boundaries |
JP2004327607A (ja) * | 2003-04-23 | 2004-11-18 | Hitachi Ltd | 半導体装置及びその製造方法 |
US7112819B2 (en) | 2003-04-23 | 2006-09-26 | Hitachi, Ltd. | Semiconductor device and manufacturing method thereof |
JP4563655B2 (ja) * | 2003-04-23 | 2010-10-13 | 株式会社日立製作所 | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2636755B2 (ja) | 1997-07-30 |
KR100222455B1 (ko) | 1999-10-01 |
US5622888A (en) | 1997-04-22 |
KR960019735A (ko) | 1996-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2636755B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2786071B2 (ja) | 半導体装置の製造方法 | |
JP3141553B2 (ja) | 半導体装置の製造方法 | |
JP4314413B2 (ja) | Ta▲下2▼O▲下5▼誘電体層の製造方法 | |
KR100287985B1 (ko) | 레이저장치의출력제어장치 | |
KR100207444B1 (ko) | 반도체 장치의 고유전막/전극 및 그 제조방법 | |
US5254505A (en) | Process of forming capacitive insulating film | |
JPH07161827A (ja) | 半導体装置の製造方法 | |
JPH10303368A (ja) | 電極と誘電層特性が改善した集積回路キャパシタの製造方法及びその製造方法により製造されたキャパシタ | |
JPH09266290A (ja) | 半導体装置の製造方法 | |
JPH07161931A (ja) | 半導体装置の製造方法 | |
GB2362032A (en) | Method for fabricating capacitors of a semiconductor device | |
US6177305B1 (en) | Fabrication of metal-insulator-metal capacitive structures | |
GB2364825A (en) | A capacitor using a tantalum nitride dielectric | |
JP2778451B2 (ja) | 半導体装置の製造方法 | |
KR100417855B1 (ko) | 반도체소자의 캐패시터 및 그 제조방법 | |
US20050280066A1 (en) | Capacitor in semiconductor device having dual dielectric film structure and method for fabricating the same | |
JP2001053253A (ja) | 半導体メモリ素子のキャパシタ及びその製造方法 | |
US7071056B2 (en) | Method of forming a dual-sided capacitor | |
US6197653B1 (en) | Capacitor and memory structure and method | |
US6632721B1 (en) | Method of manufacturing semiconductor devices having capacitors with electrode including hemispherical grains | |
US6777740B2 (en) | Capacitor for semiconductor memory device and method of manufacturing the same | |
JPH05243524A (ja) | 半導体装置の製造方法 | |
US6403455B1 (en) | Methods of fabricating a memory device | |
JPH11163282A (ja) | 半導体装置の製造方法 |