JPH09266290A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH09266290A
JPH09266290A JP8076088A JP7608896A JPH09266290A JP H09266290 A JPH09266290 A JP H09266290A JP 8076088 A JP8076088 A JP 8076088A JP 7608896 A JP7608896 A JP 7608896A JP H09266290 A JPH09266290 A JP H09266290A
Authority
JP
Japan
Prior art keywords
film
silicon
manufacturing
silicon nitride
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8076088A
Other languages
English (en)
Other versions
JP2871580B2 (ja
Inventor
Masanobu Yoshiie
昌伸 善家
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8076088A priority Critical patent/JP2871580B2/ja
Priority to US08/826,224 priority patent/US6258690B1/en
Priority to KR1019970011145A priority patent/KR100289859B1/ko
Publication of JPH09266290A publication Critical patent/JPH09266290A/ja
Application granted granted Critical
Publication of JP2871580B2 publication Critical patent/JP2871580B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/907—Continuous processing
    • Y10S438/908—Utilizing cluster apparatus

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】耐圧不良等の不都合の発生を抑制して容量の誘
電体膜を薄膜化することが可能の半導体装置の製造方法
を提供する。 【解決手段】下部電極３の表面上及び絶縁膜２の表面上
にシリコン膜４を形成する工程と、窒素またはアンモニ
アを含む雰囲気中で熱処理を行いシリコン膜を窒化して
窒化シリコン膜５にする工程と、しかる後、気相成長法
で窒化シリコン膜６を形成する工程とを有して誘電体膜
を得る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に係わり、特に容量部を有する半導体装置の製造方法
に関する。
【０００２】
【従来の技術】ＤＲＡＭ等の半導体装では、構成要素と
して容量を備えた半導体装置の集積度は年々高くなって
いる。
【０００３】高集積化のために配線や回路素子のパター
ンを微細化することが必要である。しかし、このような
微細化により信号に対応した蓄積電荷量が少なくなる
と、α線などの放射線によるメモリの誤動作（ソフトエ
ラー）が生じる。この問題を解決する方法として、容量
の誘電体膜を薄くし、メモリセルの容量値を大きくする
方法がとられている。
【０００４】まず、特開平２−１６７６３号公報（以
下、従来技術１、と称す）に開示されている半導体装置
の製造方法では、下部電極のポリシリコン膜表面を窒化
して表面に存在する自然酸化膜を窒化シリコン膜に変え
て、減圧気相成長（以下、ＬＰ−ＣＶＤ、と称す）法で
窒化シリコン膜を成長することで、ＬＰ−ＣＶＤ炉に入
炉時のポリシリコン膜表面の自然酸化膜の成長を抑制で
き高容量値が得られる方法が提案されている。
【０００５】図６にこの従来技術１の半導体装置の製造
方法の工程断面を示す。まず図６（Ａ）に示すように、
シリコン基板１上に酸化シリコン膜２を形成し、その上
に下部電極となるポリシリコン膜９を堆積する。次にイ
オン注入法や拡散法でリン等の不純物をポリシリコン膜
中に導入する。その後、室温で放置すると図６（Ｂ）に
示すようにポリシリコン膜９表面に自然酸化膜１０が形
成する。
【０００６】次に図６（Ｃ）に示すように、ラピッドサ
ーマルニトリデーション（以下、ＲＴＮ、と称す）法で
ポリシリコン膜９表面の自然酸化膜１０を急速熱窒化を
行い、窒化シリコン膜１１に変える。
【０００７】その後、図６（Ｄ）に示すように、窒化シ
リコン膜１１上にＬＰ−ＣＶＤ法で窒化シリコン膜１２
を堆積する。さらに、その表面を酸化して酸化シリコン
膜１３を形成する。これにより、窒化シリコン膜１１、
窒化シリコン膜１２及び酸化シリコン膜１３から容量の
誘電体膜を構成する。そして、図６（Ｅ）に示すよう
に、酸化シリコン膜１３上に上部電極となるポリシリコ
ン膜１４を形成する。
【０００８】また、特開平５−１９０７６９号公報（以
下、従来技術２、と称す）に開示されている半導体装置
の製造方法では、下部電極のポリシリコン膜上に非晶質
シリコン膜を形成し、窒素原子をイオン注入してからを
ＲＴＮ法を用いて非晶質シリコン膜を窒化して窒化シリ
コン膜を形成することで、薄膜で高品質の誘電体膜を実
現しようとするものである。
【０００９】図７にこの従来技術２の半導体装置の製造
方法の工程断面を示す。まず図７（Ａ）に示すように、
シリコン基板１上に酸化シリコン膜２を形成し、その上
にポリシリコン膜を堆積する。次にイオン注入法や拡散
法でリン等の不純物をポリシリコン膜中に導入し、下部
電極３の形にパターニングする。そして、図７（Ｂ）に
示すように、ＬＰ−ＣＶＤ法でポリシリコン膜表面に非
晶質シリコン膜４を形成する。
【００１０】次に図７（Ｃ）に示すように、窒素原子を
非晶質シリコン膜中に注入する。そして図７（Ｄ）に示
すように、ＲＴＮ法で非晶質シリコン膜を窒化しさらに
酸化を行って窒化シリコン膜上に窒素酸化膜１５を形成
する。さらに、図７（Ｅ）に示すように、誘電体膜であ
る窒素酸化膜１５上にポリシリコン膜を形成し、リン等
の不純物を拡散して、上部電極８の形にパターニングす
る。
【発明が解決しようとする課題】上述した従来技術には
それぞれ以下の問題点がある。
【００１１】まず従来技術１の場合は、ＲＴＮ法で下部
電極のポリシリコン膜上には窒化シリコン膜が形成され
るが、この下部電極に隣接する層間膜の酸化シリコン系
の絶縁膜上には完全な窒化シリコン膜は形成されない。
【００１２】そのため図６において、ＬＰ−ＣＶＤ法で
窒化シリコン膜１２を成膜する場合、下部電極９表面上
のＲＴＮ法で生成された窒化シリコン膜１１上と下部電
極に隣接する酸化シリコン系の絶縁膜上とでは成膜初期
の成膜速度に差がでてきて、下部電極表面と層間絶縁膜
上とで窒化シリコン膜１２の膜厚が異なり、リーク電流
が流れやすくなるという問題点がある。
【００１３】図８に窒化シリコン膜上と酸化シリコン系
の層間膜上とでの、窒化シリコン膜の成長時間と成長膜
厚の関係を示す。層間膜上で成長の遅れが生じ、同一成
長時間で約２．５ｎｍの膜厚差が生じる。
【００１４】その結果、図９に示すように、下部電極３
上と層間膜の酸化シリコン膜２上で窒化シリコン膜厚差
が生じ、耐圧不良やリーク電流の発生原因となる。
【００１５】すなわち図９において、下部電極３が図６
のポリシリコン膜９から構成され、上部電極８が図６の
ポリシリコン膜１４から構成されており、層間膜もしく
はフィールド絶縁膜としての酸化シリコン膜２の表面が
パターニングされた下部電極３に隣接して存在する。ま
た図９の誘電体膜１６すなわち容量の容量絶縁膜１６は
図６の窒化シリコン膜１１、窒化シリコン膜１２及び酸
化シリコン膜１３から構成されるが、その膜厚の大部分
はＣＶＤ法で形成される窒化シリコン膜１２の膜厚で占
められる。すなわち誘電体膜１６の膜厚は優勢的に窒化
シリコン膜１２の膜厚で決定される。
【００１６】図６（Ｃ）のＲＴＮの工程により、下部電
極の表面すなわちポリシリコン膜９の表面の自然酸化膜
１０は非常に薄いので窒化シリコン膜１１に変えること
ができる。しかしながら層間膜もしくはフィールド絶縁
膜として必要な膜厚に形成された酸化シリコン膜２上に
は窒化シリコン膜は形成されない。すなわち、酸化シリ
コン膜２の表面は窒化されるが、それにより生成される
膜は酸素を多く含み酸化シリコンとしての属性の強い膜
である。
【００１７】したがって図６（Ｃ）の工程においてＬＰ
−ＣＶＤ法で窒化シリコン膜１２を成膜する場合、図８
に示す成長膜厚の差が生じ、図９に示すように、下部電
極３の表面（上面および側面）上の誘電体膜１６は厚い
膜となり酸化シリコン膜２上の誘電体膜１６は薄い膜と
なり、下部電極３の下端部における窒化シリコン膜１２
にくびれ部、すなわち誘電体膜１６にくびれ部１７が形
成されてしまう。
【００１８】このような状態になるから上部電極８と下
部電極３との間にこのくびれ部１７を通してリーク電流
が流れやすくなり、この箇所のおける耐圧不良が発生し
やすくなる。
【００１９】これは誘電体膜１６を薄くしなくてはなら
ない場合、すなわち窒化シリコン膜１２を薄くすること
が必要な容量ではじめて出てくる問題である。すなわち
設計上窒化シリコン膜１２を厚く設けても良いような場
合は、気相成長の遅れによる膜厚差があっても、使用電
圧からの問題が起こりにくい十分の膜厚が各箇所で確保
されるからである。
【００２０】そのため、耐圧不良やリーク電流を抑える
ためには窒化シリコン膜を厚膜化する必要になり、窒化
シリコン膜を７ｎｍ以下にすることが出来ない。したが
って、誘電体膜を酸化シリコン膜換算膜厚で５ｎｍ以下
の薄膜化することが不可能となり、高い容量値の容量を
得ることが困難になるという課題が残る。
【００２１】一方、従来技術２の場合は、非晶質シリコ
ン膜に窒素原子を注入してＲＴＮ法で形成した窒化シリ
コン膜のみから誘電体膜を構成するため、誘電体膜は完
全な絶縁膜となりにくく、上部電極−下部電極間の短絡
事故が発生し易く高品質の誘電体膜が形成されにくいと
いう問題点がある。
【００２２】また絶縁性を良くするために非晶質シリコ
ン膜を厚くして窒化シリコン膜の膜厚を厚くしようとし
ても、厚い非晶質シリコン膜は窒化が進みにくくなるた
め、やはり不完全な絶縁性の誘電体膜となり下部電極間
にリーク電流が流れやすいという問題を生じる。
【００２３】以上のように従来技術では、容量絶縁膜の
誘電体膜を薄膜化できず、デバイスの微細化に対応でき
ないという問題点がある。
【００２４】したがって本発明の目的は、耐圧不良等の
不都合の発生を抑制して誘電体膜を薄膜化し、もって高
い容量値の容量を有する微細化されたデバイスを高い信
頼性を伴って得ることが可能の半導体装置の製造方法を
提供することである。
【００２５】
【課題を解決するための手段】本発明の特徴は、半導体
基板上に下部電極と誘電体膜と上部電極とを備える容量
部を有する半導体装置の製造方法において、前記下部電
極の表面上及び前記下部電極に隣接する絶縁膜の表面上
にシリコン膜を形成する工程と、窒素またはアンモニア
を含む雰囲気中で熱処理を行い前記シリコン膜を窒化す
る工程と、しかる後、気相成長法で窒化シリコン膜を形
成する工程とを有する半導体装置の製造方法にある。こ
こで、前記シリコン膜を形成する前記工程から前記シリ
コン膜を窒化する前記工程を経て前記気相成長法で窒化
シリコン膜を形成する前記工程までを同一の製造装置
内、例えば縦型のＬＰーＣＶＤ装置あるいは枚葉式のマ
ルチチャンバータイプの装置内で一度も大気に晒すこと
なく行うことが好ましい。また、前記シリコン膜はシラ
ンガス、ジシランガスもしくはジクロロシランガスを用
いて形成することができる。
【００２６】本発明の他の特徴は、半導体基板上に下部
電極と誘電体膜と上部電極とを備える容量部を有する半
導体装置の製造方法において、前記下部電極の表面上及
び前記下部電極に隣接する絶縁膜の表面上にシリコンを
含むガス分子を吸着させる工程と、窒素またはアンモニ
アを含む雰囲気中で熱処理を行い前記吸着させたシリコ
ンを含むガス分子を窒化する工程と、しかる後、気相成
長法で窒化シリコン膜を形成する工程とを有する半導体
装置の製造方法にある。ここで、前記シリコンを含むガ
スはシラン、ジシラン及びジクロロシランのうちのいず
れか一つであることができる。また、前記シリコンを含
むガス分子を吸着させる前記工程から前記吸着されたガ
ス分子を窒化する前記工程を経て前記気相成長法で窒化
シリコン膜を形成する前記工程までを同一の製造装置
内、例えば縦型のＬＰーＣＶＤ装置あるいは枚葉式のマ
ルチチャンバータイプの装置内で一度も大気に晒すこと
なく行うことが好ましい。
【００２７】
【発明の実施の形態】次に図面を参照して本発明を説明
する。
【００２８】図１は本発明の第１の実施の形態の半導体
装置の製造方法を示す工程断面図であり、各工程段階に
おける半導体装置の模式的断面図である。図１を用いて
第１の実施の形態の各工程を説明する。
【００２９】まず図１（Ａ）に示すように、シリコン基
板１上にに酸化シリコン膜２を形成して通常のフォトリ
ソグラフィー技術及びドライエッチング技術を用いて酸
化シリコン膜２にコンタクトホールを形成する。その
後、ＳｉＨ4 ガスを用いてＬＰ−ＣＶＤ法でポリシリコ
ン膜を２００〜８００ｎｍの膜厚に成膜する。次にイオ
ン注入法や熱拡散法でリン等の不純物を導入する。次に
通常のフォトリソグラフィー技術及びドライエッチング
技術を用いてこのポリシリコン膜を下部電極３の形状に
パターニングする。
【００３０】次に図１（Ｂ）に示すように、ＳｉＨ2 Ｃ
ｌ2 ガスを用いて、非晶質シリコン膜４を０．５〜２ｎ
ｍの膜厚に形成する。非晶質シリコン膜４の形成条件と
して、例えば、ＳｉＨ2 Ｃｌ2 ガス１００ｓｃｃｍ、圧
力０．２〜１ｔｏｒｒ、成長温度５００〜７００℃であ
る。
【００３１】次に図１（Ｃ）に示すように、ＮＨ3 ガス
あるいはＮ2 ガス雰囲気中で７００〜９００℃の熱処理
を行い、非晶質シリコン膜４を窒化して窒化シリコン膜
５を形成する。
【００３２】次に図１（Ｄ）に示すように、ＳｉＨ2 Ｃ
ｌ2 ガス及びＮＨ3 ガスを用いて、通常のＬＰ−ＣＶＤ
法で窒化シリコン膜６を５〜１０ｎｍ形成する。続いて
窒化シリコン膜を酸化性雰囲気中で熱処理を行って窒化
シリコン膜６の表面に酸化シリコン膜７を形成し、窒化
シリコン膜５、窒化シリコン膜６及び酸化シリコン膜７
からなる容量絶縁膜の誘電体膜を形成する。
【００３３】次に図１（Ｅ）に示すように、通常のＬＰ
−ＣＶＤ法でポリシリコン膜を１００〜３００ｎｍの膜
厚に成膜する。そして、イオン注入法や熱拡散法でリン
等の不純物をポリシリコン膜中に導入し、通常のフォト
リソグラフィー技術及びドライエッチング技術を用いて
上部電極８の形状にパターニングする。
【００３４】上記のように、非晶質シリコン膜４を窒化
シリコン膜５に変えて、窒化シリコン膜５上にＬＰ−Ｃ
ＶＤ法で窒化シリコン膜６を成長することで、従来みら
れた窒化シリコン膜上と酸化シリコン膜上での成長膜厚
差が無くなり、ポリシリコン膜からなる下部電極３上も
層間膜の酸化シリコン膜２上も同じ膜厚の窒化シリコン
膜６が成長できる。したがって図９を用いて説明したよ
うな不都合は発生しない。
【００３５】図２に本発明と従来技術１との場合の酸化
シリコン膜換算膜厚４ｎｍでの容量絶縁膜の耐圧分布を
示す。
【００３６】本発明を用いることで、従来みられた低電
界及び中電界での破壊が無くなり、良好な耐圧分布が得
られる。この結果から、窒化シリコン膜を５ｎｍまで薄
膜化することができ、酸化シリコン膜換算膜厚で４ｎｍ
まで薄膜化できる。
【００３７】また従来技術２と比較しても、本発明の容
量絶縁膜はＬＰ−ＣＶＤ法で窒化シリコン膜を形成して
いるため、良好な品質の容量絶縁膜であり、耐圧分布や
リーク電流特性の良好な膜が得られる。
【００３８】本発明では、非晶質シリコン膜は窒化シリ
コン膜６の成長時の遅れを防ぐためのものであり、必要
な膜厚は薄膜で充分であり、その後の熱窒化で充分に窒
化シリコン膜になり、完全な絶縁膜となり下部電極間の
短絡という問題点は発生しない。
【００３９】次に、図３を用いて本発明の第２の実施の
形態を説明する。図３に、本発明の非晶質シリコン膜形
成工程からＬＰ−ＣＶＤ法で窒化シリコン膜を形成する
工程までを同一装置で行った場合のガスシーケンスを示
す。
【００４０】この第２の実施の形態の場合、用いる装置
は、例えば通常の縦型ＬＰ−ＣＶＤ装置で良い。他の工
程は前述した第１の実施の形態と同様である。
【００４１】まず第１のステップ（横軸の０分から１０
分の間）で、ＳｉＨ2 Ｃｌ2 ガスを約２００ｓｃｃｍ、
約１０分間流して、膜厚０．５〜２ｎｍの非晶質シリコ
ン膜を形成する。この時、非晶質シリコン膜は下部電極
用のポリシリコン膜表面及び層間絶縁膜用の酸化シリコ
ン膜表面に形成される。なお、酸化シリコン膜表面上の
非晶質シリコン膜がポリシリコン膜表面上より薄膜にな
っても、本発明では問題ない。
【００４２】次に第２のステップ（横軸の１５分から４
５分の間）で、ＳｉＨ2 Ｃｌ2 ガスを止め、ＮＨ3 ガス
を約５００ｓｃｃｍ、約３０分間流し、非晶質シリコン
膜を窒化して窒化シリコン膜に変える。
【００４３】そして、ＮＨ3 ガスを止め一度真空に引い
た後、第３のステップ（横軸の５０分から６０分の間）
ＳｉＨ2 Ｃｌ2 ガスとＮＨ3 ガスをそれぞれ約１００ｓ
ｃｃｍと約４００ｓｃｃｍ、約１０分間流し、窒化シリ
コン膜を約５ｎｍ気相成長する。この時、温度は５００
〜７００℃で、圧力は０．２〜１ｔｏｒｒでよい。
【００４４】以上のように、非晶質シリコン膜形成工
程、窒化工程及び窒化シリコン膜成長工程を同一の装置
で、一度も大気に晒すことなく、行うことで各工程間で
大気の吸着等の影響を受けず安定したプロセスを実行で
きる。
【００４５】特に非晶質シリコン膜成長工程後で窒化工
程前に大気に晒されると、吸着した水分等により窒化の
程度にバラツキが出たりする問題点が発生しやすくな
る。
【００４６】また、窒化シリコン膜の気相成長工程前に
大気に晒されると吸着した水分等で窒化シリコン膜の成
長が遅れる等の問題も発生しやすくなる。
【００４７】また、第２の実施の形態では、同一装置内
の同じチャンバーで行う場合で説明したが、必要に応じ
て非晶質シリコン形成工程、窒化工程及び窒化シリコン
膜成長工程を別々のチャンバーで行い、チャンバー間を
真空搬送又は窒素雰囲気搬送を行っても良い。
【００４８】同じチャンバーで行う製造装置は例えば図
４に示すような縦型のＬＰーＣＶＤ装置であり、別々の
チャンバーで行う製造装置は例えば図５に示すような枚
葉式のマルチチャンバータイプの装置である。
【００４９】図４においては、炉体２１とアウターチュ
ーブ２３間にヒータ２２が載置され、アウターチューブ
２３内は排気管２８を通してポンプ２７により所定の真
空度に真空引きされる。ボート用エレベータ２６上のボ
ート２５に多数の半導体ウエハ２０が互いに所定の間隔
を保って水平に保持され、アウターチューブ２３内のイ
ンナーチューブ２４の内側に載置される。
【００５０】第１のガス導入ポート３１からはバルブ
（図示省略）を通してＳｉＨ2 Ｃｌ2ガスが導入出来る
ようになっており、第２のガス導入ポート３２からはバ
ルブ（図示省略）を通してＮＨ3 ガスが導入出来るよう
になっており、第３のガス導入ポート３３からはバルブ
（図示省略）を通してＮ2 ガスが導入出来るようになっ
ている。
【００５１】このバッチ式の縦型のＬＰーＣＶＤ装置を
用いて上記本発明の実施の形態を半導体ウエハ２０に施
す場合、まずＳｉＨ2 Ｃｌ2 ガスのみを流してシリコン
膜を形成し、その後、ＮＨ3 ガスまたはＮ2 ガス雰囲気
で熱処理を行ってシリコン膜を熱窒化する。その後、温
度を下げて窒化シリコン膜をＳｉＨ2 Ｃｌ2 ガスとＮＨ
3 ガスを流して形成する。
【００５２】この一連の工程ステップが完了するまで半
導体ウエハはインナーチューブ２４内のボート２５に載
置されたままであり一度も大気に晒されることはない。
またここで第１のガス導入ポート３１からＳｉＨ2 Ｃｌ
2 ガスに代えてＳｉＨ4 ガス等を流してもよい。
【００５３】一方、図５においては、バルブ５１を通し
てインターロック室４１に搬入された半導体ウエハは、
バルブ５２を通して移載室４２に入室され、バルブ５３
を通してシリコン膜成長室４３に入室されてシリコン膜
が形成され、バルブ５３を通して移載室４２に戻り、バ
ルブ５４を通して窒化室４４に入室されてシリコン膜が
窒化され、バルブ５４を通して移載室４２に戻り、バル
ブ５５を通して窒化シリコン膜成長室４５に入室されて
窒化シリコン膜が気相成長され、バルブ５５を通して移
載室４２に戻り、バルブ５２を通してインターロック室
４１に戻り、バルブ５１を通してインターロック室４１
から搬出される。
【００５４】この枚葉式のマルチチャンバータイプの装
置の場合、シリコン膜の形成、シリコン膜の窒化、窒化
シリコン膜の気相成長をそれぞれ独立した室（チャンバ
ー）４３、４４、４５で行い、インターロック室４１お
よび移載室４４内を含み半導体ウエハの搬送移動はＮ2
雰囲気中または真空中で行い、シリコン膜の形成、シリ
コン膜の窒化および窒化シリコン膜の形成の一連の工程
ステップが完了するまで半導体ウエハは一度も大気に晒
されることはない。
【００５５】なお、第１および第２の実施の形態におい
て、非晶質シリコン膜形成工程、窒化工程及び窒化シリ
コン膜工程で温度及び圧力を変えるのは自由である。特
に、窒化工程では温度を高くして圧力を高め、例えば数
ｔｏｒｒから数十ｔｏｒｒにする方が窒化が進みやすい
ので必要に応じて条件を設定すれば良い。
【００５６】また、第１および第２の実施の形態では非
晶質シリコン膜を形成する例で説明したが、非晶質シリ
コン膜の代わりにポリシリコン膜、あるいは非晶質シリ
コンとポリシリコンとが混在した膜でも良い。使用する
装置等でどのような結晶状態のシリコン膜を用いるかを
選択すればよい。
【００５７】また、第１および第２の実施の形態では、
ＳｉＨ2 Ｃｌ2 ガスを用いた例で説明したが、ＳｉＨ2
Ｃｌ2 ガスの代りにＳｉＨ4 ガスあるいはＳｉ2 Ｈ6 ガ
スを用いることも可能である。また、シリコン膜形成工
程と窒化シリコン膜成長工程で用いるガスを、例えばＳ
ｉＨ4 ガスとＳｉＨ2 Ｃｌ2 ガスのように変えることも
できる。
【００５８】さらに上記説明は全て非晶質シリコン膜等
のシリコン膜を形成する場合であった。しかしこのよう
にシリコン膜として成長形成しなくとも、ＳｉＨ2 Ｃｌ
2 ガス等のガスを下部電極用のポリシリコン膜表面及び
層間絶縁膜用の酸化シリコン膜表面に吸着して、すなわ
ち水分等が表面に吸着しているような状態にしてそれを
窒化しても良い。この時は非晶質シリコン膜等のシリコ
ン膜を形成の場合より低温で行える。すなわちこの場合
は、図１（Ｂ）の非晶質シリコン膜４がシリコンを含む
ガス分子となり、図１（Ｃ）の窒化シリコン膜５がシリ
コンを含むガス分子が窒化されたものとなる。このシリ
コンを含むガス分子はシリコンと水素または塩素から成
っており窒化により水素等が離れていくもの考えられ
る。
【００５９】またこの場合も、図４もしくは図５等の製
造装置を用いてシリコンを含むガス分子を吸着させる工
程から吸着されたガス分子を窒化する工程を経て気相成
長法で窒化シリコン膜を形成する工程までを同一の製造
装置内で一度も大気に晒すことなく行うことが好まし
い。
【００６０】
【発明の効果】以上説明したように本発明は、下部電極
表面及び絶縁膜上にシリコン膜を形成し、窒素またはア
ンモニアを含む雰囲気中で熱処理を行い前記シリコン膜
を窒化し、その後、気相成長法で窒化シリコン膜を形成
することで、下部電極上でも層間膜の酸化シリコン膜上
でも同じ膜厚の容量絶縁膜が形成できるので、耐圧分布
やリーク電流特性が良好になり、容量絶縁膜の薄膜化が
酸化シリコン膜換算膜厚で４ｎｍまで可能になるという
効果がある。
【００６１】また、シリコン膜を窒化して窒化シリコン
膜にして、その上に窒化シリコン膜を成長しているの
で、シリコン膜は薄膜でも良く。そのためにシリコン膜
を完全な窒化シリコン膜に変換することができる。した
がって従来技術２で現れるような下部電極間の短絡とい
う問題は発生せず、薄膜化できるという効果もある。
【００６２】さらに、下部電極表面及び絶縁膜上にシリ
コン膜を形成し、窒素またはアンモニアを含む雰囲気中
で熱処理を行い前記シリコン膜を窒化し、その後、気相
成長法で窒化シリコン膜を形成するまでを同一装置で処
理することで、大気の吸着等の影響を受けず安定して容
量絶縁膜が形成できるという効果もある。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の半導体装置の製造
方法を工程順に示した断面図である。
【図２】本発明の第１の実施の形態による半導体装置の
耐圧分布を従来技術による半導体装置の耐圧分布と比較
して示した図である。
【図３】本発明の第２の実施の形態の半導体装置の製造
方法におけるガスシーケンスを模式的に示した図であ
る。
【図４】本発明に用いることが出来る製造装置の一例と
して縦型のＬＰーＣＶＤ装置の概要を示す図である。
【図５】本発明に用いることが出来る製造装置の他の例
として枚葉式のマルチチャンバータイプの装置の概要を
示す図である。
【図６】従来技術（従来例１）を製造工程順に示した断
面図である。
【図７】他の従来技術（従来例２）を製造工程順に示し
た断面図である。
【図８】窒化シリコン膜の成長時間と成長膜厚の関係を
示した図である。
【図９】従来技術の問題点を示した図である。
【符号の説明】
１ シリコン基板 ２ 酸化シリコン膜 ３ 下部電極 ４ 非晶質シリコン膜 ５ 非晶質シリコン膜を窒化して形成された窒化シリ
コン膜 ６ ＣＶＤにより成長形成された窒化シリコン膜 ７ 窒化シリコン膜の表面を酸化して形成された酸化
シリコン膜 ８ 上部電極 ９ ポリシリコン膜 １０ 自然酸化膜 １１ 自然酸化膜を窒化して形成された窒化シリコン
膜 １２ ＣＶＤにより成長形成された窒化シリコン膜 １３ 窒化シリコン膜の表面を酸化して形成された酸
化シリコン膜 １４ ポリシリコン膜 １５ 窒素酸化膜 １６ 誘電体膜（容量絶縁膜） １７ くびれ部 ２０ 半導体ウエハ ２１ 炉体 ２２ ヒータ ２３ アウターチューブ ２４ インナーチューブ ２５ ボート ２６ ボート用エレベータ ２７ ポンプ ２８ 排気管 ３１ 第１のガス導入ポート ３２ 第２のガス導入ポート ３３ 第３のガス導入ポート ４１ インターロック室 ４２ 移載室 ４３ シリコン膜成長室 ４４ 窒化室 ４５ 窒化シリコン膜成長室 ５１ー５５ バルブ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/04 Ｈ０１Ｌ 27/04 Ｃ 21/822 // Ｈ０１Ｌ 21/205

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に下部電極と誘電体膜と上
    部電極とを備える容量部を有する半導体装置の製造方法
    において、前記下部電極の表面上及び前記下部電極に隣
    接する絶縁膜の表面上にシリコン膜を形成する工程と、
    窒素またはアンモニアを含む雰囲気中で熱処理を行い前
    記シリコン膜を窒化する工程と、しかる後、気相成長法
    で窒化シリコン膜を形成する工程とを有することを特徴
    とする半導体装置の製造方法。
  2. 【請求項２】 前記シリコン膜を形成する前記工程から
    前記シリコン膜を窒化する前記工程を経て前記気相成長
    法で窒化シリコン膜を形成する前記工程までを同一の製
    造装置内で一度も大気に晒すことなく行うことを特徴と
    する請求項１記載の半導体装置の製造方法。
  3. 【請求項３】 前記製造装置は縦型の減圧気相成長装置
    であることを特徴とする請求項２記載の半導体装置の製
    造方法。
  4. 【請求項４】 前記製造装置は枚葉式のマルチチャンバ
    ータイプの装置であることを特徴とする請求項２記載の
    半導体装置の製造方法。
  5. 【請求項５】 前記シリコン膜はシランガス、ジシラン
    ガスもしくはジクロロシランガスを用いて形成すること
    を特徴とする請求項１記載の半導体装置の製造方法。
  6. 【請求項６】 半導体基板上に下部電極と誘電体膜と上
    部電極とを備える容量部を有する半導体装置の製造方法
    において、前記下部電極の表面上及び前記下部電極に隣
    接する絶縁膜の表面上にシリコンを含むガス分子を吸着
    させる工程と、窒素またはアンモニアを含む雰囲気中で
    熱処理を行い前記吸着させたシリコンを含むガス分子を
    窒化する工程と、しかる後、気相成長法で窒化シリコン
    膜を形成する工程とを有することを特徴とする半導体装
    置の製造方法。
  7. 【請求項７】 前記シリコンを含むガス分子を吸着させ
    る前記工程から前記吸着されたガス分子を窒化する前記
    工程を経て前記気相成長法で窒化シリコン膜を形成する
    前記工程までを同一の製造装置内で一度も大気に晒すこ
    となく行うことを特徴とする請求項６記載の半導体装置
    の製造方法。
  8. 【請求項８】 前記製造装置は縦型の減圧気相成長装置
    であることを特徴とする請求項７記載の半導体装置の製
    造方法。
  9. 【請求項９】 前記製造装置は枚葉式のマルチチャンバ
    ータイプの装置であることを特徴とする請求項７記載の
    半導体装置の製造方法。
  10. 【請求項１０】 前記シリコンを含むガスがシラン、ジ
    シラン及びジクロロシランのうちのいずれか一つである
    ことを特徴とする請求項６記載の半導体装置の製造方
    法。
JP8076088A 1996-03-29 1996-03-29 半導体装置の製造方法 Expired - Lifetime JP2871580B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP8076088A JP2871580B2 (ja) 1996-03-29 1996-03-29 半導体装置の製造方法
US08/826,224 US6258690B1 (en) 1996-03-29 1997-03-27 Method of manufacturing semiconductor device
KR1019970011145A KR100289859B1 (ko) 1996-03-29 1997-03-28 반도체장치의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8076088A JP2871580B2 (ja) 1996-03-29 1996-03-29 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH09266290A true JPH09266290A (ja) 1997-10-07
JP2871580B2 JP2871580B2 (ja) 1999-03-17

Family

ID=13595090

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8076088A Expired - Lifetime JP2871580B2 (ja) 1996-03-29 1996-03-29 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US6258690B1 (ja)
JP (1) JP2871580B2 (ja)
KR (1) KR100289859B1 (ja)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6531364B1 (en) * 1998-08-05 2003-03-11 Advanced Micro Devices, Inc. Advanced fabrication technique to form ultra thin gate dielectric using a sacrificial polysilicon seed layer
US6528364B1 (en) * 1998-08-24 2003-03-04 Micron Technology, Inc. Methods to form electronic devices and methods to form a material over a semiconductive substrate
US6204142B1 (en) * 1998-08-24 2001-03-20 Micron Technology, Inc. Methods to form electronic devices
JP2001168092A (ja) * 1999-01-08 2001-06-22 Toshiba Corp 半導体装置およびその製造方法
US6235571B1 (en) * 1999-03-31 2001-05-22 Micron Technology, Inc. Uniform dielectric layer and method to form same
JP4493796B2 (ja) * 2000-03-30 2010-06-30 東京エレクトロン株式会社 誘電体膜の形成方法
US6458416B1 (en) * 2000-07-19 2002-10-01 Micron Technology, Inc. Deposition methods
US7192888B1 (en) * 2000-08-21 2007-03-20 Micron Technology, Inc. Low selectivity deposition methods
US7094690B1 (en) * 2000-08-31 2006-08-22 Micron Technology, Inc. Deposition methods and apparatuses providing surface activation
US6465373B1 (en) * 2000-08-31 2002-10-15 Micron Technology, Inc. Ultra thin TCS (SiCl4) cell nitride for DRAM capacitor with DCS (SiH2Cl2) interface seeding layer
CN100342500C (zh) 2000-09-19 2007-10-10 马特森技术公司 形成介电薄膜的方法
US6372572B1 (en) * 2001-03-09 2002-04-16 Taiwan Semiconductor Manufacturing Co., Ltd Method of planarizing peripheral circuit region of a DRAM
US6825081B2 (en) * 2001-07-24 2004-11-30 Micron Technology, Inc. Cell nitride nucleation on insulative layers and reduced corner leakage of container capacitors
US7368014B2 (en) * 2001-08-09 2008-05-06 Micron Technology, Inc. Variable temperature deposition methods
JP5032056B2 (ja) * 2005-07-25 2012-09-26 株式会社東芝 不揮発性半導体メモリ装置の製造方法
KR100707882B1 (ko) * 2005-12-14 2007-04-13 삼성전자주식회사 선택적 에피택시얼 성장 방법
US7872292B2 (en) * 2006-02-21 2011-01-18 United Microelectronics Corp. Capacitance dielectric layer and capacitor
US8980382B2 (en) 2009-12-02 2015-03-17 Applied Materials, Inc. Oxygen-doping for non-carbon radical-component CVD films
US8741788B2 (en) 2009-08-06 2014-06-03 Applied Materials, Inc. Formation of silicon oxide using non-carbon flowable CVD processes
US8449942B2 (en) * 2009-11-12 2013-05-28 Applied Materials, Inc. Methods of curing non-carbon flowable CVD films
SG181670A1 (en) * 2009-12-30 2012-07-30 Applied Materials Inc Dielectric film growth with radicals produced using flexible nitrogen/hydrogen ratio
SG182336A1 (en) 2010-01-06 2012-08-30 Applied Materials Inc Flowable dielectric using oxide liner
CN102844848A (zh) 2010-03-05 2012-12-26 应用材料公司 通过自由基成分化学气相沉积的共形层
US9285168B2 (en) 2010-10-05 2016-03-15 Applied Materials, Inc. Module for ozone cure and post-cure moisture treatment
US8664127B2 (en) 2010-10-15 2014-03-04 Applied Materials, Inc. Two silicon-containing precursors for gapfill enhancing dielectric liner
US10283321B2 (en) 2011-01-18 2019-05-07 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US8450191B2 (en) 2011-01-24 2013-05-28 Applied Materials, Inc. Polysilicon films by HDP-CVD
US8716154B2 (en) 2011-03-04 2014-05-06 Applied Materials, Inc. Reduced pattern loading using silicon oxide multi-layers
US8445078B2 (en) 2011-04-20 2013-05-21 Applied Materials, Inc. Low temperature silicon oxide conversion
US8466073B2 (en) 2011-06-03 2013-06-18 Applied Materials, Inc. Capping layer for reduced outgassing
US9404178B2 (en) 2011-07-15 2016-08-02 Applied Materials, Inc. Surface treatment and deposition for reduced outgassing
US8617989B2 (en) 2011-09-26 2013-12-31 Applied Materials, Inc. Liner property improvement
US8551891B2 (en) 2011-10-04 2013-10-08 Applied Materials, Inc. Remote plasma burn-in
CN103147067A (zh) * 2011-12-07 2013-06-12 无锡华润华晶微电子有限公司 低压化学气相淀积装置及其薄膜淀积方法
US8889566B2 (en) 2012-09-11 2014-11-18 Applied Materials, Inc. Low cost flowable dielectric films
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
US9412581B2 (en) 2014-07-16 2016-08-09 Applied Materials, Inc. Low-K dielectric gapfill by flowable deposition

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0216763A (ja) 1988-07-05 1990-01-19 Toshiba Corp 半導体装置の製造方法
US5578520A (en) * 1991-05-28 1996-11-26 Semiconductor Energy Laboratory Co., Ltd. Method for annealing a semiconductor
DE69233359T2 (de) * 1991-07-16 2005-06-02 Seiko Epson Corp. Verfahren zur herstellung einer halbleiter-dünnschicht mit einer chemischen gasphasen-beschichtungsanlage
JP2722873B2 (ja) * 1991-07-29 1998-03-09 日本電気株式会社 半導体装置およびその製造方法
JPH0567751A (ja) * 1991-09-09 1993-03-19 Miyazaki Oki Electric Co Ltd 半導体装置の製造方法
US5397748A (en) * 1991-12-28 1995-03-14 Nec Corporation Method of producing semiconductor device with insulating film having at least silicon nitride film
JPH05190769A (ja) 1992-01-16 1993-07-30 Oki Electric Ind Co Ltd 半導体素子製造方法
US5445999A (en) * 1992-11-13 1995-08-29 Micron Technology, Inc. Advanced technique to improve the bonding arrangement on silicon surfaces to promote uniform nitridation
JP2776726B2 (ja) * 1993-09-21 1998-07-16 日本電気株式会社 半導体装置の製造方法
JPH07176627A (ja) * 1993-12-17 1995-07-14 Nec Corp 半導体装置の製造方法
US5731235A (en) * 1996-10-30 1998-03-24 Micron Technology, Inc. Methods of forming a silicon nitrite film, a capacitor dielectric layer and a capacitor

Also Published As

Publication number Publication date
JP2871580B2 (ja) 1999-03-17
KR100289859B1 (ko) 2001-09-17
US6258690B1 (en) 2001-07-10

Similar Documents

Publication Publication Date Title
JP2871580B2 (ja) 半導体装置の製造方法
KR100287985B1 (ko) 레이저장치의출력제어장치
JP2786071B2 (ja) 半導体装置の製造方法
US6538271B2 (en) Semiconductor device and method of manufacturing the same
JP2636755B2 (ja) 半導体装置および半導体装置の製造方法
JP3141553B2 (ja) 半導体装置の製造方法
EP0696051B1 (en) Method for fabricating oxide layer in semiconductor technology
US6881682B2 (en) Method and structure for reducing leakage current in capacitors
US20020024082A1 (en) Semiconductor memory and manufacturing method thereof
JP2776726B2 (ja) 半導体装置の製造方法
US6355519B1 (en) Method for fabricating capacitor of semiconductor device
GB2364825A (en) A capacitor using a tantalum nitride dielectric
JP2778451B2 (ja) 半導体装置の製造方法
JP2000150793A (ja) 容量素子の形成方法
JPH05243524A (ja) 半導体装置の製造方法
US7547607B2 (en) Methods of fabricating integrated circuit capacitors using a dry etching process
JPH1022467A (ja) 半導体装置及びその製造方法
JPH0738062A (ja) 半導体装置の製造方法
US6602722B2 (en) Process for fabricating capacitor having dielectric layer with pervskite structure and apparatus for fabricating the same
JP2000082803A (ja) 半導体装置の製造方法
US9391133B2 (en) Capacitor and preparation method thereof
JPH09260372A (ja) 半導体装置の絶縁膜の形成方法
JP4051922B2 (ja) 五酸化タンタルからなるｍｉｓキャパシタの製造方法
JP3395115B2 (ja) 半導体装置の製造方法
JPH09205155A (ja) 半導体記憶装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19981208