JPH0567751A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0567751A JPH0567751A JP3229121A JP22912191A JPH0567751A JP H0567751 A JPH0567751 A JP H0567751A JP 3229121 A JP3229121 A JP 3229121A JP 22912191 A JP22912191 A JP 22912191A JP H0567751 A JPH0567751 A JP H0567751A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- polysilicon
- nitrified
- polysilicon film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000004065 semiconductor Substances 0.000 title claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 22
- 229920005591 polysilicon Polymers 0.000 claims abstract description 22
- 239000003990 capacitor Substances 0.000 claims abstract description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 abstract description 12
- 238000004518 low pressure chemical vapour deposition Methods 0.000 abstract description 12
- 238000000137 annealing Methods 0.000 abstract description 3
- 238000007796 conventional method Methods 0.000 abstract description 3
- 238000005530 etching Methods 0.000 abstract description 3
- 238000005121 nitriding Methods 0.000 abstract description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 3
- 229910052710 silicon Inorganic materials 0.000 abstract 3
- 239000010703 silicon Substances 0.000 abstract 3
- 230000002269 spontaneous effect Effects 0.000 abstract 1
- 238000010306 acid treatment Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000000864 Auger spectrum Methods 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000035876 healing Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001182 laser chemical vapour deposition Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 本発明は、半導体装置のキャパシタ部の製造
において、下部電極上に生じる自然酸化膜をより薄くす
る方法を提供するものであり、キャパシタ部の面積をよ
り小さくすることを目的とするものである。 【構成】 前述の目的のために本発明では、下部電極と
してのポリシリコン膜を形成した後、その表面に生成し
た自然酸化膜をフッ酸で一度取り除き、そしてその表面
をＲＴＮ処理により窒化するようにした。
において、下部電極上に生じる自然酸化膜をより薄くす
る方法を提供するものであり、キャパシタ部の面積をよ
り小さくすることを目的とするものである。 【構成】 前述の目的のために本発明では、下部電極と
してのポリシリコン膜を形成した後、その表面に生成し
た自然酸化膜をフッ酸で一度取り除き、そしてその表面
をＲＴＮ処理により窒化するようにした。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置のキャパシ
タ部、中でも誘電膜で形成するキャパシタ部を有するＤ
ＲＡＭのその部分の製造方法に関するものである。
タ部、中でも誘電膜で形成するキャパシタ部を有するＤ
ＲＡＭのその部分の製造方法に関するものである。
【０００２】
【従来の技術】今日、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａ
ｎｄａｍ ＡｃｃｅｓｓＭｅｍｏｒｙ）のキャパシタ誘
電膜には、下部酸化膜（自然酸化膜）／ＬＰＣＶＤ（低
圧の化学的気相成長法）−Ｓｉ3 Ｎ4 膜／上部酸化膜
（ヒーリング酸化膜）なる積層絶縁膜が一般に用いられ
ている。
ｎｄａｍ ＡｃｃｅｓｓＭｅｍｏｒｙ）のキャパシタ誘
電膜には、下部酸化膜（自然酸化膜）／ＬＰＣＶＤ（低
圧の化学的気相成長法）−Ｓｉ3 Ｎ4 膜／上部酸化膜
（ヒーリング酸化膜）なる積層絶縁膜が一般に用いられ
ている。
【０００３】ＤＲＡＭの高集積化に伴い、この積層膜も
更に薄いものが要求されてきている。４Ｍb ＤＲＡＭ以
降においては、下部酸化膜は積極的には形成せず、下部
電極表面にできてしまう自然酸化膜を利用するのが主流
となっている。
更に薄いものが要求されてきている。４Ｍb ＤＲＡＭ以
降においては、下部酸化膜は積極的には形成せず、下部
電極表面にできてしまう自然酸化膜を利用するのが主流
となっている。
【０００４】
【発明が解決しようとする課題】しかしながら、従来技
術では炉挿入時に横型のＬＰＣＶＤ炉で２０〜３０Å、
縦型のＬＰＣＶＤ炉で１０〜２０Åの自然酸化膜が下部
電極上に形成される。この炉口で形成される酸化膜は、
実効膜厚が５０Å以下のキャパシタ絶縁膜の形成におい
て薄膜化の妨げになっていた。
術では炉挿入時に横型のＬＰＣＶＤ炉で２０〜３０Å、
縦型のＬＰＣＶＤ炉で１０〜２０Åの自然酸化膜が下部
電極上に形成される。この炉口で形成される酸化膜は、
実効膜厚が５０Å以下のキャパシタ絶縁膜の形成におい
て薄膜化の妨げになっていた。
【０００５】この発明は、以上に述べたＬＰＣＶＤ炉挿
入時に自然に形成されてしまう下部電極上の酸化膜をよ
り薄くするため、下部電極のポリシリコン形成後に、フ
ッ酸で一度電極表面上の酸化膜を取り除き、表面をＲＴ
Ｎ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｎｉｔｒｉｚａｔｉ
ｏｎ）処理して窒化し、ＬＰＣＶＤ炉挿入時に形成され
る下部電極上の酸化膜を極力薄くすることを目的とす
る。
入時に自然に形成されてしまう下部電極上の酸化膜をよ
り薄くするため、下部電極のポリシリコン形成後に、フ
ッ酸で一度電極表面上の酸化膜を取り除き、表面をＲＴ
Ｎ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｎｉｔｒｉｚａｔｉ
ｏｎ）処理して窒化し、ＬＰＣＶＤ炉挿入時に形成され
る下部電極上の酸化膜を極力薄くすることを目的とす
る。
【０００６】
【課題を解決するための手段】前述の目的のためにこの
発明は、キャパシタ誘電膜の製造方法において、下部電
極形成後、フッ酸処理およびＲＴＮ処理を行うようにし
たものである。
発明は、キャパシタ誘電膜の製造方法において、下部電
極形成後、フッ酸処理およびＲＴＮ処理を行うようにし
たものである。
【０００７】
【作用】本発明は、前述したようにキャパシタ誘電膜を
形成する前に、下部ポリシリコン電極表面をフッ酸処理
およびＲＴＮ処理をするようにしたので、以後のＬＰＣ
ＶＤ炉挿入時に形成される自然酸化膜を従来方法にくら
べて薄くできる。
形成する前に、下部ポリシリコン電極表面をフッ酸処理
およびＲＴＮ処理をするようにしたので、以後のＬＰＣ
ＶＤ炉挿入時に形成される自然酸化膜を従来方法にくら
べて薄くできる。
【０００８】
【実施例】図１は、本発明の実施例の製造工程を示すも
ので、二層ポリシリコン層を有し、下部と上部のポリシ
リコン層内にキャパシタ誘電膜を形成するものである。
以下詳細に説明する。
ので、二層ポリシリコン層を有し、下部と上部のポリシ
リコン層内にキャパシタ誘電膜を形成するものである。
以下詳細に説明する。
【０００９】まず、シリコン酸化膜１の基体上に、下部
ポリシリコン膜２を通常のＣＶＤ法で成長させて、ＰＯ
Ｃｌ3 を拡散源としてリンをドーピングし導電性をもた
せ、次にポリシリコン膜２を所望の形状にパターニング
して図１（ａ）の断面構造を得る。
ポリシリコン膜２を通常のＣＶＤ法で成長させて、ＰＯ
Ｃｌ3 を拡散源としてリンをドーピングし導電性をもた
せ、次にポリシリコン膜２を所望の形状にパターニング
して図１（ａ）の断面構造を得る。
【００１０】次に図１（ｂ）のように、１％のフッ酸溶
液によってエッチングを行い、ポリシリコン膜２の上部
に形成される自然酸化膜を一度取り除く。次にランプア
ニール装置を用い、ＮＨ3 雰囲気中で、９００℃〜１１
５０℃程度で１０〜６０秒、ＲＴＮ処理を行い、ポリシ
リコン膜２の表面を窒化し、シリコン窒化膜（熱窒化
層）３を形成する。
液によってエッチングを行い、ポリシリコン膜２の上部
に形成される自然酸化膜を一度取り除く。次にランプア
ニール装置を用い、ＮＨ3 雰囲気中で、９００℃〜１１
５０℃程度で１０〜６０秒、ＲＴＮ処理を行い、ポリシ
リコン膜２の表面を窒化し、シリコン窒化膜（熱窒化
層）３を形成する。
【００１１】次に図１（ｃ）のように、ＬＰＣＶＤ炉を
用い、ＳｉＨ2 Ｃｌ2 を１０〜１００ｓｃｃｍ、ＮＨ3
を５０〜５００ｓｃｃｍ流し、反応温度６００℃〜８０
０℃、反応圧力０．１０Ｔｏｒｒ〜０．６０Ｔｏｒｒで
４〜６ｎｍ程度のＳｉ3 Ｎ4 膜（シリコン窒化膜）５を
形成する。このＬＣＶＤ炉挿入時にシリコン窒化膜３上
に１０Å以下の自然酸化膜４が形成される。上部酸化膜
６は８００℃〜９５０℃ｗｅｔＯ2 雰囲気中でアニール
を行い形成する。これはＤｒｙＯ2 雰囲気中でもよい。
次に上部ポリシリコン膜７を形成してリンをドープして
導電性を持たせ、ホトリソグラフィ、エッチングを行
い、図１（ｃ）の如き構造を得る。
用い、ＳｉＨ2 Ｃｌ2 を１０〜１００ｓｃｃｍ、ＮＨ3
を５０〜５００ｓｃｃｍ流し、反応温度６００℃〜８０
０℃、反応圧力０．１０Ｔｏｒｒ〜０．６０Ｔｏｒｒで
４〜６ｎｍ程度のＳｉ3 Ｎ4 膜（シリコン窒化膜）５を
形成する。このＬＣＶＤ炉挿入時にシリコン窒化膜３上
に１０Å以下の自然酸化膜４が形成される。上部酸化膜
６は８００℃〜９５０℃ｗｅｔＯ2 雰囲気中でアニール
を行い形成する。これはＤｒｙＯ2 雰囲気中でもよい。
次に上部ポリシリコン膜７を形成してリンをドープして
導電性を持たせ、ホトリソグラフィ、エッチングを行
い、図１（ｃ）の如き構造を得る。
【００１２】図２に、キャパシタ誘電膜形成における、
ＬＰＣＶＤ炉挿入時の自然酸化に対する本実施例の効果
を示す。データはオージェスペクトルのピーク高さを重
み関数で割りａｔｏｍｉｃ％にしたものである。この図
からわかるように従来の製造方法にくらべ、本実施例の
製造方法によれば、ＬＰＣＶＤ炉挿入時に形成される自
然酸化膜を薄くすることが出来る。
ＬＰＣＶＤ炉挿入時の自然酸化に対する本実施例の効果
を示す。データはオージェスペクトルのピーク高さを重
み関数で割りａｔｏｍｉｃ％にしたものである。この図
からわかるように従来の製造方法にくらべ、本実施例の
製造方法によれば、ＬＰＣＶＤ炉挿入時に形成される自
然酸化膜を薄くすることが出来る。
【００１３】
【発明の効果】以上説明したように、この発明の製造方
法によれば、キャパシタ誘電膜を形成する前に、下部ポ
リシリコン電極表面をフッ酸処理およびＲＴＮ処理をす
るようにしたので、以後のＬＰＣＶＤ炉挿入時に形成さ
れる自然酸化膜を従来方法にくらべて薄くできる。した
がってポリシリコン膜上の絶縁膜を薄くできるから、同
容量値の容量素子を従来より小面積で実現出来る。つま
り微細化に寄与すること大である。
法によれば、キャパシタ誘電膜を形成する前に、下部ポ
リシリコン電極表面をフッ酸処理およびＲＴＮ処理をす
るようにしたので、以後のＬＰＣＶＤ炉挿入時に形成さ
れる自然酸化膜を従来方法にくらべて薄くできる。した
がってポリシリコン膜上の絶縁膜を薄くできるから、同
容量値の容量素子を従来より小面積で実現出来る。つま
り微細化に寄与すること大である。
【図１】本発明の実施例の工程断面図。
【図２】本発明の実施例の効果説明図。
１ 酸化膜 ２ 下部ポリシリコン膜 ３ 熱窒化膜 ４ 自然酸化膜 ５ シリコン窒化膜 ６ 上部酸化膜 ７ 上部ポリシリコン膜
Claims (1)
- 【請求項１】 半導体装置におけるキャパシタ部の製造
方法として、 （ａ）半導体基板上に形成した酸化膜上に第１ポリシリ
コン膜を形成してそれをパターニングする工程と、 （ｂ）前記第１ポリシリコン膜の表面に生成した自然酸
化膜を除去した後、ＲＴＮ（Ｒａｐｉｄ Ｔｈｅｒｍａ
ｌ Ｎｉｔｒｉｚａｔｉｏｎ）処理を行ない、前記第１
ポリシリコン膜表面に第１のシリコン窒化膜を形成する
工程と、 （ｃ）前記第１のシリコン窒化膜上に、第２のシリコン
窒化膜、第２ポリシリコン膜を順に形成する工程とを含
むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3229121A JPH0567751A (ja) | 1991-09-09 | 1991-09-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3229121A JPH0567751A (ja) | 1991-09-09 | 1991-09-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0567751A true JPH0567751A (ja) | 1993-03-19 |
Family
ID=16887078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3229121A Pending JPH0567751A (ja) | 1991-09-09 | 1991-09-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0567751A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1047117A2 (en) * | 1999-04-21 | 2000-10-25 | Oki Electric Industry Co., Ltd. | Method for manufacturing a silicon nitride capacitor dielectric film |
| KR100289859B1 (ko) * | 1996-03-29 | 2001-09-17 | 가네꼬 히사시 | 반도체장치의제조방법 |
| JP2004336000A (ja) * | 2003-04-30 | 2004-11-25 | Hynix Semiconductor Inc | 誘電膜の形成方法 |
-
1991
- 1991-09-09 JP JP3229121A patent/JPH0567751A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100289859B1 (ko) * | 1996-03-29 | 2001-09-17 | 가네꼬 히사시 | 반도체장치의제조방법 |
| EP1047117A2 (en) * | 1999-04-21 | 2000-10-25 | Oki Electric Industry Co., Ltd. | Method for manufacturing a silicon nitride capacitor dielectric film |
| EP1047117A3 (en) * | 1999-04-21 | 2003-01-29 | Oki Electric Industry Co., Ltd. | Method for manufacturing a silicon nitride capacitor dielectric film |
| JP2004336000A (ja) * | 2003-04-30 | 2004-11-25 | Hynix Semiconductor Inc | 誘電膜の形成方法 |
| JP4566555B2 (ja) * | 2003-04-30 | 2010-10-20 | 株式会社ハイニックスセミコンダクター | 誘電膜の形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6838338B2 (en) | Integrated capacitor bottom electrode for use with conformal dielectric | |
| JP2843704B2 (ja) | 単結晶半導体基板上に粗化された表面コンデンサの製造方法 | |
| US5843818A (en) | Methods of fabricating ferroelectric capacitors | |
| KR100207444B1 (ko) | 반도체 장치의 고유전막/전극 및 그 제조방법 | |
| JP4111427B2 (ja) | 半導体素子のキャパシタ製造方法 | |
| US5364813A (en) | Stacked DRAM poly plate capacitor | |
| JPH06244364A (ja) | 半導体装置の製造方法 | |
| JPH05110014A (ja) | 半導体装置の製造方法 | |
| JPH08250665A (ja) | 凹凸の表面形状を有するタングステン膜の形成方法及びこれを用いた半導体装置の製造方法 | |
| JP2817645B2 (ja) | 半導体装置の製造方法 | |
| JP2741672B2 (ja) | スタック形ｄｒａｍセルのキャパシタ製造方法 | |
| JP3189813B2 (ja) | 半導体装置の製造方法 | |
| JPH05167008A (ja) | 半導体素子の製造方法 | |
| JP2002124649A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP3156590B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0567751A (ja) | 半導体装置の製造方法 | |
| JP2003124348A (ja) | 半導体装置及びその製造方法 | |
| JP3316848B2 (ja) | 酸化タンタル膜を用いたキャパシタ構造の製造方法 | |
| JP2917894B2 (ja) | 半導体装置の製造方法 | |
| JPH05190769A (ja) | 半導体素子製造方法 | |
| JP2880039B2 (ja) | 半導体装置の製造方法 | |
| JP3395115B2 (ja) | 半導体装置の製造方法 | |
| KR100550636B1 (ko) | 반도체 소자의 고유전체 캐패시터 형성방법 | |
| JP2612098B2 (ja) | 絶縁膜の製造方法 | |
| JP3317736B2 (ja) | 半導体装置およびその製造方法 |