JP2001015713A - 容量性素子 - Google Patents

容量性素子

Info

Publication number
JP2001015713A
JP2001015713A JP11188349A JP18834999A JP2001015713A JP 2001015713 A JP2001015713 A JP 2001015713A JP 11188349 A JP11188349 A JP 11188349A JP 18834999 A JP18834999 A JP 18834999A JP 2001015713 A JP2001015713 A JP 2001015713A
Authority
JP
Japan
Prior art keywords
layer
platinum layer
platinum
capacitive element
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11188349A
Other languages
English (en)
Inventor
Akishige Yuya
明栄 油谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP11188349A priority Critical patent/JP2001015713A/ja
Priority to US09/476,781 priority patent/US6437968B1/en
Publication of JP2001015713A publication Critical patent/JP2001015713A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/75Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)

Abstract

(57)【要約】 【課題】 電極と層間絶縁膜との密着性を高めつつ誘電
体のリーク電流の増大を防止する。 【解決手段】 チタン酸バリウムストロンチウムを用い
て例えば300〜600オングストロームの酸化物誘電
体膜7を形成し、その上に第1白金層81を例えばスパ
ッタリング法で250℃以下にて250〜500オング
ストローム堆積する。更に第1白金層81上に第2白金
層82を例えばスパッタリング法で250〜500℃に
て250〜500オングストローム堆積する。第1白金
層81の粒界が少なく、また第2白金層82の粒界とは
連続しにくいので、粒界拡散が生じにくく、アルミ配線
層11の水素シンタを行っても還元種が粒界を介して酸
化物誘電体膜7に到達しにくくなる。従って、酸化物誘
電体膜7の劣化が抑制される。しかも、第2白金層82
は表面積が増大するので、その上に設けられる層間絶縁
膜10との密着性も高められる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、半導体メモリ装
置及びその製造方法に関し、特に容量性素子に関する。
【0002】
【従来の技術】従来から、容量値を確保しつつ集積度を
高めるべく、容量性素子、例えばキャパシタの有する誘
電体の誘電率を高めるため、あるいは強誘電性を得るた
め、酸化物誘電体膜を採用することが提案されている。
酸化物誘電体膜としては例えばペロブスカイト系の酸化
物誘電体が例示できる。
【0003】そして、かかる酸化物誘電体膜を用いたキ
ャパシタでは、その電極として貴金属電極を採用してい
た。これは酸化物誘電体膜を形成する際に要求される雰
囲気が酸化性であり、酸化されないことが電極に要求さ
れるからである。
【0004】
【発明が解決しようとする課題】しかし貴金属電極は、
キャパシタを包む層間絶縁膜に対する付着強度が弱く、
貴金属電極の形成時や形成後に両者が剥離するという第
1の問題点があった。
【0005】また、当該キャパシタに接続されるアルミ
配線を水素中で熱処理する水素シンタを行った際、酸化
物誘電体膜が還元されるという第2の問題点があった。
酸化物誘電体膜が還元されると酸化物誘電体の結晶粒中
の酸素欠損が増加し、これに基づく欠陥準位を介して流
れるリーク電流が増大してしまう。
【0006】第1及び第2の問題点を解決するため、従
来は貴金属電極と層間絶縁膜との間にいわゆる密着層を
挿入したり、還元種を有するブロック層を挿入したりす
る手法も提案されていたが、工程数が煩雑となり、また
専用の設備も必要となっていた。
【0007】この発明は上記の問題点に鑑みなされたも
のであり、新たな密着層やブロック層などを設けること
なく、従って新たな設備も煩雑な工程も必要としない
で、電極と層間絶縁膜との密着性を高めることを目的と
する。また還元性気体の拡散を低減し、誘電体のリーク
電流の増大を防止することをも目的とする。
【0008】なお上部電極を積層構造とした技術は、キ
ャパシタの上部電極と絶縁膜との界面の吸着水を除去す
る技術として特開平10−12844号公報に、ペロブ
スカイト系の酸化物誘電体からの例えば鉛の拡散を抑制
する技術として特開平8−274270号公報に、誘電
体膜の組成ずれを抑制する技術として特開平9−139
476号公報に、それぞれ開示されている。また下部電
極を積層構造とした技術は、例えば特開平8−2742
70号公報、特開平10−173149号公報、特開平
7−94680号公報、特開平10−173138号公
報、特開平9−139476号公報に開示されている。
【0009】
【課題を解決するための手段】この発明のうち請求項1
にかかるものは、下部電極と、前記下部電極上に形成さ
れた誘電体層と、前記誘電体層上に形成された第1層
と、前記第1層上に形成され前記第1層よりも粒径の大
きな第2層とを有する上部電極とを備える容量性素子で
ある。
【0010】この発明のうち請求項2にかかるものは、
請求項1記載の容量性素子であって、前記第2層は前記
第1層よりも高温で形成される。
【0011】この発明のうち請求項3にかかるものは、
請求項1記載の容量性素子であって、前記第2層は前記
第1層よりも酸素または酸化性物質の濃度が高い。
【0012】この発明のうち請求項4にかかるものは、
請求項3記載の容量性素子であって、前記第2層は前記
第1層を形成する際よりも酸素または酸化性物質の濃度
が高い雰囲気で形成される。
【0013】この発明のうち請求項5にかかるものは、
請求項1記載の容量性素子であって、前記上部電極は、
前記第1層と前記第2層との間に介在し、前記第2層よ
りも粒径の大きな第3層を更に有する。
【0014】この発明のうち請求項6にかかるものは、
基板上に形成された下部電極と、前記下部電極上に形成
され、前記下部電極よりも薄い誘電体層と、前記誘電体
層上に形成された上部電極とを備える容量性素子であっ
て、前記下部電極の前記誘電体層側の表面の凹凸が、前
記誘電体層の厚さの1/10以下であり、前記基板に平
行な方向での前記凹凸の周期が前記下部電極の前記平行
な方向における寸法の半分以下である。
【0015】この発明のうち請求項7にかかるものは、
請求項6記載の容量性素子であって、前記下部電極は、
前記基板上に形成された第1層と、前記第1層上に形成
された第2層とを有し、前記第1層は前記第2層よりも
高温で形成される。
【0016】この発明のうち請求項8にかかるものは、
請求項7記載の容量性素子であって、前記下部電極は、
前記第1層と前記第2層との間に介在し、前記第1層よ
りも粒径の大きな第3層を更に有する。
【0017】この発明のうち請求項9にかかるものは、
請求項5又は8記載の容量性素子であって、前記第3層
は前記第1層及び第2層よりも高温で形成される。
【0018】
【発明の実施の形態】実施の形態1.図1乃至図16は
本発明の実施の形態1にかかる半導体装置(例えばDR
AM)の製造方法を工程順に示す断面図である。
【0019】例えばシリコンを採用する半導体基板1の
表面に、例えばトレンチ分離、LOCOS分離を行って
酸化膜101を形成し、図1に示された構造を得る。次
に例えば数十オングストロームのゲート酸化膜102
と、ゲート電極103との積層構造を、半導体基板1の
表面に酸化膜101から離れて形成し、図2に示される
構造を得る。次にリソグラフィ技術及び、例えば1×1
15/cm2の注入量のイオン注入によって、ドレイン領
域2とソース領域104をゲート電極103の両脇の半
導体基板1の表面に形成し、図3に示される構造を得
る。次に例えばタングステンを採用してビット線105
がゲート電極103の上方に形成される。但し、ビット
線105の周囲及び図3に示された構成の上方には層間
絶縁膜3が設けられている(図4)。そして層間絶縁膜
3を貫通してドレイン領域2と接触するプラグ4を例え
ばドープトポリシリコンで形成し、図5に示される構造
を得る。
【0020】図5に示された構造上に、例えば窒化チタ
ンを用いて下部電極のバリアメタル5を形成し、図6に
示される構造を得る。但し、図6乃至図16では図5に
おいて破線で示される領域Pに相当する領域のみを示し
ている。バリアメタル5には例えば窒化チタン(Ti
N)1000オングストローム/チタン(Ti)100
オングストロームの積層膜が採用される。バリアメタル
5上に金属、なかでも貴金属、例えば白金(Pt)を用
いて1000オングストロームの下部電極母材6を形成
し、図7に示される構造を得る。バリアメタル5と下部
電極母材6とを写真製版及びエッチングにて整形し、プ
ラグ4の上方及び上方の周囲に、例えば幅0.2μmだ
け残置し、図8に示される構造を得る。
【0021】次に図8に示された構造上に、例えばチタ
ン酸バリウムストロンチウム((Ba,Sr)TiO3
を用いて例えば300〜600オングストロームの酸化
物誘電体膜7を形成し、図9に示される構造を得る。そ
して酸化物誘電体膜7上に金属、なかでも貴金属、例え
ば白金からなる第1白金層81を例えばスパッタリング
法で形成し、図10に示される構造を得る。膜厚は25
0〜500オングストロームに設定され、室温以上25
0℃以下の低温で堆積される。このように堆積時の温度
を設定することにより、蓄積ノードの寸法、即ちバリア
メタル5及び下部電極6の総体としての縦、横、高さの
寸法(例えば各々0.2μm程度)に比較して緩やかな
周期でうねる形状を得ることができる。更に第1白金層
81上に金属、なかでも貴金属、例えば白金からなる第
2白金層82を例えばスパッタリング法で形成し、図1
1に示される構造を得る。膜厚は250〜500オング
ストロームに設定され、250〜500℃以下の高温で
堆積される。このように堆積時の温度を設定することに
より、蓄積ノードサイズに比較して小さな結晶粒を成長
させ、表面積を増大させることができる。このようにし
て第1白金層81及び第2白金層82がキャパシタの上
部電極8を構成する。
【0022】次に第2白金層82上に例えばシリコン酸
化膜を用いて層間絶縁膜10を形成して図12に示され
る構造を得る。そして下部電極母材6とバリアメタル5
の上方において、リソグラフィ技術及びエッチングを用
いて層間絶縁膜10を開口し、図13に示されるように
開口201を形成する。そして開口201をプラグ20
2で充填して図14に示された構造が得られる。その後
プラグ202と接触するアルミ配線層11が形成されて
図15に示された構造が得られる。更に例えばプラズマ
CVDでSiNを形成し、あるいはポリイミドを採用し
てパッシベーション膜203を設け、図16に示された
構造が得られる。なお図14で示された工程を省略し、
アルミ配線層11を形成する際に、これで開口201を
充填することもできる。
【0023】以上のようにして形成された上部電極8に
おいては、第1白金層81の粒界が少なく、また第2白
金層82の粒界とは連続しにくいので、粒界拡散が生じ
にくく、アルミ配線層11の水素シンタを行っても還元
種が粒界を介して酸化物誘電体膜7に到達しにくくな
る。従って、酸化物誘電体膜7の劣化が抑制される。し
かも、第2白金層82は表面積が増大するので、その上
に設けられる層間絶縁膜10との密着性も高められる。
従って、第1及び第2の問題点を解決することができ
る。
【0024】実施の形態2.実施の形態1ではその堆積
時の温度が異なる第1白金層81及び第2白金層82の
積層構造で上部電極を構成したが、同様の効果は堆積時
の雰囲気が異なる第1白金層81及び第2白金層82を
形成して得ることもできる。具体的には第2白金層82
の形成時の雰囲気を第1白金層81の形成時の雰囲気よ
りも酸化性物質を多く含むように制御する。これにより
第1白金層81よりも第2白金層82の方が酸化性物質
を多く含む。
【0025】例えばスパッタリング法を用いる場合、第
1白金層81を形成する際の雰囲気においてはアルゴン
中に酸素を0.0001〜1%程度添加し、第2白金層
82を形成する際の雰囲気においてはアルゴン中に酸素
を0.1〜5%程度(但し、第1白金層81を形成する
際の雰囲気よりも酸素が多く設定される)添加される。
もちろん、第1白金層81を形成する際の雰囲気におい
て酸素を添加しなくても良いし、酸素以外に酸化性気
体、例えばN2O,H2Oを採用しても良い。
【0026】酸化性気体は一般に吸着し易く、これが吸
着した膜表面での原子の移動を阻害することが知られて
いる。そこで上記電極形成時に酸化性気体を上述の程度
に供給すれば、第2白金層82で粒状成長が起き、表面
積が増大して付着力が増大する。しかも第2白金層82
に含まれる酸化種が、還元性の気体を透過させにくくす
る。従って、第1及び第2の問題点を解決することがで
きる。
【0027】実施の形態3.図17乃至図22は本発明
の実施の形態3にかかる半導体装置の製造方法を工程順
に示す断面図である。但し、図5の領域Pに相当する領
域のみを示している。
【0028】実施の形態1で示された工程を経て図6に
示された構造を得た後、バリアメタル5上に金属、なか
でも貴金属、例えば白金からなる第1白金層61を例え
ばスパッタリング法により250〜750オングストロ
ーム堆積し、図17に示された構造を得る。この際スパ
ッタ圧は0.2Pa程度とし、パワーは生産性を損なわ
ない程度でできるだけ落とすことが望ましい。例えばR
Fスパッタリングにおいては1kW程度に設定される。
そして堆積時の温度は250〜400℃程度の高温に設
定される。このような高温での生成により、第1白金層
61とバリアメタル5との間で化学反応が生じ、バリア
メタルと白金との化合物が両者の境界Jにおいて生成さ
れる。
【0029】第1白金層61上に金属、なかでも貴金
属、例えば白金からなる第2白金層62を例えばスパッ
タリング法により250〜750オングストローム堆積
し、図18に示された構造を得る。この際スパッタ圧は
0.2Pa程度とし、パワーはできるだけ大きくするこ
とが望ましい。例えばRFスパッタリングにおいては2
kW程度に設定される。そして堆積時の温度は250℃
程度以下の低温に設定される。
【0030】そして第1白金層61及び第2白金層62
に写真製版とエッチングを行い、キャパシタの下部電極
6を得て、図19に示された構造を得る。その後、実施
の形態1と同様にして酸化物誘電体膜7を形成し、図2
0に示される構造を得る。そして酸化物誘電体膜7上に
上部電極8を例えばスパッタリング法を用いて白金で形
成し、図21に示される構造を得る。そして上部電極8
上に層間絶縁膜10を設けて図22に示される構造を得
る。その後は実施の形態1において図13乃至図16に
示された工程が行われる。
【0031】以上のようにして形成された下部電極6に
おいては、第2白金層62と酸化物誘電体膜7との界面
の平坦性を得ることができ、電界の集中を抑制すること
ができる。また第1白金層61の形成時の高温のため、
これとバリアメタル5との間で化学反応が生じ、バリア
メタルと白金との化合物が生成されるので、両者の密着
性を高めることができる。
【0032】なお、上記の効果を高めるため、第2白金
層62の表面の表面(即ち下部電極6の表面)の凹凸
が、酸化物誘電体膜7の膜厚よりも小さいことが望まし
い。より望ましくはその凹凸の頂部と底部の高さの差
が、酸化物誘電体膜7の膜厚の1/10以下であること
が望ましい。また水平方向の代表的な長さ(凹凸の周
期)が蓄積ノード寸法の半分以下であることが望まし
い。
【0033】実施の形態4.図23は本発明の実施の形
態4にかかる半導体装置を示す断面図である。但し、図
5の領域Pに相当する領域のみを示している。
【0034】本実施の形態では、実施の形態1において
示された上部電極8が、第1白金層81と第2白金層8
2のみならず、両者の間に第3白金層83を介在させた
構成を有している。第3白金層83は第2白金層82よ
りも更に高温で成膜される。つまり、第1白金層81よ
りも第2白金層82の方が、また第2白金層82よりも
第3白金層83の方が、いずれも成膜時の温度は高い。
例えば第3白金層83は300℃以上であって第2白金
層82の成膜時の温度よりも高温において成膜される。
【0035】このようにして成膜された第3白金層83
は第2白金層82よりも更に結晶化が進み、結晶粒界を
より減少させることができる。従って還元種の透過を更
に抑制することができる。
【0036】なお、第3白金層83が設けられても、第
2白金層82が存在することが望ましい。これに接触す
るアルミ配線層11あるいはプラグ202(図14乃至
図16参照)との間の接触抵抗のばらつきを避けるため
に、上部電極8の最上面には開口201よりも小さな結
晶粒が存在することが望ましいからである。これはプロ
セスマージンを大きくする意味においても望ましい。
【0037】また、実施の形態2と類似して、第1白金
層81よりも第2白金層82の方が、また第2白金層8
2よりも第3白金層の方が、いずれも酸化性物質の濃度
を高めても良い。これは成膜時の雰囲気の酸化性物質の
量を制御することで容易に実現することができる。これ
により実施の形態2の効果をよりいっそう高めることが
できる。
【0038】また実施の形態3についても、同様にし
て、第1白金層61と第2白金層62の間に第3白金層
63を更に設けても良い(図24)。第2白金層62よ
りも第1白金層61の方が、また第1白金層61よりも
第3白金層63の方が、いずれも成膜時の温度は高い。
第3白金層63が設けられて、実施の形態3の効果を高
めることができる。
【0039】応用例.本発明は、上記各実施の形態にお
いて示された材料に限定されるものではない。例えば上
部電極8や下部電極6の材料としては、ルテニウム(R
u)を採用しても良いし、白金とイリジウムの合金(P
tIr)や、白金とロジウムの合金(PtRh)を採用
しても良いし、あるいはルテニウム酸ストロンチウム
(SrRuO3)のような導電性セラミックを採用して
も良い。また酸化物誘電体膜7としてはPZT(Pb
(Zr,Ti)O3)を採用しても良い。
【0040】
【発明の効果】この発明のうち請求項1にかかる容量性
素子によれば、上部電極の第2層の粒界が少なく、また
第1層の粒界とは連続しにくいので、粒界拡散が生じに
くく、水素シンタを行っても還元種が粒界を介して誘電
体層に到達しにくくなる。また第2層は表面積が増大す
るので誘電体層の劣化が抑制され、第2層上に層間絶縁
膜を設けてもこれとの密着性が高められる。
【0041】この発明のうち請求項2にかかる容量性素
子によれば、第1層において成長した結晶粒よりも大き
な結晶粒を第2層において形成することができる。
【0042】この発明のうち請求項3にかかる容量性素
子によれば、第2層において酸化性物が還元種の透過を
阻むので、還元種が誘電体層に到達しにくくなる。
【0043】この発明のうち請求項4にかかる容量性素
子によれば、第2層形成時に第1層へ酸化物が吸着し易
く、第2層を構成する原子の表面移動が阻害されるの
で、第2層において粒状成長が生じ、表面積が増大す
る。
【0044】この発明のうち請求項5にかかる容量性素
子によれば、誘電体層から最も離れた第2層に対して良
好なコンタクトが得られるべく第2層の結晶粒の増大を
抑制しつつも、第3層が設けられてより還元種の透過を
阻むことができる。
【0045】この発明のうち請求項6にかかる容量性素
子によれば、下部電極の誘電体層側の表面の凹凸が小さ
いので、誘電体層における電界の集中を抑制することが
できる。
【0046】この発明のうち請求項7にかかる容量性素
子によれば、第1層が下部電極と化学反応を起こして密
着性が高められる一方、第2層においては結晶粒の成長
が抑制されるので表面の平坦化が実現できる。
【0047】この発明のうち請求項8にかかる容量性素
子によれば、第3層が設けられて請求項7記載の発明の
効果を高めることができる。
【0048】この発明のうち請求項9にかかる容量性素
子によれば、第1層及び第2層において成長した結晶粒
よりも大きな結晶粒を第3層において形成することがで
きる。
【図面の簡単な説明】
【図1】 本発明の実施の形態1にかかる半導体装置の
製造方法を工程順に示す断面図である。
【図2】 本発明の実施の形態1にかかる半導体装置の
製造方法を工程順に示す断面図である。
【図3】 本発明の実施の形態1にかかる半導体装置の
製造方法を工程順に示す断面図である。
【図4】 本発明の実施の形態1にかかる半導体装置の
製造方法を工程順に示す断面図である。
【図5】 本発明の実施の形態1にかかる半導体装置の
製造方法を工程順に示す断面図である。
【図6】 本発明の実施の形態1にかかる半導体装置の
製造方法を工程順に示す断面図である。
【図7】 本発明の実施の形態1にかかる半導体装置の
製造方法を工程順に示す断面図である。
【図8】 本発明の実施の形態1にかかる半導体装置の
製造方法を工程順に示す断面図である。
【図9】 本発明の実施の形態1にかかる半導体装置の
製造方法を工程順に示す断面図である。
【図10】 本発明の実施の形態1にかかる半導体装置
の製造方法を工程順に示す断面図である。
【図11】 本発明の実施の形態1にかかる半導体装置
の製造方法を工程順に示す断面図である。
【図12】 本発明の実施の形態1にかかる半導体装置
の製造方法を工程順に示す断面図である。
【図13】 本発明の実施の形態1にかかる半導体装置
の製造方法を工程順に示す断面図である。
【図14】 本発明の実施の形態1にかかる半導体装置
の製造方法を工程順に示す断面図である。
【図15】 本発明の実施の形態1にかかる半導体装置
の製造方法を工程順に示す断面図である。
【図16】 本発明の実施の形態1にかかる半導体装置
の製造方法を工程順に示す断面図である。
【図17】 本発明の実施の形態3にかかる半導体装置
の製造方法を工程順に示す断面図である。
【図18】 本発明の実施の形態3にかかる半導体装置
の製造方法を工程順に示す断面図である。
【図19】 本発明の実施の形態3にかかる半導体装置
の製造方法を工程順に示す断面図である。
【図20】 本発明の実施の形態3にかかる半導体装置
の製造方法を工程順に示す断面図である。
【図21】 本発明の実施の形態3にかかる半導体装置
の製造方法を工程順に示す断面図である。
【図22】 本発明の実施の形態3にかかる半導体装置
の製造方法を工程順に示す断面図である。
【図23】 本発明の実施の形態4にかかる半導体装置
を示す断面図である。
【図24】 本発明の実施の形態4にかかる半導体装置
の変形を示す断面図である。
【符号の説明】
5 バリアメタル、6 下部電極、7 酸化物誘電体
膜、8 上部電極、61,81 第1白金層、62,8
2 第2白金層。
フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/8247 29/788 29/792

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 下部電極と、 前記下部電極上に形成された誘電体層と、 前記誘電体層上に形成された第1層と、前記第1層上に
    形成され前記第1層よりも粒径の大きな第2層とを有す
    る上部電極とを備える容量性素子。
  2. 【請求項2】 前記第2層は前記第1層よりも高温で形
    成された、請求項1記載の容量性素子。
  3. 【請求項3】 前記第2層は前記第1層よりも酸素また
    は酸化性物質の濃度が高い、請求項1記載の容量性素
    子。
  4. 【請求項4】 前記第2層は前記第1層を形成する際よ
    りも酸素または酸化性物質の濃度が高い雰囲気で形成さ
    れる請求項3記載の容量性素子。
  5. 【請求項5】 前記上部電極は、前記第1層と前記第2
    層との間に介在し、前記第2層よりも粒径の大きな第3
    層を更に有する、請求項1記載の容量性素子。
  6. 【請求項6】 基板上に形成された下部電極と、 前記下部電極上に形成され、前記下部電極よりも薄い誘
    電体層と、 前記誘電体層上に形成された上部電極とを備え、 前記下部電極の前記誘電体層側の表面の凹凸が、前記誘
    電体層の厚さの1/10以下であり、前記基板に平行な
    方向での前記凹凸の周期が前記下部電極の前記平行な方
    向における寸法の半分以下である、容量性素子。
  7. 【請求項7】 前記下部電極は、前記基板上に形成され
    た第1層と、 前記第1層上に形成された第2層とを有し、 前記第1層は前記第2層よりも高温で形成される請求項
    6記載の容量性素子。
  8. 【請求項8】 前記下部電極は、前記第1層と前記第2
    層との間に介在し、前記第1層よりも粒径の大きな第3
    層を更に有する、請求項7記載の容量性素子。
  9. 【請求項9】 前記第3層は前記第1層及び第2層より
    も高温で形成された、請求項5又は8記載の容量性素
    子。
JP11188349A 1999-07-02 1999-07-02 容量性素子 Pending JP2001015713A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP11188349A JP2001015713A (ja) 1999-07-02 1999-07-02 容量性素子
US09/476,781 US6437968B1 (en) 1999-07-02 1999-12-30 Capacitive element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11188349A JP2001015713A (ja) 1999-07-02 1999-07-02 容量性素子

Publications (1)

Publication Number Publication Date
JP2001015713A true JP2001015713A (ja) 2001-01-19

Family

ID=16222077

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11188349A Pending JP2001015713A (ja) 1999-07-02 1999-07-02 容量性素子

Country Status (2)

Country Link
US (1) US6437968B1 (ja)
JP (1) JP2001015713A (ja)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5005102A (en) * 1989-06-20 1991-04-02 Ramtron Corporation Multilayer electrodes for integrated circuit capacitors
US4931897A (en) * 1989-08-07 1990-06-05 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor capacitive element
US5587870A (en) * 1992-09-17 1996-12-24 Research Foundation Of State University Of New York Nanocrystalline layer thin film capacitors
JPH0793969A (ja) * 1993-09-22 1995-04-07 Olympus Optical Co Ltd 強誘電体容量素子
US5612547A (en) * 1993-10-18 1997-03-18 Northrop Grumman Corporation Silicon carbide static induction transistor
US5566045A (en) * 1994-08-01 1996-10-15 Texas Instruments, Inc. High-dielectric-constant material electrodes comprising thin platinum layers
US5489548A (en) * 1994-08-01 1996-02-06 Texas Instruments Incorporated Method of forming high-dielectric-constant material electrodes comprising sidewall spacers
JP2636755B2 (ja) * 1994-11-09 1997-07-30 日本電気株式会社 半導体装置および半導体装置の製造方法
US5978207A (en) * 1996-10-30 1999-11-02 The Research Foundation Of The State University Of New York Thin film capacitor
JPH10173149A (ja) 1996-12-13 1998-06-26 Hitachi Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US6437968B1 (en) 2002-08-20

Similar Documents

Publication Publication Date Title
KR100729231B1 (ko) 강유전체 구조물, 강유전체 구조물의 형성 방법, 강유전체구조물을 구비하는 반도체 장치 및 그 제조 방법
US6979881B2 (en) Ferroelectric integrated circuit devices having an oxygen penetration path
JPH08167702A (ja) フィン形キャパシター及びその製造方法
KR20060102377A (ko) 강유전체 구조물, 이의 제조 방법, 이를 포함하는 반도체장치 및 그 제조 방법
JP4140214B2 (ja) 不揮発性半導体メモリ素子のキャパシタ製造方法
JP2004014714A (ja) キャパシタの製造方法
JP2006060230A (ja) 3次元半導体キャパシタおよびその製造方法
KR100291150B1 (ko) 반도체기억장치및그제조방법
WO2008038343A1 (fr) Dispositif à semi-conducteur doté d'un condensateur et son procédé de fabrication
JP3419665B2 (ja) 半導体装置の製造方法
JP3931113B2 (ja) 半導体装置及びその製造方法
JP3060995B2 (ja) 半導体容量素子構造および製造方法
US6403441B1 (en) Method for fabricating storage capacitor using high dielectric constant material
JP2001237402A (ja) 構造化された金属酸化物含有層および半導体構造素子の製造方法
JP2000223666A (ja) 半導体メモリ素子の製造方法
JP3173451B2 (ja) 半導体装置及びその製造方法
KR100326253B1 (ko) 반도체 소자의 캐패시터 형성방법
JP3365150B2 (ja) 半導体メモリ
US20020109231A1 (en) Composite structure of storage node and method of fabrication thereof
JP2001015713A (ja) 容量性素子
JP2000022109A (ja) 半導体装置およびその製造方法
US20030057464A1 (en) Ferroelectric memory device and method of fabricating the same
JPH09283721A (ja) 半導体装置およびその製造方法
JP2001077326A (ja) 半導体装置およびその製造方法
JPH08236719A (ja) 白金薄膜、半導体装置及びそれらの製造方法